JP2004531065A - 縦形の金属/酸化物/シリコン型電界効果ダイオード - Google Patents
縦形の金属/酸化物/シリコン型電界効果ダイオード Download PDFInfo
- Publication number
- JP2004531065A JP2004531065A JP2002592200A JP2002592200A JP2004531065A JP 2004531065 A JP2004531065 A JP 2004531065A JP 2002592200 A JP2002592200 A JP 2002592200A JP 2002592200 A JP2002592200 A JP 2002592200A JP 2004531065 A JP2004531065 A JP 2004531065A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- semiconductor
- semiconductor body
- region
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims description 27
- 239000010703 silicon Substances 0.000 title claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 26
- 230000005669 field effect Effects 0.000 title abstract description 23
- 229910052751 metal Inorganic materials 0.000 title description 23
- 239000002184 metal Substances 0.000 title description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 28
- 238000001465 metallisation Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract 3
- 150000004706 metal oxides Chemical class 0.000 abstract 3
- 238000004519 manufacturing process Methods 0.000 description 19
- 239000007943 implant Substances 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 13
- 230000000873 masking effect Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 241000270295 Serpentes Species 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Furan Compounds (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】
本発明は、半導体デバイスおよびその製造方法に関する。より具体的には、本発明は、半導体ダイオードおよびその製造方法に関する。
【背景技術】
【0002】
様々な種類の半導体デバイスが従来技術で知られている。本発明は半導体ダイオードおよびその製造方法に関するものであり、したがって、ここでの説明は半導体ダイオードに焦点を当てる。
【0003】
半導体ダイオードは、電気回路で種々の目的のために広範に用いられている。そのような半導体ダイオードの主要な目的は、順方向電圧バイアスに応答して順方向に電流を導通させ、逆方向電圧バイアスに応答して逆方向の電流導通を阻止することである。この整流機能は、種々の電源等の回路ならびに他の多数の電気回路で広範に利用されている。
【0004】
通常の半導体ダイオードでは、半導体デバイスの具体的な型に関する特性値に順方向電圧が達するまでは、順方向の導通は漏れ電流値に制限される。たとえば、シリコンpn接合ダイオードは、順方向電圧が少なくとも約0.7Vに達するまでは大きな導通は得られない。多くのシリコン・ショットキー・ダイオードでは、ショットキー障壁の特性のために、0.4V等の低電圧で導通し始める。ゲルマニウムpn接合ダイオードは、室温での順方向電圧降下は約0.3Vである。しかし、現在それらは稀に使用されるだけである。その理由は、シリコン集積回路の製造法に適合しないことに加えて、ディスクリート・デバイスとしても、温度の影響を受け易く、他にも望ましくない特性を有するからである。
【0005】
いくつかの用途では、ダイオードがその整流特性について利用されるのではなく、常時順方向にバイアスされてその順方向電圧降下特性を与えるように用いられることがある。たとえば、集積回路では、トランジスタに接続された複数または1つのダイオードが、回路内の他のトランジスタのベース・エミッタ電圧と実質的に等しい順方向導通電圧降下を与えるように使用される。本発明のある実施形態では一般的な種類の回路での利用法を見出すであろうが、そのような利用法が本発明の主要な目的なのではない。
【0006】
半導体ダイオードの本来の整流特性を用いる回路では、たいてい、ダイオードの順方向導通電圧降下がかなり不都合なものになる。具体的な例を挙げると、DC/DC降圧コンバータでは一般に変圧器を用いるが、その場合、好適な制御装置で制御される半導体スイッチを使用して、DC電源に対する変圧器の一次側の接続/切断を定期的に行う。二次電圧をコンバータ出力に接続するが、これは、ダイオードの整流特性を利用するか、他の半導体スイッチを利用して行われる。上記制御装置は、所望の出力電圧を維持するために必要に応じて電源に対する一次側接続のデューティ・サイクルか周波数を変化させる。半導体スイッチを使用して二次側を出力部に接続する場合、この二次側スイッチも上記制御装置を用いて制御される。
【0007】
半導体スイッチを用いて二次側を出力部に結合する場合、順方向導通電圧が極めて低いという利点があるが、一次側から二次側へのエネルギー伝達の効率を維持するためコンバータの動作範囲に対して注意深い制御が必要になるという欠点がある。この目的に半導体ダイオードを用いると、二次側スイッチで制御する必要がなくなるという点では有利であるが、二次側回路上の半導体ダイオード順方向導通電圧降下を伴うという点で不利になる。このことは、少なくとも2つの重大な欠点を伴う。第1に、半導体ダイオード・デバイスの順方向導通電圧降下によりコンバータの効率が大きく低下する可能性がある。たとえば、コンピュータ・システムで一般に用いる集積回路が新しいものであるほど、その設計上で動作に使用する電源電圧はより低いものになる(たとえば、3.3V、3V、2.7V)。3V電源の場合、0.7Vの直列電圧降下が伴うということは、コンバータが実効的に3.7V負荷に対して動作するということであり、それによりコンバータの効率は、他の回路損失を考慮に入れなくても、81%に制限されてしまう。
【0008】
第2に、上述の効率損失はダイオードの電力損失を示しており、それによりダイオードが発熱する。これにより、集積回路コンバータの電力変換能力が制限され、多くの用途で、適切なサイズのディスクリート・ダイオードを使用することが必要となり、全体的な回路サイズとコストの増大を招く。
【0009】
AC/DC変換用の一般に用いられている他の回路は全波ブリッジ整流器である。この整流器は通常、一次側をAC電源で駆動する変圧器の二次巻線に結合されている。ここで、ピークDC出力上に2つのダイオード電圧降下が課せられると、この回路は従来のダイオードを用いると特に非効率なものになり、回路の熱生成が増大し、供給されるDC電力に応じて、大型ディスクリート・デバイスを介する放散や熱放散構造等が必要になる。
【発明の開示】
【発明が解決しようとする課題】
【0010】
したがって、回路中で整流素子として使用するために順方向導通電圧が低く、順方向バイアス電圧にも逆方向バイアス電圧にも対応できる半導体ダイオードがあれば大変有利である。このようなダイオードは、ディスクリート形態で多くの用途を見出すことができるが、そのダイオードが集積回路の製造に適合して、その結果、さらに大規模な集積回路の一部として集積回路の形態で実現できることがさらに望ましい。さらに、いつでも逆方向漏れ電流は望ましいことではなく、通常はさらなる順方向導通電流が必然的に加わり、それによって回路効率が低下する。一方で逆方向漏れ電流はいくつかの回路では他に多くの重大な有害な影響をもたらす可能性がある。したがって、半導体ダイオードはさらに逆方向バイアス漏れ電流が低いことが望ましい。
【0011】
多くの用途で、ダイオードを変圧器等のコイルの両端間に配置することが必要になる。これらの例では、ダイオードに逆方向電圧が印加されるが、このことによりダイオードが逆方向ブレークダウンに、特に接合アバランシェ条件になることがある。これは特に、ダイオード・ブリッジの両端間で接続された変圧器コイルを駆動する、急激に変化する波形を用いるDC/DCコンバータについて言えることである。これらの用途では、「アバランシェ・エネルギー」に対する仕様要件は、データ・シートに通常含まれる変数である。ダイオードのアバランシェ・エネルギー能力は、このような回路の設計者にとって重要な要素となる。アバランシェ・エネルギー能力によって、設計者は、半導体ダイオードを回路に組み込んで設計した場合にどの程度の設計マージンが有るかを決めることができる。アバランシェ・エネルギー能力指数が大きいほど、回路設計者が有する設計の融通性が高い。
【0012】
アバランシェ・エネルギー能力は、ダイオードが自身を破壊することなくコイルからのエネルギーを吸収する能力の目安であり、ただし、エネルギーはE=(1/2)*I2*Lである。これらの要件は通常、10分の数ミリジュール程度である。ダイオードが破壊されることなくこのエネルギーを放散する能力の一つの重要な要素は、エネルギーを放散する接合面積の大きさ、すなわちアバランシェ中に実際に導通する接合の面積である。半導体ダイオードのアバランシェ・エネルギー能力が高ければ、その利用に改善がなされる。
【0013】
同時に、半導体ダイオードのサイズを小さくし、その製造方法を改善することによってそのコストを低減することが望ましい。
【課題を解決するための手段】
【0014】
本発明は、特許請求の範囲に記載した方法および装置を含んでいる。簡単に言うと、低い順方向導通電圧降下と、低い逆方向漏れ電流と、高い電圧能力と、高いアバランシェ・エネルギー能力とを有し、集積回路ならびにディスクリート・デバイスで使用するのに好適な半導体ダイオードを開示している。この半導体ダイオードは、ダイオード構成の縦形シリンドリカル金属/酸化物/半導体型電界効果デバイスであり、この縦形シリンドリカル金属/酸化物/半導体型電界効果デバイスは、そのゲートとドレイン間の共通接続部としての1つのダイオード端子と、そのソースとの共通接続部として1つのダイオード端子とを有している。この縦形シリンドリカル金属/酸化物/半導体型電界効果デバイスを製造する方法を開示する。種々のデバイス終端法(device termination)を使用してダイード・デバイスを仕上げることができる。種々の実施形態を開示する。
【0015】
当業者は本発明の具体的実施形態についての以下の説明を添付の図面と合せて読むことにより、本発明における他の態様および特徴が明らかになるであろう。
【発明を実施するための最良の形態】
【0016】
本発明の特徴および効果は、本発明についての以下の説明から明らかになる。
【0017】
図面中の同じ参照番号および参照符号は同様の機能を与える同じ要素を示している。
【0018】
まず、図1を参照すると、本発明を適用した全波ブリッジ整流器を用いた公知のAC/DCコンバータの回路図が見られる。このような回路では、変圧器110を使用して、一次回路と二次回路との間を絶縁し、AC電圧の昇圧および降圧をD1、D2、D3、D4からなる全波ブリッジに対して行う。二次側リード112が二次側リード114に対して十分な正電圧にあれば、ダイオードD2が導通して抵抗116を通してキャパシタ118を充電し、またはさらに充電して、負荷119に電流を供給し、この電流がダイオードD3を通じてリード114に戻る。同様に、AC入力の他方の半サイクル中は、二次側リード114の電圧が二次側リード112に対して十分な正電圧であれば、ダイオードD4が導通して、抵抗116を介して電流を供給し、キャパシタ118を充電し、負荷119に電流を供給し、キャパシタ電流および負荷電流はダイオードD1を介して二次リード112に戻る。したがって、ダイオードD1〜D4からなる全波ブリッジから電流が伝達される度に、2つダイオード電圧降下が直列にその出力に加わることが理解できるであろう。さらに、いずれのダイオード対も導通するのは、変圧器110の二次側の両端間の電圧がキャパシタ118両端間の電圧を2つのダイオードの電圧降下分を超えたときだけであるので、ブリッジ出力部に電流が伝達されるのがごく一部の時間だけである、すなわち変圧器の二次電圧が正側または負側のピーク電圧にある、またはその付近にある時だけであることが明らかである。
【0019】
図1の回路は、本発明の適用を意図する回路の形式を例示したに過ぎない。これらの回路は、ダイオードが2つのダイオード接続部の両端間に正(順方向)ならびに負(逆方向)の差電圧が印加され、ダイオードの機能がDC電流出力または整流電流出力を供給する機能である回路として特徴付けることができる。これは、ダイオードの設計上の機能が、やはり使用時に負の差電圧がダイオードに印加されるか否かについて、電流導通時のダイオードの順方向導通電圧降下特性に応じて電圧基準を提供することとされる用途からは区別されるべきである。本発明を使用することが特に適する回路は、やはり、(1つまたは複数の)ダイオードがダイオード接続部の両端間で正ならびに負の差電圧を印加され、ダイオード(1つまたは複数の)の機能が、それに接続された1つまたは複数の回路に十分な電力レベルのDCまたは整流電流出力を供給する電力整流機能とされた回路として特徴付けることができる。これは、ダイオードの望ましい機能が、ダイオードのDCまたは整流電流出力から給電されていない後段の回路で使用または処理される単一レベルの電流を供給することとされた用途からは区別されるべきである。
【0020】
図1に示した種類の多くの回路では、平滑キャパシタ118に加えて出力部でリニア電圧レギュレータを使用してもよい。さらに、電流制限抵抗として働く抵抗116は、変圧器の二次側抵抗を選択することで、別個の回路部品としては省略してもよく、変圧器は、対象となる実質的にすべての用途で、その電力損失を放散するのに十分なサイズの現行のディスクリート部品となろう。しかし、本発明に対して特に重要なのは、D1〜D4のダイオード自体である。というのは、これらのダイオードの電力損失は一般に必要な回路機能をもたらすわけではなく、かえって不要な電力放散および発熱を生じるだけであるからであり、ディスクリートの形態であろうと集積回路の形態であろうとより大きなダイオードを使用することが必要となり、実際にこの余分な電力出力(たとえば、負荷が必要とする電力にダイオードが放散する電力を加えたもの)を供給するために必要となる変圧器のサイズが増大する。
【0021】
本発明は、ダイオード順方向導通電圧降下が低く、逆方向漏れ電流が低く、主として上記のおよび他の回路で使用する電圧能力が高いダイオードおよび/またはダイオード機能を実現することに向けられており、このダイオードは使用中に順方向および逆方向バイアスを印加してもよく、または実際に印加される。これは、本発明において、概略的に図2Aおよび2Bで示したダイオード接続された電界効果デバイスを使用することにより、それぞれnチャネルおよびpチャネルのダイオード接続された電界効果デバイスとして実現される。本発明の好ましい実施形態によると、このようなデバイスは、共通のゲートおよびドレイン接続部、典型的には基板上の導電層を使用して作製され、より好ましくは作製後のデバイスの電気的特性を強化する1つまたは複数の特定の作製技法を使用して作製される。図2Cは、図2Aおよび2Bのダイオード接続された電界効果デバイスの等価ダイオードを、対応する陽極「A」と陰極「C」と共に示す。
【0022】
本発明は、ダイオード接続構成を有する1つまたは複数の縦形でシリンドリカル状の金属/酸化物/半導体型電界効果トランジスタ(MOSFET)を形成することによって半導体ダイオードを実現する。ダイオード接続構成を有する1つまたは複数の並列接続された縦形でシリンドリカル状の金属/酸化物/半導体型電界効果トランジスタ(MOSFET)を、ダイオード構成縦形金属/酸化物/半導体型電界効果デバイス(MOSFED)と呼ぶことにする。
【0023】
また、上記のダイオード構成縦形MOSFEDの製造において、米国特許出願09/689074、「METHD AND APPARATUS FOR PATTERNING FINE DIMENSIONS」(Richard A.Metzlerが2000年10月12日に出願、本明細書に参照として組み込む)に記載したマスキングおよび製造技法を使用すると、これを用いない場合に比較して、本発明でマスキング・コストを低減し、より微細な配線を提供することが可能である。
【0024】
本発明の実施形態の製造工程を、図3A〜3Nおよび図4A〜4Nの断面図に関連して本発明で提示する。これらの例示的工程により、本発明のダイオード構成縦形金属/酸化物/半導体型電界効果デバイス(MOSFED)が形成される。1つのダイオード構成縦形金属/酸化物/半導体型電界効果デバイスを、共通のゲート・ドレイン接続部で接続されたシリンドリカルで縦形の金属/酸化物/半導体型電界効果トランジスタのように考えることができる。(これについて、本明細書で特定する目的で、ソースおよびドレインは通常の順方向導通の意味で特定されるものとし、ソースとドレインが逆方向にバイアスされたデバイスの場合に逆転することが理解されるであろう。)本発明のダイオード構成縦形金属/酸化物/半導体型電界効果デバイスは、縦形MOSFEDとも称することもできる。ただし、本発明は、従来の金属/酸化物/半導体型電界効果トランジスタ(MOSFET)ではない。というのは、本発明は異なった動作をし、かつ異なった方法で形成されるからである。後ほど説明することになるが、典型的な適用例では、緊密に詰め込まれた多数のMOSFEDデバイスが、同一基板上に形成され、それらはすべて共通のゲート・ドレイン接続部および共通のソース接続部を有する。したがって、本明細書で使用されるMOSFEDを、同一基板上で共通接続がなされた複数のデバイスからなる単一デバイスと称してもよい。
【0025】
図3A〜3Nに、本発明のダイオード接続された金属/酸化物/半導体型電界効果デバイスを製造する例示的方法の諸工程を示す断面図を示す。ダイオード接続されたまたはダイオード構成の縦形MOSFEDが、シリンドリカルの台を用いて形成される。図3A〜3Lはウェハの一部のみを示しており、MOSFEDデバイス1つの形成を示したものである。典型的には、上記のような複数のデバイスは、共通接続された多数のデバイスからなるクラスタを、より大きな部分または半導体ウェハ全体に対して複製することによって同時に形成される。また、典型的には、複数のデバイスからなる各クラスタは、必要なブレークダウン電圧を付与するために従来技術でよく知られた縁部終端部のある形態を取り入れている。
【0026】
図3Aは、2つのシリコン・エピタキシャル層を有するウェハである開始用シリコン基板を示す。基板300の表面に直接配置された第1のシリコン・エピタキシャル層301は、基板と同一の導電型を有し、ダイオード・デバイスの逆方向バイアス・ブレークダウン電圧を向上させるために設けられるものである。第1の層の上に直接配置され、ウェハの表面を形成する第2のエピタキシャル層302は、反対の導電型を有する。N型基板を用いる一実施形態では、約45Vの逆方向バイアス・ブレークダウン電圧を実現するために、第1のシリコン・エピタキシャルは抵抗率が約1.1Ωcm、厚さが約3μmとされる。第2のP型エピタキシャル層は、抵抗率が0.25Ωcmであり、厚さが0.6μmであり、これはMOSFEDの閾値を確定するために選択されたものである。シリコン・エピタキシャル層を有するエピタキシャル・ウェハは、開始用素材として購入してもよく、または公知の標準的エピタキシャル成長技法を用いるダイオード製造工程の一部として形成してもよい。第2のエピタキシャル層は、堆積または注入技法後にドライビングを行って、第1エピタキシャル層の表面に第2の導電型を形成することで代替できる。
【0027】
N型シリコン基板の場合、基板300の下側すなわち背面側表面が陰極を形成し、基板300の上面の一部が陽極となるように形成される。P型シリコン基板の場合、ダイオードの各端子は逆転し、基板300の下側すなわち背面側表面が陽極を形成し、基板300の上面の一部が陰極となるように形成される。
【0028】
薄い酸化物層303が図3Bに示すように基板300の表面上に成長され、それに続くシート状インプラントをランダマイズ(randomize)する。薄い酸化物303は典型的には厚さが300Åである。後続のシート状インプラントはマスクによるマスキングは必要とせず、むしろウェハ全体に対して注入したイオンから構成される。シート状インプラントは、縦形MOSFEDダイオードのP型バック・ゲート領域に対して良好なオーミック接触を付与するべきものである。このインプラントは、4×1015atom/cm2、エネルギー15KeVのホウ素インプラントである。
【0029】
再び図3Bを参照すると、第1のマスキング工程の仕上がりが示されている。第1のマスキング工程およびエッチングに先立ち、ウェハに対して薄い酸化物303の面上にある酸化物層が付着される。次いで、この酸化物層は、マスクを用いてパターニングされ、薄い酸化物303の一部を含む領域がエッチング除去されて、シリンドリカル状の構築台304を薄い酸化物303の頂部上に形成する。一実施形態では、シリンドリカル状の構築台304は、高さが約1.0μmである。台304の形状は任意のシリンドリカル状であってよく、これには、円形、六角形、正方形、長方形、ならびに蛇形など他の立体形状が含まれるが、それらに限定されるものではない。本明細書の説明を簡単にするために、シリンドリカル状が長方形であり、酸化物層から取り出して形成された長方形シリンドリカル台またはバーを構成しているものと仮定する。図3Bは、シリコン・ウェハ上に形成された複数の長方形シリンドリカル台304(4個)の断面図を示している。一実施形態では、長方形シリンドリカル構築台304の寸法は、幅が約0.15μmであり、高さが約1.0μmであり、配置間隔が約0.4μmである。これらの寸法は、ダイオードが構成された縦形MOSFEDに対して同様なデバイス物理作用を与えるために、注入レベルの任意の調整に合せて変更できることを理解されたい。複数の台304それぞれの周囲の工程をさらに詳細に示すために、シリコン・ウェハの領域310を拡大して図3Cに示す。
【0030】
ここで、図3Cを参照すると、図3Bの領域310の拡大図が示されている。長方形のシリンドリカル構築台304が、基板300上の薄い酸化物303の面上に形成されている。図3D〜3Lは、図3Cの長方形のシリンドリカル構築台304に対してダイオード構成縦形MOSFEDの工程をさらに進めた状況を示している。
【0031】
ここで、図3Dを参照すると、台304間にある薄い酸化物層303および基板300の一部が深さ約500Åまでエッチング除去されて、浅いシリコン・トレンチおよび基板台309が形成されている。このエッチング工程は、反応性イオン・エッチング(RIE、方向性エッチング)であり、これは一般に、トレンチ型金属/酸化物/半導体(MOS)型トランジスタおよびキャパシタを形成するためにシリコンの加工に使用されるものである。次いで、N型陽極コンタクト・インプラントが行われ、これは典型的には3E15のドーズで15KeVのヒ素である。これにより、各台の縁の周囲に領域312が形成され、これはデバイスの表面で陽極領域(ドレイン)となるものである。
【0032】
次いで、図3Eを参照すると、追加のシリコン・エッチングが深さ0.6μmまで行われている。これにより、シリコン台構造の上部に陽極領域312が残される。これに、別のヒ素インプラント314(ドーズ3e14、15KeV)が続き、FEDのソースを形成する。
【0033】
さらに500Åだけ第3のシリコン・エッチングを行った結果を図3Fに示す。これにより、トレンチ底部の第2インプラントの大部分が除去され、分離されたソース・インプラント314が残るが、これは、N型エピタキシャル層が使用されていればそれと接触し、N型エピタキシャル層が使用されていなければN型基板と接触するものである。この第2のインプラントは必須ではなく、代替実施形態では、第2インプラントと第3シリコン・エッチングを用いずにデバイスが作製される。ただし、この第2インプラントはデバイスのオン抵抗を低減するのに有効である。
【0034】
図3Gに示すように、酸化物台の残留部分が剥離され、100Åのゲート酸化物層316および高ドープのポリシリコン層318が、ゲート形成の第1段階でデバイス上に共形的に堆積される。
【0035】
次の工程は、ポリシリコン層のRIEエッチング(方向性エッチング)であり、酸化物層上で停止して、図3Hに示す側壁ゲート領域318を形成する。この後、逆方向バイアス(オフ)時にゲート酸化物の底部からの電位を阻止するP型領域320を構成するホウ素インプラントが形成される。
【0036】
図3Iに示すように、さらなるポリシリコンRIEエッチングが行われる。これによりポリ・ゲート318の頂部が下方へ移動し、ドレイン要素へのアクセスが可能になる。これに続いて、酸化物エッチングが行われて、図3Jに示すようにゲート酸化物が除去される。これは、TiSiまたはTiW等の金属拡散障壁322を付着させるために、表面を準備することになる。図3Kは、障壁金属層322および上部金属層324を当構造に対して付着させて仕上げたデバイスを示している。
【0037】
図3Lは、最終金属が付着させられた4個の台からなる仕上がり部分を示している。ただし、ここではデバイスのソース・コンタクトは図示していない。いくつかの適用例では、ソース・コンタクトは、図3Mに示すように、縦形MOSFEDデバイス332とは反対に、基板300の背面上にメタライゼーション層330を堆積させることにより作製される。他の適用例では、縦形MOSFEDデバイス332はウェル334内に形成され、ソース・コンタクトは、図3Nに示すように、縦形MOSFEDデバイスに隣接するまたはこれを囲むウェル表面上にメタライゼーション層330を堆積させることにより作製される。
【0038】
図4A〜図4Mを参照すると、本発明のMOSFEDを形成する方法の代替例が理解できる。この方法では、初期の工程は、図3、特に図3A〜3Dに関して説明した工程と同じである。したがって、図4A〜4Dは図3A〜図4Dと同一であり、同一の参照符号を用いている。図4Dの領域312を形成するn型陽極コンタクト・インプラントに続いて、酸化物層が堆積され、次いで方向性エッチングによりエッチ・バックされて、図4Eに示すように側壁領域400が残る。その後、さらなる方向性エッチング工程が行われ、これに、n型領域402を構成する別のn型、典型的にはヒ素のインプラントが続く。次いで、さらなる方向性エッチング工程が行われ、図4Gに示すようにソース領域402が残る。次いで、図4Hに示すように、酸化物側壁領域400が剥離され、先の実施形態と比較して領域312に対する良好に物理的にアクセスできるようにする。酸化物台の残留部分はやはり剥離される。
【0039】
次のステップは、図3Iに示すような、ゲート酸化物層404および高ドープのポリシリコン層406を配置することである。次いで、方向性エッチングにより、酸化物404の水平表面からポリシリコンを除去して、図4Jに示すように側壁部406を残す。さらに、方向性エッチングを行って側壁部406の高さを減じ、特に領域408からポリシリコンを除去する。この後、露出表面からゲート酸化物層を除去して、領域312を露出させ、その後、拡散障壁410および上部金属層412を堆積させて、1個のシリンドリカル・デバイスについては図4Mの最終構造を形成し、あるいは複数のデバイスについては図4Nの最終構造を形成する。先に述べたように、ソース・コンタクトは、図3Mのメタライゼーション層330のような、基板の反対面上のメタライゼーション層を用いて作製される、あるいは、図3Mのようにシリンドリカルデバイスが形成されるウェルに接触するメタライゼーション層を用いて作製される。
【0040】
次いで、図5A〜図5Cを参照すると、ダイオード構成縦形MOSFEDの例示的な配列構成の上面図が示されている。図5Aでは、ダイオード構成縦形MOSFED340は円形のシリンドリカル台を用いて形成される。図5Bでは、ダイオード構成縦形MOSFED340は長方形または正方形のシリンドリカル台を用いて形成される。図5Cでは、ダイオード構成縦形MOSFED340は六角形のシリンドリカル台を用いて形成される。ダイオード構成縦形MOSFED340の様々な形状を形成するために、上記台に対して他のシリンドリカル状を適用してもよい。
【0041】
次に、図6を参照すると、ウェハ上の複数のダイオード活性領域90が、それらの間にあるスクライブ・チャネル91によって分離されている。各ダイオード活性領域90には、複数のダイオード構成縦形MOSFED340が配置されている。スクライブ・チャネル91でのダイオード活性領域の縁部終端部は、いくつかの半導体デバイス終端法を用いて設けることが可能であり、その終端法には、米国特許第5825079号「Semiconductor diodes having low forward conduction voltage drop and low reverse current leakage」(Richard A.MetzlerとVladimir Rodovにより1997年1月23日に出願)に記載されたテーパ終端法、または、米国特許出願09/395722「Method and Apparatus for Termination of Semiconductor Devices」(Richard Metzlerにより1999年9月14日に出願)に記載されたメサ終端法が含まれる。さらに、公知の単一または複数のノーマル・リング終端法が使用可能であり、あるいは、電圧的に可能であれば、デバイス活性拡散部と一体化された簡便なガード・リングが使用可能である。
【0042】
次いで、図7を参照すると、並列に接続された複数のダイオード340(それぞれが1個のダイオード構成縦形MOSFEDを示す)を有するダイオード活性領域の概略的な等価図である。ダイオード接続された縦形MOSFEDデバイス340それぞれの電流能力が加算されることにより、高い電流伝達能力がもたらされる。ウェハ上で各クラスタ中に数百個以上のMOSFEDデバイス活性領域90があってもよいが、図7では4個のみを示しているということを理解されたい。個別ダイオード活性領域90それぞれは、個別ダイオード構成縦形MOSFED340を数千個含むことができる。
【0043】
ダイオードの電流能力に関しては、順方向電流が、互いに並列に結合したダイオード構成縦形MOSFED340の個数の関数となる。
【0044】
閾値電圧に関しては、ドーパント、その濃度、ならびにダイオード構成縦形MOSFED製造用の他の材料および寸法を適切に選択することにより、陽極および陰極の間で実質的にゼロの順方向バイアスだけで導通するようにチャネル領域を作製してもよい。したがって、電源等の実際の整流用途では、本発明により、整流デバイス中の消費電力および発熱が低減し、作製された回路の全体的な効率が大きく向上する。
【0045】
本明細書で、ダイオード構成縦形MOSFEDを作製するためのいくつかの例示的方法、ならびにそのようにして作製されたMOSFEDを開示した。それらの例示的方法では、MOSFEDが形成される半導体基板に対する些細なアライメント要件で済むシングル・マスキング工程があることに留意されたい。その後、追加工程それぞれは、前の工程に対する自己整合であり、それによって多数のマスクが省かれ、特に、半導体デバイスの作製に通常使用されるマスク・セットの各マスク間のクリティカルなアライメント要件が省かれることになる。これにより、加工が簡単になり、歩留りが向上し、マスク・アライメントの相違に起因するウェハ間のデバイスばらつきが低減される。
【0046】
前述のいくつかの例では、いくつかの代替材料および方法を示した。ただし、特定の代替材料および方法を示したにしても、本発明でそれらに対するさらに別の材料や別の工程が、製造方法または作製されるダイオード・デバイスで使用されることを排除するものではないことに留意されたい。反対に、本明細書で示した以外の工程や材料は当業者には自明であろう。したがって、本発明をいくつかの好ましい実施形態に関して開示し説明したが、本発明のダイオードおよびそれを作製する方法は本発明の精神と範囲から逸脱することなく変更できることを当業者は理解されよう。
【図面の簡単な説明】
【0047】
【図1】本発明を適用できる全波整流器を用いた公知のAC/DCコンバータの回路図である。
【図2】A、B:本発明に従ってダイオード接続したnチャネルおよびpチャネルの金属/酸化物/半導体型電界効果デバイスの概略図である。C:図2Aおよび図2Bのダイオード接続された金属/酸化物/半導体型電界効果デバイスの等価回路である。
【図3】本発明のダイオード接続された金属/酸化物/半導体型電界効果デバイスを製造する例示的方法の諸工程を示す断面図である。
【図4】本発明のダイオード接続された金属/酸化物/半導体型電界効果デバイスを製造する別の例示的方法の諸工程を示す断面図である。
【図5】本発明の縦形MOSFEDダイオードに対する変更構造例の上面図である。
【図6】複数の縦形MOSEDダイオードが形成されるウェハ上の活性ダイオード領域を示す図である。
【図7】1つの活性ダイオード領域の電気的等価物を示す概略図である。
Claims (20)
- a)第1導電型の半導体ボディを準備する工程であって、前記半導体ボディが第1表面上に第2導電型の層を有する工程と、
b)前記第2導電型層上に複数のシリンドリカル酸化物台を形成する工程と、
c)方向性エッチングを行って、各台間の前記第2導電型層中にトレンチを形成する工程と、
d)各台間の前記第2導電型層中に第1導電型の領域を形成する工程であって、前記領域が前記台の下方にいくらか延びている、工程と、
e)方向性エッチングを行って、各台間の前記第2導電型層を通して延びるより深いトレンチを形成し、各台間の前記第2導電型層中の前記第1導電型領域を除去し、前記第2導電型層のうち前記台の下方にいくらか延びた部分は除去しない、工程と、
f)ゲート酸化物を堆積する工程と、
g)高ドープのポリ半導体層を堆積する工程と、
h)前記ポリ半導体層に対して方向性エッチングを行って、各台間の前記ゲート酸化物から前記ポリ半導体層を除去する工程と、
i)注入を行って、各台間の領域を第1導電型から第2導電型へ変換する工程と、
j)方向性エッチングを行って、前記台の側壁上の前記酸化物上にあるポリ半導体層の高さをさらに減じて、前記d)の層の残留部の高さにする工程と、
k)露出した前記ゲート酸化物を除去する工程と、
l)ダイオードに対する第1電気コンタクトとして導電層を堆積する工程と、
m)ダイオードに対する第2電気コンタクトとして、前記半導体ボディに対する電気的コンタクトを形成する工程と
を含むダイオード形成方法。 - 前記半導体ボディが半導体基板であり、前記第2電気コンタクトが、前記基板の第2表面上にメタライゼーション層を形成することによって設けられる請求項1に記載の方法。
- 前記半導体ボディが、第2導電型の半導体基板中のウェルであり、前記第2電気コンタクトが、前記ウェルに対して電気コンタクトを形成することによって設けられる請求項1に記載の方法。
- 前記半導体がシリコン半導体である請求項1に記載の方法。
- 前記半導体ボディがN型導電性のシリコン半導体ボディである請求項4に記載の方法。
- a)第1導電型の半導体ボディの第1表面上に複数のシリンドリカル半導体台を形成する工程であって、前記台は、前記半導体ボディから延びる第1導電型の下部領域と、第2導電型の上部領域とを有しており、前記台の前記上部領域と前記下部領域の間でpn接合が形成され、さらに、前記台は、前記pn接合に隣接する前記上部領域内にあり、その周辺に延びる第1導電型の領域を有する、工程と、
b)前記下部領域から延び、かつ前記上部領域の周辺に延びるゲート酸化物および導電性ゲートを形成する工程と、
c)前記導電性ゲートに接触する導電層を形成する工程と、
d)前記半導体ボディに対して導電性コンタクトを形成する工程と
を含むダイオード形成方法。 - 前記半導体ボディが半導体基板であり、前記半導体ボディに対する前記導電性コンタクトが、前記基板の第2表面上にメタライゼーション層を形成することによって設けられる請求項6に記載の方法。
- 前記半導体ボディが第2導電型の半導体基板中にあるウェルであり、前記半導体ボディに対する前記導電性コンタクトが、前記ウェルに対する電気コンタクトを形成することによって設けられる請求項6に記載の方法。
- 前記半導体がシリコン半導体である請求項6に記載の方法。
- 前記半導体ボディがN型導電性のシリコン半導体ボディである請求項9に記載の方法。
- 第1導電型の半導体ボディと、
前記半導体ボディ上の第1表面上の複数のシリンドリカル台であって、各台は第1導電型の下部領域および第2導電型の上部領域を有し、前記下部領域と前記上部領域の間にpn接合が形成され、前記下部領域および前記上部領域は各台の側壁を決めているシリンドリカル台と、
前記pn接合に隣接する各台の上部領域の周辺にある第1導電型の領域と、
前記下部領域から各台の前記上部領域の周辺にある前記第1導電型領域に延びる、各台の前記側壁上のゲート酸化物であって、各台の前記上部領域の周辺にある前記第1導電型領域の部分が前記ゲート酸化物によって覆われてはいないゲート酸化物と、
前記ゲート酸化物を覆う導電性ゲートと、
各台間の第2導電型層と、
前記複数のシリンドリカル台を覆い、各台の前記上部領域の周辺にある前記導電性ゲートおよび前記第1導電型領域に対して電気コンタクトをなす導電層と、
前記半導体ボディに対して電気コンタクトをなす導電層と
を備えたダイオード。 - 前記半導体ボディが半導体基板であり、前記半導体に対して電気コンタクトをなす前記導電層が、前記基板上の第2表面上のメタライゼーション層である請求項11に記載のダイオード。
- 前記半導体ボディが第2導電型の半導体基板中にあるウェルであり、前記半導体に対して電気コンタクトをなす前記導電層が、前記ウェルに対する電気コンタクトである請求項11に記載のダイオード。
- 前記半導体がシリコン半導体である請求項11に記載のダイオード。
- 前記半導体ボディがN型導電性のシリコン半導体ボディである請求項14に記載のダイオード。
- 第1導電型の半導体ボディ上の第1表面上の複数のシリンドリカル半導体台であって、前記台は、前記半導体ボディから延びる第1導電型の下部領域、および第2導電型の上部領域を有し、前記下部領域と前記上部領域の間にpn接合が形成され、さらに前記台は、前記pn接合に隣接する前記上部領域内にあり、その周辺に延びる第1導電型の領域を有する、シリンドリカル半導体台と、
前記下部領域から各台の前記上部領域内の前記第1導電型領域に延び、かつ各台の前記上部領域の周辺に延びる、ゲート酸化物および導電性ゲートと、
前記導電性ゲート、および前記上部領域内にありその周辺に延びる前記第1導電型領域と接触する導電層と、
前記半導体ボディに対する導電コンタクトと
を備えたダイオード。 - 前記半導体ボディが半導体基板であり、前記半導体ボディに対する前記導電性コンタクトが、前記基板の第2表面上にメタライゼーション層を形成することによって設けられる請求項16に記載のダイオード。
- 前記半導体ボディが第2導電型の半導体基板中にあるウェルであり、前記半導体ボディに対する前記導電性コンタクトが、前記ウェルに対する電気コンタクトを形成することによって設けられる請求項16に記載のダイオード。
- 前記半導体がシリコン半導体である請求項16に記載のダイオード。
- 前記半導体ボディがN型導電性のシリコン半導体ボディである請求項19に記載のダイオード。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/864,436 US6537921B2 (en) | 2001-05-23 | 2001-05-23 | Vertical metal oxide silicon field effect semiconductor diodes |
PCT/US2002/014848 WO2002095835A2 (en) | 2001-05-23 | 2002-05-08 | Vertical metal oxide semiconductor field-effect diodes |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004531065A true JP2004531065A (ja) | 2004-10-07 |
JP2004531065A5 JP2004531065A5 (ja) | 2005-12-22 |
JP4511118B2 JP4511118B2 (ja) | 2010-07-28 |
Family
ID=25343277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002592200A Expired - Fee Related JP4511118B2 (ja) | 2001-05-23 | 2002-05-08 | 縦形の金属/酸化物/シリコン型電界効果ダイオード |
Country Status (12)
Country | Link |
---|---|
US (1) | US6537921B2 (ja) |
EP (2) | EP1393382B1 (ja) |
JP (1) | JP4511118B2 (ja) |
KR (1) | KR100883873B1 (ja) |
CN (1) | CN1309092C (ja) |
AT (1) | ATE516596T1 (ja) |
AU (1) | AU2002305526B8 (ja) |
BR (1) | BR0209916A (ja) |
CA (1) | CA2447722A1 (ja) |
IL (2) | IL158845A0 (ja) |
TW (1) | TW558839B (ja) |
WO (1) | WO2002095835A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007035796A (ja) * | 2005-07-25 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2015522238A (ja) * | 2012-07-05 | 2015-08-03 | リテルヒューズ・インク | 過渡電圧回路保護のためのクローバーデバイス |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7030680B2 (en) * | 2003-02-26 | 2006-04-18 | Integrated Discrete Devices, Llc | On chip power supply |
DE10308313B4 (de) * | 2003-02-26 | 2010-08-19 | Siemens Ag | Halbleiterdiode, elektronisches Bauteil, Spannungszwischenkreisumrichter und Steuerverfahren |
US7105391B2 (en) * | 2004-03-04 | 2006-09-12 | International Business Machines Corporation | Planar pedestal multi gate device |
JP2006165468A (ja) * | 2004-12-10 | 2006-06-22 | Nec Electronics Corp | 半導体集積回路 |
US7615812B1 (en) * | 2006-03-23 | 2009-11-10 | Integrated Discrete Devices, Llc | Field effect semiconductor diodes and processing techniques |
US8148748B2 (en) | 2007-09-26 | 2012-04-03 | Stmicroelectronics N.V. | Adjustable field effect rectifier |
US8633521B2 (en) | 2007-09-26 | 2014-01-21 | Stmicroelectronics N.V. | Self-bootstrapping field effect diode structures and methods |
WO2009042807A2 (en) | 2007-09-26 | 2009-04-02 | Lakota Technologies, Inc. | Adjustable field effect rectifier |
US8643055B2 (en) | 2007-09-26 | 2014-02-04 | Stmicroelectronics N.V. | Series current limiter device |
KR100975404B1 (ko) * | 2008-02-28 | 2010-08-11 | 주식회사 종합건축사사무소근정 | 블록담장용 지주 및 이의 시공방법 |
KR100955175B1 (ko) * | 2008-03-13 | 2010-04-29 | 주식회사 하이닉스반도체 | 수직형 반도체 소자 및 그 제조 방법 |
CN102037548B (zh) * | 2008-04-28 | 2014-04-23 | 意法半导体有限公司 | 具有集成场效应整流器的mosfet |
KR101010121B1 (ko) * | 2008-07-04 | 2011-01-24 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
US8445947B2 (en) * | 2008-07-04 | 2013-05-21 | Stmicroelectronics (Rousset) Sas | Electronic circuit having a diode-connected MOS transistor with an improved efficiency |
WO2011049552A1 (en) * | 2009-10-19 | 2011-04-28 | Integrated Discrete Devices, Llc | Field-effect semiconductor diode and methods of making the same |
CN102064201B (zh) * | 2010-10-22 | 2011-11-30 | 深圳市芯威科技有限公司 | 浅槽金属氧化物半导体二极管 |
US9331065B2 (en) | 2011-05-17 | 2016-05-03 | Semiconductor Components Industries, Llc | Semiconductor diode and method of manufacture |
US8502336B2 (en) | 2011-05-17 | 2013-08-06 | Semiconductor Components Industries, Llc | Semiconductor diode and method of manufacture |
FR2982416B1 (fr) | 2011-11-03 | 2014-01-03 | St Microelectronics Sa | Dispositif electronique de protection contre les decharges electrostatiques |
FR2984604B1 (fr) | 2011-12-16 | 2014-01-17 | St Microelectronics Sa | Dispositif electronique compact de protection contre les decharges electrostatiques. |
US9716151B2 (en) | 2013-09-24 | 2017-07-25 | Semiconductor Components Industries, Llc | Schottky device having conductive trenches and a multi-concentration doping profile therebetween |
US9263598B2 (en) | 2014-02-14 | 2016-02-16 | Semiconductor Components Industries, Llc | Schottky device and method of manufacture |
US9716187B2 (en) | 2015-03-06 | 2017-07-25 | Semiconductor Components Industries, Llc | Trench semiconductor device having multiple trench depths and method |
US10431699B2 (en) | 2015-03-06 | 2019-10-01 | Semiconductor Components Industries, Llc | Trench semiconductor device having multiple active trench depths and method |
US9391065B1 (en) | 2015-06-29 | 2016-07-12 | Globalfoundries Inc. | Electrostatic discharge and passive structures integrated in a vertical gate fin-type field effect diode |
DE102018201030A1 (de) | 2018-01-24 | 2019-07-25 | Kardion Gmbh | Magnetkuppelelement mit magnetischer Lagerungsfunktion |
US10388801B1 (en) * | 2018-01-30 | 2019-08-20 | Semiconductor Components Industries, Llc | Trench semiconductor device having shaped gate dielectric and gate electrode structures and method |
US10608122B2 (en) | 2018-03-13 | 2020-03-31 | Semicondutor Components Industries, Llc | Schottky device and method of manufacture |
DE102018206727A1 (de) * | 2018-05-02 | 2019-11-07 | Kardion Gmbh | Energieübertragungssystem und Empfangseinheit zur drahtlosen transkutanen Energieübertragung |
DE102018206724A1 (de) | 2018-05-02 | 2019-11-07 | Kardion Gmbh | Energieübertragungssystem und Verfahren zur drahtlosen Energieübertragung |
DE102018206725A1 (de) | 2018-05-02 | 2019-11-07 | Kardion Gmbh | Empfangseinheit, Sendeeinheit, Energieübertragungssystem und Verfahren zur drahtlosen Energieübertragung |
US10566466B2 (en) | 2018-06-27 | 2020-02-18 | Semiconductor Components Industries, Llc | Termination structure for insulated gate semiconductor device and method |
US10439075B1 (en) | 2018-06-27 | 2019-10-08 | Semiconductor Components Industries, Llc | Termination structure for insulated gate semiconductor device and method |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01310576A (ja) * | 1988-06-08 | 1989-12-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH0291974A (ja) * | 1988-09-29 | 1990-03-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
WO1992014269A1 (en) * | 1991-01-31 | 1992-08-20 | Siliconix Incorporated | Power metal-oxide-semiconductor field effect transistor |
WO1994023457A1 (en) * | 1993-03-31 | 1994-10-13 | University Of Washington | Majority carrier power diode |
JPH07131016A (ja) * | 1993-09-10 | 1995-05-19 | Hitachi Ltd | 電界効果トランジスタ及びその製造方法 |
JPH07263692A (ja) * | 1994-02-04 | 1995-10-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
WO1997043823A1 (en) * | 1996-05-15 | 1997-11-20 | Siliconix Incorporated | Three-terminal power mosfet switch for use as synchronous rectifier or voltage clamp |
JPH09321323A (ja) * | 1996-03-27 | 1997-12-12 | Fuji Electric Co Ltd | 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子 |
JPH11307786A (ja) * | 1998-04-27 | 1999-11-05 | Citizen Watch Co Ltd | 半導体ダイオード |
Family Cites Families (97)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2444255A (en) | 1944-11-10 | 1948-06-29 | Gen Electric | Fabrication of rectifier cells |
DE1229093B (de) | 1963-01-23 | 1966-11-24 | Basf Ag | Verfahren zur Herstellung von Hexahydropyrimidinderivaten |
US3295030A (en) | 1963-12-18 | 1966-12-27 | Signetics Corp | Field effect transistor and method |
DE1221363B (de) | 1964-04-25 | 1966-07-21 | Telefunken Patent | Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen |
US3617824A (en) | 1965-07-12 | 1971-11-02 | Nippon Electric Co | Mos device with a metal-silicide gate |
US3407343A (en) | 1966-03-28 | 1968-10-22 | Ibm | Insulated-gate field effect transistor exhibiting a maximum source-drain conductance at a critical gate bias voltage |
US3458798A (en) | 1966-09-15 | 1969-07-29 | Ibm | Solid state rectifying circuit arrangements |
DE1614574A1 (de) | 1967-08-04 | 1970-10-29 | Siemens Ag | Halbleiterbauelement,insbesondere Halbleiterbauelement mit pn-UEbergang |
US3619737A (en) | 1970-05-08 | 1971-11-09 | Ibm | Planar junction-gate field-effect transistors |
US3864819A (en) | 1970-12-07 | 1975-02-11 | Hughes Aircraft Co | Method for fabricating semiconductor devices |
US3943547A (en) | 1970-12-26 | 1976-03-09 | Hitachi, Ltd. | Semiconductor device |
US3749987A (en) | 1971-08-09 | 1973-07-31 | Ibm | Semiconductor device embodying field effect transistors and schottky barrier diodes |
US3769109A (en) | 1972-04-19 | 1973-10-30 | Bell Telephone Labor Inc | PRODUCTION OF SiO{11 {11 TAPERED FILMS |
US3935586A (en) | 1972-06-29 | 1976-01-27 | U.S. Philips Corporation | Semiconductor device having a Schottky junction and method of manufacturing same |
US4019248A (en) | 1974-06-04 | 1977-04-26 | Texas Instruments Incorporated | High voltage junction semiconductor device fabrication |
FR2289051A1 (fr) | 1974-10-22 | 1976-05-21 | Ibm | Dispositifs a semi-conducteur du genre transistors a effet de champ et a porte isolee et circuits de protection cotre les surtensions |
US3988765A (en) | 1975-04-08 | 1976-10-26 | Rca Corporation | Multiple mesa semiconductor structure |
US4045250A (en) | 1975-08-04 | 1977-08-30 | Rca Corporation | Method of making a semiconductor device |
US4099260A (en) | 1976-09-20 | 1978-07-04 | Bell Telephone Laboratories, Incorporated | Bipolar read-only-memory unit having self-isolating bit-lines |
US4140560A (en) | 1977-06-20 | 1979-02-20 | International Rectifier Corporation | Process for manufacture of fast recovery diodes |
US4104086A (en) | 1977-08-15 | 1978-08-01 | International Business Machines Corporation | Method for forming isolated regions of silicon utilizing reactive ion etching |
US4139880A (en) | 1977-10-03 | 1979-02-13 | Motorola, Inc. | CMOS polarity reversal circuit |
US4153904A (en) | 1977-10-03 | 1979-05-08 | Texas Instruments Incorporated | Semiconductor device having a high breakdown voltage junction characteristic |
US4138280A (en) | 1978-02-02 | 1979-02-06 | International Rectifier Corporation | Method of manufacture of zener diodes |
US4246502A (en) | 1978-08-16 | 1981-01-20 | Mitel Corporation | Means for coupling incompatible signals to an integrated circuit and for deriving operating supply therefrom |
US4330384A (en) | 1978-10-27 | 1982-05-18 | Hitachi, Ltd. | Process for plasma etching |
US4340900A (en) | 1979-06-19 | 1982-07-20 | The United States Of America As Represented By The Secretary Of The Air Force | Mesa epitaxial diode with oxide passivated junction and plated heat sink |
US4318751A (en) | 1980-03-13 | 1982-03-09 | International Business Machines Corporation | Self-aligned process for providing an improved high performance bipolar transistor |
US4372034B1 (en) | 1981-03-26 | 1998-07-21 | Intel Corp | Process for forming contact openings through oxide layers |
US4508579A (en) | 1981-03-30 | 1985-04-02 | International Business Machines Corporation | Lateral device structures using self-aligned fabrication techniques |
US4533988A (en) | 1981-04-09 | 1985-08-06 | Telectronics Pty. Ltd. | On-chip CMOS bridge circuit |
DE3124692A1 (de) | 1981-06-24 | 1983-01-13 | Robert Bosch Gmbh, 7000 Stuttgart | "halbleitergleichrichter" |
US4423456A (en) | 1981-11-13 | 1983-12-27 | Medtronic, Inc. | Battery reversal protection |
US4403396A (en) | 1981-12-24 | 1983-09-13 | Gte Laboratories Incorporated | Semiconductor device design and process |
US5357131A (en) | 1982-03-10 | 1994-10-18 | Hitachi, Ltd. | Semiconductor memory with trench capacitor |
DE3219606A1 (de) | 1982-05-25 | 1983-12-01 | Siemens AG, 1000 Berlin und 8000 München | Schottky-leistungsdiode |
DE3219888A1 (de) | 1982-05-27 | 1983-12-01 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Planares halbleiterbauelement und verfahren zur herstellung |
US4638551A (en) | 1982-09-24 | 1987-01-27 | General Instrument Corporation | Schottky barrier device and method of manufacture |
GB2134705B (en) | 1983-01-28 | 1985-12-24 | Philips Electronic Associated | Semiconductor devices |
DE3334167A1 (de) | 1983-09-21 | 1985-04-04 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterdiode |
US4534826A (en) | 1983-12-29 | 1985-08-13 | Ibm Corporation | Trench etch process for dielectric isolation |
DE3435306A1 (de) | 1984-09-26 | 1986-04-03 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung von laserdioden mit jutierter integrierter waermesenke |
DE3581348D1 (de) | 1984-09-28 | 1991-02-21 | Siemens Ag | Verfahren zum herstellen eines pn-uebergangs mit hoher durchbruchsspannung. |
JPS61156882A (ja) | 1984-12-28 | 1986-07-16 | Toshiba Corp | 二重拡散形絶縁ゲ−ト電界効果トランジスタ及びその製造方法 |
US4777580A (en) | 1985-01-30 | 1988-10-11 | Maxim Integrated Products | Integrated full-wave rectifier circuit |
US4742377A (en) | 1985-02-21 | 1988-05-03 | General Instrument Corporation | Schottky barrier device with doped composite guard ring |
US4579626A (en) | 1985-02-28 | 1986-04-01 | Rca Corporation | Method of making a charge-coupled device imager |
JPS62119972A (ja) | 1985-11-19 | 1987-06-01 | Fujitsu Ltd | 接合型トランジスタ |
US4745395A (en) | 1986-01-27 | 1988-05-17 | General Datacomm, Inc. | Precision current rectifier for rectifying input current |
US4666556A (en) | 1986-05-12 | 1987-05-19 | International Business Machines Corporation | Trench sidewall isolation by polysilicon oxidation |
US4875151A (en) | 1986-08-11 | 1989-10-17 | Ncr Corporation | Two transistor full wave rectifier |
DE3774036D1 (de) | 1986-08-11 | 1991-11-28 | Siemens Ag | Verfahren zur stabilisierung von pn-uebergaengen. |
JPH0693498B2 (ja) | 1986-08-25 | 1994-11-16 | 日立超エル・エス・アイエンジニアリング株式会社 | 半導体集積回路装置 |
DE3785127D1 (de) | 1986-09-30 | 1993-05-06 | Siemens Ag | Verfahren zur herstellung eines pn-uebergangs hoher spannungsfestigkeit. |
US5338693A (en) | 1987-01-08 | 1994-08-16 | International Rectifier Corporation | Process for manufacture of radiation resistant power MOSFET and radiation resistant power MOSFET |
JPH0744213B2 (ja) | 1987-02-23 | 1995-05-15 | 松下電子工業株式会社 | 半導体装置の製造方法 |
US4811065A (en) | 1987-06-11 | 1989-03-07 | Siliconix Incorporated | Power DMOS transistor with high speed body diode |
US4857985A (en) | 1987-08-31 | 1989-08-15 | National Semiconductor Corporation | MOS IC reverse battery protection |
EP0311816A1 (de) | 1987-10-15 | 1989-04-19 | BBC Brown Boveri AG | Halbleiterbauelement und Verfahren zu dessen Herstellung |
US4822757A (en) | 1987-11-10 | 1989-04-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
US4903189A (en) | 1988-04-27 | 1990-02-20 | General Electric Company | Low noise, high frequency synchronous rectifier |
JPH0291974U (ja) * | 1988-12-28 | 1990-07-20 | ||
US4900692A (en) | 1989-04-24 | 1990-02-13 | Motorola, Inc. | Method of forming an oxide liner and active area mask for selective epitaxial growth in an isolation trench |
US4974050A (en) | 1989-05-30 | 1990-11-27 | Motorola Inc. | High voltage semiconductor device and method |
US4927772A (en) | 1989-05-30 | 1990-05-22 | General Electric Company | Method of making high breakdown voltage semiconductor device |
JPH0750791B2 (ja) | 1989-09-20 | 1995-05-31 | 株式会社日立製作所 | 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機 |
US5038266A (en) | 1990-01-02 | 1991-08-06 | General Electric Company | High efficiency, regulated DC supply |
JP2730271B2 (ja) | 1990-03-07 | 1998-03-25 | 住友電気工業株式会社 | 半導体装置 |
US5225376A (en) | 1990-05-02 | 1993-07-06 | Nec Electronics, Inc. | Polysilicon taper process using spin-on glass |
JPH0429372A (ja) | 1990-05-24 | 1992-01-31 | Mitsubishi Electric Corp | 半導体光検出装置 |
JP2682202B2 (ja) | 1990-06-08 | 1997-11-26 | 日本電気株式会社 | 電界効果トランジスタを用いた整流回路 |
US5184198A (en) | 1990-08-15 | 1993-02-02 | Solid State Devices, Inc. | Special geometry Schottky diode |
US5109256A (en) | 1990-08-17 | 1992-04-28 | National Semiconductor Corporation | Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication |
JP3074736B2 (ja) | 1990-12-28 | 2000-08-07 | 富士電機株式会社 | 半導体装置 |
US5268833A (en) | 1991-05-14 | 1993-12-07 | U.S. Philips Corporation | Rectifier circuit including FETs of the same conductivity type |
JP2682272B2 (ja) * | 1991-06-27 | 1997-11-26 | 三菱電機株式会社 | 絶縁ゲート型トランジスタ |
US5254869A (en) | 1991-06-28 | 1993-10-19 | Linear Technology Corporation | Aluminum alloy/silicon chromium sandwich schottky diode |
FR2679068B1 (fr) | 1991-07-10 | 1997-04-25 | France Telecom | Procede de fabrication d'un transistor a effet de champ vertical, et transistor obtenu par ce procede. |
JP2858383B2 (ja) | 1991-10-14 | 1999-02-17 | 株式会社デンソー | 半導体装置の製造方法 |
US5475245A (en) | 1992-03-23 | 1995-12-12 | Rohm Co., Ltd. | Field-effect voltage regulator diode |
US5258640A (en) | 1992-09-02 | 1993-11-02 | International Business Machines Corporation | Gate controlled Schottky barrier diode |
JP2809253B2 (ja) | 1992-10-02 | 1998-10-08 | 富士電機株式会社 | 注入制御型ショットキーバリア整流素子 |
US5506421A (en) | 1992-11-24 | 1996-04-09 | Cree Research, Inc. | Power MOSFET in silicon carbide |
US5396087A (en) | 1992-12-14 | 1995-03-07 | North Carolina State University | Insulated gate bipolar transistor with reduced susceptibility to parasitic latch-up |
US5365102A (en) | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
US5479626A (en) | 1993-07-26 | 1995-12-26 | Rockwell International Corporation | Signal processor contexts with elemental and reserved group addressing |
US5426325A (en) | 1993-08-04 | 1995-06-20 | Siliconix Incorporated | Metal crossover in high voltage IC with graduated doping control |
US5780324A (en) | 1994-03-30 | 1998-07-14 | Denso Corporation | Method of manufacturing a vertical semiconductor device |
US5536676A (en) | 1995-04-03 | 1996-07-16 | National Science Council | Low temperature formation of silicided shallow junctions by ion implantation into thin silicon films |
KR0154702B1 (ko) | 1995-06-09 | 1998-10-15 | 김광호 | 항복전압을 향상시킨 다이오드 제조 방법 |
US5818084A (en) | 1996-05-15 | 1998-10-06 | Siliconix Incorporated | Pseudo-Schottky diode |
US5886383A (en) | 1997-01-10 | 1999-03-23 | International Rectifier Corporation | Integrated schottky diode and mosgated device |
US5793089A (en) * | 1997-01-10 | 1998-08-11 | Advanced Micro Devices, Inc. | Graded MOS transistor junction formed by aligning a sequence of implants to a selectively removable polysilicon sidewall space and oxide thermally grown thereon |
US5825079A (en) | 1997-01-23 | 1998-10-20 | Luminous Intent, Inc. | Semiconductor diodes having low forward conduction voltage drop and low reverse current leakage |
US5898982A (en) | 1997-05-30 | 1999-05-04 | Luminous Intent, Inc. | Thin film capacitors |
US6186408B1 (en) | 1999-05-28 | 2001-02-13 | Advanced Power Devices, Inc. | High cell density power rectifier |
JP2001085685A (ja) * | 1999-09-13 | 2001-03-30 | Shindengen Electric Mfg Co Ltd | トランジスタ |
-
2001
- 2001-05-23 US US09/864,436 patent/US6537921B2/en not_active Expired - Fee Related
-
2002
- 2002-05-08 AT AT02734352T patent/ATE516596T1/de not_active IP Right Cessation
- 2002-05-08 CN CNB028147952A patent/CN1309092C/zh not_active Expired - Fee Related
- 2002-05-08 CA CA002447722A patent/CA2447722A1/en not_active Abandoned
- 2002-05-08 EP EP02734352A patent/EP1393382B1/en not_active Expired - Lifetime
- 2002-05-08 IL IL15884502A patent/IL158845A0/xx active IP Right Grant
- 2002-05-08 WO PCT/US2002/014848 patent/WO2002095835A2/en active IP Right Grant
- 2002-05-08 JP JP2002592200A patent/JP4511118B2/ja not_active Expired - Fee Related
- 2002-05-08 AU AU2002305526A patent/AU2002305526B8/en not_active Ceased
- 2002-05-08 BR BR0209916-0A patent/BR0209916A/pt not_active IP Right Cessation
- 2002-05-08 KR KR1020037015308A patent/KR100883873B1/ko not_active IP Right Cessation
- 2002-05-08 EP EP10182553A patent/EP2273554A1/en not_active Withdrawn
- 2002-05-23 TW TW091110875A patent/TW558839B/zh not_active IP Right Cessation
-
2003
- 2003-11-12 IL IL158845A patent/IL158845A/en not_active IP Right Cessation
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01310576A (ja) * | 1988-06-08 | 1989-12-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH0291974A (ja) * | 1988-09-29 | 1990-03-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
WO1992014269A1 (en) * | 1991-01-31 | 1992-08-20 | Siliconix Incorporated | Power metal-oxide-semiconductor field effect transistor |
WO1994023457A1 (en) * | 1993-03-31 | 1994-10-13 | University Of Washington | Majority carrier power diode |
JPH07131016A (ja) * | 1993-09-10 | 1995-05-19 | Hitachi Ltd | 電界効果トランジスタ及びその製造方法 |
JPH07263692A (ja) * | 1994-02-04 | 1995-10-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH09321323A (ja) * | 1996-03-27 | 1997-12-12 | Fuji Electric Co Ltd | 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子 |
WO1997043823A1 (en) * | 1996-05-15 | 1997-11-20 | Siliconix Incorporated | Three-terminal power mosfet switch for use as synchronous rectifier or voltage clamp |
JPH11307786A (ja) * | 1998-04-27 | 1999-11-05 | Citizen Watch Co Ltd | 半導体ダイオード |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007035796A (ja) * | 2005-07-25 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2015522238A (ja) * | 2012-07-05 | 2015-08-03 | リテルヒューズ・インク | 過渡電圧回路保護のためのクローバーデバイス |
Also Published As
Publication number | Publication date |
---|---|
EP1393382B1 (en) | 2011-07-13 |
TW558839B (en) | 2003-10-21 |
CA2447722A1 (en) | 2002-11-28 |
AU2002305526B8 (en) | 2007-02-15 |
BR0209916A (pt) | 2004-08-31 |
EP1393382A2 (en) | 2004-03-03 |
JP4511118B2 (ja) | 2010-07-28 |
IL158845A0 (en) | 2004-05-12 |
CN1545736A (zh) | 2004-11-10 |
US20020177324A1 (en) | 2002-11-28 |
AU2002305526B2 (en) | 2006-10-12 |
IL158845A (en) | 2007-12-03 |
WO2002095835A2 (en) | 2002-11-28 |
CN1309092C (zh) | 2007-04-04 |
EP2273554A1 (en) | 2011-01-12 |
AU2002305526A1 (en) | 2002-12-03 |
WO2002095835A3 (en) | 2003-07-31 |
US6537921B2 (en) | 2003-03-25 |
KR20040005982A (ko) | 2004-01-16 |
KR100883873B1 (ko) | 2009-02-17 |
ATE516596T1 (de) | 2011-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4511118B2 (ja) | 縦形の金属/酸化物/シリコン型電界効果ダイオード | |
JP4058541B2 (ja) | 順方向導通電圧降下及び逆電流リークが小さい半導体ダイオード | |
US6580150B1 (en) | Vertical junction field effect semiconductor diodes | |
JP2007281293A (ja) | Soi横型半導体装置 | |
US8421118B2 (en) | Regenerative building block and diode bridge rectifier and methods | |
WO2000060654A1 (en) | Power rectifier device | |
US20100029048A1 (en) | Field Effect Semiconductor Diodes and Processing Techniques | |
US6420757B1 (en) | Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability | |
WO2004053999A2 (en) | Vertical mos power transistor | |
US6433370B1 (en) | Method and apparatus for cylindrical semiconductor diodes | |
WO2011049552A1 (en) | Field-effect semiconductor diode and methods of making the same | |
JPH06342913A (ja) | 半導体装置 | |
TW201115747A (en) | Field effect semiconductor diodes and processing techniques |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090302 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100506 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |