JP2004266571A - 電圧制御発振器 - Google Patents
電圧制御発振器 Download PDFInfo
- Publication number
- JP2004266571A JP2004266571A JP2003054758A JP2003054758A JP2004266571A JP 2004266571 A JP2004266571 A JP 2004266571A JP 2003054758 A JP2003054758 A JP 2003054758A JP 2003054758 A JP2003054758 A JP 2003054758A JP 2004266571 A JP2004266571 A JP 2004266571A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- terminal
- node
- channel transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
- H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
- H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
- H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【課題】動作を安定に保ちつつ位相雑音を低減させることが可能な電圧制御発振器を提供する。
【解決手段】カレントミラー回路部３を電源電位配線ＶＣＣに接続し、このカレントミラー回路部３と接地電位配線ＧＮＤとの間に、カレントミラー回路部３に流す電流の大きさを調整する電流制御部４を設ける。また、カレントミラー回路部３と接地電位配線ＧＮＤとの間に、電流制御部４と並列に、負性抵抗部５、ＬＣ回路部６、負性抵抗部７をこの順に設ける。ＬＣ回路部６には、インダクタＬ、可変容量素子Ｃ１及びＣ２、容量素子Ｃ３乃至Ｃ８を設ける。そして、電流制御部４のＮチャネルトランジスタＮ２並びに共振部６のスイッチＳ１及びＳ４、ＮチャネルトランジスタＮ３並びにスイッチＳ２及びＳ５、ＮチャネルトランジスタＮ４並びにスイッチＳ３及びＳ６に、夫々同じ制御信号が入力されるようにし、連動して開閉するようにする。
【選択図】 図１
【解決手段】カレントミラー回路部３を電源電位配線ＶＣＣに接続し、このカレントミラー回路部３と接地電位配線ＧＮＤとの間に、カレントミラー回路部３に流す電流の大きさを調整する電流制御部４を設ける。また、カレントミラー回路部３と接地電位配線ＧＮＤとの間に、電流制御部４と並列に、負性抵抗部５、ＬＣ回路部６、負性抵抗部７をこの順に設ける。ＬＣ回路部６には、インダクタＬ、可変容量素子Ｃ１及びＣ２、容量素子Ｃ３乃至Ｃ８を設ける。そして、電流制御部４のＮチャネルトランジスタＮ２並びに共振部６のスイッチＳ１及びＳ４、ＮチャネルトランジスタＮ３並びにスイッチＳ２及びＳ５、ＮチャネルトランジスタＮ４並びにスイッチＳ３及びＳ６に、夫々同じ制御信号が入力されるようにし、連動して開閉するようにする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、並列ＬＣタンク回路の共振現象を利用した電圧制御発振器に関し、特に、容量スイッチを備え発信周波数を段階的に変化させることができ、位相雑音の低減を図った電圧制御発振器に関する。
【０００２】
【従来の技術】
従来、周波数逓倍及び位相同期を目的として使用されるフェーズ・ロックド・ループ（ＰＬＬ：Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路のローカルオシレータ（ＬＯ）として、並列ＬＣタンク回路の共振現象を利用した電圧制御発振器（ＬＣ−ＶＣＯ：ＬＣ−Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）が使用されている。このＬＣ−ＶＣＯにおいては、インダクタと可変キャパシタとが相互に並列に接続されて並列ＬＣタンク回路が形成されており、この並列ＬＣタンク回路の共振現象により、周波数が共振周波数である交流信号を発振するようになっている。共振周波数とは、並列ＬＣタンク回路のリアクタンスが零となる周波数をいい、共振現象とは、並列ＬＣタンク回路においてインダクタ及び可変キャパシタに電流が交互に流れる現象をいう。また、可変キャパシタにはバラクタ素子等が使用され、印加される制御電圧に応じて容量が変化するようになっている。インダクタのインダクタンスをＬとし、可変キャパシタの容量をＣとすると、共振周波数ｆは下記数式１により与えられる。下記数式１より、可変キャパシタの容量Ｃを増加させれば、共振周波数ｆが減少することがわかる。
【０００３】
【数１】
【０００４】
リングオシレータ等を使用した従来のＶＣＯと比較して、ＬＣ−ＶＣＯには以下に示す利点がある。第１に、ＬＣ−ＶＣＯは雑音が小さい。これは、ＬＣ−ＶＣＯは並列ＬＣタンク回路の共振を基本原理としているため、雑音の原因となるトランジスタの数が少ないことに起因する。このため、ＬＣ−ＶＣＯは、高速光通信、携帯電話、無線ＬＡＮ等に好適である。第２に、ＬＣ−ＶＣＯはＬＣ回路の共振を基本原理としているため、トランジスタにより構成され論理ゲート遅延を利用したＶＣＯよりも発振する交流信号の周波数（以下、発振周波数という）を高くすることが容易である。第３に、制御電圧に対する発振周波数の可変幅が小さい。このため、チューニング感度が低く、制御電圧の変動に起因する発振周波数の変動が少なく、この結果、発振周波数のゆらぎである位相雑音が小さい。
【０００５】
一方、並列ＬＣタンク回路においては、発振周波数を変化させると、必要とする電流量が変動する。発振周波数の角速度をω０、並列ＬＣタンク回路の抵抗値をＲｅｆｆ、並列ＬＣタンク回路が消費するエネルギー量をＧｎｅｇとすると、下記数式２が成立する。上記数式１及び下記数式２からわかるように、発振周波数ｆを低くしようとして可変キャパシタの容量Ｃを大きくすると、必要とされる電流量が増大する。
【０００６】
【数２】
【０００７】
並列ＬＣタンク回路に供給する電流量が過剰であると、位相雑音が増大する。オフセット周波数ｆｏｆｆｓｅｔにおいて観測される位相雑音の大きさをＬ（ｆｏｆｆｓｅｔ）、ボルツマン定数をｋ、絶対温度をＴ、ＬＣ−ＶＣＯ全体に供給するエネルギー量をＧｍ，ａｍｐ、発振周波数をｆｏｓｃ、出力信号の振幅をＶｒｍｓとすると、位相雑音の大きさＬ（ｆｏｆｆｓｅｔ）は、下記数式３により与えられる。下記数式３からわかるように、並列ＬＣタンク回路が消費するエネルギー量Ｇｎｅｇに対するＬＣ−ＶＣＯに供給するエネルギー量Ｇｍ，ａｍｐ、即ち、比（Ｇｍ，ａｍｐ／Ｇｎｅｇ）が大きいと、位相雑音Ｌが増大する。
【０００８】
【数３】
【０００９】
このため、ＬＣ−ＶＣＯを安定して動作させるためには、並列ＬＣタンク回路に供給する電流を適正に制御する必要がある。即ち、供給する電流が少な過ぎると、信号の発振が止まってしまう。一方、供給する電流が多過ぎると、位相雑音が大きくなる。
【００１０】
従来、可変キャパシタの動作に連動して並列ＬＣタンク回路に供給する電流を制御することを目的として、可変キャパシタに入力する制御電圧に基づいて電流を制御するＬＣ−ＶＣＯが開発されている（例えば、特許文献１参照。）。図２は、特許文献１に示されている従来のＬＣ−ＶＣＯを示す等価回路図である。図２に示すように、この従来のＬＣ−ＶＣＯ１０１においては、電源電位配線ＶＣＣに接続された可変電流源回路１０２が設けられている。可変電流源回路１０２は、制御電圧Ｖｃｔｒｌが入力され、この制御電圧Ｖｃｔｒｌに応じて電流を出力するものである。
【００１１】
また、可変電流源回路１０２の出力電流はカレントミラー回路部１０３に入力するようになっている。カレントミラー回路部１０３は接地電位配線ＧＮＤに接続されており、可変電流源回路１０２の出力電流に比例する大きさの電流を出力するものである。
【００１２】
更に、ＬＣ−ＶＣＯ１０１には、電源電位配線ＶＣＣに接続されたカレントミラー回路部１０４が設けられている。カレントミラー回路部１０４は、カレントミラー回路部１０３の出力電流が入力され、この出力電流に比例する大きさの電流を出力するものである。
【００１３】
更にまた、カレントミラー回路部１０４と接地電位配線ＧＮＤとの間には、カレントミラー回路部１０４から接地電位配線ＧＮＤに向かって、負性抵抗部１０５、ＬＣ回路部１０６及び負性抵抗部１０７がこの順に設けられている。ＬＣ回路部１０６は、ＬＣ回路の共振現象を利用して相補の交流信号を出力するものであり、負性抵抗部１０５及び１０７はＬＣ回路部１０６が出力する交流信号に同期してＬＣ回路部１０６に電流を供給するものである。
【００１４】
可変電流源回路１０２においては、相互に並列に接続された２個のＰチャネルトランジスタＰ１０１及びＰ１０２が設けられている。ＰチャネルトランジスタＰ１０１及びＰ１０２のドレインは電源電位配線ＶＣＣに接続されており、ソースはノード１１１に接続されている。また、ＰチャネルトランジスタＰ１０１のゲートにはバイアス電圧が印加されるバイアス電圧端子ＴＢ１０１が接続されており、ＰチャネルトランジスタＰ１０２のゲートには制御電圧が印加される制御電圧端子ＴＣ１０１が接続されている。
【００１５】
カレントミラー回路部１０３においては、２個のＮチャネルトランジスタＮ１０１及びＮ１０２が設けられている。ＮチャネルトランジスタＮ１０１のドレイン及びゲートは可変電流源回路１０２のノード１１１に接続されており、ソースは接地電位配線ＧＮＤに接続されている。また、ＮチャネルトランジスタＮ１０２のゲートはノード１１１に接続されており、ソースは接地電位配線ＧＮＤに接続されており、ドレインはカレントミラー回路部１０４のノード１１２に接続されている。
【００１６】
カレントミラー回路部１０４においては、２個のＰチャネルトランジスタＰ１０３及びＰ１０４が設けられている。ＰチャネルトランジスタＰ１０３のソース及びゲートはノード１１２に接続されており、ドレインは電源電位配線ＶＣＣに接続されている。また、ＰチャネルトランジスタＰ１０４のゲートはノード１１２に接続されており、ドレインは電源電位配線ＶＣＣに接続されており、ソースはノード１１３に接続されている。
【００１７】
負性抵抗部１０５においては、２個のＰチャネルトランジスタＰ１０５及びＰ１０６が設けられている。ＰチャネルトランジスタＰ１０５のドレインはノード１１３に接続されており、ソースはＬＣ回路部１０６の出力端子Ｔｏｕｔ１０１に接続されており、ゲートは出力端子Ｔｏｕｔ１０２に接続されている。また、ＰチャネルトランジスタＰ１０６のドレインはノード１１３に接続されており、ソースはＬＣ回路部１０６の出力端子Ｔｏｕｔ１０２に接続されており、ゲートは出力端子Ｔｏｕｔ１０１に接続されている。
【００１８】
ＬＣ回路部１０６において、出力端子Ｔｏｕｔ１０１及びＴｏｕｔ１０２の間には、インダクタＬ１０１が接続されている。また、２個の可変容量ダイオードＤ１０１及びＤ１０２が設けられており、可変容量ダイオードＤ１０１のアノードは出力端子Ｔｏｕｔ１０１に接続されており、可変容量ダイオードＤ１０２のアノードは出力端子Ｔｏｕｔ１０２に接続されており、可変容量ダイオードＤ１０１及びＤ１０２のカソードはノード１１４に共通接続されており、ノード１１４は可変電流源回路１０２の制御電圧端子ＴＣ１０１に接続されている。即ち、可変容量ダイオードＤ１及びＤ２からなる回路は、インダクタＬ１０１に並列に接続されている。インダクタＬ１０１並びに可変容量ダイオードＤ１及びＤ２により、並列ＬＣタンク回路が形成されている。
【００１９】
負性抵抗部１０７においては、２個のＮチャネルトランジスタＮ１０３及びＮ１０４が設けられており、ＮチャネルトランジスタＮ１０３のドレインはＬＣ回路部１０６の出力端子Ｔｏｕｔ１０１に接続されており、ソースは接地電位配線ＧＮＤに接続されており、ゲートは出力端子Ｔｏｕｔ１０２に接続されている。また、ＮチャネルトランジスタＮ１０４のドレインは出力端子Ｔｏｕｔ１０２に接続されており、ソースは接地電位配線ＧＮＤに接続されており、ゲートは出力端子Ｔｏｕｔ１０１に接続されている。
【００２０】
この従来のＬＣ−ＶＣＯ１０１の動作について説明する。ＬＣ−ＶＣＯ１０１においては、バイアス電圧として、常にロウの信号が可変電流源回路１０２のバイアス端子ＴＢ１０１に印加される。これにより、ＰチャネルトランジスタＰ１０１が常にオンになる。
【００２１】
そして、制御電圧としてハイの信号が制御電圧端子ＴＣ１０１に印加されると、ＰチャネルトランジスタＰ１０２がオフになる。これにより、ＮチャネルトランジスタＮ１０１のソースがＰチャネルトランジスタＰ１０１のみにより電源電位配線ＶＣＣに接続される。この結果、ＮチャネルトランジスタＮ１０１のゲート電位が接地電位よりも高い電位となり、ＮチャネルトランジスタＮ１０１がオンになり、（電源電位配線ＶＣＣ−ＰチャネルトランジスタＰ１０１−ノード１１１−ＮチャネルトランジスタＮ１０１−接地電位配線ＧＮＤ）からなる経路に電流が流れる。
【００２２】
そして、ＮチャネルトランジスタＮ１０１のゲートとＮチャネルトランジスタＮ１０２のゲートとは同電位となるため、ＮチャネルトランジスタＮ１０１がオンになると、ＮチャネルトランジスタＮ１０２もオンになり、ノード１１２がＮチャネルトランジスタＮ１０２を介して接地電位配線ＧＮＤに接続される。
【００２３】
これにより、ＰチャネルトランジスタＰ１０３のゲート及びＰチャネルトランジスタＰ１０４のゲートにロウの電位が印加され、ＰチャネルトランジスタＰ１０３及びＰ１０４が共にオンになる。この結果、負性抵抗部１０５のノード１１３がＰチャネルトランジスタＰ１０４を介して電源電位配線ＶＣＣに接続される。
【００２４】
これにより、ＬＣ回路部１０６に電気的な刺激が印加され、ＬＣ回路部１０６の共振周波数を発振周波数とする相補の交流信号が出力端子Ｔｏｕｔ１０１及びＴｏｕｔ１０２から発振される。
【００２５】
このとき、ＬＣ回路部１０６のみでは、寄生抵抗による電流の損失が生じるため、発振はいずれ止まってしまう。そこで、負性抵抗部１０５及び１０７がＬＣ回路部１０６に電流を供給する。例えば、出力端子Ｔｏｕｔ１０１がロウになり、出力端子Ｔｏｕｔ１０２がハイになると、ＰチャネルトランジスタＰ１０５がオフになり、ＮチャネルトランジスタＮ１０３がオンになる。この結果、出力端子Ｔｏｕｔ１０１には接地電位が印加される。また、ＰチャネルトランジスタＰ１０６がオンになり、ＮチャネルトランジスタＮ１０４がオフになるため、出力端子Ｔｏｕｔ１０２には電源電位が印加される。同様に、出力端子Ｔｏｕｔ１０１がハイになり、出力端子Ｔｏｕｔ１０２がロウになると、出力端子Ｔｏｕｔ１０１には電源電位が印加され、出力端子Ｔｏｕｔ１０２には接地電位が印加される。これにより、出力端子Ｔｏｕｔ１０１及びＴｏｕｔ１０２からの発振が減衰することなく持続する。
【００２６】
そして、制御電圧端子ＴＣ１０１及びノード１１４を介して可変容量ダイオードＤ１及びＤ２のカソードに制御電圧が印加されるが、この制御電圧はハイであるため、可変容量ダイオードＤ１及びＤ２の容量値は小さくなる。このため、上記数式１により、発振周波数ｆは高くなる。
【００２７】
この状態から制御電圧を低下させていくと、可変容量ダイオードＤ１及びＤ２のカソードに印加される電圧が低下するため、可変容量ダイオードＤ１及びＤ２の容量値は大きくなる。これにより、上記数式１より、発振周波数ｆは低くなる。このとき、上記数式１及び２より、必要とされる電流量は増大するが、以下の動作により、ＬＣ回路部１０６に供給される電流量が増大する。
【００２８】
即ち、制御電圧を低下させていくことにより、可変電流源回路１０２のＰチャネルトランジスタＰ１０２のゲート電位が低下し、ＰチャネルトランジスタＰ１０２に電流が流れ始める。これにより、ＮチャネルトランジスタＮ１０１及びＮ１０２のゲート電位が上昇し、ＮチャネルトランジスタＮ１０１及びＮ１０２を流れる電流が増加する。この結果、ＰチャネルトランジスタＰ１０３及びＰ１０４のゲート電位が低下し、ＰチャネルトランジスタＰ１０３及びＰ１０４を流れる電流が増加する。これにより、ノード１１３の電位が上昇し、ＬＣ回路部１０６に供給される電流量が増大する。
【００２９】
このように、従来のＬＣ−ＶＣＯ１０１においては、ＬＣ回路部１０６の可変容量ダイオードＤ１及びＤ２のカソードに印加する制御電圧を、可変電流源回路１０２のＰチャネルトランジスタＰ１０２のゲートにも印加することにより、発振周波数に連動してＬＣ回路部１０６に供給する電流量を変化させることができる。
【００３０】
【特許文献１】
特開２００１−３１３５２７号公報（図２）
【００３１】
【発明が解決しようとする課題】
しかしながら、上述の従来の技術には、以下に示すような問題点がある。図３は、横軸に制御電圧をとり縦軸に可変容量ダイオードの容量をとって、可変容量ダイオードの容量の大きさと制御電圧との関係、即ち、Ｃ−Ｖカーブを示すグラフ図である。図２に示す従来のＬＣ−ＶＣＯ１０１においては、可変容量ダイオードの容量を変えながら、供給する電流の大きさを調整している。しかしながら、図３に示すように、可変容量ダイオード等の可変容量素子においては、Ｃ−Ｖカーブが急峻になっている電圧範囲１２０があり、この電圧範囲１２０においては、容量が制御電圧の変動に対して敏感になっている。このため、この電圧範囲１２０において、容量値及び電流値を共に変化させると、ＬＣ−ＶＣＯ１０１の動作が不安定になり、かえって位相雑音が大きくなる。また、ＬＣ−ＶＣＯ１０１においては、制御電圧に依存して電流の大きさが変化するため、制御電圧のゆらぎが電流のゆらぎになり、その結果、発振周波数もゆらいでしまい、位相雑音が増大する。
【００３２】
本発明はかかる問題点に鑑みてなされたものであって、動作を安定に保ちつつ位相雑音を低減させることが可能な電圧制御発振器を提供することを目的とする。
【００３３】
【課題を解決するための手段】
本発明に係る電圧制御発振器は、第１及び第２の出力端子を備えこの第１及び第２の出力端子から相補の交流信号を発振する共振部と、前記第１及び第２の出力端子から出力された信号において夫々ハイの電位を第１の電位、ロウの電位を前記第１の電位より低い第２の電位に固定する増幅部と、この増幅部に前記第１の電位及び前記第２の電位のうち少なくとも一方を印加する電源部と、を有し、前記共振部はその容量の大きさを連続的及び段階的に変化させるものであり、前記電源部は前記共振部がその容量の大きさを段階的に変化させるときにこの共振部の容量が大きいほど前記第１の電位と前記第２の電位との間の電位差が大きくなるように前記第１の電位及び前記第２の電位のうち少なくとも一方を段階的に変化させるものであることを特徴とする。
【００３４】
本発明においては、共振部の容量の大きさを連続的に変化させるときには、第１の電位と第２の電位との間の電位差を変化させないため動作が不安定になることがなく、共振部の容量の大きさを段階的に変化させるときに、電位差を段階的に変化させることにより、共振部に供給する電流量を調節している。これにより、動作の安定性を維持したまま、位相雑音を低減することができる。また、本発明においては、容量を連続的及び段階的に変化させることにより、発振周波数のチューニング感度を低く維持したまま、発振周波数を広い範囲にわたって変化させることができる。発振周波数を広い範囲にわたって変化させると、必要とされる電流量も大きく変化するが、本発明においては、電位差を段階的に切換えることにより、電流量を大きく変化させることができるため、位相雑音が増大することがない。
【００３５】
また、前記共振部は、前記第１及び第２の出力端子間に接続されたインダクタと、このインダクタに並列に接続された可変容量素子と、各一方の電極が夫々前記第１及び第２の出力端子に接続された１対又は複数対の容量素子と、１又は複数の制御信号が夫々入力されこの制御信号に基づいて前記１対又は複数対の容量素子の他方の電極に第３の電位を印加するかフローティング状態とするかを切換える１又は複数の第１スイッチ部と、を有し、前記電源部は、相互に並列に接続され各一方の端子に第４の電位が印加され前記１又は複数の制御電圧が夫々入力されこの制御電圧に基づいて前記第１スイッチ部が前記容量素子の他方の電極に前記第３の電位を印加するときに前記一方の端子を他方の端子に接続する１又は複数の第２スイッチ部と、前記第１の電位よりも高い第５の電位が印加される第１のノードと前記増幅部における前記第１の電位が印加される第２のノードとの間、又は前記第２の電位よりも低い第６の電位が印加される第３のノードと前記増幅部における前記第２の電位が印加される第４のノードとの間に接続されると共に、前記第２スイッチ部の他方の端子に接続され、前記１又は複数の第２スイッチ部を流れる電流の総量に比例する電流を前記第１のノードと前記第２のノードとの間に流して前記増幅部に前記第１の電位を印加するか、又は前記１又は複数の第２スイッチ部を流れる電流の総量に比例する電流を前記第３のノードと前記第４のノードとの間に流して前記増幅部に前記第２の電位を印加するカレントミラー部と、を有することが好ましい。
【００３６】
これにより、第１スイッチ部が制御信号に基づいて各容量素子対に第３の電位を印加するかフローティング状態とすることにより、共振部の容量を段階的に変化させることができ、発振周波数を段階的に変化させることができる。そして、このとき、同じ制御信号により、各第２スイッチ部を開閉することにより、全ての第２スイッチ部に流れる電流の総量の大きさを段階的に変化させることができ、カレントミラー部が増幅部にこの電流の総量に比例する大きさの電流を流すことにより、第１又は第２の電位を段階的に変化させることができる。
【００３７】
更に、前記第１及び第２スイッチ部がＮチャネルトランジスタであり、前記制御信号がハイのときに前記第１スイッチ部が前記容量素子の他方の電極に前記第３の電位を印加すると共に前記第２スイッチ部がその一方の端子を他方の端子に接続し、前記制御信号がロウのときに前記第１スイッチ部が前記容量素子の他方の電極をフローティング状態とすると共に前記第２スイッチ部がその一方の端子を他方の端子に対して絶縁してもよく、又は、前記第１及び第２スイッチ部がＰチャネルトランジスタであり、前記制御信号がロウのときに前記第１スイッチ部が前記容量素子の他方の電極に前記第３の電位を印加すると共に前記第２スイッチ部がその一方の端子を他方の端子に接続し、前記制御信号がハイのときに前記第１スイッチ部が前記容量素子の他方の電極をフローティング状態とすると共に前記第２スイッチ部がその一方の端子を他方の端子に対して絶縁してもよい。
【００３８】
【発明の実施の形態】
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。図１は本実施形態に係る電圧制御発振器を示す等価回路図である。図１に示すように、本実施形態に係る電圧制御発振器であるＬＣ−ＶＣＯ１は、電源電位配線ＶＣＣ及び接地電位配線ＧＮＤに接続されている。ＬＣ−ＶＣＯ１は、例えば半導体基板（図示せず）上に集積回路として形成されており、例えば、周波数逓倍及び位相同期を目的として使用されるフェーズ・ロックド・ループ回路（ＰＬＬ回路）のローカルオシレータ（ＬＯ）として使用される。
【００３９】
本実施形態に係るＬＣ−ＶＣＯ１には、電源電位配線ＶＣＣに接続されたカレントミラー回路部３が設けられており、このカレントミラー回路部３と接地電位配線ＧＮＤとの間に、カレントミラー回路部３に流す電流の大きさを調整する電流制御部４が設けられている。カレントミラー回路部３及び電流制御部４により電源部が形成されている。また、カレントミラー回路部３と接地電位配線ＧＮＤとの間には、電流制御部４と並列に、カレントミラー回路部３から接地電位配線ＧＮＤに向かって、負性抵抗部５、共振部としてのＬＣ回路部６、負性抵抗部７がこの順に配置されている。なお、負性抵抗部５及び７により増幅部が形成されている。
【００４０】
カレントミラー回路部３においては、２個のＰチャネルトランジスタＰ１及びＰ２が設けられている。ＰチャネルトランジスタＰ１及びＰ２のドレインは電源電位配線ＶＣＣに接続されており、ゲートはノード１１に共通接続されている。そして、ＰチャネルトランジスタＰ１のソースはノード１１に接続されており、ＰチャネルトランジスタＰ２のソースはノード１２に接続されている。
【００４１】
電流制御部４においては、カレントミラー回路部３のノード１１と接地電位配線ＧＮＤとの間に、スイッチ素子としての４個のＮチャネルトランジスタＮ１乃至Ｎ４が相互に並列に接続されている。即ち、ＮチャネルトランジスタＮ１乃至Ｎ４の各ドレインはノード１１に共通接続されており、各ソースは接地電位配線ＧＮＤに接続されている。そして、ＮチャネルトランジスタＮ１のゲート端子ＴＧ１にはバイアス電圧が印加されるようになっており、ＮチャネルトランジスタＮ２のゲート端子ＴＧ２には制御電圧Ｖ２が印加されるようになっており、ＮチャネルトランジスタＮ３のゲート端子ＴＧ３には制御電圧Ｖ３が印加されるようになっており、ＮチャネルトランジスタＮ４のゲート端子ＴＧ４には制御電圧Ｖ４が印加されるようになっている。なお、バイアス信号は所定の電圧範囲において任意の電圧をとりうるアナログ信号であり、制御電圧Ｖ２、Ｖ３及びＶ４はハイ及びロウの２値をとるデジタル信号である。また、ＮチャネルトランジスタＮ１乃至Ｎ３は夫々第２スイッチ部である。
【００４２】
負性抵抗部５においては、２個のＰチャネルトランジスタＰ３及びＰ４が設けられている。ＰチャネルトランジスタＰ３及びＰ４のドレインは電源電位配線ＶＣＣに接続されている。
【００４３】
ＬＣ回路部６においては、出力端子Ｔｏｕｔ１及びＴｏｕｔ２が設けられている。出力端子Ｔｏｕｔ１及びＴｏｕｔ２はＬＣ回路部６の出力信号を、相補信号として出力するものである。出力端子Ｔｏｕｔ１はＰチャネルトランジスタＰ３のソース及びＰチャネルトランジスタＰ４のゲートに接続されており、出力端子Ｔｏｕｔ２はＰチャネルトランジスタＰ４のソース及びＰチャネルトランジスタＰ３のゲートに接続されている。
【００４４】
また、出力端子Ｔｏｕｔ１と出力端子Ｔｏｕｔ２との間には、インダクタＬが接続されている。インダクタＬは例えば、半導体基板上に設けられた多層配線層のうち最上層の配線層に形成されたスパイラルインダクタである。更に、出力端子Ｔｏｕｔ１と出力端子Ｔｏｕｔ２との間には、可変容量素子Ｃ１及びＣ２が直列に接続されている。即ち、可変容量素子Ｃ１及びＣ２からなる回路は、インダクタＬに並列に接続されている。可変容量素子Ｃ１及びＣ２は入力される制御電圧に応じて容量が変化するキャパシタであり、例えばバラクタ素子又は可変容量ダイオードである。可変容量素子Ｃ１と可変容量素子Ｃ２との間のノード１３には、制御電圧Ｖ１が入力されるようになっている。なお、制御電圧Ｖ１は所定の範囲内において任意の中間値をとり、連続的に変化することができるアナログ信号である。
【００４５】
更にまた、ＬＣ回路部６には、出力端子Ｔｏｕｔ１及びＴｏｕｔ２に接続された容量スイッチ部１４が設けられており、容量スイッチ部１４には、スイッチ用容量素子Ｃ３乃至Ｃ８、及びスイッチＳ１乃至Ｓ６が設けられている。容量素子Ｃ３乃至Ｃ５の一方の電極は出力端子Ｔｏｕｔ１に接続されており、他方の電極は夫々スイッチＳ１乃至Ｓ３に接続されている。また、容量素子Ｃ６乃至Ｃ８の一方の電極は出力端子Ｔｏｕｔ２に接続されており、他方の電極は夫々スイッチＳ４乃至Ｓ６に接続されている。スイッチＳ１乃至Ｓ６は、夫々容量素子Ｃ３乃至Ｃ８の他方の電極に接地電位を印加するか、フローティング状態とするかを切換えるものである。
【００４６】
スイッチＳ１及びＳ４は、制御電圧Ｖ２により動作するものであり、例えば、Ｎチャネルトランジスタである。例えば、スイッチＳ１を構成するＮチャネルトランジスタは、ゲートに制御電圧Ｖ２が印加されるようになっており、ドレインが容量素子Ｃ３の出力端子Ｔｏｕｔ１に接続されていない側の電極に接続されており、ソースが接地電位配線ＧＮＤに接続されており、制御電圧Ｖ２がハイのときにオンとなり容量素子Ｃ３の電極を接地電位配線ＧＮＤに接続し、制御電圧Ｖ２がロウのときにオフとなり容量素子Ｃ３の電極をフローティング状態とするものである。なお、スイッチＳ１及びＳ４により第１スイッチ部が形成されている。同様に、スイッチＳ２及びＳ５は、制御電圧Ｖ３により動作するものであり、例えば、制御電圧Ｖ３がハイのときにオンとなり容量素子Ｃ４及びＣ７の電極を接地電位配線ＧＮＤに接続し、制御電圧Ｖ３がロウのときにオフとなり容量素子Ｃ４及びＣ７の電極をフローティング状態とするＮチャネルトランジスタである。スイッチＳ２及びＳ５により他の第１スイッチ部が形成されている。そして、スイッチＳ３及びＳ６は、制御電圧Ｖ４により動作するものであり、例えば、制御電圧Ｖ４がハイのときにオンとなり容量素子Ｃ５及びＣ８の電極を接地電位配線ＧＮＤに接続し、制御電圧Ｖ４がロウのときにオフとなり容量素子Ｃ５及びＣ８の電極をフローティング状態とするＮチャネルトランジスタである。スイッチＳ３及びＳ６により更に他の第１スイッチ部が形成されている。
【００４７】
負性抵抗部７においては、２個のＮチャネルトランジスタＮ５及びＮ６が設けられており、ＮチャネルトランジスタＮ５のドレインはＬＣ回路部６の出力端子Ｔｏｕｔ１に接続されており、ソースは接地電位配線ＧＮＤに接続されており、ゲートは出力端子Ｔｏｕｔ２に接続されている。また、ＮチャネルトランジスタＮ６のドレインは出力端子Ｔｏｕｔ２に接続されており、ソースは接地電位配線ＧＮＤに接続されており、ゲートは出力端子Ｔｏｕｔ１に接続されている。
【００４８】
なお、本実施形態において、Ｐチャネルトランジスタ及びＮチャネルトランジスタは、例えば、半導体基板上に形成されたＰＭＯＳＦＥＴ（Ｐ ｔｙｐｅ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属酸化物半導体電界効果トランジスタ）及びＮＭＯＳＦＥＴである。
【００４９】
次に、このＬＣ−ＶＣＯ１の動作について説明する。先ず、制御電圧Ｖ２、Ｖ３及びＶ４がロウの場合について説明する。電流制御部４のＮチャネルトランジスタＮ１のゲート端子ＴＧ１に所定のバイアス電圧を印加すると、ＮチャネルトランジスタＮ１がオンとなり、ＮチャネルトランジスタＮ１に一定の電流が流れる。一方、制御電圧Ｖ２、Ｖ３及びＶ４がロウであるため、ＮチャネルトランジスタＮ２乃至Ｎ４はオフとなる。この結果、ノード１１と接地電位配線ＧＮＤとは、ＮチャネルトランジスタＮ１のみにより接続される。
【００５０】
これにより、ノード１１の電位が電源電位よりも低い所定の電位となり、ＰチャネルトランジスタＰ１がオンになると共に、ＰチャネルトランジスタＰ２がオンとなり、ＰチャネルトランジスタＰ１に一定の電流が流れると共に、ＰチャネルトランジスタＰ２に、ＰチャネルトランジスタＰ１に流れる電流に比例した大きさの電流が流れる。この結果、ノード１２の電位が接地電位よりも高い所定の電位となる。
【００５１】
これにより、ＬＣ回路部６に電気的な刺激が印加され、ＬＣ回路部６の共振周波数を発振周波数とする相補の交流信号が出力端子Ｔｏｕｔ１及びＴｏｕｔ２から発振される。
【００５２】
そして、負性抵抗部５及び７が、ＬＣ回路部６に電流を供給し、この共振による発振を持続させる。例えば、出力端子Ｔｏｕｔ１がロウになり、出力端子Ｔｏｕｔ２がハイになると、ＰチャネルトランジスタＰ３がオフになり、ＮチャネルトランジスタＮ５がオンになる。この結果、出力端子Ｔｏｕｔ１には接地電位が印加される。また、ＰチャネルトランジスタＰ４がオンになり、ＮチャネルトランジスタＮ６がオフになるため、出力端子Ｔｏｕｔ２には接地電位よりも高いノード１２の電位が印加される。同様に、出力端子Ｔｏｕｔ１がハイになり、出力端子Ｔｏｕｔ２がロウになると、出力端子Ｔｏｕｔ１にはノード１２の電位が印加され、出力端子Ｔｏｕｔ２には接地電位が印加される。このように、負性抵抗部５及び７は、出力端子Ｔｏｕｔ１及びＴｏｕｔ２から発振される相補信号において、ハイの電位をノード１２の電位に固定し、ロウの電位を接地電位に固定する。これにより、出力端子Ｔｏｕｔ１及びＴｏｕｔ２からの発振が減衰することなく持続する。
【００５３】
このとき、制御電圧Ｖ２、Ｖ３、Ｖ４はいずれもロウであるため、スイッチＳ１乃至Ｓ６はいずれも開いており、容量素子Ｃ３乃至Ｃ８における出力端子Ｔｏｕｔ１又はＴｏｕｔ２に接続されていない側の電極はフローティング状態となる。このため、容量素子Ｃ３乃至Ｃ８は容量として機能せず、容量スイッチ部１４全体の容量値は寄生容量値のみとなる。これにより、ＬＣ回路部６の容量は実質的に可変容量素子Ｃ１及びＣ２のみとなり、低い値となる。この結果、前記数式１より、発振周波数は高いものとなる。
【００５４】
このとき、ノード１３に印加する制御電圧Ｖ１を調整することにより、可変容量素子Ｃ１及びＣ２の容量を調節し、発振周波数を連続的に変化させることができる。また、ゲート端子ＴＧ１に印加するバイアス電圧を調整することにより、電流制御部４のＮチャネルトランジスタＮ１を流れる電流の大きさを制御し、ノード１２の電位を制御することができる。これにより、最適な電流をＬＣ回路部６に供給することができる。
【００５５】
次に、制御電圧Ｖ２、Ｖ３、Ｖ４のうち１以上の制御電圧をハイとする場合について説明する。例えば、制御電圧Ｖ２をハイとし、制御電圧Ｖ３及びＶ４をロウのままとする場合について説明する。制御電圧Ｖ２をハイにすると、ＬＣ回路部６のスイッチＳ１及びＳ４が閉じ、容量素子Ｃ３及びＣ６における夫々出力端子Ｔｏｕｔ１及びＴｏｕｔ２に接続されていない側の電極が接地電位配線ＧＮＤに接続される。これにより、容量素子Ｃ３及びＣ６が容量として機能するようになり、ＬＣ回路部６全体の容量値が増大する。この結果、前記数式１により、発振周波数が低くなる。即ち、容量素子Ｃ３及びＣ６に起因する容量スイッチ部１４の容量の増加分をＣ１とすると、制御電圧Ｖ２をハイとしたときの発振周波数ｆ１は下記数式４により与えられる。
【００５６】
【数４】
【００５７】
また、このとき、ＬＣ回路部６の容量値が増大することにより、前記数式２よりＬＣ回路部６が必要とする電流量が増大する。しかしながら、制御電圧Ｖ２がハイになることにより、電流制御部４のＮチャネルトランジスタＮ２がオンとなり、２個のＮチャネルトランジスタＮ１及びＮ２に電流が流れるようになる。このため、前述のＮチャネルトランジスタＮ２乃至Ｎ４がオフである場合と比較して、ノード１１の電位がより低くなり、ＰチャネルトランジスタＰ１を流れる電流量が増大すると共に、ＰチャネルトランジスタＰ２を流れる電流量が増大する。この結果、ノード１２の電位がより高くなり、ＬＣ回路部６に供給される電流量が増大する。従って、ＬＣ回路部６が電流不足になることはない。
【００５８】
なお、制御電圧Ｖ２をハイとしたまま、制御電圧Ｖ３及び／又は制御電圧Ｖ４をハイとすることにより、発振周波数をより一層低くすると共に、ＬＣ回路部６に供給する電流量をより一層増加させることができる。
【００５９】
このように、本実施形態に係るＬＣ−ＶＣＯ１においては、制御電圧Ｖ２、Ｖ３、Ｖ４の電位を夫々切換えることにより、発振周波数を段階的に変化させることができると共に、この発振周波数の段階的な変化に連動させて、ＬＣ回路部６に供給する電流量を段階的に変化させることができる。これにより、ＬＣ回路部６に常に適正な大きさの電流を供給できる。このため、電流不足により交流信号の発振が止まったり、電流過剰により位相雑音が増大したりすることを防止できる。また、制御電圧Ｖ１により発振周波数を連続的に変化させているときには、ＬＣ回路部６に供給する電流量は変化させていないため、ＬＣ−ＶＣＯ１の動作が不安定になることがない。
【００６０】
また、本実施形態においては、可変容量素子Ｃ１及びＣ２の容量を変化させることにより、ＬＣ回路部６の容量を連続的に変化させることができ、また、スイッチＳ１乃至Ｓ６を切換えることにより、ＬＣ回路部６の容量を段階的に変化させることができる。これにより、発振周波数のチューニング感度を低く維持したまま、発振周波数を広い範囲で制御することができる。発振周波数を広い範囲にわたって変化させると、必要とされる電流量も大きく変化するが、ＬＣ−ＶＣＯ１においては、前述の如く、ＬＣ回路部６に供給する電流量を大きく変化させることができるため、位相雑音が増大することがない。
【００６１】
なお、本実施形態においては、制御電圧を３種類とし、電流制御部４において、この３種類の制御電圧が夫々印加される３個のＮチャネルトランジスタＮ２乃至Ｎ４を設け、ＬＣ回路部６において、この３種類の制御電圧が夫々印加される３対のスイッチＳ１乃至Ｓ６及び３対のスイッチ用容量素子Ｃ３乃至Ｃ８を設けているが、本発明はこれに限定されない。即ち、制御電圧を２種類以下又は４種類以上とし、制御電圧が印加されるＮチャネルトランジスタを２個以下又は４個以上とし、スイッチ及びスイッチ用容量素子を２対以下又は４対以上としてもよい。
【００６２】
また、ＮチャネルトランジスタＮ１乃至Ｎ４の替わりに、Ｐチャネルトランジスタ又はＣＭＯＳトランジスタを設けてもよく、スイッチＳ１乃至Ｓ６をＮチャネルトランジスタ以外の素子により構成してもよい。ＮチャネルトランジスタＮ１乃至Ｎ４の替わりにＰチャネルトランジスタを設け、スイッチＳ１乃至Ｓ６をＰチャネルトランジスタにより構成する場合は、これらのＰチャネルトランジスタは制御電圧がロウのときにオンとなるようになる。
【００６３】
更に、カレントミラー部３を負性抵抗部７と接地電位配線ＧＮＤとの間に設けてもよい。更にまた、カレントミラー回路部３のＰチャネルトランジスタＰ１及びＰ２の替わりに、Ｎチャネルトランジスタを設けてもよい。この場合、電流制御部４をカレントミラー回路部３と電源電位配線ＶＣＣとの間に設けることができる。
【００６４】
更にまた、図１の等価回路図に示す各構成要素は、その機能を示しているものであり、各構成要素は必ずしも単一の素子により形成されている必要はなく、複数の素子により構成されていてもよい。例えば、スイッチＳ１は必ずしも１個のＮチャネルトランジスタにより構成されていなくてもよく、スイッチ機能を持つ他の素子又は複数の素子からなる回路により構成されていてもよい。
【００６５】
更にまた、ＮチャネルトランジスタＮ２乃至Ｎ４のチャネル幅は相互に異なっていてもよく、容量素子Ｃ３乃至Ｃ８の容量値は相互に異なっていてもよい。これにより、容量として使用する容量素子を任意に組み合わせることにより、容量スイッチ部１４の容量値の段階数を増やすことができる。これにより、発振周波数をより精密に制御することができる。
【００６６】
更にまた、容量素子Ｃ３及びＣ６における出力端子に接続されていない側の電極は相互に接続されていてもよい。この場合、１個のスイッチにより、容量素子Ｃ３及びＣ６の電極を接地電位配線ＧＮＤに接続するかフローティング状態にするかを切換えることができる。同様に、容量素子Ｃ４及びＣ７の電極が相互に接続されていてもよく、容量素子Ｃ５及びＣ８の電極が相互に接続されていてもよい。
【００６７】
【発明の効果】
以上詳述したように、本発明によれば、共振部の容量の大きさを段階的に変化させるときに、電源部が第１の電位と第２の電位との間の電位差を段階的に変化させることにより、共振部に供給する電流量を調節し、動作を安定に保ちつつ位相雑音を低減することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る電圧制御発振器を示す等価回路図である。
【図２】従来のＬＣ−ＶＣＯを示す等価回路図である。
【図３】横軸に制御電圧をとり縦軸に可変容量ダイオードの容量をとって、可変容量ダイオードのＣ−Ｖカーブを示すグラフ図である。
【符号の説明】
１；ＬＣ−ＶＣＯ
３；カレントミラー回路部
４；電流制御部
５、７；負性抵抗部
６；ＬＣ回路部
１１〜１３；ノード
１４；容量スイッチ部
Ｃ１、Ｃ２；可変容量素子
Ｃ３〜Ｃ８；容量素子
Ｌ；インダクタ
Ｎ１〜Ｎ６；Ｎチャネルトランジスタ
Ｐ１〜Ｐ４；Ｐチャネルトランジスタ
Ｓ１〜Ｓ６；スイッチ
ＴＧ１、ＴＧ２、ＴＧ３、ＴＧ４；ゲート端子
Ｔｏｕｔ１、Ｔｏｕｔ２；出力端子
ＧＮＤ；接地電位配線
ＶＣＣ；電源電位配線
１０１；ＬＣ−ＶＣＯ
１０２；可変電流源回路
１０３、１０４；カレントミラー回路部
１０５、１０７；負性抵抗部
１０６；ＬＣ回路部
１１１〜１１４；ノード
１２０；電圧範囲
Ｄ１０１、Ｄ１０２；可変容量ダイオード
Ｌ１０１；インダクタ
Ｎ１０１〜Ｎ１０４；Ｎチャネルトランジスタ
Ｐ１０１〜Ｐ１０６；Ｐチャネルトランジスタ
ＴＢ１０１；バイアス電圧端子
ＴＣ１０１；制御電圧端子
Ｔｏｕｔ１０１、Ｔｏｕｔ１０２；出力端子
【発明の属する技術分野】
本発明は、並列ＬＣタンク回路の共振現象を利用した電圧制御発振器に関し、特に、容量スイッチを備え発信周波数を段階的に変化させることができ、位相雑音の低減を図った電圧制御発振器に関する。
【０００２】
【従来の技術】
従来、周波数逓倍及び位相同期を目的として使用されるフェーズ・ロックド・ループ（ＰＬＬ：Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路のローカルオシレータ（ＬＯ）として、並列ＬＣタンク回路の共振現象を利用した電圧制御発振器（ＬＣ−ＶＣＯ：ＬＣ−Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）が使用されている。このＬＣ−ＶＣＯにおいては、インダクタと可変キャパシタとが相互に並列に接続されて並列ＬＣタンク回路が形成されており、この並列ＬＣタンク回路の共振現象により、周波数が共振周波数である交流信号を発振するようになっている。共振周波数とは、並列ＬＣタンク回路のリアクタンスが零となる周波数をいい、共振現象とは、並列ＬＣタンク回路においてインダクタ及び可変キャパシタに電流が交互に流れる現象をいう。また、可変キャパシタにはバラクタ素子等が使用され、印加される制御電圧に応じて容量が変化するようになっている。インダクタのインダクタンスをＬとし、可変キャパシタの容量をＣとすると、共振周波数ｆは下記数式１により与えられる。下記数式１より、可変キャパシタの容量Ｃを増加させれば、共振周波数ｆが減少することがわかる。
【０００３】
【数１】
リングオシレータ等を使用した従来のＶＣＯと比較して、ＬＣ−ＶＣＯには以下に示す利点がある。第１に、ＬＣ−ＶＣＯは雑音が小さい。これは、ＬＣ−ＶＣＯは並列ＬＣタンク回路の共振を基本原理としているため、雑音の原因となるトランジスタの数が少ないことに起因する。このため、ＬＣ−ＶＣＯは、高速光通信、携帯電話、無線ＬＡＮ等に好適である。第２に、ＬＣ−ＶＣＯはＬＣ回路の共振を基本原理としているため、トランジスタにより構成され論理ゲート遅延を利用したＶＣＯよりも発振する交流信号の周波数（以下、発振周波数という）を高くすることが容易である。第３に、制御電圧に対する発振周波数の可変幅が小さい。このため、チューニング感度が低く、制御電圧の変動に起因する発振周波数の変動が少なく、この結果、発振周波数のゆらぎである位相雑音が小さい。
【０００５】
一方、並列ＬＣタンク回路においては、発振周波数を変化させると、必要とする電流量が変動する。発振周波数の角速度をω０、並列ＬＣタンク回路の抵抗値をＲｅｆｆ、並列ＬＣタンク回路が消費するエネルギー量をＧｎｅｇとすると、下記数式２が成立する。上記数式１及び下記数式２からわかるように、発振周波数ｆを低くしようとして可変キャパシタの容量Ｃを大きくすると、必要とされる電流量が増大する。
【０００６】
【数２】
並列ＬＣタンク回路に供給する電流量が過剰であると、位相雑音が増大する。オフセット周波数ｆｏｆｆｓｅｔにおいて観測される位相雑音の大きさをＬ（ｆｏｆｆｓｅｔ）、ボルツマン定数をｋ、絶対温度をＴ、ＬＣ−ＶＣＯ全体に供給するエネルギー量をＧｍ，ａｍｐ、発振周波数をｆｏｓｃ、出力信号の振幅をＶｒｍｓとすると、位相雑音の大きさＬ（ｆｏｆｆｓｅｔ）は、下記数式３により与えられる。下記数式３からわかるように、並列ＬＣタンク回路が消費するエネルギー量Ｇｎｅｇに対するＬＣ−ＶＣＯに供給するエネルギー量Ｇｍ，ａｍｐ、即ち、比（Ｇｍ，ａｍｐ／Ｇｎｅｇ）が大きいと、位相雑音Ｌが増大する。
【０００８】
【数３】
このため、ＬＣ−ＶＣＯを安定して動作させるためには、並列ＬＣタンク回路に供給する電流を適正に制御する必要がある。即ち、供給する電流が少な過ぎると、信号の発振が止まってしまう。一方、供給する電流が多過ぎると、位相雑音が大きくなる。
【００１０】
従来、可変キャパシタの動作に連動して並列ＬＣタンク回路に供給する電流を制御することを目的として、可変キャパシタに入力する制御電圧に基づいて電流を制御するＬＣ−ＶＣＯが開発されている（例えば、特許文献１参照。）。図２は、特許文献１に示されている従来のＬＣ−ＶＣＯを示す等価回路図である。図２に示すように、この従来のＬＣ−ＶＣＯ１０１においては、電源電位配線ＶＣＣに接続された可変電流源回路１０２が設けられている。可変電流源回路１０２は、制御電圧Ｖｃｔｒｌが入力され、この制御電圧Ｖｃｔｒｌに応じて電流を出力するものである。
【００１１】
また、可変電流源回路１０２の出力電流はカレントミラー回路部１０３に入力するようになっている。カレントミラー回路部１０３は接地電位配線ＧＮＤに接続されており、可変電流源回路１０２の出力電流に比例する大きさの電流を出力するものである。
【００１２】
更に、ＬＣ−ＶＣＯ１０１には、電源電位配線ＶＣＣに接続されたカレントミラー回路部１０４が設けられている。カレントミラー回路部１０４は、カレントミラー回路部１０３の出力電流が入力され、この出力電流に比例する大きさの電流を出力するものである。
【００１３】
更にまた、カレントミラー回路部１０４と接地電位配線ＧＮＤとの間には、カレントミラー回路部１０４から接地電位配線ＧＮＤに向かって、負性抵抗部１０５、ＬＣ回路部１０６及び負性抵抗部１０７がこの順に設けられている。ＬＣ回路部１０６は、ＬＣ回路の共振現象を利用して相補の交流信号を出力するものであり、負性抵抗部１０５及び１０７はＬＣ回路部１０６が出力する交流信号に同期してＬＣ回路部１０６に電流を供給するものである。
【００１４】
可変電流源回路１０２においては、相互に並列に接続された２個のＰチャネルトランジスタＰ１０１及びＰ１０２が設けられている。ＰチャネルトランジスタＰ１０１及びＰ１０２のドレインは電源電位配線ＶＣＣに接続されており、ソースはノード１１１に接続されている。また、ＰチャネルトランジスタＰ１０１のゲートにはバイアス電圧が印加されるバイアス電圧端子ＴＢ１０１が接続されており、ＰチャネルトランジスタＰ１０２のゲートには制御電圧が印加される制御電圧端子ＴＣ１０１が接続されている。
【００１５】
カレントミラー回路部１０３においては、２個のＮチャネルトランジスタＮ１０１及びＮ１０２が設けられている。ＮチャネルトランジスタＮ１０１のドレイン及びゲートは可変電流源回路１０２のノード１１１に接続されており、ソースは接地電位配線ＧＮＤに接続されている。また、ＮチャネルトランジスタＮ１０２のゲートはノード１１１に接続されており、ソースは接地電位配線ＧＮＤに接続されており、ドレインはカレントミラー回路部１０４のノード１１２に接続されている。
【００１６】
カレントミラー回路部１０４においては、２個のＰチャネルトランジスタＰ１０３及びＰ１０４が設けられている。ＰチャネルトランジスタＰ１０３のソース及びゲートはノード１１２に接続されており、ドレインは電源電位配線ＶＣＣに接続されている。また、ＰチャネルトランジスタＰ１０４のゲートはノード１１２に接続されており、ドレインは電源電位配線ＶＣＣに接続されており、ソースはノード１１３に接続されている。
【００１７】
負性抵抗部１０５においては、２個のＰチャネルトランジスタＰ１０５及びＰ１０６が設けられている。ＰチャネルトランジスタＰ１０５のドレインはノード１１３に接続されており、ソースはＬＣ回路部１０６の出力端子Ｔｏｕｔ１０１に接続されており、ゲートは出力端子Ｔｏｕｔ１０２に接続されている。また、ＰチャネルトランジスタＰ１０６のドレインはノード１１３に接続されており、ソースはＬＣ回路部１０６の出力端子Ｔｏｕｔ１０２に接続されており、ゲートは出力端子Ｔｏｕｔ１０１に接続されている。
【００１８】
ＬＣ回路部１０６において、出力端子Ｔｏｕｔ１０１及びＴｏｕｔ１０２の間には、インダクタＬ１０１が接続されている。また、２個の可変容量ダイオードＤ１０１及びＤ１０２が設けられており、可変容量ダイオードＤ１０１のアノードは出力端子Ｔｏｕｔ１０１に接続されており、可変容量ダイオードＤ１０２のアノードは出力端子Ｔｏｕｔ１０２に接続されており、可変容量ダイオードＤ１０１及びＤ１０２のカソードはノード１１４に共通接続されており、ノード１１４は可変電流源回路１０２の制御電圧端子ＴＣ１０１に接続されている。即ち、可変容量ダイオードＤ１及びＤ２からなる回路は、インダクタＬ１０１に並列に接続されている。インダクタＬ１０１並びに可変容量ダイオードＤ１及びＤ２により、並列ＬＣタンク回路が形成されている。
【００１９】
負性抵抗部１０７においては、２個のＮチャネルトランジスタＮ１０３及びＮ１０４が設けられており、ＮチャネルトランジスタＮ１０３のドレインはＬＣ回路部１０６の出力端子Ｔｏｕｔ１０１に接続されており、ソースは接地電位配線ＧＮＤに接続されており、ゲートは出力端子Ｔｏｕｔ１０２に接続されている。また、ＮチャネルトランジスタＮ１０４のドレインは出力端子Ｔｏｕｔ１０２に接続されており、ソースは接地電位配線ＧＮＤに接続されており、ゲートは出力端子Ｔｏｕｔ１０１に接続されている。
【００２０】
この従来のＬＣ−ＶＣＯ１０１の動作について説明する。ＬＣ−ＶＣＯ１０１においては、バイアス電圧として、常にロウの信号が可変電流源回路１０２のバイアス端子ＴＢ１０１に印加される。これにより、ＰチャネルトランジスタＰ１０１が常にオンになる。
【００２１】
そして、制御電圧としてハイの信号が制御電圧端子ＴＣ１０１に印加されると、ＰチャネルトランジスタＰ１０２がオフになる。これにより、ＮチャネルトランジスタＮ１０１のソースがＰチャネルトランジスタＰ１０１のみにより電源電位配線ＶＣＣに接続される。この結果、ＮチャネルトランジスタＮ１０１のゲート電位が接地電位よりも高い電位となり、ＮチャネルトランジスタＮ１０１がオンになり、（電源電位配線ＶＣＣ−ＰチャネルトランジスタＰ１０１−ノード１１１−ＮチャネルトランジスタＮ１０１−接地電位配線ＧＮＤ）からなる経路に電流が流れる。
【００２２】
そして、ＮチャネルトランジスタＮ１０１のゲートとＮチャネルトランジスタＮ１０２のゲートとは同電位となるため、ＮチャネルトランジスタＮ１０１がオンになると、ＮチャネルトランジスタＮ１０２もオンになり、ノード１１２がＮチャネルトランジスタＮ１０２を介して接地電位配線ＧＮＤに接続される。
【００２３】
これにより、ＰチャネルトランジスタＰ１０３のゲート及びＰチャネルトランジスタＰ１０４のゲートにロウの電位が印加され、ＰチャネルトランジスタＰ１０３及びＰ１０４が共にオンになる。この結果、負性抵抗部１０５のノード１１３がＰチャネルトランジスタＰ１０４を介して電源電位配線ＶＣＣに接続される。
【００２４】
これにより、ＬＣ回路部１０６に電気的な刺激が印加され、ＬＣ回路部１０６の共振周波数を発振周波数とする相補の交流信号が出力端子Ｔｏｕｔ１０１及びＴｏｕｔ１０２から発振される。
【００２５】
このとき、ＬＣ回路部１０６のみでは、寄生抵抗による電流の損失が生じるため、発振はいずれ止まってしまう。そこで、負性抵抗部１０５及び１０７がＬＣ回路部１０６に電流を供給する。例えば、出力端子Ｔｏｕｔ１０１がロウになり、出力端子Ｔｏｕｔ１０２がハイになると、ＰチャネルトランジスタＰ１０５がオフになり、ＮチャネルトランジスタＮ１０３がオンになる。この結果、出力端子Ｔｏｕｔ１０１には接地電位が印加される。また、ＰチャネルトランジスタＰ１０６がオンになり、ＮチャネルトランジスタＮ１０４がオフになるため、出力端子Ｔｏｕｔ１０２には電源電位が印加される。同様に、出力端子Ｔｏｕｔ１０１がハイになり、出力端子Ｔｏｕｔ１０２がロウになると、出力端子Ｔｏｕｔ１０１には電源電位が印加され、出力端子Ｔｏｕｔ１０２には接地電位が印加される。これにより、出力端子Ｔｏｕｔ１０１及びＴｏｕｔ１０２からの発振が減衰することなく持続する。
【００２６】
そして、制御電圧端子ＴＣ１０１及びノード１１４を介して可変容量ダイオードＤ１及びＤ２のカソードに制御電圧が印加されるが、この制御電圧はハイであるため、可変容量ダイオードＤ１及びＤ２の容量値は小さくなる。このため、上記数式１により、発振周波数ｆは高くなる。
【００２７】
この状態から制御電圧を低下させていくと、可変容量ダイオードＤ１及びＤ２のカソードに印加される電圧が低下するため、可変容量ダイオードＤ１及びＤ２の容量値は大きくなる。これにより、上記数式１より、発振周波数ｆは低くなる。このとき、上記数式１及び２より、必要とされる電流量は増大するが、以下の動作により、ＬＣ回路部１０６に供給される電流量が増大する。
【００２８】
即ち、制御電圧を低下させていくことにより、可変電流源回路１０２のＰチャネルトランジスタＰ１０２のゲート電位が低下し、ＰチャネルトランジスタＰ１０２に電流が流れ始める。これにより、ＮチャネルトランジスタＮ１０１及びＮ１０２のゲート電位が上昇し、ＮチャネルトランジスタＮ１０１及びＮ１０２を流れる電流が増加する。この結果、ＰチャネルトランジスタＰ１０３及びＰ１０４のゲート電位が低下し、ＰチャネルトランジスタＰ１０３及びＰ１０４を流れる電流が増加する。これにより、ノード１１３の電位が上昇し、ＬＣ回路部１０６に供給される電流量が増大する。
【００２９】
このように、従来のＬＣ−ＶＣＯ１０１においては、ＬＣ回路部１０６の可変容量ダイオードＤ１及びＤ２のカソードに印加する制御電圧を、可変電流源回路１０２のＰチャネルトランジスタＰ１０２のゲートにも印加することにより、発振周波数に連動してＬＣ回路部１０６に供給する電流量を変化させることができる。
【００３０】
【特許文献１】
特開２００１−３１３５２７号公報（図２）
【００３１】
【発明が解決しようとする課題】
しかしながら、上述の従来の技術には、以下に示すような問題点がある。図３は、横軸に制御電圧をとり縦軸に可変容量ダイオードの容量をとって、可変容量ダイオードの容量の大きさと制御電圧との関係、即ち、Ｃ−Ｖカーブを示すグラフ図である。図２に示す従来のＬＣ−ＶＣＯ１０１においては、可変容量ダイオードの容量を変えながら、供給する電流の大きさを調整している。しかしながら、図３に示すように、可変容量ダイオード等の可変容量素子においては、Ｃ−Ｖカーブが急峻になっている電圧範囲１２０があり、この電圧範囲１２０においては、容量が制御電圧の変動に対して敏感になっている。このため、この電圧範囲１２０において、容量値及び電流値を共に変化させると、ＬＣ−ＶＣＯ１０１の動作が不安定になり、かえって位相雑音が大きくなる。また、ＬＣ−ＶＣＯ１０１においては、制御電圧に依存して電流の大きさが変化するため、制御電圧のゆらぎが電流のゆらぎになり、その結果、発振周波数もゆらいでしまい、位相雑音が増大する。
【００３２】
本発明はかかる問題点に鑑みてなされたものであって、動作を安定に保ちつつ位相雑音を低減させることが可能な電圧制御発振器を提供することを目的とする。
【００３３】
【課題を解決するための手段】
本発明に係る電圧制御発振器は、第１及び第２の出力端子を備えこの第１及び第２の出力端子から相補の交流信号を発振する共振部と、前記第１及び第２の出力端子から出力された信号において夫々ハイの電位を第１の電位、ロウの電位を前記第１の電位より低い第２の電位に固定する増幅部と、この増幅部に前記第１の電位及び前記第２の電位のうち少なくとも一方を印加する電源部と、を有し、前記共振部はその容量の大きさを連続的及び段階的に変化させるものであり、前記電源部は前記共振部がその容量の大きさを段階的に変化させるときにこの共振部の容量が大きいほど前記第１の電位と前記第２の電位との間の電位差が大きくなるように前記第１の電位及び前記第２の電位のうち少なくとも一方を段階的に変化させるものであることを特徴とする。
【００３４】
本発明においては、共振部の容量の大きさを連続的に変化させるときには、第１の電位と第２の電位との間の電位差を変化させないため動作が不安定になることがなく、共振部の容量の大きさを段階的に変化させるときに、電位差を段階的に変化させることにより、共振部に供給する電流量を調節している。これにより、動作の安定性を維持したまま、位相雑音を低減することができる。また、本発明においては、容量を連続的及び段階的に変化させることにより、発振周波数のチューニング感度を低く維持したまま、発振周波数を広い範囲にわたって変化させることができる。発振周波数を広い範囲にわたって変化させると、必要とされる電流量も大きく変化するが、本発明においては、電位差を段階的に切換えることにより、電流量を大きく変化させることができるため、位相雑音が増大することがない。
【００３５】
また、前記共振部は、前記第１及び第２の出力端子間に接続されたインダクタと、このインダクタに並列に接続された可変容量素子と、各一方の電極が夫々前記第１及び第２の出力端子に接続された１対又は複数対の容量素子と、１又は複数の制御信号が夫々入力されこの制御信号に基づいて前記１対又は複数対の容量素子の他方の電極に第３の電位を印加するかフローティング状態とするかを切換える１又は複数の第１スイッチ部と、を有し、前記電源部は、相互に並列に接続され各一方の端子に第４の電位が印加され前記１又は複数の制御電圧が夫々入力されこの制御電圧に基づいて前記第１スイッチ部が前記容量素子の他方の電極に前記第３の電位を印加するときに前記一方の端子を他方の端子に接続する１又は複数の第２スイッチ部と、前記第１の電位よりも高い第５の電位が印加される第１のノードと前記増幅部における前記第１の電位が印加される第２のノードとの間、又は前記第２の電位よりも低い第６の電位が印加される第３のノードと前記増幅部における前記第２の電位が印加される第４のノードとの間に接続されると共に、前記第２スイッチ部の他方の端子に接続され、前記１又は複数の第２スイッチ部を流れる電流の総量に比例する電流を前記第１のノードと前記第２のノードとの間に流して前記増幅部に前記第１の電位を印加するか、又は前記１又は複数の第２スイッチ部を流れる電流の総量に比例する電流を前記第３のノードと前記第４のノードとの間に流して前記増幅部に前記第２の電位を印加するカレントミラー部と、を有することが好ましい。
【００３６】
これにより、第１スイッチ部が制御信号に基づいて各容量素子対に第３の電位を印加するかフローティング状態とすることにより、共振部の容量を段階的に変化させることができ、発振周波数を段階的に変化させることができる。そして、このとき、同じ制御信号により、各第２スイッチ部を開閉することにより、全ての第２スイッチ部に流れる電流の総量の大きさを段階的に変化させることができ、カレントミラー部が増幅部にこの電流の総量に比例する大きさの電流を流すことにより、第１又は第２の電位を段階的に変化させることができる。
【００３７】
更に、前記第１及び第２スイッチ部がＮチャネルトランジスタであり、前記制御信号がハイのときに前記第１スイッチ部が前記容量素子の他方の電極に前記第３の電位を印加すると共に前記第２スイッチ部がその一方の端子を他方の端子に接続し、前記制御信号がロウのときに前記第１スイッチ部が前記容量素子の他方の電極をフローティング状態とすると共に前記第２スイッチ部がその一方の端子を他方の端子に対して絶縁してもよく、又は、前記第１及び第２スイッチ部がＰチャネルトランジスタであり、前記制御信号がロウのときに前記第１スイッチ部が前記容量素子の他方の電極に前記第３の電位を印加すると共に前記第２スイッチ部がその一方の端子を他方の端子に接続し、前記制御信号がハイのときに前記第１スイッチ部が前記容量素子の他方の電極をフローティング状態とすると共に前記第２スイッチ部がその一方の端子を他方の端子に対して絶縁してもよい。
【００３８】
【発明の実施の形態】
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。図１は本実施形態に係る電圧制御発振器を示す等価回路図である。図１に示すように、本実施形態に係る電圧制御発振器であるＬＣ−ＶＣＯ１は、電源電位配線ＶＣＣ及び接地電位配線ＧＮＤに接続されている。ＬＣ−ＶＣＯ１は、例えば半導体基板（図示せず）上に集積回路として形成されており、例えば、周波数逓倍及び位相同期を目的として使用されるフェーズ・ロックド・ループ回路（ＰＬＬ回路）のローカルオシレータ（ＬＯ）として使用される。
【００３９】
本実施形態に係るＬＣ−ＶＣＯ１には、電源電位配線ＶＣＣに接続されたカレントミラー回路部３が設けられており、このカレントミラー回路部３と接地電位配線ＧＮＤとの間に、カレントミラー回路部３に流す電流の大きさを調整する電流制御部４が設けられている。カレントミラー回路部３及び電流制御部４により電源部が形成されている。また、カレントミラー回路部３と接地電位配線ＧＮＤとの間には、電流制御部４と並列に、カレントミラー回路部３から接地電位配線ＧＮＤに向かって、負性抵抗部５、共振部としてのＬＣ回路部６、負性抵抗部７がこの順に配置されている。なお、負性抵抗部５及び７により増幅部が形成されている。
【００４０】
カレントミラー回路部３においては、２個のＰチャネルトランジスタＰ１及びＰ２が設けられている。ＰチャネルトランジスタＰ１及びＰ２のドレインは電源電位配線ＶＣＣに接続されており、ゲートはノード１１に共通接続されている。そして、ＰチャネルトランジスタＰ１のソースはノード１１に接続されており、ＰチャネルトランジスタＰ２のソースはノード１２に接続されている。
【００４１】
電流制御部４においては、カレントミラー回路部３のノード１１と接地電位配線ＧＮＤとの間に、スイッチ素子としての４個のＮチャネルトランジスタＮ１乃至Ｎ４が相互に並列に接続されている。即ち、ＮチャネルトランジスタＮ１乃至Ｎ４の各ドレインはノード１１に共通接続されており、各ソースは接地電位配線ＧＮＤに接続されている。そして、ＮチャネルトランジスタＮ１のゲート端子ＴＧ１にはバイアス電圧が印加されるようになっており、ＮチャネルトランジスタＮ２のゲート端子ＴＧ２には制御電圧Ｖ２が印加されるようになっており、ＮチャネルトランジスタＮ３のゲート端子ＴＧ３には制御電圧Ｖ３が印加されるようになっており、ＮチャネルトランジスタＮ４のゲート端子ＴＧ４には制御電圧Ｖ４が印加されるようになっている。なお、バイアス信号は所定の電圧範囲において任意の電圧をとりうるアナログ信号であり、制御電圧Ｖ２、Ｖ３及びＶ４はハイ及びロウの２値をとるデジタル信号である。また、ＮチャネルトランジスタＮ１乃至Ｎ３は夫々第２スイッチ部である。
【００４２】
負性抵抗部５においては、２個のＰチャネルトランジスタＰ３及びＰ４が設けられている。ＰチャネルトランジスタＰ３及びＰ４のドレインは電源電位配線ＶＣＣに接続されている。
【００４３】
ＬＣ回路部６においては、出力端子Ｔｏｕｔ１及びＴｏｕｔ２が設けられている。出力端子Ｔｏｕｔ１及びＴｏｕｔ２はＬＣ回路部６の出力信号を、相補信号として出力するものである。出力端子Ｔｏｕｔ１はＰチャネルトランジスタＰ３のソース及びＰチャネルトランジスタＰ４のゲートに接続されており、出力端子Ｔｏｕｔ２はＰチャネルトランジスタＰ４のソース及びＰチャネルトランジスタＰ３のゲートに接続されている。
【００４４】
また、出力端子Ｔｏｕｔ１と出力端子Ｔｏｕｔ２との間には、インダクタＬが接続されている。インダクタＬは例えば、半導体基板上に設けられた多層配線層のうち最上層の配線層に形成されたスパイラルインダクタである。更に、出力端子Ｔｏｕｔ１と出力端子Ｔｏｕｔ２との間には、可変容量素子Ｃ１及びＣ２が直列に接続されている。即ち、可変容量素子Ｃ１及びＣ２からなる回路は、インダクタＬに並列に接続されている。可変容量素子Ｃ１及びＣ２は入力される制御電圧に応じて容量が変化するキャパシタであり、例えばバラクタ素子又は可変容量ダイオードである。可変容量素子Ｃ１と可変容量素子Ｃ２との間のノード１３には、制御電圧Ｖ１が入力されるようになっている。なお、制御電圧Ｖ１は所定の範囲内において任意の中間値をとり、連続的に変化することができるアナログ信号である。
【００４５】
更にまた、ＬＣ回路部６には、出力端子Ｔｏｕｔ１及びＴｏｕｔ２に接続された容量スイッチ部１４が設けられており、容量スイッチ部１４には、スイッチ用容量素子Ｃ３乃至Ｃ８、及びスイッチＳ１乃至Ｓ６が設けられている。容量素子Ｃ３乃至Ｃ５の一方の電極は出力端子Ｔｏｕｔ１に接続されており、他方の電極は夫々スイッチＳ１乃至Ｓ３に接続されている。また、容量素子Ｃ６乃至Ｃ８の一方の電極は出力端子Ｔｏｕｔ２に接続されており、他方の電極は夫々スイッチＳ４乃至Ｓ６に接続されている。スイッチＳ１乃至Ｓ６は、夫々容量素子Ｃ３乃至Ｃ８の他方の電極に接地電位を印加するか、フローティング状態とするかを切換えるものである。
【００４６】
スイッチＳ１及びＳ４は、制御電圧Ｖ２により動作するものであり、例えば、Ｎチャネルトランジスタである。例えば、スイッチＳ１を構成するＮチャネルトランジスタは、ゲートに制御電圧Ｖ２が印加されるようになっており、ドレインが容量素子Ｃ３の出力端子Ｔｏｕｔ１に接続されていない側の電極に接続されており、ソースが接地電位配線ＧＮＤに接続されており、制御電圧Ｖ２がハイのときにオンとなり容量素子Ｃ３の電極を接地電位配線ＧＮＤに接続し、制御電圧Ｖ２がロウのときにオフとなり容量素子Ｃ３の電極をフローティング状態とするものである。なお、スイッチＳ１及びＳ４により第１スイッチ部が形成されている。同様に、スイッチＳ２及びＳ５は、制御電圧Ｖ３により動作するものであり、例えば、制御電圧Ｖ３がハイのときにオンとなり容量素子Ｃ４及びＣ７の電極を接地電位配線ＧＮＤに接続し、制御電圧Ｖ３がロウのときにオフとなり容量素子Ｃ４及びＣ７の電極をフローティング状態とするＮチャネルトランジスタである。スイッチＳ２及びＳ５により他の第１スイッチ部が形成されている。そして、スイッチＳ３及びＳ６は、制御電圧Ｖ４により動作するものであり、例えば、制御電圧Ｖ４がハイのときにオンとなり容量素子Ｃ５及びＣ８の電極を接地電位配線ＧＮＤに接続し、制御電圧Ｖ４がロウのときにオフとなり容量素子Ｃ５及びＣ８の電極をフローティング状態とするＮチャネルトランジスタである。スイッチＳ３及びＳ６により更に他の第１スイッチ部が形成されている。
【００４７】
負性抵抗部７においては、２個のＮチャネルトランジスタＮ５及びＮ６が設けられており、ＮチャネルトランジスタＮ５のドレインはＬＣ回路部６の出力端子Ｔｏｕｔ１に接続されており、ソースは接地電位配線ＧＮＤに接続されており、ゲートは出力端子Ｔｏｕｔ２に接続されている。また、ＮチャネルトランジスタＮ６のドレインは出力端子Ｔｏｕｔ２に接続されており、ソースは接地電位配線ＧＮＤに接続されており、ゲートは出力端子Ｔｏｕｔ１に接続されている。
【００４８】
なお、本実施形態において、Ｐチャネルトランジスタ及びＮチャネルトランジスタは、例えば、半導体基板上に形成されたＰＭＯＳＦＥＴ（Ｐ ｔｙｐｅ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属酸化物半導体電界効果トランジスタ）及びＮＭＯＳＦＥＴである。
【００４９】
次に、このＬＣ−ＶＣＯ１の動作について説明する。先ず、制御電圧Ｖ２、Ｖ３及びＶ４がロウの場合について説明する。電流制御部４のＮチャネルトランジスタＮ１のゲート端子ＴＧ１に所定のバイアス電圧を印加すると、ＮチャネルトランジスタＮ１がオンとなり、ＮチャネルトランジスタＮ１に一定の電流が流れる。一方、制御電圧Ｖ２、Ｖ３及びＶ４がロウであるため、ＮチャネルトランジスタＮ２乃至Ｎ４はオフとなる。この結果、ノード１１と接地電位配線ＧＮＤとは、ＮチャネルトランジスタＮ１のみにより接続される。
【００５０】
これにより、ノード１１の電位が電源電位よりも低い所定の電位となり、ＰチャネルトランジスタＰ１がオンになると共に、ＰチャネルトランジスタＰ２がオンとなり、ＰチャネルトランジスタＰ１に一定の電流が流れると共に、ＰチャネルトランジスタＰ２に、ＰチャネルトランジスタＰ１に流れる電流に比例した大きさの電流が流れる。この結果、ノード１２の電位が接地電位よりも高い所定の電位となる。
【００５１】
これにより、ＬＣ回路部６に電気的な刺激が印加され、ＬＣ回路部６の共振周波数を発振周波数とする相補の交流信号が出力端子Ｔｏｕｔ１及びＴｏｕｔ２から発振される。
【００５２】
そして、負性抵抗部５及び７が、ＬＣ回路部６に電流を供給し、この共振による発振を持続させる。例えば、出力端子Ｔｏｕｔ１がロウになり、出力端子Ｔｏｕｔ２がハイになると、ＰチャネルトランジスタＰ３がオフになり、ＮチャネルトランジスタＮ５がオンになる。この結果、出力端子Ｔｏｕｔ１には接地電位が印加される。また、ＰチャネルトランジスタＰ４がオンになり、ＮチャネルトランジスタＮ６がオフになるため、出力端子Ｔｏｕｔ２には接地電位よりも高いノード１２の電位が印加される。同様に、出力端子Ｔｏｕｔ１がハイになり、出力端子Ｔｏｕｔ２がロウになると、出力端子Ｔｏｕｔ１にはノード１２の電位が印加され、出力端子Ｔｏｕｔ２には接地電位が印加される。このように、負性抵抗部５及び７は、出力端子Ｔｏｕｔ１及びＴｏｕｔ２から発振される相補信号において、ハイの電位をノード１２の電位に固定し、ロウの電位を接地電位に固定する。これにより、出力端子Ｔｏｕｔ１及びＴｏｕｔ２からの発振が減衰することなく持続する。
【００５３】
このとき、制御電圧Ｖ２、Ｖ３、Ｖ４はいずれもロウであるため、スイッチＳ１乃至Ｓ６はいずれも開いており、容量素子Ｃ３乃至Ｃ８における出力端子Ｔｏｕｔ１又はＴｏｕｔ２に接続されていない側の電極はフローティング状態となる。このため、容量素子Ｃ３乃至Ｃ８は容量として機能せず、容量スイッチ部１４全体の容量値は寄生容量値のみとなる。これにより、ＬＣ回路部６の容量は実質的に可変容量素子Ｃ１及びＣ２のみとなり、低い値となる。この結果、前記数式１より、発振周波数は高いものとなる。
【００５４】
このとき、ノード１３に印加する制御電圧Ｖ１を調整することにより、可変容量素子Ｃ１及びＣ２の容量を調節し、発振周波数を連続的に変化させることができる。また、ゲート端子ＴＧ１に印加するバイアス電圧を調整することにより、電流制御部４のＮチャネルトランジスタＮ１を流れる電流の大きさを制御し、ノード１２の電位を制御することができる。これにより、最適な電流をＬＣ回路部６に供給することができる。
【００５５】
次に、制御電圧Ｖ２、Ｖ３、Ｖ４のうち１以上の制御電圧をハイとする場合について説明する。例えば、制御電圧Ｖ２をハイとし、制御電圧Ｖ３及びＶ４をロウのままとする場合について説明する。制御電圧Ｖ２をハイにすると、ＬＣ回路部６のスイッチＳ１及びＳ４が閉じ、容量素子Ｃ３及びＣ６における夫々出力端子Ｔｏｕｔ１及びＴｏｕｔ２に接続されていない側の電極が接地電位配線ＧＮＤに接続される。これにより、容量素子Ｃ３及びＣ６が容量として機能するようになり、ＬＣ回路部６全体の容量値が増大する。この結果、前記数式１により、発振周波数が低くなる。即ち、容量素子Ｃ３及びＣ６に起因する容量スイッチ部１４の容量の増加分をＣ１とすると、制御電圧Ｖ２をハイとしたときの発振周波数ｆ１は下記数式４により与えられる。
【００５６】
【数４】
また、このとき、ＬＣ回路部６の容量値が増大することにより、前記数式２よりＬＣ回路部６が必要とする電流量が増大する。しかしながら、制御電圧Ｖ２がハイになることにより、電流制御部４のＮチャネルトランジスタＮ２がオンとなり、２個のＮチャネルトランジスタＮ１及びＮ２に電流が流れるようになる。このため、前述のＮチャネルトランジスタＮ２乃至Ｎ４がオフである場合と比較して、ノード１１の電位がより低くなり、ＰチャネルトランジスタＰ１を流れる電流量が増大すると共に、ＰチャネルトランジスタＰ２を流れる電流量が増大する。この結果、ノード１２の電位がより高くなり、ＬＣ回路部６に供給される電流量が増大する。従って、ＬＣ回路部６が電流不足になることはない。
【００５８】
なお、制御電圧Ｖ２をハイとしたまま、制御電圧Ｖ３及び／又は制御電圧Ｖ４をハイとすることにより、発振周波数をより一層低くすると共に、ＬＣ回路部６に供給する電流量をより一層増加させることができる。
【００５９】
このように、本実施形態に係るＬＣ−ＶＣＯ１においては、制御電圧Ｖ２、Ｖ３、Ｖ４の電位を夫々切換えることにより、発振周波数を段階的に変化させることができると共に、この発振周波数の段階的な変化に連動させて、ＬＣ回路部６に供給する電流量を段階的に変化させることができる。これにより、ＬＣ回路部６に常に適正な大きさの電流を供給できる。このため、電流不足により交流信号の発振が止まったり、電流過剰により位相雑音が増大したりすることを防止できる。また、制御電圧Ｖ１により発振周波数を連続的に変化させているときには、ＬＣ回路部６に供給する電流量は変化させていないため、ＬＣ−ＶＣＯ１の動作が不安定になることがない。
【００６０】
また、本実施形態においては、可変容量素子Ｃ１及びＣ２の容量を変化させることにより、ＬＣ回路部６の容量を連続的に変化させることができ、また、スイッチＳ１乃至Ｓ６を切換えることにより、ＬＣ回路部６の容量を段階的に変化させることができる。これにより、発振周波数のチューニング感度を低く維持したまま、発振周波数を広い範囲で制御することができる。発振周波数を広い範囲にわたって変化させると、必要とされる電流量も大きく変化するが、ＬＣ−ＶＣＯ１においては、前述の如く、ＬＣ回路部６に供給する電流量を大きく変化させることができるため、位相雑音が増大することがない。
【００６１】
なお、本実施形態においては、制御電圧を３種類とし、電流制御部４において、この３種類の制御電圧が夫々印加される３個のＮチャネルトランジスタＮ２乃至Ｎ４を設け、ＬＣ回路部６において、この３種類の制御電圧が夫々印加される３対のスイッチＳ１乃至Ｓ６及び３対のスイッチ用容量素子Ｃ３乃至Ｃ８を設けているが、本発明はこれに限定されない。即ち、制御電圧を２種類以下又は４種類以上とし、制御電圧が印加されるＮチャネルトランジスタを２個以下又は４個以上とし、スイッチ及びスイッチ用容量素子を２対以下又は４対以上としてもよい。
【００６２】
また、ＮチャネルトランジスタＮ１乃至Ｎ４の替わりに、Ｐチャネルトランジスタ又はＣＭＯＳトランジスタを設けてもよく、スイッチＳ１乃至Ｓ６をＮチャネルトランジスタ以外の素子により構成してもよい。ＮチャネルトランジスタＮ１乃至Ｎ４の替わりにＰチャネルトランジスタを設け、スイッチＳ１乃至Ｓ６をＰチャネルトランジスタにより構成する場合は、これらのＰチャネルトランジスタは制御電圧がロウのときにオンとなるようになる。
【００６３】
更に、カレントミラー部３を負性抵抗部７と接地電位配線ＧＮＤとの間に設けてもよい。更にまた、カレントミラー回路部３のＰチャネルトランジスタＰ１及びＰ２の替わりに、Ｎチャネルトランジスタを設けてもよい。この場合、電流制御部４をカレントミラー回路部３と電源電位配線ＶＣＣとの間に設けることができる。
【００６４】
更にまた、図１の等価回路図に示す各構成要素は、その機能を示しているものであり、各構成要素は必ずしも単一の素子により形成されている必要はなく、複数の素子により構成されていてもよい。例えば、スイッチＳ１は必ずしも１個のＮチャネルトランジスタにより構成されていなくてもよく、スイッチ機能を持つ他の素子又は複数の素子からなる回路により構成されていてもよい。
【００６５】
更にまた、ＮチャネルトランジスタＮ２乃至Ｎ４のチャネル幅は相互に異なっていてもよく、容量素子Ｃ３乃至Ｃ８の容量値は相互に異なっていてもよい。これにより、容量として使用する容量素子を任意に組み合わせることにより、容量スイッチ部１４の容量値の段階数を増やすことができる。これにより、発振周波数をより精密に制御することができる。
【００６６】
更にまた、容量素子Ｃ３及びＣ６における出力端子に接続されていない側の電極は相互に接続されていてもよい。この場合、１個のスイッチにより、容量素子Ｃ３及びＣ６の電極を接地電位配線ＧＮＤに接続するかフローティング状態にするかを切換えることができる。同様に、容量素子Ｃ４及びＣ７の電極が相互に接続されていてもよく、容量素子Ｃ５及びＣ８の電極が相互に接続されていてもよい。
【００６７】
【発明の効果】
以上詳述したように、本発明によれば、共振部の容量の大きさを段階的に変化させるときに、電源部が第１の電位と第２の電位との間の電位差を段階的に変化させることにより、共振部に供給する電流量を調節し、動作を安定に保ちつつ位相雑音を低減することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る電圧制御発振器を示す等価回路図である。
【図２】従来のＬＣ−ＶＣＯを示す等価回路図である。
【図３】横軸に制御電圧をとり縦軸に可変容量ダイオードの容量をとって、可変容量ダイオードのＣ−Ｖカーブを示すグラフ図である。
【符号の説明】
１；ＬＣ−ＶＣＯ
３；カレントミラー回路部
４；電流制御部
５、７；負性抵抗部
６；ＬＣ回路部
１１〜１３；ノード
１４；容量スイッチ部
Ｃ１、Ｃ２；可変容量素子
Ｃ３〜Ｃ８；容量素子
Ｌ；インダクタ
Ｎ１〜Ｎ６；Ｎチャネルトランジスタ
Ｐ１〜Ｐ４；Ｐチャネルトランジスタ
Ｓ１〜Ｓ６；スイッチ
ＴＧ１、ＴＧ２、ＴＧ３、ＴＧ４；ゲート端子
Ｔｏｕｔ１、Ｔｏｕｔ２；出力端子
ＧＮＤ；接地電位配線
ＶＣＣ；電源電位配線
１０１；ＬＣ−ＶＣＯ
１０２；可変電流源回路
１０３、１０４；カレントミラー回路部
１０５、１０７；負性抵抗部
１０６；ＬＣ回路部
１１１〜１１４；ノード
１２０；電圧範囲
Ｄ１０１、Ｄ１０２；可変容量ダイオード
Ｌ１０１；インダクタ
Ｎ１０１〜Ｎ１０４；Ｎチャネルトランジスタ
Ｐ１０１〜Ｐ１０６；Ｐチャネルトランジスタ
ＴＢ１０１；バイアス電圧端子
ＴＣ１０１；制御電圧端子
Ｔｏｕｔ１０１、Ｔｏｕｔ１０２；出力端子
Claims (11)
- 第１及び第２の出力端子を備えこの第１及び第２の出力端子から相補の交流信号を発振する共振部と、前記第１及び第２の出力端子から出力された信号において夫々ハイの電位を第１の電位、ロウの電位を前記第１の電位より低い第２の電位に固定する増幅部と、この増幅部に前記第１の電位及び前記第２の電位のうち少なくとも一方を印加する電源部と、を有し、前記共振部はその容量の大きさを連続的及び段階的に変化させるものであり、前記電源部は前記共振部がその容量の大きさを段階的に変化させるときにこの共振部の容量が大きいほど前記第１の電位と前記第２の電位との間の電位差が大きくなるように前記第１の電位及び前記第２の電位のうち少なくとも一方を段階的に変化させるものであることを特徴とする電圧制御発振器。
- 前記共振部は、前記第１及び第２の出力端子間に接続されたインダクタと、このインダクタに並列に接続された可変容量素子と、各一方の電極が夫々前記第１及び第２の出力端子に接続された１対又は複数対の容量素子と、１又は複数の制御信号が夫々入力されこの制御信号に基づいて前記１対又は複数対の容量素子の他方の電極に第３の電位を印加するかフローティング状態とするかを切換える１又は複数の第１スイッチ部と、を有し、前記電源部は、相互に並列に接続され各一方の端子に第４の電位が印加され前記１又は複数の制御電圧が夫々入力されこの制御電圧に基づいて前記第１スイッチ部が前記容量素子の他方の電極に前記第３の電位を印加するときに前記一方の端子を他方の端子に接続する１又は複数の第２スイッチ部と、前記第１の電位よりも高い第５の電位が印加される第１のノードと前記増幅部における前記第１の電位が印加される第２のノードとの間、又は前記第２の電位よりも低い第６の電位が印加される第３のノードと前記増幅部における前記第２の電位が印加される第４のノードとの間に接続されると共に、前記第２スイッチ部の他方の端子に接続され、前記１又は複数の第２スイッチ部を流れる電流の総量に比例する電流を前記第１のノードと前記第２のノードとの間に流して前記増幅部に前記第１の電位を印加するか、又は前記１又は複数の第２スイッチ部を流れる電流の総量に比例する電流を前記第３のノードと前記第４のノードとの間に流して前記増幅部に前記第２の電位を印加するカレントミラー部と、を有することを特徴とする請求項１に記載の電圧制御発振器。
- 前記第１及び第２スイッチ部がＮチャネルトランジスタであり、前記制御信号がハイのときに前記第１スイッチ部が前記容量素子の他方の電極に前記第３の電位を印加すると共に前記第２スイッチ部がその一方の端子を他方の端子に接続し、前記制御信号がロウのときに前記第１スイッチ部が前記容量素子の他方の電極をフローティング状態とすると共に前記第２スイッチ部がその一方の端子を他方の端子に対して絶縁することを特徴とする請求項２に記載の電圧制御発振器。
- 前記第１及び第２スイッチ部がＰチャネルトランジスタであり、前記制御信号がロウのときに前記第１スイッチ部が前記容量素子の他方の電極に前記第３の電位を印加すると共に前記第２スイッチ部がその一方の端子を他方の端子に接続し、前記制御信号がハイのときに前記第１スイッチ部が前記容量素子の他方の電極をフローティング状態とすると共に前記第２スイッチ部がその一方の端子を他方の端子に対して絶縁することを特徴とする請求項２に記載の電圧制御発振器。
- 前記カレントミラー部が、ドレインが前記第１のノードに接続されソースが前記第２のノードに接続されるか、又はドレインが前記第４のノードに接続されソースが前記第３のノードに接続された第１のＰチャネルトランジスタと、ドレインに前記第４の電位よりも高い第７の電位が印加されソースが前記第２スイッチ部の他方の端子に接続されゲートが前記第１のＰチャネルトランジスタのゲート及び前記第２スイッチ部の他方の端子に接続された第２のＰチャネルトランジスタと、を有することを特徴とする請求項２乃至４のいずれか１項に記載の電圧制御発振器。
- 前記カレントミラー部が、ドレインが前記第１のノードに接続されソースが前記第２のノードに接続されるか、又はドレインが前記第４のノードに接続されソースが前記第３のノードに接続された第１のＮチャネルトランジスタと、ソースに前記第４の電位よりも低い第８の電位が印加されドレインが前記第２スイッチ部の他方の端子に接続されゲートが前記第１のＮチャネルトランジスタのゲート及び前記第２スイッチ部の他方の端子に接続された第２のＮチャネルトランジスタと、を有することを特徴とする請求項２乃至４のいずれか１項に記載の電圧制御発振器。
- 前記可変容量素子が、他の制御電圧が入力され、この他の制御電圧に応じて容量が変化するバラクタ素子であることを特徴とする請求項２乃至６のいずれか１項に記載の電圧制御発振器。
- 前記インダクタが基板上に形成されたスパイラルインダクタであることを特徴とする請求項２乃至７のいずれか１項に記載の電圧制御発振器。
- 前記第５の電位が電源電位であり、前記第６の電位が接地電位であることを特徴とする請求項２乃至８のいずれか１項に記載の電圧制御発振器。
- 前記増幅部が、ドレインに前記第１の電位が印加されソースが前記第１の出力端子に接続されゲートが前記第２の出力端子に接続された第３のＰチャネルトランジスタと、ドレインに前記第１の電位が印加されソースが前記第２の出力端子に接続されゲートが前記第１の出力端子に接続された第４のＰチャネルトランジスタと、ソースに前記第２の電位が印加されドレインが前記第１の出力端子に接続されゲートが前記第２の出力端子に接続された第３のＮチャネルトランジスタと、ソースに前記第２の電位が印加されドレインが前記第２の出力端子に接続されゲートが前記第１の出力端子に接続された第４のＮチャネルトランジスタと、を有することを特徴とする請求項１乃至９のいずれか１項に記載の電圧制御発振器。
- フェーズ・ロックド・ループ回路のローカルオシレータであることを特徴とする請求項１乃至１０のいずれか１項に記載の電圧制御発振器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003054758A JP2004266571A (ja) | 2003-02-28 | 2003-02-28 | 電圧制御発振器 |
| US10/787,129 US20040169564A1 (en) | 2003-02-28 | 2004-02-27 | Voltage-controlled oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003054758A JP2004266571A (ja) | 2003-02-28 | 2003-02-28 | 電圧制御発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004266571A true JP2004266571A (ja) | 2004-09-24 |
Family
ID=32905818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003054758A Pending JP2004266571A (ja) | 2003-02-28 | 2003-02-28 | 電圧制御発振器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040169564A1 (ja) |
| JP (1) | JP2004266571A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006197571A (ja) * | 2004-12-17 | 2006-07-27 | Toshiba Corp | 半導体集積回路装置およびそれを用いた無線通信装置 |
| WO2006129405A1 (ja) * | 2005-05-31 | 2006-12-07 | Kabushiki Kaisha Toyota Jidoshokki | 電圧制御発振器 |
| KR100858652B1 (ko) | 2006-11-30 | 2008-09-16 | (주)카이로넷 | 밀러효과를 이용한 전압제어 발진회로 |
| JP2008252774A (ja) * | 2007-03-30 | 2008-10-16 | Nec Electronics Corp | 電圧制御発振器、及び電圧制御発振方法 |
| JP2009194683A (ja) * | 2008-02-15 | 2009-08-27 | Toyota Industries Corp | Ｐｌｌ回路 |
| JP2009253515A (ja) * | 2008-04-03 | 2009-10-29 | Sony Corp | 電圧制御型可変周波数発振回路および信号処理回路 |
| JP2011199607A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Semiconductor Ltd | 発振回路 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004229102A (ja) * | 2003-01-24 | 2004-08-12 | Nec Electronics Corp | 電圧制御発振器 |
| EP1496609A1 (en) * | 2003-07-07 | 2005-01-12 | Dialog Semiconductor GmbH | Enhanced architectures of voltage-controlled oscillators with single inductors (VCO-1L) |
| CN100594662C (zh) * | 2004-02-20 | 2010-03-17 | Gct半导体公司 | 具有粗调谐时间改进的lc压控振荡器 |
| JP2007251228A (ja) * | 2006-03-13 | 2007-09-27 | Toshiba Corp | 電圧制御発振器、動作電流調整装置、および、電圧制御発振器の動作電流調整方法 |
| DE102006027419A1 (de) * | 2006-06-13 | 2007-12-20 | Xignal Technologies Ag | Digitale Einstellung eines Oszillators |
| US20080007361A1 (en) * | 2006-07-04 | 2008-01-10 | Mediatek Inc. | Oscillator with Voltage Drop Generator |
| US8188802B2 (en) | 2009-05-13 | 2012-05-29 | Qualcomm Incorporated | System and method for efficiently generating an oscillating signal |
| US9154143B2 (en) * | 2011-01-26 | 2015-10-06 | Renesas Electronics Corporation | Semiconductor device |
| KR102302162B1 (ko) * | 2014-10-17 | 2021-09-15 | 한국전자통신연구원 | 발진 회로 및 그것을 포함하는 송신기 |
| JP6294846B2 (ja) * | 2015-03-10 | 2018-03-14 | 株式会社ショーワ | ストロークセンサシステム |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211745B1 (en) * | 1999-05-03 | 2001-04-03 | Silicon Wave, Inc. | Method and apparatus for digitally controlling the capacitance of an integrated circuit device using mos-field effect transistors |
| US6268778B1 (en) * | 1999-05-03 | 2001-07-31 | Silicon Wave, Inc. | Method and apparatus for fully integrating a voltage controlled oscillator on an integrated circuit |
| US6621362B2 (en) * | 2001-05-18 | 2003-09-16 | Broadcom Corporation | Varactor based differential VCO band switching |
| US6856205B1 (en) * | 2002-04-17 | 2005-02-15 | Sequoia Communications | VCO with automatic calibration |
| US6876266B2 (en) * | 2002-06-10 | 2005-04-05 | Gct Semiconductor, Inc. | LC oscillator with wide tuning range and low phase noise |
| US6674333B1 (en) * | 2002-10-15 | 2004-01-06 | Motorola, Inc. | Band switchable voltage controlled oscillator with substantially constant tuning range |
-
2003
- 2003-02-28 JP JP2003054758A patent/JP2004266571A/ja active Pending
-
2004
- 2004-02-27 US US10/787,129 patent/US20040169564A1/en not_active Abandoned
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006197571A (ja) * | 2004-12-17 | 2006-07-27 | Toshiba Corp | 半導体集積回路装置およびそれを用いた無線通信装置 |
| WO2006129405A1 (ja) * | 2005-05-31 | 2006-12-07 | Kabushiki Kaisha Toyota Jidoshokki | 電圧制御発振器 |
| KR100858652B1 (ko) | 2006-11-30 | 2008-09-16 | (주)카이로넷 | 밀러효과를 이용한 전압제어 발진회로 |
| JP2008252774A (ja) * | 2007-03-30 | 2008-10-16 | Nec Electronics Corp | 電圧制御発振器、及び電圧制御発振方法 |
| JP2009194683A (ja) * | 2008-02-15 | 2009-08-27 | Toyota Industries Corp | Ｐｌｌ回路 |
| JP2009253515A (ja) * | 2008-04-03 | 2009-10-29 | Sony Corp | 電圧制御型可変周波数発振回路および信号処理回路 |
| US8076982B2 (en) | 2008-04-03 | 2011-12-13 | Sony Corporation | Voltage-controlled variable frequency oscillation circuit and signal processing circuit |
| JP2011199607A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Semiconductor Ltd | 発振回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040169564A1 (en) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004266571A (ja) | 電圧制御発振器 | |
| US6316987B1 (en) | Low-power low-jitter variable delay timing circuit | |
| US8076986B2 (en) | Switching capacitor generation circuit | |
| EP1229658B1 (en) | High-speed, high PSRR, wide operating range voltage controlled oscillator | |
| US20020014925A1 (en) | LC resonance circuit and voltage-controlled oscillation circuit | |
| WO2007072551A1 (ja) | 電圧制御リングオシレータ | |
| JP2003218217A (ja) | マルチ端子型ｍｏｓバラクタ | |
| US9197222B2 (en) | Method and apparatus of a resonant oscillator separately driving two independent functions | |
| JP3892383B2 (ja) | 電圧制御発振器 | |
| US20110018646A1 (en) | Lc voltage-controlled oscillator | |
| US7675374B2 (en) | Voltage controlled oscillator with switching bias | |
| JP2007110504A (ja) | 半導体集積回路装置 | |
| US20050206465A1 (en) | Voltage control oscillator | |
| JP2003229718A (ja) | 電圧制御発振器 | |
| US20070222489A1 (en) | Voltage-controlled oscillator and adjustment circuit for voltage-con trolled oscillator | |
| JP4390105B2 (ja) | 可変容量機能のオンオフスイッチ付き可変容量回路、及びこの可変容量回路を用いた電圧制御発振器 | |
| EP1570569B1 (en) | Current-controlled oscillator | |
| JP2004229102A (ja) | 電圧制御発振器 | |
| US7728687B2 (en) | Negative resistance oscillator with additional bias current injection | |
| JP2006033238A (ja) | 電圧制御型発振器 | |
| US10566954B2 (en) | Variable capacitance circuit, oscillator circuit, and method of controlling variable capacitance circuit | |
| JP2009135352A (ja) | 半導体集積回路及び電圧制御発振器 | |
| US20130169373A1 (en) | Method and Apparatus of Capacitively Coupling an Adjustable Capacitive Circuit in a VCO | |
| JP2010056829A (ja) | 発振回路 | |
| JP2003209442A (ja) | 消費電力低減のための相補型電子システム |