JP2004221590A - テスト用パッドが裏面に形成されたテープパッケージ及びその検査方法 - Google Patents
テスト用パッドが裏面に形成されたテープパッケージ及びその検査方法 Download PDFInfo
- Publication number
- JP2004221590A JP2004221590A JP2004006034A JP2004006034A JP2004221590A JP 2004221590 A JP2004221590 A JP 2004221590A JP 2004006034 A JP2004006034 A JP 2004006034A JP 2004006034 A JP2004006034 A JP 2004006034A JP 2004221590 A JP2004221590 A JP 2004221590A
- Authority
- JP
- Japan
- Prior art keywords
- tape package
- film
- test pad
- tape
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000000523 sample Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000007689 inspection Methods 0.000 claims abstract description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 42
- 229910052802 copper Inorganic materials 0.000 claims description 42
- 239000010949 copper Substances 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 32
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 238000005452 bending Methods 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 238000004381 surface treatment Methods 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 3
- 239000009719 polyimide resin Substances 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 claims 1
- 239000011295 pitch Substances 0.000 description 21
- 238000005520 cutting process Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000004804 winding Methods 0.000 description 2
- 239000011805 ball Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011806 microball Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/0949—Pad close to a hole, not surrounding the hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】 テスト用パッドが裏面に形成されたテープパッケージ及びその検査方法を提供する。
【解決手段】 テスト用パッドの形状の統一化によりプローブカードの互換性を拡大し、テスト用パッドのピッチを広げて電気的検査時に正確性を改善し、テープパッケージの全長を短縮できるテスト用パッドが裏面に形成されたテープパッケージ。このために本発明は上面にあるテスト用パッドをベース基板の貫通ホールを通じてベース基板の裏面に配置する。
【選択図】 図３
【解決手段】 テスト用パッドの形状の統一化によりプローブカードの互換性を拡大し、テスト用パッドのピッチを広げて電気的検査時に正確性を改善し、テープパッケージの全長を短縮できるテスト用パッドが裏面に形成されたテープパッケージ。このために本発明は上面にあるテスト用パッドをベース基板の貫通ホールを通じてベース基板の裏面に配置する。
【選択図】 図３
Description
本発明は半導体パッケージ及びその検査方法に係り、より詳細には液晶表示素子（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）に使われるテープパッケージ及びその検査方法に関する。
最近ＬＣＤ技術の急速な発展は情報化社会を操り上げる結果をもたらしている。一般的にＬＣＤが装着されて情報伝達用として使われる電子機器は、軽薄短小型の携帯可能なサイズである必要がある。これにより、半導体パッケージング分野では新しい実装方式を必要とする半導体パッケージが登場している。
既存にはＬＣＤが装着された情報伝達用電子機器にμ−ＢＧＡ（Ｍｉｃｒｏ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体パッケージが主に使われたが、現在は新しい実装形態のテープパッケージが主に使われる。テープパッケージとは、薄いテープ形態のフィルム上に半導体チップを直接付着して駆動させる半導体パッケージのことをいう。このようなテープパッケージは外部連結端子としてソルダーボールを使用せずに、フィルム上に形成された銅配線パターンを印刷回路基板（ＰＣＢ：ＰｒｉｎｔＣｉｒｃｕｉｔｂｏａｒｄ）でもＬＣＤ用パネルに直接付着して使用する。一般的に前記テープパッケージとしてはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）やＣｏｆ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）パッケージがある。
図１は従来技術によるテープパッケージのフィルムを説明するための平面図である。
図１を参照すれば、既存のテープパッケージ用フィルム１０は曲げられる材質、例えばポリイミドのようなフィルム上に銅配線パターン１６が形成されており、半導体チップが付着される領域であるチップパドル１８がフィルム１０の中央にある。前記銅配線パターン１６は半導体チップの機能を外部に拡張させ、電気的検査工程では接触端子の役割を担う。また半導体チップは、活性領域のパッド上に形成されたバンプを通じて前記フィルム１０のチップパドル１８に接着される。
また、ギアホール１２がフィルム１０の左右に形成されている。前記ギアホール１２は半導体チップが付着されたテープパッケージをワインドリールに巻き取る時に使われる。またギアホール１２内側に形成されたカットスリット１４はテープパッケージを前記フィルム１０から分離する時に使われる。
図面の参照符号Ａ１は、前記銅パターン１６が外部に露出される場合に酸化されることを防止し、異物による短絡を防止するためにソルダーレジストがコーティングされた領域を示す。また参照符号Ａ２は、フィルム１０から切断されて使われるユーザー領域を示す。したがって、ワインドリールに巻かれた状態でユーザーに伝えられたテープパッケージは、ユーザーによって前記ユーザー領域だけが切断されてＬＣＤ駆動用半導体パッケージとして使用される。
図面で参照符号Ｂ１、Ｂ２は外部連結端子を示す。前記外部連結端子Ｂ１、Ｂ２は実装工程で異方性の導電性を有する接着剤によりＰＣＢやＬＣＤ用パネルに直接付着して使われる。前記フィルム１０は容易に曲げられる素材であるために、他のパッケージとは異なり前記テープパッケージは曲げられた状態でＰＣＢやＬＣＤ用パネルに実装することができる。
また、前記ＴＰ１及びＴＰ２はテスト用パッドを示す。前記テスト用パッドＴＰ１、ＴＰ２はユーザー領域Ａ２の外郭に位置し、プローブカードの探針と接触してテープパッケージの電気的機能を検査するのに使われる。したがって、テープフィルム１０で１つのテープパッケージが占有する総長はユーザー領域Ａ２とテスト用パッドＴＰ１、ＴＰ２との長さを合わせたＬ１となる。
しかし、従来技術によるテープパッケージは次のような問題点を有している。
第１に、フィルムの片面にのみ銅配線パターンを形成するためにテープパッケージの総長Ｌ１が長くなる。これはテスト用パッドがユーザー領域の外郭に位置するからである。これにより１つのテープパッケージを製造するのにさらに多くのフィルムを使用せねばならず、追加で銅パターンを形成するためにテープパッケージの製造コストが高くなる。
第２に、ユーザー領域を分離するために切断する工程で、テスト用パッド及び銅パターンが切断されれば突出部のような欠陥が発生する。この時、前記切断された突出部は隣接する銅パターンとの短絡を招く恐れがある。
第３に、一般的に電気的機能検査工程でテスト用パッドのピッチ及びユーザー領域の大きさによってプローブカードを別途に使用しなければならない。既存のテープパッケージはフィルムの片面にのみ銅配線パターンを形成するためにこれを統一させられない。したがって多数のプローブカードが必要になる。
図２は従来の技術によるテープパッケージの構造を説明するための断面図である。
図２を参照すれば、テープパッケージ２０は、半導体チップ３０をバンプ３４を通じてフィルム１０の銅配線パターン２６に付着し、封合樹脂３２により半導体チップ３０の活性領域を密封した構造である。フィルム１０はポリイミドのように曲がることができるベース基板２２に接着剤２４を利用して銅配線パターン２６をラミネートした断面構造を有する。
前記テスト用パッドＴＰ１、ＴＰ２は切断されてテープパッケージ２０から分離される。フィルム１０上面の銅配線パターンは外部連結端子Ｂ１、Ｂ２がある領域を除いていずれもソルダーレジスト２８によりコーティングされる。残りの図面の参照符号は図１と同一である。
本発明が解決しようとする技術的課題は、テスト用パッドの構造を平面構造から３次元構造に変更することにより、フィルムで占めるテープパッケージの総長を短縮し、テープパッケージを分離するための切断工程で突出部による短絡の発生を防止し、高コストのプローブカードを共用で適用できるようにテスト用パッドが裏面に形成されたテープパッケージを提供するところにある。
本発明が解決しようとする他の技術的課題は、前記テスト用パッドが裏面に形成されたテープパッケージの検査方法を提供するところにある。
前記技術的課題を解決するために本発明は、内部に貫通ホールを含んで柔軟性を有する絶縁材よりなるベース基板と、前記ベース基板の上面に形成された銅配線パターンと、前記銅配線パターン全体を覆うソルダーレジストと、を含むフィルムと、前記フィルムの銅配線パターンにフリップチップ形態に連結される半導体チップと、前記半導体チップの露出された部分を覆う封止樹脂と、前記フィルムのベース基板に形成された貫通ホールを通じて前記銅配線パターンと連結されて前記フィルムの裏面に形成されたテスト用パッドと、を備えることを特徴とするテスト用パッドが裏面に形成されたテープパッケージを提供する。
本発明の望ましい実施例によれば、前記柔軟性を有する絶縁材はポリイミド及エポキシ系樹脂のうち選択されたいずれか一つであることが望ましく、前記ベース基板にはテープパッケージの曲げ特性を高めるためのベンディングスリットが形成されていることが望ましい。
望ましくは、前記銅配線パターン及びテスト用パッドはラミネート方式またはスパッタリング方式で前記ベース基板に形成され、前記フィルムの裏面に形成されたテスト用パッドはパッド間のピッチを広めるために広く拡張される形態である。
また、本発明の望ましい実施例によれば、前記フィルムの裏面に形成されたテスト用パッドは、電気的検査でプローブカードを共用に適用するためにテープパッケージ製品の種類に関係なく一定の規格で形成されてテストパッド間のピッチが一定であり、第１列及び第２列のテスト用パッドのピッチが一定になっていることが望ましい。
また、前記テスト用パッドは、プローブ探針が接触する部分を除外した残りの部分にソルダーレジストがコーティングされていることが望ましい。
前記他の技術的課題を解決するために本発明は、テスト用パッドが裏面に形成されたテープパッケージを備える段階と、前記テープパッケージの裏面のプローブカードの探針を接触させるが、テープパッケージの種類に関係なく使用できるように同じ規格を有するプローブカードの探針を接触させる段階と、前記プローブカードの探針接触を通じて前記テープパッケージの電気的機能を検査する段階と、を備えることを特徴とするテスト用パッドが裏面に形成されたテープパッケージの検査方法を提供する。
本発明の望ましい実施例によれば、前記テープパッケージのテスト用パッドは上面の銅配線パターンのピッチよりも裏面でさらに広く拡張されていることが望ましく、前記プローブカードはテープパッケージの種類に関係なく一定のピッチで探針が設置されていることが望ましく、前記プローブカードはテープパッケージの種類に関係なく第１列探針と第２列探針との長さが同じであることが望ましい。
前記テープパッケージはＴＣＰあるいはＣｏＦパッケージであることが望ましい。
本発明によれば、フィルムでテープパッケージの総長を縮めて製造コストを低くすることができ、分離のための切断工程で突出部が発生して隣接する銅配線パターンと短絡することが防止でき、テープパッケージの裏面でテスト用パッド間のピッチと第１列及び第２列のピッチとをユーザー領域内で同一に形成してプローブカードを共用できる。
以下、添付した図面を参照して本発明の望ましい実施例を詳細に説明する。しかし、下の詳細な説明で開示される実施例は本発明を限定する意味ではなく、本発明が属する技術分野で当業者に、本発明の開示が実施可能な形態に完全になるように発明の範疇を知らせるために提供されるものである。
本明細書のテスト用パッドの形態は最も広い意味のものであって、図面に図示されたような特定形態のみに限定されるものではない。
本発明はその精神及び必須の特徴を離脱せずに他の方式で実施できる。例えば、前記望ましい実施例においては単純にテスト用パターンをフィルムの裏面で拡張したが、これは多様な形態に変形して適用してもよい。したがって、下の望ましい実施例で記載した内容は例示的なものであって限定する意味ではない。
図３は本発明によるテープパッケージのフィルムを説明するために示した平面図である。
図３を参照すれば、本発明によるテープパッケージに使われるフィルム１００は既存のテープパッケージ用フィルムと同様に曲げられる材質、例えばポリイミドあるいはエポキシ系樹脂よりなるベース基板を含む。前記ベース基板上には銅配線パターン１０６が形成されており、半導体チップが付着される領域１０８のチップパドルが中央にある。前記ベース基板にはテープパッケージの曲げ特性を高めるためのベンディングスリット１１２があってＬＣＤパネルやＰＣＢにテープパッケージが曲げられた状態で実装されうる。
前記銅配線パターン１０６は半導体チップの機能を外部に拡張する役割を担い、電気的検査工程では接触端子の役割を担う。また半導体チップは、活性領域のパッド上に形成されたバンプを通じて前記フィルム１００のチップパドル１０８に付着される。
そしてギアホール１０２がフィルム１００の左右に形成されている。前記ギアホール１０２は半導体チップが付着されたテープパッケージをワインドリールに巻く時に使われる。また、ギアホール１０２の内側に形成されたカットスリット１０４はテープパッケージを前記フィルム１００から分離する時に使われる。
ソルダーレジストがコーティングされた領域Ａ１は、ユーザー領域Ａ２から外部連結端子Ｂ１、Ｂ２が形成された領域を除外した領域である。前記ユーザー領域Ａ２はユーザーにより切断されて分離された状態でＬＣＤ駆動用集積回路（ＩＣ：ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）として使われる。
しかし、本発明によるフィルム１００はテスト用パッド（図４の１１４）がフィルム１００の上面に形成されない。テスト用パッドは貫通ホール１１０を通じてフィルム１００の裏面に形成される。したがって、従来技術のようにユーザー領域Ａ２の外郭に追加でテスト用パッドを形成しないためにフィルム１００で必要とされるテープパッケージの長さＬ２が従来と比較して短縮される。これにより、同一面積のフィルム内にさらに多数のテープパッケージを形成できる長所がある。また、切断されるユーザー領域Ａ２の終端、すなわち、外部連結端子Ｂ１、Ｂ２の終端には銅配線パターン１０６を形成しない。これによって切断される部分で突出部が発生しない。したがって、前記突出部によって短絡が発生することを防止できる。
図４は、本発明によるテープパッケージのフィルムを説明するために示した底面図である。
図４を参照すれば、貫通ホール１１０を通じてフィルム１０１の裏面に形成されたテストパッド１１４はユーザー領域（図３のＡ２）内でさらに広く拡張されうる。前記拡張によってテスト用パッド１１４間のピッチをさらに広く調整できる。前記概念を拡大すれば、究極的にテスト用パッド１１４のピッチをあらゆるテープパッケージで一定に適用できる。
一般的にテープパッケージの電気的検査に使われるプローブカードはテスト用パッド間のピッチによって変わり、第１列Ｃ１と第２列Ｃ２とのピッチによっても変わらねばならない制限事項がある。これはプローブカードに固定された方式で設置された探針とテスト用パッド１１４とを物理的に接触させねばならないからである。したがって、テスト用パッドのピッチが相異なるか第１列Ｃ１と第２列とのピッチが相異なる場合には製品別に高コストのプローブカードを別途に使用しなければならない。
このような制限事項は、従来技術のようにフィルム１００の上部にのみ銅配線パターン１０６及びテスト用パッド１１４を設置しなければならないために発生した。しかし、本発明では貫通ホール１１０を通じてテスト用パッド１１４をフィルム１０１の裏面に形成するために前述した問題点を克服できる。すなわち、テスト用パッド１１４のピッチを拡張させて一定に維持することができ、かつ第１列Ｃ１と第２列Ｃ２とのピッチを一定に維持することができる。したがって、テストパッド１１４のピッチが相異なるか、第１列Ｃ１と第２列Ｃ２とのピッチが相異なっても別途のプローブカードを使用する必要はない。その代わりに、共用のプローブカードを使用してフィルム１０１の裏面に形成されたテスト用パッドとカードの探針との接触が可能である。したがって、高コストのプローブカードを購入し、かつこれを維持しなければならない場合の製造コストを節減できる。
そして、拡張のためにフィルム１０１の裏面に形成された銅配線パターン１０６は、ソルダーレジストＡ１によりコーティングされて酸化を防止し、異物が接触して短絡が発生することを防止する。前記ソルダーレジストＡ１はプローブカードの探針と接触するテスト用パッド１１４にはコーティングされない。
図５及び図６は、本発明によるテープパッケージの裏面に形成されたテストパッドを説明するために示した断面図である。図５は個別テープパッケージへの切断が行われた後の図３のＢ１部分に関する断面図であり、図６は個別テープパッケージへの切断が行われた後の図３のＢ２部分に関する断面図である。図面で参照符号１１８はポリイミドあるいはエポキシ系樹脂のうち一つであるベース基板を示し、１０６は銅配線パターンを示し、１２２は絶縁物質のソルダーレジストをそれぞれ示す。
図７及び図８は、本発明によるテープパッケージの半導体チップ付着方法を説明するために示した断面図である。
図７及び図８を参照すれば、本発明によるテープパッケージは半導体チップ１２４をフィルムに付着する時にフィルムの上面（図７）あるいは裏面（図８）に付着できる。もちろん、フィルムにおいて銅配線パターン１０６は半導体チップ１２４のバンプ１２６と接着される部分が表面処理されていることが望ましい。前記表面処理は接着を容易にするために行うものであって、金（Ａｕ）及び錫（Ｓｎ）のうち一つの金属を銅配線パターン１０６の表面にプレーティングする処理である。
また、銅配線パターン１０６はベース基板１１８に接着剤を使用してラミネートする方式で形成できる。他の方式では、銅配線パターン１０６はベース基板１１８上にスパッタリングする方式がある。
図９は、本発明によるテープパッケージの構造を説明するために示した断面図である。
図９を参照すれば、本発明による裏面にテスト用パッド１１４が形成されたテープパッケージ２００の構成は、内部に貫通ホール１１０が形成され、柔軟性を有する絶縁材よりなるベース基板１１８と、前記ベース基板１１８面に形成された銅配線パターン１０６と、前記銅配線パターン１０６全体を覆うソルダーレジスト１２２と、が形成されたフィルム１００、１０１を含む。
そして本発明による裏面にテスト用パッド１１４が形成されたテープパッケージ２００は、前記フィルム１００の銅配線パターン１０６にバンプ１２６を通じてフリップチップ形態に付着される半導体チップ１２４を含む。
また本発明による裏面にテスト用パッド１１４が形成されたテープパッケージ２００は前記半導体チップ１２４の露出された部分を覆う封止樹脂１３０を含む。
最後に本発明による裏面にテスト用パッド１１４が形成されたテープパッケージ２００は、前記フィルム１００のベース基板１１８に形成された貫通ホールを通じて前記銅配線パターン１０６と連結されて前記フィルム１０１の裏面に拡張されたテスト用パッド１１４を含む。図面でベンディングスリット１１２はポリイミドのように曲げられる材質で充填されずに空いている部分である。したがって、外部連結端子Ｂ１、Ｂ２がＬＣＤのパネルやＰＣＢに付着される時にベンディングスリット１１２が折り曲げられた状態でテープパッケージを実装可能になる。
前記テスト用パッドが裏面に形成されたテープパッケージの電気的検査方法は次の通りである。
まず図９のように、裏面にテスト用パッドが形成されたテープパッケージを備える。前記裏面に形成されたテスト用パッドは側にある信号線と一定のピッチで形成でき、同時に第１列及び第２列のピッチを一定に維持できる。その後、前記ピッチに合わせて形成された共用のプローブカードを備える。最後に前記プローブカードの探針と前記テープパッケージのテスト用パッドとを接触させて電気的検査を行う。
本発明はＬＣＤに使われるテープパッケージ及びその検査方法に適用できる。
１００ フィルム上面
１０１ フィルム裏面
１０２ ギアホール
１０４ カットスリット
１０６ 外部連結端子
１０８ チップパドル
１１０ 貫通ホール
１１２ ベンディングスリット
１１４ テスト用パッド
１１８ ベース基板
１２２ ソルダーレジスト
１２４ 半導体チップ
１２６ バンプ
１２８ 表面処理部
１３０ 封止樹脂
１０１ フィルム裏面
１０２ ギアホール
１０４ カットスリット
１０６ 外部連結端子
１０８ チップパドル
１１０ 貫通ホール
１１２ ベンディングスリット
１１４ テスト用パッド
１１８ ベース基板
１２２ ソルダーレジスト
１２４ 半導体チップ
１２６ バンプ
１２８ 表面処理部
１３０ 封止樹脂
Claims (20)
- 内部に貫通ホールを含んで柔軟性を有する絶縁材よりなるベース基板と、前記ベース基板の上面に形成された銅配線パターンと、前記銅配線パターン全体を覆うソルダーレジストと、を含むフィルムと、
前記フィルムの銅配線パターンにフリップチップ形態に連結される半導体チップと、
前記半導体チップの露出された部分を覆う封止樹脂と、
前記フィルムのベース基板に形成された貫通ホールを通じて前記銅配線パターンと連結されて前記フィルムの裏面に形成されたテスト用パッドと、
を備えることを特徴とするテスト用パッドが裏面に形成されたテープパッケージ。 - 前記柔軟性を有する絶縁材はポリイミド及びエポキシ系樹脂のうち選択されたいずれか一つであることを特徴とする請求項１に記載のテスト用パッドが裏面に形成されたテープパッケージ。
- 前記ベース基板にはテープパッケージの曲げ特性を高めるためのベンディングスリットが形成されていることを特徴とする請求項１に記載のテスト用パッドが裏面に形成されたテープパッケージ。
- 前記フィルムの銅配線パターンは接着剤を使用して前記ベース基板に付着されていることを特徴とする請求項１に記載のテスト用パッドが裏面に形成されたテープパッケージ。
- 前記フィルムの銅配線パターンは半導体チップのバンプとの接着が容易になるように表面処理されていることを特徴とする請求項１に記載のテスト用パッドが裏面に形成されたテープパッケージ。
- 前記表面処理は金及び錫よりなる金属群から選択された一つの金属を利用したメッキ処理であることを特徴とする請求項５に記載のテスト用パッドが裏面に形成されたテープパッケージ。
- 前記銅配線パターン及びテスト用パッドはラミネート方式で前記ベース基板に形成されていることを特徴とする請求項１に記載のテスト用パッドが裏面に形成されたテープパッケージ。
- 前記銅配線パターン及びテスト用パッドはスパッタリング方式で前記ベース基板に形成されていることを特徴とするテスト用パッドが裏面に形成されたテープパッケージ。
- 前記フィルムの裏面に形成されたテスト用パッドはパッド間のピッチを広めるために広く拡張される形態であることを特徴とする請求項１に記載のテスト用パッドが裏面に形成されたテープパッケージ。
- 前記フィルムの裏面に形成されたテスト用パッドは、電気的検査でプローブカードを共用に適用するためにテープパッケージ製品の種類に関係なく一定の規格で形成されていることを特徴とする請求項１に記載のテスト用パッドが裏面に形成されたテープパッケージ。
- 前記テスト用パッドは、プローブ探針が接触する部分を除外した残りの部分にソルダーレジストがコーティングされていることを特徴とする請求項１に記載のテスト用パッドが裏面に形成されたテープパッケージ。
- 前記半導体チップは前記フィルムの上面でフリップチップ方式で連結されることを特徴とする請求項１に記載のテスト用パッドが裏面に形成されたテープパッケージ。
- 前記半導体チップは前記フィルムの裏面でフリップチップ方式で連結されることを特徴とする請求項１に記載のテスト用パッドが裏面に形成されたテープパッケージ。
- 前記テスト用パッドはユーザー領域内で拡張されることを特徴とする請求項９に記載のテスト用パッドが裏面に形成されたテープパッケージ。
- テスト用パッドが裏面に形成されたテープパッケージを備える段階と、
前記テープパッケージの裏面のプローブカードの探針を接触させるが、テープパッケージの種類に関係なく使用できるように同じ規格を有するプローブカードの探針を接触させる段階と、
前記プローブカードの探針接触を通じて前記テープパッケージの電気的機能を検査する段階と、
を備えることを特徴とするテスト用パッドが裏面に形成されたテープパッケージの検査方法。 - 前記テープパッケージのテスト用パッドは上面の銅配線パターンのピッチよりも裏面でさらに広く拡張されていることを特徴とする請求項１５に記載のテスト用パッドが裏面に形成されたテープパッケージの検査方法。
- 前記プローブカードはテープパッケージの種類に関係なく一定のピッチで探針が設置されていることを特徴とする請求項１５に記載のテスト用パッドが裏面に形成されたテープパッケージの検査方法。
- 前記プローブカードはテープパッケージの種類に関係なく第１列探針と第２列探針との長さが同じであることを特徴とする請求項１５に記載のテスト用パッドが裏面に形成されたテープパッケージの検査方法。
- 前記テープパッケージはＴＣＰであることを特徴とする請求項１５に記載のテスト用パッドが裏面に形成されたテープパッケージの検査方法。
- 前記テープパッケージはＣｏＦパッケージであることを特徴とする請求項１５に記載のテスト用パッドが裏面に形成されたテープパッケージの検査方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0002417A KR100505665B1 (ko) | 2003-01-14 | 2003-01-14 | 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004221590A true JP2004221590A (ja) | 2004-08-05 |
Family
ID=32906495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004006034A Pending JP2004221590A (ja) | 2003-01-14 | 2004-01-13 | テスト用パッドが裏面に形成されたテープパッケージ及びその検査方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7217990B2 (ja) |
| JP (1) | JP2004221590A (ja) |
| KR (1) | KR100505665B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102859371A (zh) * | 2010-04-14 | 2013-01-02 | 普罗-2000有限公司 | 用于lcd面板检测的探针板、包括该探针板的探针单元、以及制造该用于lcd面板检测的探针板的方法 |
| JP2019079032A (ja) * | 2017-10-23 | 2019-05-23 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | パッケージ基板用フィルム、半導体パッケージ、ディスプレイ装置及びそれらの製造方法 |
| JP2020106861A (ja) * | 2018-12-25 | 2020-07-09 | セイコーエプソン株式会社 | 電気光学装置、電子機器 |
| KR102259559B1 (ko) * | 2020-07-09 | 2021-06-03 | (주) 엘림 | 반도체 및 디스플레이 테스트 소켓용 연성회로기판 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100667138B1 (ko) * | 2005-04-28 | 2007-01-12 | 엘지마이크론 주식회사 | 필름과 그 제조방법 |
| KR100634238B1 (ko) * | 2005-08-12 | 2006-10-16 | 삼성전자주식회사 | 테이프 캐리어 패키지용 탭 테이프 |
| KR100726996B1 (ko) * | 2005-11-07 | 2007-06-14 | 엘지전자 주식회사 | 집적회로 패키지 |
| JP4959506B2 (ja) * | 2007-10-31 | 2012-06-27 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| KR20090067744A (ko) * | 2007-12-21 | 2009-06-25 | 엘지전자 주식회사 | 연성 필름 |
| KR100896439B1 (ko) * | 2007-12-26 | 2009-05-14 | 엘지전자 주식회사 | 연성 필름 |
| KR100889002B1 (ko) * | 2007-12-27 | 2009-03-19 | 엘지전자 주식회사 | 연성 필름 |
| KR100947607B1 (ko) * | 2007-12-27 | 2010-03-15 | 엘지전자 주식회사 | 연성 필름 |
| KR100939550B1 (ko) * | 2007-12-27 | 2010-01-29 | 엘지전자 주식회사 | 연성 필름 |
| KR100947608B1 (ko) * | 2007-12-28 | 2010-03-15 | 엘지전자 주식회사 | 연성 필름 |
| KR101457939B1 (ko) * | 2009-11-02 | 2014-11-10 | 엘지이노텍 주식회사 | 탭 테이프 및 그 제조방법 |
| KR101886063B1 (ko) * | 2010-07-05 | 2018-08-07 | 엘지이노텍 주식회사 | 연성회로기판 |
| KR101692956B1 (ko) * | 2010-09-20 | 2017-01-04 | 삼성전자 주식회사 | 테이프 패키지 |
| KR101259844B1 (ko) * | 2011-01-31 | 2013-05-03 | 엘지이노텍 주식회사 | 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법 |
| KR101633373B1 (ko) * | 2012-01-09 | 2016-06-24 | 삼성전자 주식회사 | Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치 |
| KR101944795B1 (ko) * | 2012-01-25 | 2019-04-17 | 삼성전자주식회사 | 테이프 필름 패키지 및 그의 제조방법 |
| TWI483361B (zh) * | 2012-03-23 | 2015-05-01 | Chipmos Technologies Inc | 半導體封裝基板以及半導體封裝結構 |
| TWI463155B (zh) * | 2012-12-24 | 2014-12-01 | Novatek Microelectronics Corp | 具有薄膜覆晶封裝的電子裝置 |
| KR102117890B1 (ko) | 2012-12-28 | 2020-06-02 | 엘지디스플레이 주식회사 | 플렉서블 표시 장치 및 플렉서블 표시 장치 제조 방법 |
| KR102052898B1 (ko) | 2013-05-06 | 2019-12-06 | 삼성전자주식회사 | 분산 배치된 비아 플러그들을 포함하는 칩 온 필름 패키지 |
| KR102055194B1 (ko) * | 2013-05-06 | 2019-12-12 | 삼성전자주식회사 | 표시 장치 |
| KR101726262B1 (ko) | 2015-01-02 | 2017-04-13 | 삼성전자주식회사 | 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치 |
| KR20160110861A (ko) | 2015-03-13 | 2016-09-22 | 삼성디스플레이 주식회사 | 연성 회로 기판 및 이를 포함하는 표시 장치 |
| DE102018116531A1 (de) * | 2017-10-23 | 2019-06-06 | Samsung Electronics Co., Ltd. | Anzeigevorrichtung, Halbleiterpackage und Film für ein Packagesubstrat |
| KR20200145934A (ko) * | 2019-06-21 | 2020-12-31 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR20220064598A (ko) * | 2020-11-12 | 2022-05-19 | 엘지이노텍 주식회사 | 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 |
| KR20220076177A (ko) | 2020-11-30 | 2022-06-08 | 삼성전자주식회사 | 패키지 기판용 필름 및 이를 포함하는 반도체 패키지 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57162343A (en) * | 1981-03-31 | 1982-10-06 | Nec Corp | Characteristics measuring instrument for film carrier semiconductor device |
| JPH04363041A (ja) * | 1990-10-24 | 1992-12-15 | Nec Corp | フィルムキャリア型半導体装置 |
| JP2982450B2 (ja) * | 1991-11-26 | 1999-11-22 | 日本電気株式会社 | フィルムキャリア半導体装置及びその製造方法 |
| US5334857A (en) * | 1992-04-06 | 1994-08-02 | Motorola, Inc. | Semiconductor device with test-only contacts and method for making the same |
| US5612576A (en) * | 1992-10-13 | 1997-03-18 | Motorola | Self-opening vent hole in an overmolded semiconductor device |
| US5436745A (en) * | 1994-02-23 | 1995-07-25 | Ois Optical Imaging Systems, Inc. | Flex circuit board for liquid crystal display |
| JPH07302773A (ja) * | 1994-05-06 | 1995-11-14 | Texas Instr Japan Ltd | 半導体ウエハ及び半導体装置 |
| JP3484554B2 (ja) * | 1995-02-28 | 2004-01-06 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置 |
| JP3501316B2 (ja) * | 1995-06-16 | 2004-03-02 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| JP3593234B2 (ja) * | 1996-04-23 | 2004-11-24 | 日立電線株式会社 | 半導体装置用両面配線テープキャリアの製造方法 |
| JP3343642B2 (ja) * | 1996-04-26 | 2002-11-11 | シャープ株式会社 | テープキャリアパッケージ及び液晶表示装置 |
| KR100240818B1 (ko) * | 1996-08-01 | 2000-01-15 | 나시모토 류조 | 테이프캐리어패키지를 구비한 액정표시장치 |
| JPH10173003A (ja) * | 1996-12-13 | 1998-06-26 | Sharp Corp | 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法 |
| JP2980046B2 (ja) * | 1997-02-03 | 1999-11-22 | 日本電気株式会社 | 半導体装置の実装構造および実装方法 |
| US5900669A (en) * | 1997-06-30 | 1999-05-04 | Motorola, Inc. | Semiconductor component |
| TW565728B (en) * | 1997-10-15 | 2003-12-11 | Sharp Kk | Tape-carrier-package semiconductor device and a liquid crystal panel display using such a device as well as a method for testing the disconnection thereof |
| JP3638771B2 (ja) * | 1997-12-22 | 2005-04-13 | 沖電気工業株式会社 | 半導体装置 |
| JP3717660B2 (ja) * | 1998-04-28 | 2005-11-16 | 株式会社ルネサステクノロジ | フィルムキャリア及びバーンイン方法 |
| JP3998878B2 (ja) * | 1999-11-25 | 2007-10-31 | シャープ株式会社 | 半導体装置、半導体装置の製造方法、およびパッケージの製造方法 |
| JP3670917B2 (ja) * | 1999-12-16 | 2005-07-13 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| TW554205B (en) * | 2000-11-04 | 2003-09-21 | Chi Mei Optoelectronics Corp | Package bonding tape for packaging conductive wiring device of liquid crystal display and the package bonding tape roll |
| US6867493B2 (en) * | 2000-11-15 | 2005-03-15 | Skyworks Solutions, Inc. | Structure and method for fabrication of a leadless multi-die carrier |
| JP4075306B2 (ja) * | 2000-12-19 | 2008-04-16 | 日立電線株式会社 | 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法 |
-
2003
- 2003-01-14 KR KR10-2003-0002417A patent/KR100505665B1/ko not_active IP Right Cessation
-
2004
- 2004-01-05 US US10/753,828 patent/US7217990B2/en not_active Expired - Lifetime
- 2004-01-13 JP JP2004006034A patent/JP2004221590A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102859371A (zh) * | 2010-04-14 | 2013-01-02 | 普罗-2000有限公司 | 用于lcd面板检测的探针板、包括该探针板的探针单元、以及制造该用于lcd面板检测的探针板的方法 |
| CN102859371B (zh) * | 2010-04-14 | 2014-12-17 | 普罗-2000有限公司 | 用于lcd面板检测的探针板、探针单元及制造探针板的方法 |
| JP2019079032A (ja) * | 2017-10-23 | 2019-05-23 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | パッケージ基板用フィルム、半導体パッケージ、ディスプレイ装置及びそれらの製造方法 |
| JP7182397B2 (ja) | 2017-10-23 | 2022-12-02 | 三星電子株式会社 | パッケージ基板用フィルム、半導体パッケージ、ディスプレイ装置及びそれらの製造方法 |
| JP2020106861A (ja) * | 2018-12-25 | 2020-07-09 | セイコーエプソン株式会社 | 電気光学装置、電子機器 |
| JP7342737B2 (ja) | 2018-12-25 | 2023-09-12 | セイコーエプソン株式会社 | 電気光学装置、電子機器 |
| KR102259559B1 (ko) * | 2020-07-09 | 2021-06-03 | (주) 엘림 | 반도체 및 디스플레이 테스트 소켓용 연성회로기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7217990B2 (en) | 2007-05-15 |
| KR100505665B1 (ko) | 2005-08-03 |
| US20040245628A1 (en) | 2004-12-09 |
| KR20040065440A (ko) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004221590A (ja) | テスト用パッドが裏面に形成されたテープパッケージ及びその検査方法 | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| US7458819B2 (en) | Tape carrier package | |
| US6853092B2 (en) | Circuit board, mounting structure for semiconductor device with bumps, and electro-optic device and electronic device | |
| KR100987479B1 (ko) | 반도체 칩 및 이를 이용한 반도체 칩 패키지 | |
| TW515013B (en) | Semiconductor device and liquid crystal module adopting the same | |
| KR101944795B1 (ko) | 테이프 필름 패키지 및 그의 제조방법 | |
| JP2008204462A (ja) | 半導体パッケージ、半導体パッケージを備える集積回路カード及びその製造方法 | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置 | |
| JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
| KR20110108729A (ko) | 이중 범프 구조를 갖는 반도체 칩 및 이를 포함하는 스마트 카드 | |
| US5889333A (en) | Semiconductor device and method for manufacturing such | |
| JP2000124249A (ja) | 半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器 | |
| KR100785975B1 (ko) | 테스트용 배선이 연결된 테이프 배선 기판 및 그 검사방법 | |
| KR0171099B1 (ko) | 반도체 기판 범프 및 그 제조방법 | |
| KR0134646B1 (ko) | 역적층 초박형 패키지 및 그 제조방법 | |
| JPH04283722A (ja) | 液晶表示装置 | |
| JP2005079499A (ja) | 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法 | |
| JPH07140482A (ja) | 液晶表示装置 | |
| JPH0712107B2 (ja) | プレーナディスプレイ装置 | |
| JP2003234371A (ja) | 半導体装置の実装構造 | |
| KR20020063674A (ko) | 탭 테이프를 이용하는 반도체 칩 패키지 | |
| JP2006071508A (ja) | 半導体装置の製造方法 | |
| JPH03248543A (ja) | フィルムキャリアテープ | |
| JP2000174160A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100105 |