JP3484554B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3484554B2
JP3484554B2 JP06490295A JP6490295A JP3484554B2 JP 3484554 B2 JP3484554 B2 JP 3484554B2 JP 06490295 A JP06490295 A JP 06490295A JP 6490295 A JP6490295 A JP 6490295A JP 3484554 B2 JP3484554 B2 JP 3484554B2
Authority
JP
Japan
Prior art keywords
base film
chip
semiconductor device
semiconductor chip
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06490295A
Other languages
English (en)
Other versions
JPH08236584A (ja
Inventor
孝幸 大内田
Original Assignee
日本テキサス・インスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社 filed Critical 日本テキサス・インスツルメンツ株式会社
Priority to JP06490295A priority Critical patent/JP3484554B2/ja
Priority to US08/597,759 priority patent/US5744859A/en
Priority to KR1019960003563A priority patent/KR100384437B1/ko
Priority to TW085104323A priority patent/TW304296B/zh
Publication of JPH08236584A publication Critical patent/JPH08236584A/ja
Application granted granted Critical
Publication of JP3484554B2 publication Critical patent/JP3484554B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73211—Bump and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置、特にＴＣ
Ｐ（テープ・キャリア・パッケージ）に関するものであ
る。
【０００２】
【従来の技術】近年、半導体装置は多機能化と高密度化
が進み、大型化する傾向にある。一方、こうした半導体
装置を使用する側では、一層の軽量化及び小型化が望ま
れている。
【０００３】一例として、最近では、ノートブックタイ
プのＰＣ（パーソナル・コンピュータ）が、急速に市場
に出回っており、それに使用されるＬＣＤ（液晶ディス
プレイ）も、Ａ４サイズといった一定のサイズの中で、
できるだけ表示面積を大きく取ることが使命となってい
る。そのため、ＬＣＤの周辺に配置されることの多いＬ
ＣＤドライバ装置にはＴＣＰ（テープ・キャリア・パッ
ケージ）が採用されることが多く、そのＴＣＰの一層の
スリム化が要求されている。
【０００４】ＴＣＰの一般的構造の断面を図20に示す。
即ち、ＴＣＰはポリイミドのベースフィルム７上に形成
されたリードフレーム８のインナーリード部８ａ、８
ａ’とＩＣ（半導体集積回路）チップ３上に形成された
バンプ電極15（バンプボンドパッド）とがフェイスアッ
プタイプのＴＡＢ（Tape Automated Bonding）方式によ
り結合される。ＬＣＤパネル基板10とプリント配線基板
16とＴＣＰとの結合方法を更に詳述すれば、ＴＣＰの一
方のアウターリード群８ｂはＬＣＤパネルの基板10上の
導電性薄膜電極60に異方性導電フィルム70を介して、他
方のリード群８ｂ’は半田付けによってプリント配線基
板16上の導電性電極80に結合される。
【０００５】そして、図21のように、例えば 160×３チ
ャンネルの液晶ディスプレイ（ＬＣＤ）９のドライバと
して、基板10の各辺に３個ずつのＩＣチップ３が、ＬＣ
Ｄ９のマトリックス電極11及び12にアウターリード８ｂ
を介して接続されるように基板10の周辺部に結合され
る。
【０００６】ＩＣチップ３は、エポキシ樹脂等のモール
ド樹脂13を上方からポッティングして封止し、パッケー
ジ化されている。図21ではそのパッケージ14を示す。図
22ではリードフレーム８にソルダーレジスト20を塗布し
ている。
【０００７】ＩＣチップ３は、両側に配されたバンプ電
極15によって、インナーリード８ａ、８ａ’にそれぞれ
結合されるが、このうちインナーリード８ａ及びアウタ
ーリード８ｂはＬＣＤ９にドライブ用出力信号を供給す
る。他方のインナーリード８ａ’及びアウターリード８
ｂ’はＩＣチップ３に対し、アウターリード８ｂ’を接
続したプリント配線基板16（図21では図示省略）から所
定の入力信号を供給するためのものである。
【０００８】この場合、図22に明示するように、ＩＣチ
ップ３のサイズよりもデバイス・ホール21（ＩＣチップ
をボンディングするためのベースフィルム７の開口部）
を大きく設計している。ＴＣＰのスリム化（アウターリ
ードを含めたＴＣＰユニットの縮小化）を図る場合、ベ
ースフィルム７上の配線ピッチ（即ち、リードのピッ
チ）を高密度にすること、チップ３とデバイス・ホール
21との大きさの差をできるだけ小さくすること、チップ
３自体を小さく設計すること等の方法が採られるが、こ
れらには限界がある。
【０００９】スリム化の他の方法として、図23のよう
に、チップ３よりデバイス・ホール21を小さく設計し、
チップ３とベースフィルム７とをチップ周辺部にて一部
をオーバーラップさせるＴＣＰ構造24が考えられる。こ
の場合、デバイス・ホール21が小さくなった分、ボンデ
ィング位置、即ちバンプ電極15がチップ３の中央部側に
存在している。
【００１０】この構造24においては、封止樹脂13をチッ
プ３とベースフィルム７との間に適当な厚さを保ちなが
ら滞りなく行き渡らせるには、チップ３とベースフィル
ム７との間に一定の間隙22を確実に形成し、この間隙22
を通してポッティング時の樹脂液をチップ上部からその
側方へと流動させる必要がある。
【００１１】上記した２種類のＴＣＰ14及び24における
インナーリードのボンディング工程を図24及び図25につ
いて説明する。
【００１２】図24は、図22のベースフィルム７及びＩＣ
チップ３に対するボンド・ツール30、ボンド・ステージ
31、ベースフィルム・クランパ32及びベースフィルム・
ガイド33の配置を示す。また、図25は、図23のベースフ
ィルム７及びＩＣチップ３に対する図24と同様の配置を
示す（但し、ボンド・ツール30は幅が小さくなってい
る）。
【００１３】図24及び図25において、フィルム・クラン
パ32とフィルム・ガイド33とでフィルム７を保持してい
る点を支点（Ａ）、ボンド・ツール30がインナーリード
部に荷重を与える点を力点（Ｂ）、デバイス・ホール21
の周縁を作用点（Ｃ）とした場合、支点（Ａ）から力点
（Ｂ）迄の距離は、図24の構造よりも図25の構造の方が
長くなる場合がある。
【００１４】この時、作用点（Ｃ）も支点（Ａ）からの
距離が長くなるため、てこの原理に従って作用点（Ｃ）
の変位量は大きくなる。つまり、図25の構造の方が、ボ
ンド・ツール30がインナーリード部に与える荷重によっ
て、デバイス・ホール21近辺のベースフィルム７の歪み
量は大きくなる。
【００１５】これをより詳しく説明すると、インナーリ
ード部のボンディング工程において、図26に示すよう
に、図25の状態からボンド・ツール30でインナーリード
部を力点（Ｂ）で押圧すれば、可撓性のベースフィルム
７は支点（Ａ）を中心に回動して弾性変形し、上記した
間隙22の分だけ変位してチップ３の上面に接触する。こ
の変位量は、図24におけるボンディング時の変位量に比
べて大きくなり、これに伴ってベースフィルム７の歪み
も大きくなる。
【００１６】そして、図27のように、ボンド・ツール30
によってインナーリード部がチップ３のバンプ電極15に
接触するまで回動して変形し、加熱下でボンディングさ
れる。この際、図26に示したベースフィルム７の支点
（Ａ）を中心とする変形に引き続いてデバイス・ホール
21内でのインナーリード部の変形が加わるために、ベー
スフィルム７の歪みと共に、変形のための２回の回動に
よって、ボンディングされるべきインナーリード部と対
応するバンプ電極との間に位置ずれが生じることがあ
る。
【００１７】また、図27のように、ベースフィルム７が
チップ３の上面に密着した状態でリードのボンディング
が行われるので、ベースフィルム７とチップ３の上面と
の間には殆ど間隙が存在しないことになり、上部から樹
脂液を滴下して図23のように樹脂封止しようとしても、
樹脂液が上部からチップの側方へ流動し難く、封止樹脂
がチップ側面に付着しないことがある。即ち、まんべん
なくチップ端部（チップの回路形成面エッジ部又は端辺
部）或いはチップの側面部にまで行き渡らないことがあ
る。これでは、樹脂封止が不完全となり、機械的強度が
保てないばかりでなく、信頼性にも影響を与える。
【００１８】図28は、上記のＴＣＰによるリードフレー
ム８の具体的なパターンをインナーリードボンディング
工程において示すものである（但し、Ｐ−Ｐ’、Ｑ−
Ｑ’はパンチングで切断されるラインである）。このパ
ターンから理解されるように、ボンディングされるイン
ナーリード部の本数は非常に多い。このため、ボンディ
ング時に加わる応力が大きくなり、インナーリード部の
うち両端側が大きな歪みを受け、中央部側に引っ張られ
る傾向がある。
【００１９】これを図29で説明すると、同図（Ｖ１）に
示すように、両端側のインナーリード部８a1は中央部側
のインナーリード部８a2の方へ引っ張られて歪みが大き
くなり、斜めに変位したり、リードピッチが変化する。
このため、インナーリード部がバンプ電極15に対して位
置ずれが生じてしまう。また、同図（Ｖ２）に示すよう
に、矢印で示す側方からチップ３を観察した場合、リー
ドフレーム自体が反ってしまい、インナーリード部が両
端側で浮き上がり、バンプ電極15から離れることもあ
る。
【００２０】上記したインナーリードのボンディング時
に、インナーリード部とバンプ電極との間に位置ずれ等
が生じる原因としては、上記したように、インナーリー
ドボンディングの際に間隙22の存在によって支点（Ａ）
からのベースフィルム７の長さ（及びインナーリード部
の長さ）が大きくなるからであると考えられる。
【００２１】
【発明が解決しようとする課題】本発明の目的は、リー
ドのボンディング位置のずれをなくし、信頼性良くボン
ディングを行うことができ、ベース材とチップとの対向
面に一定の間隙を確保し、封止用樹脂を滞りなくチップ
表面、端部（チップ回路形成面のエッジ部又は端辺部）
或いはチップの側面部にまで行き渡らせて塗布すること
ができる半導体装置（特にＴＣＰ）を提供することにあ
る。
【００２２】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置は、長方形状の回路素子形成面
における第１の長辺と第２の長辺との間の中間領域に直
線状に配置して形成された複数の電極を有する半導体チ
ップと、第１の面と当該第１の面の裏面となる第２の面
との間に形成された上記半導体チップの回路形成面より
も小さな開口部と、上記第１の面上に形成された複数の
導体配線部と、上記開口部において上記複数の導体配線
部から延在して上記半導体チップの複数の電極にそれぞ
れ接続される複数の導体リード部とを有するベースフィ
ルムと、上記半導体チップの回路素子形成面と上記ベー
スフィルムとの間に設けられて上記半導体チップと上記
ベースフィルムとの間の距離を規定する複数のスペーサ
とを有し、上記複数のスペーサが、上記半導体チップの
回路素子形成面における上記中間領域と上記第１の長辺
との間の第１の端部領域及び上記中間領域と上記第２の
長辺との間の第２の端部領域にそれぞれ直線状に配置し
て設けられている。
【００２３】本発明の半導体装置によれば、ベースフィ
ルムと半導体チップとの間に設けられたスペーサ（ダミ
ーパンプ電極）が、ボンディング時にベースフィルムを
受けて支持するように構成しているので、上記スペーサ
がベースフィルムと半導体チップとの間の隙分の厚み
（高さ）があると、上述したインナーリード(導体リー
ド部) ボンディング工程におけるベースフィルムの支点
の作用を上記スペーサが実質的に行うことになり、従っ
て支点と力点との間の距離を大幅に減少させることがで
きる。或いは、上記スペーサの厚み(高さ)が小さい場合
には、ベースフィルムの支点を中心とした変位はベース
フィルムが上記スペーサに接するまでしか生じないの
で、その変位量は上記スペーサがない場合に比べて、上
記スペーサがあることにより小さくなる。
【００２４】この結果、ベースフィルムに生じる歪みが
著しく減少すると共に、ベースフィルムの変位によるイ
ンナーリードボンディングへの影響が軽減され、これに
よってボンディングの位置ずれを大幅に減少させること
ができる。
【００２５】また、ベースフィルムの支点からの長さ
は、上記スペーサによる支持によって実質的に短くな
り、ボンディング時にがベースフィルムが安定的に支持
されるため、ボンディング時にリードが加わる応力がチ
ップ長方向での両端側に与える影響を軽減でき、リード
の歪みや変位、リードピッチの変化、浮き上がりを大き
く減少させ、信頼性のよいボンディングを行うことがで
きる。
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】本発明の半導体装置は、ＴＣＰの如きパッ
ケージのみならず、ＩＣ自体も対象とするものであっ
て、パッケージの場合はリードフレームとＩＣチップを
樹脂封止したもの、ＩＣチップ自体の場合は上記した支
持手段（例えばダミーのバンプ電極）を設けたＩＣチッ
プを対象とする。
【００３２】
【実施例】以下、本発明の実施例を説明する。
【００３３】図１〜図10は、本発明をＴＣＰ（Tape Car
rier Package）に適用した実施例を示すものである。
【００３４】本実施例によるＴＣＰ34は、図１に示すよ
うに、ＩＣチップ３よりもリードフレーム８付きのベー
スフィルム７のデバイス・ホール21が小さく、これらの
ＩＣチップ３とベースフィルム７との間に一定の間隙22
を置いてインナーリード部のボンディングを行っている
点では、図23及び図25〜図27に示した従来例と同様であ
って、共通部分には共通符号を付してその説明を省略す
ることがあるが、上記の間隙22内においてＩＣチップ３
の側に、バンプ電極15と同様の構造からなる多数のダミ
ーのバンプ電極35を設けていることが根本的に異なって
いる。
【００３５】これらのダミーのバンプ電極35は、上記の
間隙22とほぼ同一の厚みで、バンプ電極15の各列に沿っ
てＩＣチップ３の両側にそれぞれ列状に所定ピッチに設
けられており、かつ、その位置はベースフィルム７の上
述した作用点（Ｃ）にほぼ一致している。
【００３６】この場合、図７に示すように、ダミーのバ
ンプ電極３５が、２列のバンプ電極１５のエリア８０の
両側の各エリア８１内に設けられている。図７には、各
バンプ電極の配置の一例を示し、ダミーのパンプ電極３
５がバンプ電極１５と同一ピッチに設けられた例を示
す。
【００３７】ダミーのバンプ電極35の配置については、
後述する作用、効果からみて、等ピッチ若しくは均等な
分布で設けられることが望ましい。また、そのピッチの
大きさは通常はバンプ電極15のピッチの１〜100 倍であ
ってよく、２〜80倍であるのがよく、２〜10倍が更に望
ましい。バンプ電極35のピッチが小さすぎるとその形成
が困難となり、また大きすぎると後述するベースフィル
ムの歪み防止効果が乏しくなる。図８には、そのピッチ
比を２：１（２倍）とした具体的な配置例を示す。ま
た、図９に示すダミーのバンプ電極35は、図７の隣接し
た２つのダミーのバンプ電極35間をつなげた形状に形成
されている。
【００３８】なお、図１に示したＴＣＰ34において、各
部の寸法の一例は次の通りであってよい。 半導体チップ３の幅：1.300mm 、長さ：17.200mm デバイス・ホール21の幅：0.800mm 、半導体チップ３と
デバイス・ホール21とのオーバーラップ幅：0.250mm バンプ電極15の個数：240 、ピッチ：0.069mm(図８の例
の場合）、２列のバンプ電極15間の距離：0.300mm ダミーのバンプ電極35の個数：120 、ピッチ：0.138mm
(図７、図８の場合）、２列のダミーのバンプ電極35間
の距離：0.900mm バンプ電極15及び35の平面サイズ：半導体チップ３の中
心線の一方側にあるものでは 0.063×0.063mm 、他方側
にあるものでは 0.053×0.053mm バンプ電極15及び35の高さ又は間隙22の厚さ：18μｍ ベースフィルム７の厚み：75μｍ又は 125μｍ リードフレーム８（インナーリード部８ａ、８ａ')の厚
み：18μｍ、25μｍ又は35μｍ
【００３９】このようなダミーのバンプ電極35を有する
ＩＣチップ３を用いたＴＣＰ34の特徴を、そのインナー
リードのボンディング工程及び樹脂封止工程について説
明する。
【００４０】まず、図２に示すように、ベースフィルム
７及びＩＣチップ３に対してボンド・ツール30、ボンド
・ステージ31、ベースフィルム・クランパ32及びベース
フィルム・ガイド33を配置する。
【００４１】次いで、インナーリード部のリードフォー
ミング工程において、図３に拡大して示すように、ダミ
ーのバンプ電極35は間隙22と同等の厚みに設けられてい
るので、ボンド・ツール30でインナーリード部を力点
（Ｂ）で押圧したとき、可撓性のベースフィルム７は支
点（Ａ）を中心に回動して弾性変形しようとしてもすぐ
にバンプ電極35で受け止められて支持され、上記した間
隙22は実質的に保持されることになる。従って、ベース
フィルム７の変位量は、殆どないことになり、変位に伴
う歪みが生じることはない。
【００４２】そして、図４のように、ボンド・ツール30
を押し下げ、インナーリード部８ａ、８ａ’をチップ３
のバンプ電極15に接触するまで回動させて変形させ、加
熱下でボンディングする。この際、ベースフィルム７は
バンプ電極35で支持されているため、ベースフィルム７
の変形はやはり生じず、デバイス・ホール21内でインナ
ーリード部が変形するだけである。
【００４３】こうして、インナーリード部８ａ、８ａ’
をバンプ電極15にフェィスアップ方式でボンディングし
た後、図５に示すように支持台40上にＩＣチップ３を載
せ、封止用の樹脂液13’を滴下し、ポッティングを行
う。このとき、各ダミーのバンプ電極35間で上記の間隙
22が保持されているから、この間隙を通して樹脂液13’
が矢印で示すようにＩＣチップ３の上部からその側方へ
とスムーズに流動する。
【００４４】そして、樹脂を硬化させることによって、
図６に示すように、樹脂13によってＩＣチップ３の表面
部から端部或いはチップ３の側面部にかけて封止された
ＴＣＰ34を作製することができる。
【００４５】上記したように、本実施例のＴＣＰ34（更
にはＩＣチップ３）によれば、ベースフィルム７とＩＣ
チップ３との間に設けられたダミーのバンプ電極35が、
インナーリード部のボンディング時にベースフィルム７
を受けて支持し、ダミーのバンプ電極35を上記した間隙
22と同等の厚さに設けているので、インナーリードボン
ディング工程におけるベースフィルム７の支点の作用を
上記バンプ電極35が実質的に行うことになり、従ってベ
ースフィルム７の支点とボンディング・ツール30の力点
との間の距離を大幅に減少させることができる。そし
て、ダミーのバンプ電極35の厚みが間隙22と同等である
ので、ベースフィルム７の支点を中心とした変位は殆ど
ない。
【００４６】この結果、ベースフィルム７に生じ得る歪
みが著しく減少すると共に、ベースフィルム７の変位に
よるインナーリードボンディング時の影響がなくなり、
これによって既述した如きボンディングの位置ずれを大
幅に減少させることができる。
【００４７】また、ベースフィルム７の支点からの長さ
は、上記バンプ電極35による支持によって実質的になく
なり、ボンディング時にベースフィルム７が安定に支持
されるため、ボンディング時にインナーリード部に加わ
る応力がチップ長方向での両端側に与える影響を軽減で
き、既述したインナーリード部の歪みや変位、リードピ
ッチの変化、浮上りを大きく減少させ、信頼性の良いボ
ンディングを行うことができる。
【００４８】しかも、チップ３上に設けたダミーのバン
プ電極35をベースフィルム７の歪みを防止するだけでな
く、ＩＣチップ３との間のスペーサとして使用すること
により、より安定したボンディングの品質に加え、安定
した間隙22を得ることができる。
【００４９】また、樹脂封止においても、ダミーのバン
プ電極35によって間隙22が保持されるために、この間隙
を通して樹脂液13’がスムーズに流動し、封止樹脂13を
滞りなくチップ表面に塗布でき、この点でもパッケージ
の品質及び信頼性の向上と安定化を図ることができる。
この場合、ダミーのバンプ電極35がスペーサとしても機
能し、上記の間隙22を保持するので、樹脂液13’が通過
する量を樹脂液組成に応じて予め決めることができ、樹
脂封止の工程管理が容易となる。
【００５０】このようなベースフィルム７の歪み防止及
びスペーサ用として設けるダミーのバンプ電極35は、チ
ップ３の電気的機能とは切り離せるので、チップ３の回
路形成面に設ける必要がなく、チップ３のパッシベーシ
ョン膜上に通常のバンプ形成と同時に作製することがで
き、その際、パンプ電極35の下層には配線用リード又は
能動、受動素子等があってよい。この方法を用いること
により、チップ３の面積又はサイズを何ら変更すること
なく、特別な工程を付加することもなく、ダミーのバン
プ電極35を設けることができ、材料費分程度の追加があ
るだけで僅かなコスト高にしかならない。
【００５１】パッシベーション膜上に設けられるダミー
のバンプ電極35は、パッシベーション膜上であれば任意
に配置でき、またその形状も任意に設計できるので、ベ
ースフィルムの歪み防止やスペーサとしての役割以外
に、チップ３とベースフィルム７とを接合するボンディ
ング工程での位置合わせ用のマークとしても利用でき
る。
【００５２】次に、パッシベーション膜上のダミーのバ
ンプ電極35を含むバンプの作製方法を図10について説明
する。
【００５３】まず、工程において、半導体チップのシ
リコン基板41の一主面上に、内部回路に接続されたアル
ミニウムのパッド42を形成し、このパッド42の上面が露
出するようにパッシベーション膜43（これは実際には多
層膜からなっている。）を形成する。
【００５４】次いで、工程において、パッド42上及び
パッシベーション膜43上にバリアメタルとしてのＴｉＷ
層44とＡｕ層45とを積層し、更に工程のように、全面
にフォトレジスト46を塗布する。
【００５５】次いで、工程において、ボンディング用
のバンプ電極とダミーのバンプ電極をそれぞれ形成する
ために、フォトレジスト46を所定パターンに露光、現像
処理する。そして、残されたフォトレジスト46をマスク
にして上記バリアメタル層（ＴｉＷ層44／Ａｕ層45）に
Ａｕメッキを施し、フォトレジスト46のない領域にボン
ディング用のＡｕバンプ電極15とダミーのＡｕバンプ電
極35とをそれぞれ形成する。
【００５６】ここでは、Ａｕバンプ電極15を一列状に形
成し、その両側にダミーのＡｕバンプ電極35を列状に形
成した状態を示し、図７や図８に示したものとはバンプ
電極15が一列である点で異なっているが、これはボンデ
ィングの状態によって変わるものである。バンプ電極15
を２列に設けるときは、パッド42を予め２列に形成して
おけばよい。
【００５７】次いで、工程において、フォトレジスト
46を除去し、更に工程のように、Ａｕ層15及び35をマ
スクとしてこれらのＡｕ層のない領域に露出したＡｕ層
45及びＴｉＷ層44をエッチングで除去する（Ａｕ層45は
ごく薄いのでＡｕ層15及び35はエッチングの影響を実質
的に受けない）。
【００５８】これによって、パッド42上にＡｕバンプ電
極15を、パッシベーション膜43上にダミーのＡｕバンプ
電極35をそれぞれ所定パターンに形成することができ
る。なお、ＴｉＷ層44は、バンプ電極の形成時にアニー
ルを行う際にＡｕ原子が下地へ拡散するのを防止するバ
リア作用がある。また、Ａｕ層45はＴｉＷ層44に対する
Ａｕ層15及び35の接着性を上げる作用がある。
【００５９】図11〜図13は、半導体チップをフェイスダ
ウン方式で製造したＴＣＰに本発明を適用した他の実施
例を示すものである。
【００６０】即ち、このＴＣＰによれば、ＩＣチップ３
をベースフィルムの下方からマウントするのではなくそ
の上方からマウントしている。このフェイスダウン方式
の場合、ベースフィルム７のリード形成面にはソルダー
レジスト50を一定の厚みに塗布している。この場合も、
ダミーのバンプ電極35を上述した例と同様に設けること
によって、インナーリード部のボンディング時に生じ得
るベースフィルム７の歪み等を効果的に防止すると共
に、ソルダーレジスト50とチップ３との間に一定の間隙
を確保することができる。
【００６１】これを詳細に説明すると、図12に示すイン
ナーリードボンディング工程において、ボンド・ツール
30を当て、そして図13に示すように、ボンド・ツール30
を移動させてインナーリード部８ａ、８ａ’を弾性変形
させ、バンプ電極15に接触させてボンディングを行う
が、この際、ダミーのバンプ電極35が存在しなければ、
ソルダーレジスト50の作用点（Ｃ）がチップ３に接する
まで支点（Ａ）を中心にベースフィルム７が回動するこ
とになり、ベースフィルム７に歪みが生じてしまう。と
ころが、ダミーのバンプ電極35を作用点（Ｃ）の近傍に
設けることによって、支点（Ａ）を中心としてベースフ
ィルム７が回動しようとしても、これをバンプ電極35が
受けて阻止することになる。ここでは、チップの向きに
よる違いを分かり易くするためにボンドツールを下方よ
り操作しているが、実際の製造方法では図12を上下逆に
した状態でボンドツールは上方から下降するように操作
される。
【００６２】こうして、ベースフィルム７の変位量は大
幅に減少するか或いはなくなり、変位に伴う歪みが生じ
ず、フェイスダウン方式でのチップのマウント（ボンデ
ィング）を良好に行うことができる。
【００６３】また、ボンディング後は、ダミーのバンプ
電極35によって上記の間隙22が保持されているので、こ
の間隙を通して樹脂液がスムーズに流動し、ポッティン
グによる樹脂封止を制御性良く容易に行うことができ
る。
【００６４】その他、ダミーのバンプ電極35は上述した
実施例と同様に設けているので、上述したものと同様の
効果は勿論得ることができる。
【００６５】図14は、本発明をＴＣＰに適用した他の実
施例を示すものである。
【００６６】この実施例においては、上述したダミーの
バンプ電極35に相当する突起55をベースフィルム７側に
設けていることが上述した実施例と異なっており、その
他は同様に構成している。
【００６７】即ち、デバイス・ホール21に臨むベースフ
ィルム７の縁部において、図７に示したダミーのバンプ
電極35と同様のパターン及びサイズ、厚みに突起55をベ
ースフィルム７と一体に設けている。この突起55はベー
スフィルム７に取り付けて設けてよいが、ベースフィル
ム７自体に加工又は一体成形により設けることができ
る。
【００６８】こうした突起55の存在によって、図14に示
すように半導体チップ３をベースフィルム７に対してセ
ットし、図３に示したと同様の状態にした後、図４に示
したと同様にインナーリードボンディングすると、ベー
スフィルム７が支点（Ａ）を中心に回動しようとしても
すぐに突起55がチップ３の上面に当たるため、ベースフ
ィルム７の回動（変位）が阻止されることになる。
【００６９】従って、この例でも、上述したと同様の作
用、効果を得ることができることになる。また、ＩＣチ
ップ３は従来のものと全く同じでよいから、チップの作
製には付加的工程は不要である。
【００７０】図15〜図19は、本発明をＴＣＰに適用した
更に他の実施例を示すものである。
【００７１】この例では、図15及び図16に示すように、
上述した各例がインナーリード部８ａ、８ａ’の自由端
をデバイス・ホール21内で折曲させてボンディングして
いるのに対し、インナーリード部がデバイス・ホール21
を一辺側から他辺側へまたがるように架け渡され、いわ
ばブリッジドインナーリード（bridged inner lead）と
してベースフィルム７上に設けられ、デバイス・ホール
21上においてインナーリード部８ａ又は８ａ’の中央部
を折曲させ、バンプ電極15にボンディングしている。
【００７２】即ち、こうしたブリッジドインナーリード
を有するリードフレーム８とＩＣチップ３とを図17に示
すようにセットし、ボンド・ツール30によってインナー
リード部８ａ又は８ａ’の中央部を図18のように押圧し
て仮想線の如くにバンプ電極15に接触するまで変形さ
せ、フェイスアップ方式でボンディングを行う。この
際、ＩＣチップ３には、ベースフィルム７との間の間隙
22と同等の厚みにダミーのバンプ電極35を設けているの
で、インナーリードボンディング時にベースフィルム７
を受け止め、その変位を著しく減少させることができる
等、上述した実施例と同様の作用、効果を得ることがで
きる。
【００７３】また、この例によれば、インナーリード部
はデバイス・ホール21の対向辺間に架け渡された架橋型
のインナーリードであり、自由端を有していないから、
応力や振動等に対してそれ自体が変形又は位置ずれを起
こし難い。しかも、デバイス・ホール21付近のベースフ
ィルム７の補強材としても機能し、衝撃や接触等の外力
に対して物理的強度又は抵抗力を高め、デバイス・ホー
ル21付近の平面度を維持することができる。
【００７４】従って、インナーリード幅を例えば30μｍ
又はそれ以下と細くした場合でも、個々のインナーリー
ド８ａ、８ａ’は所定位置に安定に保持され、インナー
リード列からはみ出たり、外れたりすることがなく、イ
ンナーリード列の平面度が安定に維持される。このた
め、インナーリードボンディング工程において接合不良
を起こすことなく、全てのインナーリード部８ａ、８
ａ’を一括してバンプ電極15に良好に接合でき、多ピン
化に十分に対応できる。
【００７５】なお、ボンディング工程後は、図19に示す
ように、半導体チップ３の上面及び側面とフィルム７の
内縁部に樹脂13が塗布されるが、この樹脂はダミーのバ
ンプ電極35により保持された間隙22を通して十分に流動
するため、樹脂封止を良好に行える。
【００７６】図19に示す例は、フェイスダウン方式でボ
ンディングを行うことと、インナーリード部上にソルダ
ーレジスト50を形成していること（図11〜図13参照）に
おいて、図15〜図18の例とは異なっている。従って、図
15〜図18の例と図11〜図13の例で述べた作用、効果を併
せて得ることができる。
【００７７】以上、本発明の実施例を説明したが、上述
の実施例は本発明の技術的思想に基づいて種々変形が可
能である。
【００７８】上述したダミーのバンプ電極又は突起のパ
ターンやサイズ、形成位置、材質、形成方法等は様々に
変更してよい。例えば、図１〜図10の例において、ダミ
ーのバンプ電極35はＩＣチップ３上であればデバイス・
ホール21から離れた位置に設けてよいし、図14の例にお
いても、突起55はベースフィルム７上であればデバイス
・ホール21から離れた位置に設けてもよい。
【００７９】また、ＩＣチップ３において、バンプ電極
15についてもそのパターンやサイズ、形成位置、材質、
形成方法等を変更してよい。また、リードフレームの形
状や材質も含め、ボンディングの方法も変更できる。
【００８０】なお、上述の実施例では本発明をＬＣＤド
ライバに適用した場合を主として示したが、本発明はそ
の他各種のデバイスにも適用可能である。
【００８１】
【発明の効果】本発明は上述した如く、半導体チップの
長方形状の回路素子形成面において第１の長辺と第２の
長辺との間の中間領域に複数の電極が直線状に形成さ
れ、半導体チップとベースフィルムとの間の距離を規定
する複数のスペーサが上記中間領域と上記第１の長辺と
の間の第１の端部領域及び上記中間領域と上記第２の長
辺との間の第２の端部領域にそれぞれ直線状に配置して
設けられる構成により、インナーリードボンディング工
程におけるベースフィルムの支点の作用を上記スペーサ
が実質的に行うことになり、従って支点と力点との間の
距離を大幅に減少させることができ、ベースフィルムの
支点を中心とし変位を大幅に小さくすることができる。
【００８２】この結果、ベースフィルムに生じる歪みが
著しく減少すると共に、ベースフィルムの変位によるリ
ードフォーミングへの影響が軽減され、これによってボ
ンディングの位置ずれを大幅に減少させることができ
る。
【００８３】また、ベースフィルムの支点からの長さ
は、上記スペーサによる支持によって実質的に短くな
り、ボンディング時にベースフィルムが安定に支持され
るため、ボンディング時にリードに加わる応力がチップ
長方向での両端側に与える影響を軽減でき、リードの歪
みや変位、リードピッチの変化、浮き上がりを大きく減
少させ、信頼性のよいボンディングを行うことができ
る。
【００８４】また、上記スペーサは、ベースフィルムと
チップとの対向面に一定の間隙を確保するスペーサ部材
として働き、その間隙を通して封止用樹脂を滞りなくチ
ップ表面及び端部或いは側面部にまで行き渡らせて塗布
するようにもできるので、樹脂封止パッケージの品質及
び信頼性の向上と安定化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置（フェィスア
ップ方式のＴＣＰ）の要部断面図である。
【図２】同半導体装置のリードボンディング工程の一段
階を示す要部断面図である。
【図３】図２の一部分の拡大図である。
【図４】同リードボンディング工程の他の段階を示す要
部断面図である。
【図５】同リードボンディング工程終了後の樹脂封止工
程の一段階を示す要部断面図である。
【図６】同樹脂封止後の半導体装置の要部拡大断面図で
ある。
【図７】同半導体装置のＩＣチップにおけるバンプ電極
を示す斜視図である。
【図８】同ＩＣチップの具体例の平面図である。
【図９】同半導体装置の他のＩＣチップにおけるバンプ
電極を示す斜視図である。
【図10】同バンプ電極の作製方法を工程順に示す要部拡
大断面図である。
【図11】本発明の他の実施例による半導体装置（フェィ
スダウン方式のＴＣＰ）の要部断面図である。
【図12】同半導体装置のリードボンディング工程の一段
階を示す要部断面図である。
【図13】同リードボンディング工程の他の段階を示す要
部断面図である。
【図14】本発明の他の実施例による半導体装置（フェィ
スアップ方式のＴＣＰ）のリードボンディング工程の一
段階を示す要部断面図である。
【図15】本発明の他の実施例による半導体装置（フェィ
スアップ方式のＴＣＰ）の要部斜視図である。
【図16】同半導体装置の要部断面図である。
【図17】同半導体装置のリードボンディング工程の一段
階を示す要部断面図である。
【図18】同リードボンディング工程の他の段階を示す要
部断面図である。
【図19】本発明の更に他の実施例による半導体装置（フ
ェィスダウン方式のＴＣＰ）の要部断面図である。
【図20】従来例による半導体装置（フェィスアップ方式
のＴＣＰ）をＬＣＤ（液晶ディスプレイ）のドライバと
して組み込んだ状態の断面図である。
【図21】同ＬＣＤの概略平面図である。
【図22】同ＬＣＤの半導体装置の要部断面図である。
【図23】同ＬＣＤの他の半導体装置の要部断面図であ
る。
【図24】図22の半導体装置のリードボンディング工程の
一段階を示す要部断面図である。
【図25】図23の半導体装置のリードボンディング工程の
一段階を示す要部断面図である。
【図26】図25の一部分の拡大図である。
【図27】同リードボンディング工程の他の段階を示す要
部断面図である。
【図28】同半導体装置のＩＣチップをマウントするリー
ドフレームの平面図である。
【図29】同リードフレームにおけるリードボンディング
後の状態を説明する要部拡大平面図及び拡大側面図であ
る。
【符号の説明】
３・・・半導体（ＩＣ）チップ ７・・・ベースフィルム ８・・・リードフレーム ８ａ、８ａ’・・・インナーリード（部） ８ｂ、８ｂ’・・・アウターリード ９・・・ＬＣＤ 10・・・基板（ＬＣＤパネルの基板） 13・・・封止樹脂 14、24、34・・・パッケージ 15・・・バンプ電極 16・・・プリント配線基板 20、50・・・ソルダーレジスト 21・・・デバイス・ホール 22・・・間隙 30・・・ボンド・ツール 31・・・ボンド・ステージ 32・・・ボンド・クランパ 33・・・ボンド・ガイド 35・・・ダミーのバンプ電極 55・・・突起 60・・・導電性薄膜電極 70・・・異方性導電フィルム 80・・・導電性電極 （Ａ）・・・支点 （Ｂ）・・・力点 （Ｃ）・・・作用点
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】長方形状の回路素子形成面における第１の
    長辺と第２の長辺との間の中間領域に直線状に配置して
    形成された複数の電極を有する半導体チップと、 第１の面と当該第１の面の裏面となる第２の面との間に
    形成された上記半導体チップの回路形成面よりも小さな
    開口部と、上記第１の面上に形成された複数の導体配線
    部と、上記開口部において上記複数の導体配線部から延
    在して上記半導体チップの複数の電極にそれぞれ接続さ
    れる複数の導体リード部とを有するベースフィルムと、 上記半導体チップの回路素子形成面と上記ベースフィル
    ムとの間に設けられて上記半導体チップと上記ベースフ
    ィルムとの間の距離を規定する複数のスペーサとを有し、 上記複数のスペーサが、上記半導体チップの回路素子形
    成面における上記中間領域と上記第１の長辺との間の第
    １の端部領域及び上記中間領域と上記第２の長辺との間
    の第２の端部領域にそれぞれ直線状に配置して設けられ
    ている 半導体装置。
  2. 【請求項２】上記複数のスペーサが上記ベースフィルム
    の上記開口部の縁に沿って設けられている請求項１に記
    載の半導体装置。
  3. 【請求項３】上記半導体チップの回路素子形成面と上記
    ベースフィルムの第２の面とが対向しており、上記複数
    のスペーサが上記半導体チップの回路素子形成面と上記
    ベースフィルムの第２の面との間に設けられている請求
    項１又は２に記載の半導体装置。
  4. 【請求項４】上記半導体チップの複数の電極がバンプ電
    極である請求項１、２又は３に記載の半導体装置。
  5. 【請求項５】上記複数のスペーサが上記複数のバンプ電
    極と同じ構成のダミーのバンプ電極である請求項４に記
    載の半導体装置。
  6. 【請求項６】上記スペーサが上記半導体チップのパッシ
    ベーション膜上に設けられている請求項１、２、３、４
    又は５に記載の半導体装置。
  7. 【請求項７】上記複数の導体リード部が上記ベースフィ
    ルムの開口部を跨ぐように形成されている請求項１、
    ２、３、４、５又は６に記載の半導体装置。
  8. 【請求項８】上記半導体チップの回路素子形成面を覆う
    ように上記ベースフィルムの開口部及び上記半導体チッ
    プと上記ベースフィルムとの間隙部に充填された樹脂を
    有する請求項１、２、３、４、５、６又は７に記載の半
    導体装置。
JP06490295A 1995-02-28 1995-02-28 半導体装置 Expired - Fee Related JP3484554B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP06490295A JP3484554B2 (ja) 1995-02-28 1995-02-28 半導体装置
US08/597,759 US5744859A (en) 1995-02-28 1996-02-07 Semiconductor device
KR1019960003563A KR100384437B1 (ko) 1995-02-28 1996-02-14 반도체 장치 및 그 조립 방법
TW085104323A TW304296B (ja) 1995-02-28 1996-04-12

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP06490295A JP3484554B2 (ja) 1995-02-28 1995-02-28 半導体装置
US08/597,759 US5744859A (en) 1995-02-28 1996-02-07 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH08236584A JPH08236584A (ja) 1996-09-13
JP3484554B2 true JP3484554B2 (ja) 2004-01-06

Family

ID=26406034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06490295A Expired - Fee Related JP3484554B2 (ja) 1995-02-28 1995-02-28 半導体装置

Country Status (2)

Country Link
US (1) US5744859A (ja)
JP (1) JP3484554B2 (ja)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384333B1 (en) 1996-05-21 2002-05-07 Micron Technology, Inc. Underfill coating for LOC package
US5733800A (en) 1996-05-21 1998-03-31 Micron Technology, Inc. Underfill coating for LOC package
WO1998018164A1 (fr) 1996-10-17 1998-04-30 Seiko Epson Corporation Dispositif a semi-conducteur, procede de fabrication, plaquette de circuit et substrat souple
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
JPH10209210A (ja) 1997-01-20 1998-08-07 Sharp Corp 半導体装置及びその製造方法並びにその検査方法
JP3564971B2 (ja) * 1997-02-17 2004-09-15 セイコーエプソン株式会社 テープキャリアパッケージ
JPH1197573A (ja) * 1997-09-19 1999-04-09 Sony Corp 半導体パッケージ
US6008532A (en) * 1997-10-23 1999-12-28 Lsi Logic Corporation Integrated circuit package having bond fingers with alternate bonding areas
JPH11135687A (ja) * 1997-10-31 1999-05-21 Toshiba Corp 半導体装置
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
SG78324A1 (en) 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
SG82590A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips and via-fill
SG82591A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
JP3555927B2 (ja) * 1999-04-07 2004-08-18 Ｎｅｃエレクトロニクス株式会社 テープキャリアパッケージ
DE19920593B4 (de) 1999-05-05 2006-07-13 Assa Abloy Identification Technology Group Ab Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
JP3327252B2 (ja) * 1999-05-20 2002-09-24 日本電気株式会社 テープキャリア、ｔｃｐおよび液晶表示装置
US6199743B1 (en) 1999-08-19 2001-03-13 Micron Technology, Inc. Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies
US6221748B1 (en) 1999-08-19 2001-04-24 Micron Technology, Inc. Apparatus and method for providing mechanically pre-formed conductive leads
WO2001013431A1 (en) * 1999-08-19 2001-02-22 Micron Technology, Inc. Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies
DE10034018A1 (de) 2000-07-07 2002-01-24 Infineon Technologies Ag Trägermatrix für integrierte Halbleiter und Verfahren zu ihrer Herstellung
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US7264991B1 (en) 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US7071089B1 (en) 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US6984576B1 (en) 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US6949408B1 (en) 2000-10-13 2005-09-27 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US7414319B2 (en) * 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US7075186B1 (en) 2000-10-13 2006-07-11 Bridge Semiconductor Corporation Semiconductor chip assembly with interlocked contact terminal
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6908788B1 (en) 2000-10-13 2005-06-21 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using a metal base
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7129575B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US7319265B1 (en) 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
JP4528459B2 (ja) * 2001-04-11 2010-08-18 パナソニック株式会社 半導体装置
JP3476442B2 (ja) * 2001-05-15 2003-12-10 沖電気工業株式会社 半導体装置及びその製造方法
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6987034B1 (en) 2002-01-09 2006-01-17 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes singulating and trimming a lead
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
US6750552B1 (en) * 2002-12-18 2004-06-15 Netlogic Microsystems, Inc. Integrated circuit package with solder bumps
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
KR100549409B1 (ko) * 2003-03-11 2006-02-08 삼성전자주식회사 파상의 빔 리드를 구비하는 테이프 배선 기판 및 그를이용한 반도체 칩 패키지
US20050027539A1 (en) * 2003-07-30 2005-02-03 Weber Dean C. Media center controller system and method
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
JP2006041328A (ja) * 2004-07-29 2006-02-09 Seiko Epson Corp 半導体装置及びその製造方法、ｌｃｄドライバ用パッケージ
KR100689315B1 (ko) * 2004-08-10 2007-03-08 엘지.필립스 엘시디 주식회사 실리콘 박막 결정화 장치 및 이를 이용한 결정화 방법
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7446419B1 (en) 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7649245B2 (en) * 2005-05-04 2010-01-19 Sun Microsystems, Inc. Structures and methods for a flexible bridge that enables high-bandwidth communication
JP4708090B2 (ja) * 2005-05-20 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN100432763C (zh) * 2005-07-15 2008-11-12 中华映管股份有限公司 显示器与薄膜封装结构
US7742142B2 (en) * 2005-08-09 2010-06-22 Chunghwa Picture Tubes, Ltd. Display and tape carrier package structure
JP4009872B2 (ja) * 2006-03-07 2007-11-21 セイコーエプソン株式会社 半導体装置の製造方法
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
JP4293563B2 (ja) * 2006-11-28 2009-07-08 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体パッケージ
DE102007043001A1 (de) * 2007-09-10 2009-03-12 Siemens Ag Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen
JP2010272680A (ja) * 2009-05-21 2010-12-02 Elpida Memory Inc 半導体装置
JP2012198049A (ja) * 2011-03-18 2012-10-18 Tokyo Keiso Co Ltd センサ素子の取付構造
JP2012028809A (ja) * 2011-10-06 2012-02-09 Seiko Epson Corp 半導体装置及び電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4945399A (en) * 1986-09-30 1990-07-31 International Business Machines Corporation Electronic package with integrated distributed decoupling capacitors
US5355019A (en) * 1992-03-04 1994-10-11 At&T Bell Laboratories Devices with tape automated bonding
JPH05326621A (ja) * 1992-05-21 1993-12-10 Toshiba Corp Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US5744859A (en) 1998-04-28
JPH08236584A (ja) 1996-09-13

Similar Documents

Publication Publication Date Title
JP3484554B2 (ja) 半導体装置
KR100996318B1 (ko) 볼 그리드 어레이 패키지 상에 적층된 다이와 뒤집힌 랜드그리드 어레이 패키지를 포함하는 반도체 멀티패키지 모듈
JP6027966B2 (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
US7518223B2 (en) Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
JP3611948B2 (ja) 半導体装置及びその製造方法
US6545366B2 (en) Multiple chip package semiconductor device
US6759272B2 (en) Semiconductor device and manufacturing method thereof
JP3546131B2 (ja) 半導体チップパッケージ
US5866950A (en) Semiconductor package and fabrication method
US20080199979A1 (en) Semiconductor device and method for fabricating the same
JPH08298269A (ja) 半導体装置及びその製造方法
JP2005311321A (ja) 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
JP3891678B2 (ja) 半導体装置
JP2002359345A (ja) 半導体装置及びその製造方法
JPH07245360A (ja) 半導体パッケージおよびその製造方法
US6936922B1 (en) Semiconductor package structure reducing warpage and manufacturing method thereof
JPH08102475A (ja) キャリアフィルム
JP2001077294A (ja) 半導体装置
US6737590B2 (en) Tape circuit board and semiconductor chip package including the same
US5621242A (en) Semiconductor package having support film formed on inner leads
JP2949969B2 (ja) フィルムキャリア半導体装置
KR100384437B1 (ko) 반도체 장치 및 그 조립 방법
JP2000012733A (ja) パッケージ型半導体装置
JP3752829B2 (ja) 液晶表示パネルと半導体チップとの接合方法
JPH06291248A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030924

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101024

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees