JPH04363041A - フィルムキャリア型半導体装置 - Google Patents
フィルムキャリア型半導体装置Info
- Publication number
- JPH04363041A JPH04363041A JP26808091A JP26808091A JPH04363041A JP H04363041 A JPH04363041 A JP H04363041A JP 26808091 A JP26808091 A JP 26808091A JP 26808091 A JP26808091 A JP 26808091A JP H04363041 A JPH04363041 A JP H04363041A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- leads
- semiconductor device
- type semiconductor
- electrode terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 31
- 229910000679 solder Inorganic materials 0.000 claims abstract description 25
- 239000004020 conductor Substances 0.000 claims abstract description 6
- 239000012212 insulator Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000035882 stress Effects 0.000 abstract description 3
- 230000008646 thermal stress Effects 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000011888 foil Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は表面に印刷配線の手法
により形成したリードパターンを有するフィルム状のキ
ャリアテープに半導体チップを搭載して構成したフィル
ムキャリア型半導体装置に関する。
により形成したリードパターンを有するフィルム状のキ
ャリアテープに半導体チップを搭載して構成したフィル
ムキャリア型半導体装置に関する。
【0002】
【従来の技術】従来のフィルムキャリア型半導体装置に
ついて、図6の平面図およびそのB−B線断面図である
図7を用いて説明する。従来のこの種の半導体装置に使
われるフィルム状のキャリアテープ6は帯状のポリイミ
ド等の絶縁物テープからなり、その幅方向両縁部に沿っ
て所定の間隔で設けた複数のスプロケットホール1を備
える。これらのスプロケットホール1にテープ駆動装置
の送り爪が係合し、所要距離だけテープ6を送ってその
上に搭載される半導体装置を位置決めする。一方、この
テープ6の幅方向中央部には半導体チップ2を配置する
ための矩形または正方形の開口すなわちデバイスホール
3が設けられ、またデバイスホール3をとり囲む形でデ
バイスホールの四辺にそれぞれ平行な細長い四つの開口
16が設けられ、デバイスホール3との間で半導体チッ
プ2保持のためのサスペンダ8を形成する。このテープ
6の表面に印刷配線の手法で形成された配線パターンに
よる複数本のリード4の一端はデバイスホール3に指状
に突出し(インナーリード)、他端は前記サスペンダ8
および前記細長い開口16をそれぞれ跨いでテープ6上
にほぼ放射状に伸びた形で配置され(アウターリード)
、これらリード4の各々の前記他端には半導体チップ2
の電気的特性チェックのためのプローブの接触を受ける
電気選別用のパッド5が設けられている。
ついて、図6の平面図およびそのB−B線断面図である
図7を用いて説明する。従来のこの種の半導体装置に使
われるフィルム状のキャリアテープ6は帯状のポリイミ
ド等の絶縁物テープからなり、その幅方向両縁部に沿っ
て所定の間隔で設けた複数のスプロケットホール1を備
える。これらのスプロケットホール1にテープ駆動装置
の送り爪が係合し、所要距離だけテープ6を送ってその
上に搭載される半導体装置を位置決めする。一方、この
テープ6の幅方向中央部には半導体チップ2を配置する
ための矩形または正方形の開口すなわちデバイスホール
3が設けられ、またデバイスホール3をとり囲む形でデ
バイスホールの四辺にそれぞれ平行な細長い四つの開口
16が設けられ、デバイスホール3との間で半導体チッ
プ2保持のためのサスペンダ8を形成する。このテープ
6の表面に印刷配線の手法で形成された配線パターンに
よる複数本のリード4の一端はデバイスホール3に指状
に突出し(インナーリード)、他端は前記サスペンダ8
および前記細長い開口16をそれぞれ跨いでテープ6上
にほぼ放射状に伸びた形で配置され(アウターリード)
、これらリード4の各々の前記他端には半導体チップ2
の電気的特性チェックのためのプローブの接触を受ける
電気選別用のパッド5が設けられている。
【0003】一方、上記キャリアテープ6に搭載される
半導体チップ2はその上面の電極端子上にAu等の金属
からなるバンプ7を備え、前記デバイスホール3に位置
決めされたのち、前記指状に伸びて配置された前記イン
ナーリードがそれぞれバンプ7に熱圧着または共晶形成
により同時に接続される(インナーリードボンディング
)。熱圧着による場合はインナーリードの各々の端部お
よび前記バンプ7に予めAuめっきし、共晶形成の場合
はバンプ7をAuで形成しリード4をSnめっきするの
が一般的である。
半導体チップ2はその上面の電極端子上にAu等の金属
からなるバンプ7を備え、前記デバイスホール3に位置
決めされたのち、前記指状に伸びて配置された前記イン
ナーリードがそれぞれバンプ7に熱圧着または共晶形成
により同時に接続される(インナーリードボンディング
)。熱圧着による場合はインナーリードの各々の端部お
よび前記バンプ7に予めAuめっきし、共晶形成の場合
はバンプ7をAuで形成しリード4をSnめっきするの
が一般的である。
【0004】このインナーリードボンディングのあと必
要に応じて半導体チップ2の上面を樹脂9で覆い、イン
ナーリードボンディングによる上記接続の機械的強度を
補うとともに、耐湿性を補強する。これら工程のあと、
前記パッド5に接触させたプローブを通じて半導体チッ
プ2の電気的特性がチェックされる。
要に応じて半導体チップ2の上面を樹脂9で覆い、イン
ナーリードボンディングによる上記接続の機械的強度を
補うとともに、耐湿性を補強する。これら工程のあと、
前記パッド5に接触させたプローブを通じて半導体チッ
プ2の電気的特性がチェックされる。
【0005】このフィルムキャリア型半導体装置をプリ
ント配線基板にとりつける場合について述べると、まず
、上記の四つの細長い開口16においてリード4を所望
の長さに切断し、半導体チップ2をキャリアテープ6か
ら分離する。次いで、この半導体チップ2の下側を接着
剤で固着し、半導体チップ2の外側に向かって放射状に
伸びるリード4をプリント配線基板上のボンディングパ
ッドに同時に圧着する(アウターリードボンディング)
。
ント配線基板にとりつける場合について述べると、まず
、上記の四つの細長い開口16においてリード4を所望
の長さに切断し、半導体チップ2をキャリアテープ6か
ら分離する。次いで、この半導体チップ2の下側を接着
剤で固着し、半導体チップ2の外側に向かって放射状に
伸びるリード4をプリント配線基板上のボンディングパ
ッドに同時に圧着する(アウターリードボンディング)
。
【0006】これまでの説明から明らかなとおり、フィ
ルムキャリア型半導体装置はチップに接続されるリード
の数が多くてもボンディングを一斉に行うことができ、
作業時間の短縮および自動化が容易であるという利点を
有している。しかしながら、チップの電極端子にAuの
バンプを形成する必要があるので材料のコストだけでな
く、バンプ形成のための工程のコストも大きい。したが
って、この種の半導体装置は製造コストが高くなる(特
公昭62−31819号公報)。
ルムキャリア型半導体装置はチップに接続されるリード
の数が多くてもボンディングを一斉に行うことができ、
作業時間の短縮および自動化が容易であるという利点を
有している。しかしながら、チップの電極端子にAuの
バンプを形成する必要があるので材料のコストだけでな
く、バンプ形成のための工程のコストも大きい。したが
って、この種の半導体装置は製造コストが高くなる(特
公昭62−31819号公報)。
【0007】この問題点を解決するために提案されたバ
ンプ形成方法であるバンプ付キャリアテープ(Bテープ
)方式(Solid State Technol
ogy日本版、1978年11月号参照)は、フィルム
状のキャリアテープ表面に形成されデバイスホールの内
側に延びるリードの先端部に選択的なエッチングにより
凸部を形成し、これをバンプ電極とする。しかし、この
キャリアテープでは、リードパターン形成のための金属
箔エッチングと前記凸部形成のための選択的エッチング
とを金属箔の表からと裏からとそれぞれ行う必要があり
、フィルム状キャリアテープと金属箔との組合せは使用
できず、金属箔だけに頼らざるを得ない。その結果、電
気的特性のチェックに支障が生ずるほか、複雑なエッチ
ング工程を含むので上述のキャリアテープ型半導体装置
よりも製造コストが高くなる。
ンプ形成方法であるバンプ付キャリアテープ(Bテープ
)方式(Solid State Technol
ogy日本版、1978年11月号参照)は、フィルム
状のキャリアテープ表面に形成されデバイスホールの内
側に延びるリードの先端部に選択的なエッチングにより
凸部を形成し、これをバンプ電極とする。しかし、この
キャリアテープでは、リードパターン形成のための金属
箔エッチングと前記凸部形成のための選択的エッチング
とを金属箔の表からと裏からとそれぞれ行う必要があり
、フィルム状キャリアテープと金属箔との組合せは使用
できず、金属箔だけに頼らざるを得ない。その結果、電
気的特性のチェックに支障が生ずるほか、複雑なエッチ
ング工程を含むので上述のキャリアテープ型半導体装置
よりも製造コストが高くなる。
【0008】バンプ形成方法のもう一つの従来技術の例
はバンプ方式である(National Techn
ical Report Vol.31 No.
3、1985年6月発行参照)。この方式は、電解めっ
き法によりガラス等の基板上に予めAu等のバンプを形
成しておき、このバンプとフィルム状キャリアテープの
リードとを位置合わせして一括ボンディングすることに
より、Auバンプをガラス基板からリードに転写する。 しかしながら、この方法はバンプの形成に電解めっき法
を用い、バンプのリードへの転写のためにボンディング
を用いているので、前記Bテープ方式に比べて製造コス
トが高い。
はバンプ方式である(National Techn
ical Report Vol.31 No.
3、1985年6月発行参照)。この方式は、電解めっ
き法によりガラス等の基板上に予めAu等のバンプを形
成しておき、このバンプとフィルム状キャリアテープの
リードとを位置合わせして一括ボンディングすることに
より、Auバンプをガラス基板からリードに転写する。 しかしながら、この方法はバンプの形成に電解めっき法
を用い、バンプのリードへの転写のためにボンディング
を用いているので、前記Bテープ方式に比べて製造コス
トが高い。
【0009】バンプ形成方法のさらにもう一つの例は、
熱圧着ワイヤボンディング工程において形成されるAu
等の金属ボール(ボールバンプ)をバンプとして使用す
る(特開昭60−194543号公報参照)。この方法
では、熱圧着により半導体チップの電極端子上にボール
バンプを形成した後、再び熱圧着によりボールバンプと
キャリアテープのリードとを相互にボンディングする。 このように、2度の熱圧着工程を含むので半導体チップ
の電極端子を熱的および機械的なストレスで破壊しやす
い。
熱圧着ワイヤボンディング工程において形成されるAu
等の金属ボール(ボールバンプ)をバンプとして使用す
る(特開昭60−194543号公報参照)。この方法
では、熱圧着により半導体チップの電極端子上にボール
バンプを形成した後、再び熱圧着によりボールバンプと
キャリアテープのリードとを相互にボンディングする。 このように、2度の熱圧着工程を含むので半導体チップ
の電極端子を熱的および機械的なストレスで破壊しやす
い。
【0010】
【発明が解決しようとする課題】上述のとおり、従来の
フィルムキャリア型半導体装置におけるバンプ形成方法
は、半導体装置の信頼性を低下させることなく製造コス
トを低減させるには至っていない。
フィルムキャリア型半導体装置におけるバンプ形成方法
は、半導体装置の信頼性を低下させることなく製造コス
トを低減させるには至っていない。
【0011】本発明の目的は、フィルム状キャリアテー
プ上に形成されたリードと半導体チップとの接続をAu
バンプによることなく達成するフィルムキャリア型半導
体装置を提供することである。また、本発明の他の目的
は、Auバンプ形成工程を省くことによって製造コスト
を低減したキャリアテープ型半導体装置を提供すること
である。
プ上に形成されたリードと半導体チップとの接続をAu
バンプによることなく達成するフィルムキャリア型半導
体装置を提供することである。また、本発明の他の目的
は、Auバンプ形成工程を省くことによって製造コスト
を低減したキャリアテープ型半導体装置を提供すること
である。
【0012】
【課題を解決するための手段】この発明は、フィルム状
の絶縁物からなるキャリアテープと、このキャリアテー
プ上に印刷配線により形成され前記テープの幅方向内側
に向って延びる内側端部と前記幅方向外側に向って延び
る外側端部とを各々が備える複数のリードと、前記キャ
リアテープの前記幅方向中央部近傍であって前記複数の
リードの内側端部にそれぞれ実質的に一致する位置にそ
れぞれ設けられた複数のスルーホールの内側側面にそれ
ぞれ形成され前記リードの内側端部にそれぞれ接続され
た中空円筒状導体部材と、これら中空円筒状部材内にそ
れぞれ充填された半田と、表面に設けた電極端子が前記
半田のリフロー工程により前記中空円筒部材に電気的に
接続された半導体チップとを含むフィルムキャリア型半
導体装置にある。
の絶縁物からなるキャリアテープと、このキャリアテー
プ上に印刷配線により形成され前記テープの幅方向内側
に向って延びる内側端部と前記幅方向外側に向って延び
る外側端部とを各々が備える複数のリードと、前記キャ
リアテープの前記幅方向中央部近傍であって前記複数の
リードの内側端部にそれぞれ実質的に一致する位置にそ
れぞれ設けられた複数のスルーホールの内側側面にそれ
ぞれ形成され前記リードの内側端部にそれぞれ接続され
た中空円筒状導体部材と、これら中空円筒状部材内にそ
れぞれ充填された半田と、表面に設けた電極端子が前記
半田のリフロー工程により前記中空円筒部材に電気的に
接続された半導体チップとを含むフィルムキャリア型半
導体装置にある。
【0013】また、この発明は、前記複数のスルーホー
ルの位置が前記半導体チップの複数の電極端子の位置と
一致するフィルムキャリア型半導体装置にある。
ルの位置が前記半導体チップの複数の電極端子の位置と
一致するフィルムキャリア型半導体装置にある。
【0014】また、この発明は、前記半導体チップの前
記電極端子の各々に半田層を前記リフロー工程に先立っ
て設けたフィルムキャリア型半導体装置にある。
記電極端子の各々に半田層を前記リフロー工程に先立っ
て設けたフィルムキャリア型半導体装置にある。
【0015】
【実施例】次に図面を参照して本発明の一実施例を説明
する。図1の平面図および図1のA−A線断面図である
図2を参照すると、これらの図に示された本発明の一実
施例は、ポリイミド等の絶縁物フィルムからなり幅方向
両縁部に沿って一定の間隔で複数のスプロケットホール
1を形成したテープ6を備える。スプロケットホール1
には、駆動装置(図示していない)の送り爪が係合し、
テープ6を長さ方向に送る。キャリアテープ6の幅方向
中央部であって半導体チップ2が配置されるチップ配置
領域17(破線にて図示)の周囲には四つの長方形の開
口16が形成してある。このテープの表面全面に貼りつ
けたCu箔の選択的エッチングにより形成した複数のリ
ード4は、一方の端部においてチップ配置領域17内に
指状に延び、他方の端部において四つの開口16を跨い
でテープの外側に向けて放射状に延びている。
する。図1の平面図および図1のA−A線断面図である
図2を参照すると、これらの図に示された本発明の一実
施例は、ポリイミド等の絶縁物フィルムからなり幅方向
両縁部に沿って一定の間隔で複数のスプロケットホール
1を形成したテープ6を備える。スプロケットホール1
には、駆動装置(図示していない)の送り爪が係合し、
テープ6を長さ方向に送る。キャリアテープ6の幅方向
中央部であって半導体チップ2が配置されるチップ配置
領域17(破線にて図示)の周囲には四つの長方形の開
口16が形成してある。このテープの表面全面に貼りつ
けたCu箔の選択的エッチングにより形成した複数のリ
ード4は、一方の端部においてチップ配置領域17内に
指状に延び、他方の端部において四つの開口16を跨い
でテープの外側に向けて放射状に延びている。
【0016】チップ配置領域17の内周部には、半導体
チップ2の電極端子15と対応する位置にそれら電極と
ほぼ同一の直径の複数のスルーホール13が形成され、
上記リード4の指状に延びた先端はこれらスルーホール
の上端に重なっている。これらスルーホール13は機械
加工による打抜きにより形成され、直径はそれぞれ10
0〜125μmである。フォトレジスト塗布および選択
的露光工程によるスルーホール部分のフォトレジスト膜
の選択的除去ののちこれらスルーホール13の中空円筒
状の内面にAuを蒸着する。そのAu層の上にさらにA
uめっきを施しスルーホールに内接する中空円筒状の導
電層を形成する。この中空円筒状の導電層をスルーホー
ル13の開口部においてリード4に電気的に接続する。 次にスクリーン印刷法によりこれらスルーホール13部
分に半田ペーストを選択的に塗布することによってスル
ーホール13の各々の内側に半田14が充填される。
チップ2の電極端子15と対応する位置にそれら電極と
ほぼ同一の直径の複数のスルーホール13が形成され、
上記リード4の指状に延びた先端はこれらスルーホール
の上端に重なっている。これらスルーホール13は機械
加工による打抜きにより形成され、直径はそれぞれ10
0〜125μmである。フォトレジスト塗布および選択
的露光工程によるスルーホール部分のフォトレジスト膜
の選択的除去ののちこれらスルーホール13の中空円筒
状の内面にAuを蒸着する。そのAu層の上にさらにA
uめっきを施しスルーホールに内接する中空円筒状の導
電層を形成する。この中空円筒状の導電層をスルーホー
ル13の開口部においてリード4に電気的に接続する。 次にスクリーン印刷法によりこれらスルーホール13部
分に半田ペーストを選択的に塗布することによってスル
ーホール13の各々の内側に半田14が充填される。
【0017】一方、リード4の各々の外側の端部には測
定器プローブの接触を受けるためのテスト用パッド5が
設けられている。また、半導体チップ2の上面の前記リ
ード4の内側端部にそれぞれ対応する位置にはアルミニ
ウムの電極端子15が形成され、バリア層(図示せず)
を介して上記半田14によって複数のリード4にそれぞ
れ接続される。
定器プローブの接触を受けるためのテスト用パッド5が
設けられている。また、半導体チップ2の上面の前記リ
ード4の内側端部にそれぞれ対応する位置にはアルミニ
ウムの電極端子15が形成され、バリア層(図示せず)
を介して上記半田14によって複数のリード4にそれぞ
れ接続される。
【0018】次に、図3(a)および3(b)の工程断
面図を参照して本実施例の製造方法を述べると、複数の
スルーホール13、それらスルーホールの各々の内面の
中空円筒状の導体層および半田14を上述のとおり形成
したのち、スルーホール13と電極端子15とを位置合
わせして圧接状態にする。位置合わせには、通常のパタ
ーン認識装置を含む自動位置決め装置を使用できる。上
記圧接状態を保ったまま赤外線ランプにより加熱し、半
田14を部分的に溶融してリード4とチップ上の電極端
子15との仮接続を行う。
面図を参照して本実施例の製造方法を述べると、複数の
スルーホール13、それらスルーホールの各々の内面の
中空円筒状の導体層および半田14を上述のとおり形成
したのち、スルーホール13と電極端子15とを位置合
わせして圧接状態にする。位置合わせには、通常のパタ
ーン認識装置を含む自動位置決め装置を使用できる。上
記圧接状態を保ったまま赤外線ランプにより加熱し、半
田14を部分的に溶融してリード4とチップ上の電極端
子15との仮接続を行う。
【0019】次に、この仮接続状態でチップとテープと
の組合わせをリフロー炉内に送り、半田14を溶融させ
、リード4と電極15との接続を行う。この実施例にお
いては、半田14と電極端子15との間の接合を強化す
るため、電極端子15の表面には約0.2〜0.3μm
の厚さのTi、Pt又はAu等からなるバリア層をめっ
きにより形成してある。半田工程をより効率的にするた
めに、上記リフロー炉への導入に先立って電極端子15
の表面に半田バンプ18を形成することもできる(図4
(a),4(b)の工程断面図に示す)。
の組合わせをリフロー炉内に送り、半田14を溶融させ
、リード4と電極15との接続を行う。この実施例にお
いては、半田14と電極端子15との間の接合を強化す
るため、電極端子15の表面には約0.2〜0.3μm
の厚さのTi、Pt又はAu等からなるバリア層をめっ
きにより形成してある。半田工程をより効率的にするた
めに、上記リフロー炉への導入に先立って電極端子15
の表面に半田バンプ18を形成することもできる(図4
(a),4(b)の工程断面図に示す)。
【0020】上述の工程を経てテープ6上に固定されそ
の複数の電極端子を複数のリード4にそれぞれ接続され
た半導体チップ2は、テスト用パッド5を通じて電気的
特性試験を受けたのち、上記長方形の開口16の部分に
おいてリード4を切断することによりテープ6から分離
される。
の複数の電極端子を複数のリード4にそれぞれ接続され
た半導体チップ2は、テスト用パッド5を通じて電気的
特性試験を受けたのち、上記長方形の開口16の部分に
おいてリード4を切断することによりテープ6から分離
される。
【0021】図5は本実施例のフィルムキャリア型半導
体装置を実装した状態を示す断面図で、テープ6から分
離されたリード4付きのチップ2は、接着剤10により
プリント配線基板11に固定され、リード4は所要の折
り曲げ加工を受けたのちプリント配線基板11のボンデ
ィングパッド12にアウターリードボンディングにより
一括接続される。
体装置を実装した状態を示す断面図で、テープ6から分
離されたリード4付きのチップ2は、接着剤10により
プリント配線基板11に固定され、リード4は所要の折
り曲げ加工を受けたのちプリント配線基板11のボンデ
ィングパッド12にアウターリードボンディングにより
一括接続される。
【0022】上述の説明から明らかなとおり、本発明は
半導体チップ2の電極端子15とテープ6のリード4と
の間の電気的接続がテープ6に形成されたスルーホール
13内の中空円筒状の導体層および半田14によってい
るので、従来技術によるテープキャリア型半導体装置の
製造に不可欠であったバンプ製造工程が不要となる。し
たがって、バンプ形成のための電解めっき工程が不要と
なる。また、インナーリードボンディングに不可欠であ
った熱圧着法または共晶法によるボンディング工程も不
要となるので、フィルムキャリア型半導体装置の製造コ
ストを低減できる。さらに、本発明によれば、半導体チ
ップ2の加熱を要する工程は半田14の溶融時に限られ
、その際の機械的圧力もごく限られるのでチップ2にか
かる熱的および機械的ストレスは大幅に低減できる。 したがって、製品の信頼性を高めることができる。
半導体チップ2の電極端子15とテープ6のリード4と
の間の電気的接続がテープ6に形成されたスルーホール
13内の中空円筒状の導体層および半田14によってい
るので、従来技術によるテープキャリア型半導体装置の
製造に不可欠であったバンプ製造工程が不要となる。し
たがって、バンプ形成のための電解めっき工程が不要と
なる。また、インナーリードボンディングに不可欠であ
った熱圧着法または共晶法によるボンディング工程も不
要となるので、フィルムキャリア型半導体装置の製造コ
ストを低減できる。さらに、本発明によれば、半導体チ
ップ2の加熱を要する工程は半田14の溶融時に限られ
、その際の機械的圧力もごく限られるのでチップ2にか
かる熱的および機械的ストレスは大幅に低減できる。 したがって、製品の信頼性を高めることができる。
【0023】
【発明の効果】本発明によれば、半導体チップ上にAu
等のバンプを形成する必要がなく、また熱的なストレス
を伴う熱圧着などのボンディングが不要となる。また、
半導体チップの加熱は半田の溶融時に限られる。したが
って、本発明によればフィルムキャリア型半導体装置の
信頼性を高めることができ、また製造コストを低くでき
る。
等のバンプを形成する必要がなく、また熱的なストレス
を伴う熱圧着などのボンディングが不要となる。また、
半導体チップの加熱は半田の溶融時に限られる。したが
って、本発明によればフィルムキャリア型半導体装置の
信頼性を高めることができ、また製造コストを低くでき
る。
【図面の簡単な説明】
【図1】本発明の一実施例の平面図である。
【図2】図1のA−A線断面図である。
【図3】図3(a),3(b)はこの実施例の製造方法
の工程を示す断面図である。
の工程を示す断面図である。
【図4】図4(a),4(b)はこの製造方法の変形の
工程を示す断面図である。
工程を示す断面図である。
【図5】本発明の上記実施例のフィルムキャリア型半導
体装置をプリント配線基板に搭載した断面図である。
体装置をプリント配線基板に搭載した断面図である。
【図6】従来のフィルムキャリア型半導体装置の平面図
である。
である。
【図7】図6のB−B線断面図である。
1 スプロケットホール
2 半導体チップ
3 デバイスホール
4 リード
5 パッド
6 キャリアテープ
7 バンプ
8 サスペンダ
9 樹脂
10 接着剤
11 プリント配線基板
12 ボンディングパッド
13 スルーホール
14 半田
15 電極端子
16 開口
17 チップ配置領域
18 半田バンプ
Claims (3)
- 【請求項1】 フィルム状の絶縁物からなるキャリア
テープと、このキャリアテープ上に印刷配線により形成
され前記テープの幅方向内側に向って延びる内側端部と
前記幅方向外側に向って延びる外側端部とを各々が備え
る複数のリードと、前記キャリアテープの前記幅方向中
央部近傍であって前記複数のリードの内側端部にそれぞ
れ実質的に一致する位置にそれぞれ設けられた複数のス
ルーホールの内側側面にそれぞれ形成され前記リードの
内側端部にそれぞれ接続された中空円筒状導体部材と、
これら中空円筒状部材内にそれぞれ充填された半田と、
表面に設けた電極端子が前記半田のリフロー工程により
前記中空円筒部材に電気的に接続された半導体チップと
を含むフィルムキャリア型半導体装置。 - 【請求項2】 前記複数のスルーホールの位置が前記
半導体チップの複数の電極端子の位置と一致する請求項
1記載のフィルムキャリア型半導体装置。 - 【請求項3】 前記半導体チップの前記電極端子の各
々に半田層を前記リフロー工程に先立って設けた請求項
1記載のフィルムキャリア型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26808091A JPH04363041A (ja) | 1990-10-24 | 1991-10-17 | フィルムキャリア型半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28636890 | 1990-10-24 | ||
JP2-286368 | 1990-10-24 | ||
JP26808091A JPH04363041A (ja) | 1990-10-24 | 1991-10-17 | フィルムキャリア型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04363041A true JPH04363041A (ja) | 1992-12-15 |
Family
ID=26548158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26808091A Pending JPH04363041A (ja) | 1990-10-24 | 1991-10-17 | フィルムキャリア型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04363041A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6518650B2 (en) * | 1996-03-19 | 2003-02-11 | Micron Technology, Inc. | Tape under frame for lead frame IC package assembly |
US7217990B2 (en) * | 2003-01-14 | 2007-05-15 | Samsung Electronics Co., Ltd. | Tape package having test pad on reverse surface and method for testing the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4870480A (ja) * | 1971-12-23 | 1973-09-25 | ||
JPS60262434A (ja) * | 1984-06-08 | 1985-12-25 | Toshiba Corp | 半導体装置 |
JPH02251160A (ja) * | 1989-03-24 | 1990-10-08 | Toppan Printing Co Ltd | Icチップ用キャリアフィルム |
-
1991
- 1991-10-17 JP JP26808091A patent/JPH04363041A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4870480A (ja) * | 1971-12-23 | 1973-09-25 | ||
JPS60262434A (ja) * | 1984-06-08 | 1985-12-25 | Toshiba Corp | 半導体装置 |
JPH02251160A (ja) * | 1989-03-24 | 1990-10-08 | Toppan Printing Co Ltd | Icチップ用キャリアフィルム |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6518650B2 (en) * | 1996-03-19 | 2003-02-11 | Micron Technology, Inc. | Tape under frame for lead frame IC package assembly |
US6894372B2 (en) | 1996-03-19 | 2005-05-17 | Micron Technology, Inc. | Tape under frame for lead frame IC package assembly |
US6921966B2 (en) | 1996-03-19 | 2005-07-26 | Micron Technology, Inc. | Tape under frame for lead frame IC package assembly |
US6979596B2 (en) | 1996-03-19 | 2005-12-27 | Micron Technology, Inc. | Method of fabricating a tape having apertures under a lead frame for conventional IC packages |
US7217990B2 (en) * | 2003-01-14 | 2007-05-15 | Samsung Electronics Co., Ltd. | Tape package having test pad on reverse surface and method for testing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1005086B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
US5474957A (en) | Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps | |
JP2980046B2 (ja) | 半導体装置の実装構造および実装方法 | |
EP0482940B1 (en) | Method of forming an electrical connection for an integrated circuit | |
US6143992A (en) | Circuit board with terminals having a solder lead portion | |
JPH0258793B2 (ja) | ||
JPH04363041A (ja) | フィルムキャリア型半導体装置 | |
JP3585806B2 (ja) | ピン付き配線基板 | |
JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
JPH02252251A (ja) | フィルムキャリヤーテープ | |
JPS6318335B2 (ja) | ||
JPH02252248A (ja) | 半導体装置の製造方法 | |
JP2503711B2 (ja) | フィルムキャリアテ―プ | |
JPS63185035A (ja) | 半導体装置 | |
JP3604001B2 (ja) | 半導体装置の製造方法 | |
JPH05235108A (ja) | フィルムキャリアテープの製造方法 | |
JPH04299544A (ja) | フィルムキャリヤ半導体装置の製造方法 | |
JPS6343897B2 (ja) | ||
JP2782374B2 (ja) | 電子部品搭載装置及びその製造方法 | |
JPH09102517A (ja) | 半導体装置 | |
JPH06252215A (ja) | フィルムキャリア | |
JP2001176917A (ja) | 半導体装置およびその製造方法 | |
JPH0722470A (ja) | バンプ付きtabテープ及びそれを用いた接合方法 | |
JPH04335542A (ja) | 半導体装置の実装体 | |
JPH0793490B2 (ja) | 実装基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971028 |