KR100889002B1 - 연성 필름 - Google Patents

연성 필름 Download PDF

Info

Publication number
KR100889002B1
KR100889002B1 KR1020070138831A KR20070138831A KR100889002B1 KR 100889002 B1 KR100889002 B1 KR 100889002B1 KR 1020070138831 A KR1020070138831 A KR 1020070138831A KR 20070138831 A KR20070138831 A KR 20070138831A KR 100889002 B1 KR100889002 B1 KR 100889002B1
Authority
KR
South Korea
Prior art keywords
metal layer
insulating film
film
metal
metal layers
Prior art date
Application number
KR1020070138831A
Other languages
English (en)
Inventor
이상곤
김대성
장우혁
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070138831A priority Critical patent/KR100889002B1/ko
Priority to US12/125,162 priority patent/US20090166070A1/en
Priority to EP08009521A priority patent/EP2076102B1/en
Priority to TW097119359A priority patent/TWI353198B/zh
Priority to CN200810099959XA priority patent/CN101470281B/zh
Priority to JP2008193580A priority patent/JP5253912B2/ja
Application granted granted Critical
Publication of KR100889002B1 publication Critical patent/KR100889002B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/38—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes condensation products of aldehydes with amines or amides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31—Surface property or characteristic of web, sheet or block

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Structure Of Printed Boards (AREA)
  • Laminated Bodies (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 연성 필름에 관한 것이다. 본 발명에 따른 연성 필름은 절연 필름, 절연 필름 상에 형성되는 제 1 금속층, 및 제 1 금속층 상에 형성되는 제 2 금속층을 포함하고, 제 1 금속층이 형성되는 절연 필름의 표면이 개질 처리되며, 절연 필름의 탁도가 2 내지 25%인 것을 특징으로 한다. 본 발명에 따르면, 절연 필름의 탁도가 2 내지 25%가 되도록 절연 필름의 표면을 개질 처리함으로써 금속층과 절연 필름의 박리 강도를 증가하고, 연성 필름에 형성되는 회로 패턴을 용이하게 검사할 수 있다.
연성 필름, 절연 필름, 탁도, 폴리이미드, 액정 폴리머

Description

연성 필름{Flexible Film}
본 발명은 연성 필름에 관한 것으로서, 탁도가 2 내지 25%가 되도록 표면이 개질 처리되는 절연 필름 상에 금속층을 형성함으로써, 내열성, 치수 안정성, 및 인장 강도 등을 향상할 수 있는 연성 필름에 관한 것이다.
평판 디스플레이 기술이 발달하면서, 액정표시장치(Liquid Crystal Display, LCD), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 유기전계발광표시장치(Organic Light Emitting Device, OLED) 등과 같은 여러 종류의 평판 디스플레이 장치가 개발되고 있다. 평판 디스플레이는 구동부 및 패널을 포함하며, 구동부에서 전달하는 화상 신호가 패널에 포함되는 다수의 전극에 전달됨으로써, 화상을 표시한다.
평판 디스플레이에 포함되는 구동부는 인쇄 회로 기판(Printed Circuit Board, PCB)일 수 있으며, 패널에 포함되는 다수의 전극에 화상 신호를 인가하여 패널에 화상을 표시한다. 구동부에서 인가하는 화상 신호는 COG(Chip-On-Glass) 방식 등에 의해 패널의 전극으로 전달된다.
본 발명의 목적은, 탁도가 2 내지 25%의 값을 갖도록 표면이 개질 처리되는 절연 필름 상에 금속층 및 회로 패턴을 형성함으로써, 박리 강도가 우수함과 동시에 회로 패턴을 용이하게 검사할 수 있는 연성 필름을 제공함에 있다.
상기 목적을 달성하기 위해 본 발명에 따른 연성 필름은, 절연 필름, 및 상기 절연 필름 상에 형성되는 금속층을 포함하고, 상기 절연 필름의 탁도(Haze)는 2 내지 25% 인 것을 특징으로 한다.
또한, 본 발명에 따른 연성 필름은, 절연 필름, 상기 절연 필름 상에 형성되는 금속층, 및 상기 금속층 상에 배치되는 집적회로 칩을 포함하고, 상기 절연 필름의 탁도는 2 내지 25%이며, 상기 집적회로 칩은 상기 금속층에 형성되는 회로 패턴과 연결된다.
본 발명에 따르면, 탁도가 2 내지 25%의 값을 갖도록 절연 필름의 표면을 개질 처리함으로써, 연성 필름의 박리 강도, 치수 안정성 등의 물리적 특성을 향상하고, 금속층에 형성되는 회로 패턴을 보다 용이하게 검사할 수 있다.
이하, 본 발명의 바람직한 실시예에 대해 도면을 참조하여 설명한다.
도 1a 내지 도 1f는 본 발명의 일실시예에 따른 연성 필름의 단면을 도시한 도이다. 연성 필름(100a, 100b)은 TAB(Tape Automated Bonding) 방식의 표시 장치가 포함하는 구동부에서 인가하는 화상 신호를 패널의 전극으로 전달한다.
연성 필름(100a, 100b)은 절연성을 갖는 필름 상에 금속층을 형성하고, 금속층에 회로 패턴을 인쇄함으로써 구동부에서 인가하는 화상 신호를 패널의 전극으로 전달한다. 따라서, TAB 방식에 사용되는 연성 필름의 회로 패턴은 구동부의 회로 및 패널의 전극과 연결되어 구동부에서 인가하는 신호를 패널로 전달한다.
도 1a 및 도 1b는 1층의 금속층(120a, 120b)을 포함하는 연성 필름(100a, 100b)을 도시한다. 도 1a 및 도 1b를 참조하면, 본 실시예에 따른 연성 필름(100a, 100b)은 절연 필름(110a, 110b), 및 절연 필름(110a, 110b) 상에 형성되는 금속층(120a, 120b)을 포함한다.
절연 필름(110a, 110b)은 연성 필름(100a, 100b)의 베이스 필름으로서, 전기 절연성을 갖는 폴리이미드(Polyimide), 폴리에스테르(Polyester), 또는 액정 폴리머(Liquid Crystal Polymer) 등의 고분자 물질을 포함할 수 있다. 절연 필름(110a, 110b)의 두께는 15 내지 40㎛일 수 있으며, 더욱 바람직하게는 35 내지 38㎛일 수 있다. 상기 수치는 금속층(120a, 120b)과의 박리 강도를 고려하여 결정되는 수치로서, 일실시예로, 절연 필름(110a, 110b)과 금속층(120a, 120b)의 박리 강도를 높이기 위해 금속층(120a, 120b)이 배치되는 절연 필름(110a, 110b)의 표면(115a, 115b)을 개질 처리할 수 있다.
절연 필름(110a, 110b)의 표면(115a, 115b)은 플라즈마, 이온빔, 또는 알칼리 에칭 등을 이용하여 개질 처리할 수 있다. 플라즈마를 이용하는 개질 처리는, 소정의 내부 압력을 갖는 챔버 내에 절연 필름(110a, 110b)을 배치하고, 전원을 이용하여 20 내지 1000W의 전력을 10초 내지 900초 가량 가함으로써 수행할 수 있다.
이온빔을 이용하는 경우, 수백 keV 내지 수 MeV의 에너지를 갖는 이온을 절연 필름(110a, 110b)에 조사한다. 조사된 이온이 절연 필름(110a, 110b)의 표면(115a, 115b)에 충돌하면서 절연 필름(110a, 110b)의 온도가 상승하고, 이온이 조사된 표면(115a, 115b)에는 많은 결함(defect)이 생김으로써 개질 처리된다. 알칼리 에칭은 수산화 이온(-OH)을 포함하는 용액, 예를 들어 수산화칼륨(KOH), 수산화나트륨(NaOH) 등의 용액으로 절연 필름(110a, 110b) 표면(115a, 115b)을 에칭함으로써 개질 처리하는 방법이다.
절연 필름(110a, 110b)의 표면(115a, 115b)은 2 내지 25%의 탁도(Haze)를 가질 수 있는 범위 내에서 개질 처리하는 것이 바람직하다. 절연 필름(110a, 110b)의 탁도가 2%보다 작으면, 절연 필름(110a, 110b)의 광 투과성(Luminous Transmittance)이 증가함에 따라 금속층(120a~130a, 120b~130b)에 형성되는 회로 패턴의 테스트가 용이해지는 반면, 절연 필름(110a, 110b) 표면(115a, 115b)의 결함(defect)이 감소하여 금속층(120a, 120b)과의 박리 강도가 감소할 수 있다. 반대로, 절연 필름(110a, 110b)의 탁도가 25%보다 커지면, 박리 강도는 증가하는 반면에 광 투과성이 감소하여 회로 패턴의 테스트 공정의 효율성이 저하될 수 있다.
일실시예로, 절연 필름(110a, 110b) 표면(115a, 115b)의 개질 처리에 따른 탁도는 ASTM(America Society for Testing Material)의 D1003 규격에 따라 측정할 수 있다. 상기 ASTM D1003 규격에 따라 절연 필름(110a, 110b)을 50 mm 또는 100 mm의 크기를 갖는 샘플로 추출하여 탁도를 측정한다. 절연 필름(110a, 110b)의 개질 처리를 용이하게 하고, 금속층(120a, 120b)과의 박리 강도를 고려하여 폴리이미드 또는 액정 폴리머 필름 등의 고분자 필름으로 절연 필름(110a, 110b)을 형성하는 것이 바람직하다.
액정 폴리머는 p-히드록시벤조산(p-hydroxybenzoic acid, 이하 "HBA"라 칭한다) 및 6-히드록시-2-나프토산(6-hydroxy-2-naphthoic acid, 이하 "HNA"라 칭한다)의 결합으로 형성될 수 있다. HBA는 하나의 벤젠 고리를 갖는 히드록시벤조산의 이성질체 중 하나로서, 무색의 고체 결정이며, HNA는 두 개의 벤젠 고리를 갖는 물질이다. HBA는 화학식 1에 나타낸 바와 같으며, HNA는 화학식 2에 나타낸 것과 같은 구조를 갖는다.
Figure 112007093869725-pat00001
Figure 112007093869725-pat00002
Figure 112007093869725-pat00003
화학식 3은 HBA와 HNA가 결합하여 액정 폴리머를 형성하는 화학 반응을 나타낸 구조식이다. 액정 폴리머의 형성과정에서 HNA의 카르복시기(-OH)가 HBA의 아세틸기(CH3CHO)와 결합하여 아세트산(CH3COOH)을 형성한다. 상기 탈아세트산 반응은 HNA와 HBA의 혼합물을 약 200℃ 정도로 가열하는 반응일 수 있다.
액정 폴리머는, JIS C6471 규격에 따라 박리 강도를 테스트하는 경우, 1.1 kN/m 값을 나타내며, 폴리이미드는 0.3 내지 0.9 kN/m의 박리 강도를 갖는다. 따라서, 액정 폴리머 또는 폴리이미드를 포함하는 고분자 필름으로 절연 필름(110a, 110b)을 형성하고, 표면(115a, 115b)을 개질 처리한 후, 금속층(120a, 120b)을 형성함으로써 보다 우수한 박리 강도를 갖는 연성 필름(100a, 100b)을 얻을 수 있다.
금속층(120a, 120b)은 절연 필름(110a, 110b) 상에 형성되는 전도성 금속 박막층으로서, 본 실시예에서는 1층 구조의 금속층이 형성되는 것을 가정한다. 금속층(120a, 120b)은 라미네이팅 방식 또는 캐스팅 방식으로 형성할 수 있다.
캐스팅 방식을 이용하는 경우, 소정의 금속 박막 상에 액상의 절연 필름(110a, 110b)을 도포하고 고온의 오븐에서 건조하여 경화시킴으로써 절연 필름(110a, 110b) 상에 금속층(120a, 120b)을 형성할 수 있다. 한편, 라미네이팅 방식을 이용하여 절연 필름(110a, 110b) 상에 접착제를 도포하고 오븐에 구워 접착층을 고정한 후, 절연 필름(110a, 110b) 상에 금속층(120a, 120b)을 위치시키고 프레스 가공하여 연성 필름(100a, 100b)을 제조할 수 있다. 금속층(120a, 120b)은 니켈, 크롬, 금, 또는 구리를 포함할 수 있다.
금속층(120a, 120b)의 두께는 절연 필름(110a, 110b)의 두께와 연관되어 결정하는 것이 바람직하며, 일실시예로 4 내지 13㎛의 두께를 갖도록 금속층(120a, 120b)을 형성할 수 있다. 절연 필름(110a, 110b)이 15 내지 40㎛의 두께를 가질 수 있으므로, 금속층(120a, 120b)의 두께와 절연 필름(110a, 110b)의 두께는 1:1.5 내지 1:10의 비율을 가질 수 있다.
도 1c 및 도 1d는 2층의 금속층(120c~130c, 120d~130d)을 포함하는 연성 필름(100c, 100d)을 도시한다. 도 1c 및 도 1d를 참조하면, 본 실시예에 따른 연성 필름(100c, 100d)은 절연 필름(110c, 110d), 절연 필름(110a, 110b) 상에 배치되는 제 1 금속층(120c, 120d), 및 제 1 금속층(120c, 120d) 상에 배치되는 제 2 금속층(130c, 130d)을 포함한다.
제 1 금속층(120c, 120d)은 절연 필름(110c, 110d) 상에 스퍼터링 또는 무전해 도금 방식으로 형성될 수 있으며, 니켈, 크롬, 금, 또는 구리 등을 포함할 수 있다. 스퍼터링 방식을 이용하는 경우, 니켈과 크롬의 합금으로 제 1 금속층(120c, 120d)을 형성할 수 있으며, 제 1 금속층(120c, 120d)은 93 내지 97%의 비율로 니켈을 포함할 수 있다.
무전해 도금 방식을 이용하는 경우, 절연 필름(110c, 110d)을 소정의 금속 이온을 포함하는 무전해 도금액에 침지하고 환원제를 첨가하여 상기 금속 이온을 금속으로 석출함으로써 제 1 금속층(120c, 120d)을 형성할 수 있다. 일실시예로, 황산구리수용액에 절연 필름(110c, 110d)을 침지하고, 환원제로 포름알데히드(HCHO)를 추가하여 구리 이온을 구리로 석출함으로써, 구리를 포함하는 제 1 금속층(120c, 120d)을 형성할 수 있다. 다른 실시예로, 황산니켈수용액에 절연 필름(110c, 110d)을 침지하고, 환원제로 차아인산나트륨(NaH2PO2)을 이용함으로써 니켈을 포함하는 제 1 금속층(120c, 120d)을 형성할 수 있다.
제 2 금속층(130c, 130d)은 제 1 금속층(120c, 120d) 상에 형성되며, 금 또는 구리 등을 포함할 수 있다. 일실시예로, 제 2 금속층(130c, 130d)은 전류를 인가하여 금속 이온을 금속으로 석출하는 전해 도금 방식을 이용하여 형성할 수 있다. 전해 도금 방식을 이용하는 경우, 인가하는 전류의 양 및 전류를 인가하는 시간을 조절하여 제 2 금속층(130c, 130d)의 두께를 조절할 수 있다.
금속층(120c~130c, 120d~130d)의 두께는 특별한 제한은 없으나, 박리 강도 및 연성 필름(100c, 100d)의 특성을 절연 필름(110c, 110d)의 두께의 2/3배 내지 1/10배인 것이 바람직하다. 절연 필름(110c, 110d)의 두께가 35 내지 38㎛인 경우, 금속층(120c~130c, 120d~130d)을 4 내지 13㎛의 두께로 형성할 수 있으며, 일실시 예로 제 1 금속층(120c, 120d)은 100㎚ 내외, 제 2 금속층(130c, 130d)은 9㎛내외의 두께로 형성할 수 있다.
금속층(120c~130c, 120d~130d)과 절연 필름(110c, 110d)의 박리 강도를 높이기 위해, 금속층(120c~130c, 120d~130d)이 배치되는 절연 필름(110c, 110d)의 표면(115c, 115d)을 개질 처리할 수 있다. 일실시예로, 절연 필름(110c, 110d)의 탁도(Haze)가 2 내지 25%가 되도록 표면(115c, 115d)을 개질 처리할 수 있으며, 상기 언급한 플라즈마, 이온빔 또는 알칼리 에칭 등의 방법으로 개질 처리할 수 있다.
절연 필름(110c, 110d)의 탁도가 2%보다 작으면, 절연 필름(110c, 110d)의 광 투과성(Luminous Transmittance)이 증가함에 따라 금속층(120c~130c, 120d~130d)에 형성되는 회로 패턴의 테스트가 용이해지는 반면, 절연 필름(110c, 110d) 표면(115c, 115d)의 결함(defect)이 감소하여 금속층(120c~130c, 120d~130d)과의 박리 강도가 감소할 수 있다. 반대로, 절연 필름(110c, 110d)의 탁도가 25%보다 커지면, 박리 강도는 증가하는 반면에 광 투과성이 감소하여 회로 패턴의 테스트 공정의 효율성이 저하될 수 있다.
도 1e 및 도 1f는 3층의 금속층(120e~140e, 120f~140f)을 포함하는 연성 필름(100e, 100f)을 도시한다. 도 1e 및 도 1f를 참조하면, 본 실시예에 따른 연성 필름(100e, 100f)은 절연 필름(110e, 110f), 절연 필름(110e, 110f) 상에 배치되는 제 1 금속층(120e, 120f), 제 1 금속층(120e, 120f) 상에 배치되는 제 2 금속층(130e, 130f), 및 제 2 금속층(130e, 130f) 상에 배치되는 제 3 금속층(140e, 140f)을 포함한다.
제 1 금속층(120e, 120f)은 절연 필름(110e, 110f) 상에 스퍼터링 또는 무전해 도금 방식으로 형성될 수 있으며, 니켈, 크롬, 금, 또는 구리 등을 포함할 수 있다. 스퍼터링 방식을 이용하는 경우, 니켈과 크롬의 합금으로 제 1 금속층(120e, 120f)을 형성할 수 있으며, 제 1 금속층(120e, 120f)은 93 내지 97%의 비율로 니켈을 포함할 수 있다.
무전해 도금 방식을 이용하는 경우, 절연 필름(110e, 110f)을 소정의 금속 이온을 포함하는 무전해 도금액에 침지하고 환원제를 첨가하여 상기 금속 이온을 금속으로 석출함으로써 제 1 금속층(120e, 120f)을 형성할 수 있다. 일실시예로, 황산구리수용액에 절연 필름(110e, 110f)을 침지하고, 환원제로 포름알데히드(HCHO)를 추가하여 구리 이온을 구리로 석출함으로써, 구리를 포함하는 제 1 금속층(120e, 120f)을 형성할 수 있다. 다른 실시예로, 황산니켈수용액에 절연 필름(110e, 110f)을 침지하고, 환원제로 차아인산나트륨(NaH2PO2)을 이용함으로써 니켈을 포함하는 제 1 금속층(120e, 120f)을 형성할 수 있다.
제 2 금속층(130e, 130f)은 제 1 금속층(120e, 120f) 상에 스퍼터링 방식으로 형성할 수 있다. 특히, 제 1 금속층(120e, 120f)이 니켈과 크롬의 합금으로 형성되는 경우, 전기 저항이 낮은 구리로 제 2 금속층(130e, 130f)을 형성함으로써 제 3 금속층(140e, 140f)을 형성하는 전해 도금 공정의 효율을 높일 수 있다.
제 3 금속층(140e, 140f)은 전해 도금 공정을 이용하여 형성할 수 있으며, 전기 전도성이 우수한 금 또는 구리를 포함할 수 있다. 금속 이온을 포함하는 전해 도금 용액에 소정의 전류를 인가하여 상기 금속 이온을 금속으로 석출함으로써 제 3 금속층(140e, 140f)을 형성할 수 있다.
금속층(120e~140e, 120f~140f)의 두께는 절연 필름(110e, 110f)의 두께와 1:3 내지 1:10의 비율을 갖는 것이 바람직하다. 상기 비율은 연성 필름(100e, 100f)의 제품 특성, 박리 강도 등을 고려하여 결정될 수 있는 수치이며, 제 3 금속층(140e, 140f)까지 형성하면, 금속층(120e~140e, 120f~140f)을 에칭하여 회로 패턴을 형성하고, 상기 회로 패턴 상에 소정의 접합층을 형성한다.
일실시예로, 제 1 금속층(120e, 120f)은 7 내지 40㎚, 제 2 금속층(130e, 130f)은 80 내지 300㎚의 두께로 형성할 수 있다. 제 3 금속층(140e, 140f)은 절연 필름(110e, 110f)과의 박리 강도 및 연성 필름(100e, 100f)의 연성을 고려하여 금속층(120e~140e, 120f~140f)의 전체 두께가 4 내지 13㎛가 되도록 형성하는 것이 바람직하다.
금속층(120e~140e, 120f~140f)과 절연 필름(110e, 110f)의 박리 강도를 높이기 위해, 금속층(120e~140e, 120f~140f)이 배치되는 절연 필름(110e, 110f)의 표면(115e, 115f)을 개질 처리할 수 있다. 일실시예로, 절연 필름(110e, 110f)의 탁도(Haze)가 2 내지 25%가 되도록 표면(115e, 115f)을 개질 처리할 수 있으며, 상기 언급한 플라즈마, 이온빔 또는 알칼리 에칭 등의 방법으로 개질 처리할 수 있다.
절연 필름(110e, 110f)의 탁도가 2%보다 작으면, 절연 필름(110e, 110f)의 광 투과성(Luminous Transmittance)이 증가함에 따라 금속층(120e~140e, 120f~140f)에 형성되는 회로 패턴의 테스트가 용이해지는 반면, 절연 필름(110e, 110f) 표면(115e, 115f)의 결함(defect)이 감소하여 금속층(120e~140e, 120f~140f)과의 박리 강도가 감소할 수 있다. 반대로, 절연 필름(110e, 110f)의 탁도가 25%보다 커지면, 박리 강도는 증가하는 반면에 광 투과성이 감소하여 회로 패턴의 테스트 공정의 효율성이 저하될 수 있다.
도 2a 및 도 2b는 본 발명의 일실시예에 따른 연성 필름을 포함하는 TCP(Tape-Carrier-Package)를 도시한 도이다. 도 2a를 참조하면, 본 실시예에 따른 TCP(200)는 연성 필름(210), 연성 필름(210)에 형성되는 회로 패턴(220), 및 연성 필름(210) 상에 배치되어 회로 패턴(220)과 연결되는 집적회로 칩(230)을 포함한다.
연성 필름(210)은 절연 필름 및 절연 필름 상에 형성되는 금속층을 포함한다. 절연 필름은 연성 필름(210)의 베이스 필름으로서, 절연성을 갖는 폴리이미드, 폴리에스테르, 또는 액정 폴리머 등의 고분자 물질을 포함할 수 있다. 절연 필름은 연성 필름(210)이 표시 장치의 구동부 및 패널과 연결되어 구부러지는 특성을 고려하여 금속층과의 박리 강도가 우수해야 한다.
절연 필름과 금속층의 박리 강도를 높이기 위해, 금속층을 형성하기 전 절연 필름을 개질 처리하여 절연 필름 표면에 결함(defect)을 형성할 수 있다. 절연 필름 표면에 결함이 형성되는 정도는, ASTM D1003 규격에 따라 절연 필름의 탁도를 측정함으로써 결정할 수 있으며, 절연 필름의 탁도가 2 내지 25%의 값을 갖도록 절연 필름의 표면에 결함을 형성하는 것이 바람직하다.
절연 필름의 탁도가 2%보다 작으면, 절연 필름 표면에 결함이 충분히 형성되 지 않아 절연 필름과 금속층의 박리 강도가 저하될 수 있다. 한편, 절연 필름의 탁도가 25%보다 크면, 절연 필름의 광 투과성이 저하되어 금속층에 형성되는 회로 패턴(220) 테스트 공정의 효율성이 저하되므로, 절연 필름의 탁도가 2 내지 25%가 되도록 절연 필름 표면을 개질 처리하는 것이 바람직하다.
특히, JIS C6471 규격에 따라 박리 강도를 측정하는 경우, 폴리이미드가 금속층과 0.3 내지 0.9kN/m의 박리 강도를 갖는 것에 비해 액정 폴리머는 1.1 kN/m의 박리 강도 값을 나타낸다. 따라서, 더욱 바람직하게는 액정 폴리머로 절연 필름을 형성할 수 있다.
금속층은 절연 필름 상에 형성되는 제 1 금속층, 및 제 1 금속층 상에 형성되는 제 2 금속층을 포함할 수 있다. 제 1 금속층은 무전해 도금 방식 또는 스퍼터링 방식으로 형성될 수 있으며, 제 2 금속층은 전해 도금 방식으로 형성될 수 있다.
제 1 금속층은 니켈, 크롬, 금, 또는 구리 등을 포함할 수 있으며, 제 2 금속층을 형성하는 전해 도금 공정의 효율성을 고려하여 전기 전도성이 우수한 금 또는 구리 등의 금속으로 형성하는 것이 바람직하다. 스퍼터링 방식으로 제 1 금속층을 형성하는 경우에는 니켈과 크롬의 합금으로 형성할 수 있으며, 이 때 제 2 금속층을 형성하는 전해 도금 공정의 효율성을 높이기 위해 제 1 금속층 상에 전기 저항이 낮은 구리 박막 층을 배치하여 3층 구조로 금속층을 형성할 수도 있다.
한편, 무전해 도금 방식으로 제 1 금속층을 형성하는 경우, 황산구리 수용액 성분을 포함하는 무전해 도금 용액에 절연 필름을 침지하고, 환원제를 이용하여 구 리 이온을 구리로 석출함으로써 제 1 금속층을 무전해 도금할 수 있다. 상기 환원제로는 포름알데히드(Formaldehyde, HCHO) 계열의 물질이 사용될 수 있다. 다른 실시예로, 황산니켈 수용액 성분을 포함하는 무전해 도금 용액에 절연 필름을 침지하고, 차아인산나트륨을 환원제로 이용하여 제 1 금속층을 니켈로 형성할 수 있다.
제 2 금속층은 황산구리 수용액 성분을 포함하는 전해 도금 용액에 소정의 전류를 인가하여 구리 이온을 구리로 석출함으로써 형성할 수 있다. 인가되는 전류의 양은 형성하고자 하는 제 2 금속층의 두께에 따라 조절할 수 있다. 제 2 금속층이 형성되면, 제 1 금속층 및 제 2 금속층을 에칭함으로써 회로 패턴(220)을 형성한다.
연성 필름(210)에 형성되는 회로 패턴(220)은 집적회로 칩(230)과 연결되는 Inner Lead(220a), 및 표시 장치의 구동부 또는 패널과 연결되는 Outer Lead(220b)를 포함할 수 있다. 회로 패턴(220)의 피치는 TCP(200)가 적용되는 표시 장치의 해상도 등에 따라 달라질 수 있으나, 통상적으로 Inner Lead(220a)는 40㎛ 내외, Outer Lead(220b)는 60㎛ 내외의 피치를 갖는다.
도 2b는 도 2a에 도시한 TCP의 2-2' 방향의 단면을 도시한 단면도이다. 도 2b를 참조하면, 본 실시예에 따른 TCP(200)는 연성 필름(210), 집적회로 칩(230), 및 연성 필름(210)과 집적회로 칩(230)을 연결하는 금 범프(240)를 포함할 수 있다.
연성 필름(210)은 절연 필름(212), 절연 필름(212) 상에 형성되는 금속층(214)을 포함한다. 절연 필름(212)은 연성 필름(210)을 구성하는 기본 필름(Base film)으로서, 절연성을 갖는 폴리이미드, 폴리에스테르, 또는 액정 폴리머 등의 물질을 포함할 수 있다. 절연 필름(212)은 연성 필름(210)의 금속층(214)과의 박리 강도 및 회로 패턴(220) 테스트 고정의 효율성을 고려하여 2 내지 25%의 탁도를 갖도록 개질 처리되는 폴리이미드 또는 액정 폴리머로 형성하는 것이 바람직하다.
금속층(214)은 전기 전도성을 갖는 니켈, 크롬, 금, 또는 구리 등의 금속을 포함하는 박막 층으로서, 제 1 금속층 및 제 2 금속층을 포함하는 2층 구조로 형성될 수 있다. 제 1 금속층은 니켈, 금, 크롬, 또는 구리 등으로 무전해 도금 방식에 따라 형성될 수 있으며, 제 2 금속층은 금, 또는 구리 등으로 전해 도금 방식에 따라 형성될 수 있다. 이 때, 제 2 금속층을 형성하는 전해 도금 공정의 효율성을 고려하여 제 1 금속층을 니켈 또는 구리로 형성하는 것이 바람직하다.
집적회로 칩(230)은 금속층(214)을 에칭함으로써 형성되는 회로 패턴(220)과 연결되도록 연성 필름(210) 상에 배치된다. 본 실시예에서는, 집적회로 칩(230)이 배치되는 연성 필름(210)의 영역에 디바이스 홀(Device Hole, 250)이 형성된다. 집적회로 칩(230)이 배치되는 영역에 디바이스 홀(250)을 형성하고, 집적회로 칩(230)과 연결되는 회로 패턴(220)에 플라잉 리드(Flying Lead)라는 전극을 형성한 후, 집적회로 칩(230)의 금 범프(240)와 상기 플라잉 리드를 연결한다. 상기 플라잉 리드에는 주석이 도금될 수 있으며, 열 또는 초음파를 이용하여 주석이 도금된 플라잉 리드와 금 범프(240) 사이에 Au-Sn 결합을 형성할 수 있다.
도 3a 및 도 3b는 본 발명의 일실시예에 따른 연성 필름을 포함하는 COF(Chip-On-Film)를 도시한 도이다. 도 3a를 참조하면, 본 실시예에 따른 COF(300)는 연성 필름(310), 연성 필름(310) 상에 인쇄되는 회로 패턴(320), 및 회로 패턴(320)과 연결되도록 연성 필름(310) 상에 부착되는 집적회로 칩(330)을 포함한다.
연성 필름(310)은 절연 필름, 및 절연 필름 상에 형성되는 금속층을 포함한다. 절연 필름은 연성 필름(310)의 베이스 필름으로서, 절연성을 갖는 폴리이미드, 폴리에스테르, 또는 액정 폴리머 등을 포함할 수 있다. 절연 필름은 연성 필름(210)이 표시 장치의 구동부 및 패널과 연결되어 구부러지는 특성을 고려하여 금속층과의 박리 강도가 우수해야 한다.
절연 필름과 금속층의 박리 강도를 높이기 위해, 금속층을 형성하기 전 절연 필름을 개질 처리하여 절연 필름 표면에 결함(defect)을 형성할 수 있다. 절연 필름 표면에 결함이 형성되는 정도는, ASTM D1003 규격에 따라 절연 필름의 탁도를 측정함으로써 결정할 수 있으며, 절연 필름의 탁도가 2 내지 25%의 값을 갖도록 결함을 형성하는 것이 바람직하다.
절연 필름의 탁도가 2%보다 작으면, 절연 필름 표면에 결함이 충분히 형성되지 않아 절연 필름과 금속층의 박리 강도가 저하될 수 있다. 한편, 절연 필름의 탁도가 25%보다 크면, 절연 필름의 광 투과성이 저하되어 금속층에 형성되는 회로 패턴(320) 테스트 공정의 효율성이 저하되므로, 절연 필름의 탁도가 2 내지 25%가 되도록 절연 필름 표면을 개질 처리하는 것이 바람직하다.
특히, JIS C6471 규격에 따라 박리 강도를 측정하는 경우, 폴리이미드는 금속층과 0.3 내지 0.9kN/m의 박리 강도를 가지며, 액정 폴리머는 1.1 kN/m의 박리 강도 값을 나타낸다. 따라서, 절연 필름이 포함하는 고분자 물질의 종류에 따라 절연 필름의 표면에 결함이 형성되는 영역을 다르게 할 수 있다.
절연 필름 상에 스퍼터링 방식, 무전해 도금 방식, 또는 전해 도금 방식 등을 이용하여 금속층을 형성한다. 상기 금속층을 에칭함으로써 회로 패턴(320)이 형성되며, 회로 패턴(320)은 표시 장치의 구동부 또는 패널과 연결되는 Outer Lead(320b) 및 집적회로 칩(330)과 연결되는 Inner Lead(320a)를 포함한다. Outer Lead(320b)는 상기 구동부 또는 패널과 이방성 전도 필름(Anisotropic Conductive Film, ACF)를 통해 연결될 수 있다.
Outer Lead(320b)는 OLB(Outer Lead Bonding) 패드를 통해 표시 장치의 구동부 또는 패널과 연결되며, Inner Lead(320a)는 ILB(Inner Lead Bonding) 패드를 통해 집적회로 칩(330)과 연결될 수 있다. 특히, Inner Lead(320a) 상에 주석 층을 도금하고, 집적회로 칩(330)의 금 범프와 상기 주석 층에 열 또는 초음파를 가하여 Au-Sn 결합을 형성함으로써 집적회로 칩(330)과 Inner Lead(320a)를 연결할 수 있다.
한편, 금속층은 제 1 금속층 및 제 2 금속층을 포함하는 2층 구조를 가질 수 있다. 제 1 금속층은 스퍼터링 방식 또는 무전해 도금 방식으로 형성할 수 있으며, 니켈, 크롬, 금, 또는 구리 등을 포함한다. 제 2 금속층은 전해 도금 방식으로 형성할 수 있으며, 금, 또는 구리 등을 포함한다. 제 2 금속층을 형성하는 전해 도금 공정의 효율성을 높이기 위해 전기 저항이 낮은 구리 또는 니켈 등으로 제 1 금속층을 형성할 수 있다.
도 3b는 도 3a에 도시한 COF의 3-3' 방향의 단면을 도시한 단면도이다. 도 3b를 참조하면, 본 실시예에 따른 COF(300)는 절연 필름(312)과 절연 필름(312) 상에 형성되는 금속층(314)을 포함하는 연성 필름(310), 금속층(314)에 형성되는 회로 패턴(320)과 연결되는 집적회로 칩(330), 및 집적회로 칩(330)과 회로 패턴(320)을 연결하는 금 범프(340)를 포함한다.
절연 필름(312)은 연성 필름(310)에 포함되는 기본 필름으로서, 절연성을 갖는 폴리이미드, 폴리에스테르, 또는 액정 폴리머 등을 포함할 수 있다. 절연 필름(312) 표면은 금속층(314)과의 박리 강도를 향상하기 위해 이온빔, 플라즈마, 또는 알칼리 에칭 등의 방법을 이용하여 개질 처리되는 결함(defect)을 포함할 수 있으며, 특히 절연 필름(312)의 탁도가 2 내지 25%인 범위 내에서 개질 처리되는 것이 바람직하다.
금속층(314)은 전기 전도성을 갖는 금속으로 형성되는 박막 층으로서, 절연 필름(312) 상에 형성되는 제 1 금속층, 및 제 1 금속층 상에 형성되는 제 2 금속층을 포함할 수 있다. 제 1 금속층은 스퍼터링 방식 또는 무전해 도금 방식을 이용하여 니켈, 크롬, 금, 또는 구리로 형성할 수 있으며, 제 2 금속층은 전해 도금 방식을 이용하여 금 또는 구리로 형성할 수 있다.
제 1 금속층을 스퍼터링 방식으로 형성하는 경우, 니켈과 크롬의 합금으로 형성할 수 있으며, 무전해 도금 방식을 이용하여 제 1 금속층을 형성하는 경우 구리로 제 1 금속층을 형성할 수 있다. 제 1 금속층의 두께에는 제한이 없으나, 니켈과 크롬의 합금으로 형성하는 경우에는 30㎚ 내외, 구리로 형성하는 경우에는 0.1 ㎛ 내외의 두께로 형성하는 것이 바람직하다.
무전해 도금 방식은 절연 필름(312)을 금속 이온을 포함하는 무전해 도금액에 침지하고 화학 환원제를 추가하여 금속 이온을 석출함으로써 금속층을 형성하는 방식이다. 절연 필름(312)을 무전해 도금액에 침지하는 시간을 조절함으로써 제 1 금속층의 두께를 조절할 수 있다.
제 2 금속층은 전해 도금액에 소정의 전류를 인가하여 전해 도금액에 포함된 금속 이온을 석출하는 전해 도금 방식에 의해 형성될 수 있다. 전류의 세기 및 전류를 인가하는 시간을 조절하여 제 2 금속층의 두께를 조절할 수 있으며, 제 1 금속층의 두께와 합쳐 4 내지 13㎛의 두께를 갖도록 제 2 금속층을 형성할 수 있다.
집적회로 칩(330)은 회로 패턴(320)의 Inner Lead(320a)와 연결되어 표시 장치의 구동부에서 전달하는 화상 신호를 패널로 전송한다. Inner Lead(320a)는 COF(300)와 연결되는 표시 장치의 해상도에 따라 다른 피치를 가질 수 있다. 최근에는 표시 장치의 해상도 증가에 따라 30㎛ 내외의 피치로 Inner Lead(320a)를 형성한다. 집적회로 칩(330)은 금 범프(340)를 통해 Inner Lead(320a)와 연결될 수 있다.
도 3b를 참조하면, COF(300)에는 TCP(200)와 달리 디바이스 홀(250)이 형성되지 않는다. 디바이스 홀(250)을 형성하지 않음으로써, COF(300)는 TCP(200)의 플라잉 리드 존재에 따른 Fine Pitch 대응의 문제점을 극복할 수 있으며, 연성이 우수하여 벤딩(Bending)을 위한 별도의 슬릿을 형성할 필요가 없으므로 제조 공정의 효율을 높일 수 있다. 일실시예로, TCP(200)에서 40㎛ 내외의 피치를 갖는 Lead를 형성함에 비해, COF(300)에서는 30㎛ 내외의 피치를 갖는 Lead를 형성할 수 있으므로, 해상도가 높은 표시 장치에 적용하는데 있어서 유리하다.
이상 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안 될 것이다.
도 1a 내지 도 1f는 본 발명의 일실시예에 따른 연성 필름의 단면을 도시한 단면도,
도 2a 및 도 2b는 본 발명의 일실시예에 따른 연성 필름을 포함하는 TCP를 도시한 도, 및
도 3a 및 도 3b는 본 발명의 일실시예에 따른 연성 필름을 포함하는 COF를 도시한 도이다.
* 도면의 주요 부분에 대한 설명 *
100a~100f : 연성 필름 110a~110f : 절연 필름
120a~120f : 제 1 금속층 130c~130f : 제 2 금속층
140e~140f : 제 3 금속층 200 : TCP
300 : COF 400 : 표시 장치

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 절연 필름;
    상기 절연 필름 상에 형성되는 금속층; 및
    상기 금속층 상에 배치되는 집적회로 칩; 을 포함하고,
    상기 절연 필름의 탁도는 2 내지 25%이며, 상기 집적회로 칩은 상기 금속층에 형성되는 회로 패턴과 연결되는 것을 특징으로 하는 연성 필름.
  7. 제 6 항에 있어서,
    상기 절연 필름은 폴리이미드, 폴리에스테르, 및 액정 폴리머 중 적어도 하나를 포함하는 것을 특징으로 하는 연성 필름.
  8. 제 6 항에 있어서,
    상기 절연 필름, 및 금속층은 상기 집적회로 칩이 배치되는 영역에 형성되는 디바이스 홀을 포함하는 것을 특징으로 하는 연성 필름.
  9. 제 6 항에 있어서,
    상기 집적회로 칩은 상기 회로 패턴과 연결되는 금 범프를 포함하는 것을 특 징으로 하는 연성 필름.
  10. 제 6 항에 있어서, 상기 금속층은,
    상기 절연 필름 상에 배치되는 제 1 금속층; 및
    상기 제 1 금속층 상에 배치되는 제 2 금속층; 을 더 포함하는 것을 특징으로 하는 연성 필름.
  11. 제 6 항에 있어서,
    상기 금속층은 니켈, 크롬, 금, 및 구리 중 적어도 하나를 포함하는 것을 특징으로 하는 연성 필름.
  12. 제 6 항에 있어서,
    상기 금속층이 배치되는 상기 절연필름의 표면이 표면 처리되는 것을 특징으로 하는 연성 필름.
KR1020070138831A 2007-12-27 2007-12-27 연성 필름 KR100889002B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070138831A KR100889002B1 (ko) 2007-12-27 2007-12-27 연성 필름
US12/125,162 US20090166070A1 (en) 2007-12-27 2008-05-22 Flexible film and display device comprising the same
EP08009521A EP2076102B1 (en) 2007-12-27 2008-05-23 Flexible film and display device comprising the same
TW097119359A TWI353198B (en) 2007-12-27 2008-05-26 Flexible film and display device comprising the sa
CN200810099959XA CN101470281B (zh) 2007-12-27 2008-05-29 柔性膜和包括该柔性膜的显示设备
JP2008193580A JP5253912B2 (ja) 2007-12-27 2008-07-28 軟性フィルム及びそれを備える表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070138831A KR100889002B1 (ko) 2007-12-27 2007-12-27 연성 필름

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020080111157A Division KR20090071360A (ko) 2008-11-10 2008-11-10 연성 필름

Publications (1)

Publication Number Publication Date
KR100889002B1 true KR100889002B1 (ko) 2009-03-19

Family

ID=40546022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070138831A KR100889002B1 (ko) 2007-12-27 2007-12-27 연성 필름

Country Status (6)

Country Link
US (1) US20090166070A1 (ko)
EP (1) EP2076102B1 (ko)
JP (1) JP5253912B2 (ko)
KR (1) KR100889002B1 (ko)
CN (1) CN101470281B (ko)
TW (1) TWI353198B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080218988A1 (en) * 2007-03-08 2008-09-11 Burns Jeffrey H Interconnect for an electrical circuit substrate
US10937713B2 (en) * 2018-06-12 2021-03-02 Novatek Microelectronics Corp. Chip on film package
US11581261B2 (en) * 2018-06-12 2023-02-14 Novatek Microelectronics Corp. Chip on film package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09123343A (ja) * 1995-11-02 1997-05-13 Mitsui Toatsu Chem Inc 積層体
KR20070118182A (ko) * 2005-04-06 2007-12-13 쓰리엠 이노베이티브 프로퍼티즈 컴파니 거친 박리가능한 경계 층 및 비대칭 표면 구조를 포함하는광학 물체

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3668003A (en) * 1969-11-26 1972-06-06 Cirkitrite Ltd Printed circuits
US3753816A (en) * 1971-11-18 1973-08-21 Rca Corp Method of repairing or depositing a pattern of metal plated areas on an insulating substrate
CH650373A5 (fr) * 1982-07-16 1985-07-15 Jean Paul Strobel Circuit imprime et procede de fabrication du circuit.
EP0289026B1 (en) * 1987-05-01 1994-12-28 Canon Kabushiki Kaisha External circuit connecting method and packaging structure
JPS63310584A (ja) * 1987-06-12 1988-12-19 Canon Inc 導体膜間の電気的接続法
JPH01178529A (ja) * 1987-12-29 1989-07-14 Toyobo Co Ltd ポリエステルの表面処理方法
JP2665134B2 (ja) * 1993-09-03 1997-10-22 日本黒鉛工業株式会社 フレキシブル回路基板及びその製造方法
EP0704896B1 (en) * 1994-09-22 2003-03-26 Nec Corporation Tape automated bonding type semiconductor device
JP3520186B2 (ja) * 1996-09-30 2004-04-19 東芝マイクロエレクトロニクス株式会社 フィルムキャリアテープの製造方法、フィルムキャリアテープの製造装置
CN1103803C (zh) * 1997-02-27 2003-03-26 精工爱普生株式会社 粘接剂、液晶装置、液晶装置的制造方法和电子装置
JPH11191577A (ja) * 1997-10-24 1999-07-13 Seiko Epson Corp テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器
SG77652A1 (en) * 1998-03-18 2001-01-16 Hitachi Cable Semiconductor device lead-patterning substrate and electronics device and method for fabricating same
JP3594500B2 (ja) * 1998-11-12 2004-12-02 松下電器産業株式会社 液晶表示器取付接続装置
US6433414B2 (en) * 2000-01-26 2002-08-13 Casio Computer Co., Ltd. Method of manufacturing flexible wiring board
JP2001253005A (ja) * 2000-03-10 2001-09-18 Daicel Chem Ind Ltd 色調が改善された透明蒸着系フィルム
KR100596965B1 (ko) * 2000-03-17 2006-07-04 삼성전자주식회사 구동신호 인가모듈, 이를 적용한 액정표시패널 어셈블리 및 이 액정표시패널 어셈블리의 구동신호 검사 방법
JP3983120B2 (ja) * 2001-07-30 2007-09-26 富士通日立プラズマディスプレイ株式会社 Ｉｃチップの実装構造及びディスプレイ装置
JP3590784B2 (ja) * 2001-08-02 2004-11-17 株式会社巴川製紙所 フッ素樹脂繊維紙を用いたプリント基板用銅張り板及びその製造方法
US6656772B2 (en) * 2001-11-23 2003-12-02 Industrial Technology Research Institute Method for bonding inner leads to bond pads without bumps and structures formed
JP2003321656A (ja) * 2002-04-26 2003-11-14 Japan Gore Tex Inc 高接着性液晶ポリマーフィルム
US6808866B2 (en) * 2002-05-01 2004-10-26 Mektec Corporation Process for massively producing tape type flexible printed circuits
JP4226368B2 (ja) * 2002-06-07 2009-02-18 シャープ株式会社 配線基板、表示装置、及び配線基板の製造方法
CN100356535C (zh) * 2002-07-03 2007-12-19 三井金属矿业株式会社 挠性配线基板及其制造方法
JP2007216688A (ja) * 2002-07-19 2007-08-30 Ube Ind Ltd 銅張積層板及びその製造方法
JP2004063568A (ja) * 2002-07-25 2004-02-26 Seiko Epson Corp 半導体装置及びその製造方法、電子デバイス並びに電子機器
TWI234210B (en) * 2002-12-03 2005-06-11 Sanyo Electric Co Semiconductor module and manufacturing method thereof as well as wiring member of thin sheet
TW200502319A (en) * 2002-12-13 2005-01-16 Kaneka Corp Thermoplastic polyimide resin film, multilayer body and method for manufacturing printed wiring board composed of same
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
JP4217090B2 (ja) * 2003-03-20 2009-01-28 株式会社 日立ディスプレイズ 表示装置
JP3929925B2 (ja) * 2003-04-10 2007-06-13 東レエンジニアリング株式会社 金属張り液晶ポリエステル基材の製造方法
JP4389471B2 (ja) * 2003-05-19 2009-12-24 パナソニック株式会社 電子回路の接続構造とその接続方法
JP2005041049A (ja) * 2003-07-25 2005-02-17 Ube Ind Ltd 広幅銅張り積層基板
US20070023877A1 (en) * 2003-09-10 2007-02-01 Hideo Yamazaki Chip on flex tape with dimension retention pattern
JP3968068B2 (ja) * 2003-09-30 2007-08-29 株式会社クラレ 液晶ポリマーフィルムの製造方法
JP3641632B1 (ja) * 2003-10-06 2005-04-27 Ｆｃｍ株式会社 導電性シート、それを用いた製品およびその製造方法
JP4253280B2 (ja) * 2003-12-05 2009-04-08 三井金属鉱業株式会社 プリント配線基板の製造方法
JP4338511B2 (ja) * 2003-12-24 2009-10-07 シャープ株式会社 液晶表示装置
US7468645B2 (en) * 2004-01-29 2008-12-23 Sanyo Electric Co., Ltd. Signal line circuit device
US20050183884A1 (en) * 2004-02-25 2005-08-25 Arima Display Corporation Flexible printed circuit board
JP4060810B2 (ja) * 2004-02-27 2008-03-12 富士通株式会社 記録ディスク駆動装置並びにフレキシブルプリント基板ユニットおよびフレキシブルプリント基板
JP2005333028A (ja) * 2004-05-20 2005-12-02 Nitto Denko Corp 配線回路基板
JP4246127B2 (ja) * 2004-05-28 2009-04-02 エルジー ケーブル リミテッド 軟性金属薄膜積層フィルム及びその製造方法
JP2006007519A (ja) * 2004-06-24 2006-01-12 Bridgestone Corp 回路パターンを有する複合フィルム及びその製造方法
US8022544B2 (en) * 2004-07-09 2011-09-20 Megica Corporation Chip structure
CN100566515C (zh) * 2004-07-27 2009-12-02 加古川塑料株式会社 双层膜、双层膜的制造方法以及印刷电路板的制造方法
JP2006041328A (ja) * 2004-07-29 2006-02-09 Seiko Epson Corp 半導体装置及びその製造方法、ｌｃｄドライバ用パッケージ
US20060030179A1 (en) * 2004-08-05 2006-02-09 Palo Alto Research Center, Incorporated Transmission-line spring structure
KR101143281B1 (ko) * 2004-08-20 2012-05-08 데이진 가부시키가이샤 투명 도전성 적층체 및 투명 터치 패널
JP2006068920A (ja) * 2004-08-31 2006-03-16 Shin Etsu Chem Co Ltd フレキシブル銅箔ポリイミド積層板の製造方法
JP4073903B2 (ja) * 2004-09-22 2008-04-09 シャープ株式会社 半導体装置、フレキシブル基板、及び半導体装置を備えた電子機器
JP2006114588A (ja) * 2004-10-13 2006-04-27 Nippon Mektron Ltd 可撓性回路基板の処理方法
US7095476B2 (en) * 2004-10-15 2006-08-22 Wintek Corporation Liquid crystal module
KR100827453B1 (ko) * 2004-12-29 2008-05-07 엘지디스플레이 주식회사 일렉트로 루미네센스 표시소자 및 그 구동방법
JP4579074B2 (ja) * 2005-07-15 2010-11-10 三菱電機株式会社 フレキシブル回路基板及びこれを用いた表示装置
KR100713445B1 (ko) * 2005-09-24 2007-04-30 삼성전자주식회사 다수개의 보드로 구성된 휴대 단말기의 보드간 연결 구조
JP4619913B2 (ja) * 2005-09-28 2011-01-26 富士フイルム株式会社 光学補償フィルム、偏光板、および液晶表示装置
KR101228091B1 (ko) * 2006-02-03 2013-02-01 삼성디스플레이 주식회사 구동 칩 패키지, 이를 포함하는 표시 장치 및 이의 검사방법
CN101437984A (zh) * 2006-05-17 2009-05-20 株式会社Pi技术研究所 金属复合膜及其制造方法
KR20080020858A (ko) * 2006-09-01 2008-03-06 삼성전자주식회사 칩 필름 패키지 및 이를 포함하는 디스플레이 패널어셈블리
TWI397925B (zh) * 2006-10-12 2013-06-01 Cambrios Technologies Corp 用於控制透明導體之電氣和光學性質之系統、裝置及方法
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US7964961B2 (en) * 2007-04-12 2011-06-21 Megica Corporation Chip package
JP2007318177A (ja) * 2007-08-10 2007-12-06 Sumitomo Metal Mining Co Ltd ２層銅ポリイミド基板
KR20090067744A (ko) * 2007-12-21 2009-06-25 엘지전자 주식회사 연성 필름

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09123343A (ja) * 1995-11-02 1997-05-13 Mitsui Toatsu Chem Inc 積層体
KR20070118182A (ko) * 2005-04-06 2007-12-13 쓰리엠 이노베이티브 프로퍼티즈 컴파니 거친 박리가능한 경계 층 및 비대칭 표면 구조를 포함하는광학 물체

Also Published As

Publication number Publication date
US20090166070A1 (en) 2009-07-02
TW200930165A (en) 2009-07-01
EP2076102A3 (en) 2010-04-21
EP2076102B1 (en) 2012-04-18
CN101470281B (zh) 2011-03-16
EP2076102A2 (en) 2009-07-01
JP2009154521A (ja) 2009-07-16
TWI353198B (en) 2011-11-21
CN101470281A (zh) 2009-07-01
JP5253912B2 (ja) 2013-07-31

Similar Documents

Publication Publication Date Title
KR100939550B1 (ko) 연성 필름
US10643942B2 (en) Formation of fine pitch traces using ultra-thin PAA modified fully additive process
KR101054433B1 (ko) 연성 필름 및 그를 포함하는 표시장치
KR100947608B1 (ko) 연성 필름
KR20090067744A (ko) 연성 필름
KR100889002B1 (ko) 연성 필름
US10636734B2 (en) Formation of fine pitch traces using ultra-thin PAA modified fully additive process
KR100947607B1 (ko) 연성 필름
KR20090071360A (ko) 연성 필름
KR100896439B1 (ko) 연성 필름
WO2021031507A1 (en) Formation of fine pitch traces using ultra-thin paa modified fully additive process
JP2009286071A (ja) 銅張積層板、その銅張積層板製造に用いる表面処理銅箔及びその銅張積層板を用いて得られるプリント配線板
US20090295684A1 (en) Flexible film and display device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee