JPH09260620A - 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ - Google Patents

結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ

Info

Publication number
JPH09260620A
JPH09260620A JP9485596A JP9485596A JPH09260620A JP H09260620 A JPH09260620 A JP H09260620A JP 9485596 A JP9485596 A JP 9485596A JP 9485596 A JP9485596 A JP 9485596A JP H09260620 A JPH09260620 A JP H09260620A
Authority
JP
Japan
Prior art keywords
mirror
wafer
thickness
etching
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9485596A
Other languages
English (en)
Inventor
Koji Aga
浩司 阿賀
Masatake Nakano
正剛 中野
Kiyoshi Mitani
清 三谷
Masayasu Katayama
正健 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP9485596A priority Critical patent/JPH09260620A/ja
Publication of JPH09260620A publication Critical patent/JPH09260620A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 PACE法で入った残留ダメージや結晶欠陥
を確実に除去し、良好な膜厚均一性を有するとともに、
結晶性の優れた超薄膜SOI層を有する結合ウエーハ
を、比較的簡単にかつ比較的低コストで製造する方法を
提供する。 【解決手段】 2枚のシリコン鏡面ウエーハのうち、少
なくとも一方のウエーハの鏡面に酸化膜を形成した後、
その鏡面同士を相互に接触させて接合し、次いで加熱処
理を加えて強固に結合し、次いで一方のウエーハを湿式
エッチングまたは研削により薄膜化した後、その薄膜の
表面を研磨し、さらに気相エッチングにより薄膜の厚さ
を均一化するシリコンの結合ウエーハを製造する方法に
おいて、該気相エッチングにより薄膜の厚さを均一化し
た後に、該結合ウエーハの表面を酸化し、次いでその生
成した表面の酸化膜を除去する、または、該気相エッチ
ングにより薄膜の厚さを均一化した面を湿式エッチング
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は2枚のシリコン鏡面
ウエーハを接着剤を用いることなく結合し、片方のウエ
ーハを薄膜化してSOI(silicon on insulator)構造
の結合ウエーハを製造する技術に関する。
【0002】
【従来の技術】SOI構造のウエーハの作製法として
は、酸素イオンをシリコン単結晶に高濃度で打ち込んだ
後に、高温で熱処理を行い酸化膜を形成するSIMOX
(separation by implanted oxygen)法によるものと、
2枚の鏡面研磨したシリコンウエーハを接着剤を用いる
ことなく結合し、片方のウエーハを薄膜化する結合法が
注目されている技術である。
【0003】前者は、デバイス活性領域となるSOI層
の膜厚を、酸素イオン打ち込み時の加速電圧で決定、制
御できるために、薄層でかつ膜厚均一性の高いSOI層
を容易に得る事ができる利点があるが、埋め込み酸化膜
の信頼性や、SOI層の結晶性、1300℃以上の温度
での熱処理が必要である等問題が多い。一方、後者は単
結晶のシリコン鏡面ウエーハ2枚の少なくとも一方に酸
化膜を形成し、接着剤を用いずに貼り合わせ、次いで熱
処理(通常は1100℃〜1200℃)を加えることで
結合を強化し、その後片方のウエーハを研削や湿式エッ
チングにより薄膜化した後、薄膜の表面を鏡面研磨して
SOI層を形成するものであるので、埋め込み酸化膜の
信頼性が高くSOI層の結晶性も良好であるという利点
があるが、機械的な加工により薄膜化しているために、
得られるSOI層の膜厚およびその均一性に限界があ
る。
【0004】しかしながら、半導体デバイスの高集積
化、高速度化により、SOI層の厚さはさらなる薄膜化
が要求されており、1μm以下といった極薄のSOI層
が要求されるようになってきている。従って、このよう
な極薄のSOI層を結合ウエーハで作製し、今後のCM
OS基板としてSIMOXと同等またはそれ以上の薄膜
化を達成するためには、最低でも0.1±0.01μm
の膜厚と加工精度が必要とされている。
【0005】この結合ウエーハで0.1±0.01μm
の膜厚と加工精度を実現するための技術として、特開平
5−160074号公報に開示されているいわゆるPA
CE(plasma assisted chemical etching)法と呼ばれ
る方法が開発された。このPACE法は気相エッチング
による薄膜の厚さを均一化する方法であり、予め均一化
しようとするシリコン層の厚さの分布を測定して、厚さ
分布のマップを作成し、そのマップにしたがって数値制
御により厚い部分を局部的に気相エッチングにより除去
することによって、極薄でかつ膜厚がきわめて均一な薄
膜を作製することができるものである。
【0006】
【発明が解決しようとする課題】しかし、上記PACE
法では高周波プラズマを用いて薄膜の表面をエッチング
除去するために、SOI層表面に極僅かではあるがダメ
ージが入ってしまう。また、PACE法で処理したSO
I層表面には、あらたにヘイズと呼ばれる周期が0.0
1〜5μm程度の微小な面粗さが入ることがあり、この
ヘイズの改善のために、PACE法で処理後、タッチポ
リッシュと呼ばれる研磨代の極めて少ない研磨を行う等
の処理が必要となる。ところが、このタッチポリッシュ
後のSOI層をH. Gassel (J. Electrochem. Soc., 14
0, pp1713, 1993 )らにより開示された、四段セコエッ
チング法を応用して評価すると、SOI層表面には高密
度の結晶欠陥が存在することがわかった。すなわち、タ
ッチポリッシュではPACE法で入ったダメージや結晶
欠陥を完全には除去できないか、あるいはタッチポリッ
シュ自体であらたなダメージ、結晶欠陥が入っているこ
とになる。これらの残留ダメージや結晶欠陥はデバイス
の電気特性に悪影響を及ぼしてしまう。
【0007】そこで、本発明はこのような問題点に鑑み
なされたもので、これらPACE法で入った残留ダメー
ジや結晶欠陥を確実に除去し、良好な膜厚均一性を有す
るとともに、結晶性の優れた超薄膜SOI層を有する結
合ウエーハを、比較的簡単にかつ比較的低コストで製造
する方法を提供することを目的とする。
【0008】
【課題を解決するための手段】上記課題を解決するため
本発明の請求項1および請求項2に記載した発明は、2
枚のシリコン鏡面ウエーハのうち、少なくとも一方のウ
エーハの鏡面に酸化膜を形成した後、その鏡面同士を相
互に接触させて接合し、次いで加熱処理を加えて強固に
結合し、次いで一方のウエーハを湿式エッチングまたは
研削により薄膜化した後、その薄膜の表面を研磨し、さ
らに気相エッチングにより薄膜の厚さを均一化するシリ
コンの結合ウエーハを製造する方法において、該気相エ
ッチングにより薄膜の厚さを均一化した後に、または、
さらに該気相エッチング面を鏡面研磨した後に、該結合
ウエーハの表面を酸化し、次いでその生成した表面の酸
化膜を除去することを特徴とする。
【0009】このように、気相エッチングにより処理し
た後に、または、さらに該気相エッチング面を鏡面研磨
した後に、該結合ウエーハの表面を酸化し、次いでその
生成した表面の酸化膜を除去することによって、気相エ
ッチングあるいはその後の鏡面研磨によって入る表面の
ダメージ、結晶欠陥がある層(以下、単にダメージ層と
言うことがある。)を酸化膜に変換し、次にこの酸化膜
を除去することによって、SOI層表面のダメージ、結
晶欠陥を除去することができる。
【0010】また、本発明の請求項3に記載した発明
は、請求項1または請求項2のいずれか一項に記載の結
合ウエーハの製造方法であって、前記酸化により形成さ
れる酸化膜の厚さは、薄膜化されたSOI層のダメージ
層の深さの2.0〜2.5倍であることを特徴とする。
このように、酸化により形成される酸化膜の厚さを、薄
膜化されたSOI層のダメージ深さの2.0〜2.5倍
とすることによって、確実に表面のダメージ、結晶欠陥
を除去することができる。
【0011】次に、本発明の請求項4および請求項5に
記載した発明は、2枚のシリコン鏡面ウエーハのうち、
少なくとも一方のウエーハの鏡面に酸化膜を形成した
後、その鏡面同士を相互に接触させて接合し、次いで加
熱処理を加えて強固に結合し、次いで一方のウエーハを
湿式エッチングまたは研削により薄膜化した後、その薄
膜の表面を研磨し、さらに気相エッチングにより薄膜の
厚さを均一化するシリコンの結合ウエーハを製造する方
法において、該気相エッチングにより薄膜の厚さを均一
化した後、または該気相エッチング後の鏡面研磨をした
後に、湿式エッチングすることを特徴とする。
【0012】このように、気相エッチングにより処理し
た後に、または、さらに該気相エッチング面を鏡面研磨
した後に、該結合ウエーハの表面を湿式エッチングする
ことによって、気相エッチングあるいはその後の鏡面研
磨によって入る表面のダメージ、結晶欠陥がある層をエ
ッチングすることによって、SOI層表面のダメージ、
結晶欠陥を除去することができる。
【0013】本発明の請求項6に記載した発明は、請求
項4または請求項5のいずれか一項に記載の結合ウエー
ハの製造方法であって、前記薄膜化後の湿式エッチング
は、ダメージおよび結晶欠陥に対して非選択的なもので
あることを特徴とする。そして、このダメージおよび結
晶欠陥に対して非選択的な湿式エッチングは、NaOH
またはKOHを含むアルカリエッチングとするのが望ま
しい(請求項7)。
【0014】このように、薄膜化後に湿式エッチングす
る場合には、ダメージおよび結晶欠陥に対して非選択的
なもの、特にNaOHまたはKOHを含むアルカリエッ
チングとすることによって、気相エッチングあるいはそ
の後の鏡面研磨によって形成した、ウエーハ表面の平坦
度、膜厚を悪化さずに、SOI層表面のダメージ、結晶
欠陥を均一に除去することができる。
【0015】また、本発明の請求項8に記載した発明
は、請求項1〜請求項7のいずれか一項に記載の結合ウ
エーハの製造方法であって、気相エッチングによる薄膜
の厚さ均一化後または気相エッチング後の鏡面研磨後の
SOI層の膜厚を、製品の膜厚よりも300nm〜40
0nm厚いものとすることを特徴とする。このように、
気相エッチングによる処理後もしくは気相エッチング後
の鏡面研磨後のSOI層の膜厚を製品の膜厚よりも30
0nm〜400nm厚いものとするのは、前記気相エッ
チングあるいはタッチポリッシュ(取り代は約10n
m)後のSOI層の残留ダメージに起因する欠陥等は、
深さ約300nmまで侵入している事が発明者等により
確認されたためで、こうすることによって前記請求項1
〜請求項7の方法で酸化あるいは湿式エッチングによっ
てSOI層の表面を300nm〜400nm除去すれ
ば、製品のSOI層は低欠陥密度となるとともに、製造
されるSOI層も所望の膜厚のものとなる。なお、40
0nmを超えて厚くする事は、酸化時間が長くなったり
エッチング時間が長くなるし、エッチオフ量が多くなる
ために、新たに面粗等が生じる可能性があるため好まし
くない。
【0016】そして、このような請求項1〜請求項8に
記載の方法によれば、気相エッチングあるいはその後の
研磨で入った残留ダメージや結晶欠陥が確実に除去され
た、良好な膜厚の均一性を有する結合ウエーハ得ること
ができる(請求項9)。
【0017】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明するが、本発明はこれらに限定され
るものではない。ここで、図1は結合ウエーハの製造工
程を示すフロー図である。また、図2はPACE法によ
る気相エッチングの概略を示す概念図で、(a)は斜視
図、(b)断面図である。図3は本発明における結合ウ
エーハ表面に存在するダメージおよび結晶欠陥を除去す
る工程での、そのダメージ、結晶欠陥密度の変化の様子
を示した、ウエーハ断面説明図で、(a)は図1の工程
直後のウエーハ、(b)は酸化処理後のウエーハ、
(c)はダメージ層除去後のウエーハである。
【0018】図1は気相エッチングとタッチポリッシュ
工程を含む結合ウエーハの製造工程を示す工程図であ
る。工程1では、2枚のシリコン鏡面ウエーハを準備す
るものであり、デバイスの仕様に合ったウエーハを準備
する。工程2では、そのうちの少なくとも一方のウエー
ハを熱酸化し、その表面に約0.3μm〜2.0μm厚
の酸化膜を形成する。工程3では、2枚の鏡面ウエーハ
の鏡面同士を貼り合わせて接合する工程であり、常温の
清浄な雰囲気下で2枚のウエーハの鏡面同士を接触させ
ることにより、接着剤等を用いることなくウエーハ同士
が接着する。この接合したウエーハ同士の結合力は、そ
のままデバイス工程で使用するには弱いので、工程4で
酸化性雰囲気下、熱処理を行い結合強度を十分なものと
する必要があるが、この熱処理はウエット酸素雰囲気
下、1050℃〜1200℃で30分から2時間の範囲
で行うことが好ましい。次に、工程5では、結合ウエー
ハの一方の面を研削する工程であり、研削を行うのは工
程2で酸化膜を形成した方のウエーハでも、酸化膜を形
成しなかった方のウエーハのどちらでもよく、SOI層
の厚さが10μm程度となるように一方のウエーハ裏面
(結合ウエーハの表面)から研削除去する。そして、工
程6では、工程5で研削した研削面を鏡面研磨する工程
であり、通常の鏡面研磨ウエーハ製造工程と同様の鏡面
研磨を行い、SOI層の厚さを約2μm〜7μmとす
る。
【0019】次に、工程7では、気相エッチングによる
薄膜の厚さを均一化する工程であり、図2(a)(b)
に示すように高周波プラズマ16を空洞12内に局在化
させて、気相エッチングを行うPACE法を用いること
が好ましい。この方法は、いわゆるドライエッチ法の一
つで、まず結合ウエーハ11上のSOI層の厚さ分布を
測定した後、その分布に従って、結合ウエーハ11上を
膜厚分布に応じて空洞12の走行速度を制御することに
より、プラズマ16に暴露される時間が制御され、その
結果表面のエッチング除去量が制御されることによっ
て、結合ウエーハ11上のSOI層の厚さを均一化する
ものである。プラズマ16は、結合ウエーハ11を挟ん
で上下に配置された、電極13、14に高周波電源15
から高周波を印加することによって、空洞12内に局在
化して発生させる。そして、この空洞が結合ウエーハ1
1上を自在に走行できるようになっている。そして、本
工程では、SOI層の厚さが目的とする製品の所望SO
I層厚さよりも300nm〜400nm厚くなるように
気相エッチングをする。
【0020】工程8は、タッチポリッシュの工程であ
り、工程7の気相エッチングで入った表面のヘイズの除
去を目的とするもので、気相エッチングされた面を研磨
の取り代が5nm〜15nm好ましくは10nm程度と
なるよう研磨する。
【0021】以上の工程を経て結合ウエーハが製造され
るが、この工程によって製造された結合ウエーハのSO
I層には、図3(a)に示すように、特に表面付近にダ
メージや結晶欠陥が多く存在する。なお、本発明では、
このダメージ、結晶欠陥層24は、後の酸化または湿式
エッチングにより除去できるし、タッチポリッシュ工程
で新たなダメージが生じる可能性があるので、工程8は
行わなくともよい。
【0022】次に、図3は本発明における結合ウエーハ
表面に存在するダメージ、結晶欠陥を除去する工程で
の、その密度変化の様子を示したウエーハ断面説明図で
ある。図3(a)は図1の工程を経た直後のウエーハを
示し、支持体となるベースウエーハ23とSOI層21
との間には酸化膜22が埋め込まれている。SOI層2
1の表面付近には中央部に比べて多くのダメージ、結晶
欠陥層24が存在している。そしてこのダメージ、結晶
欠陥層の厚さは約300nmである。
【0023】そこで、本発明の第1の実施形態では、こ
のように作製された結合ウエーハ11をまず酸化工程3
1によりその表面を酸化し、図3(b)に示すようにS
OI層21の表面のダメージ、結晶欠陥層24が存在す
る部分も含めて、酸化膜25を形成し、その後酸化膜除
去工程32を経て、この酸化膜25を除去することによ
り、図3(c)に示すように表面層のダメージ、結晶欠
陥層を除去する。そして、前述のようにあらかじめSO
I層の厚さは、製品に対して300nm〜400nm厚
く作製されているので、この酸化膜除去工程32後に目
的とする製品の所望SOI層の厚さとなるようにしてい
る。
【0024】ここで、酸化工程31では酸化膜厚をダメ
ージ層の2.0〜2.5倍となるようにする。これはダ
メージ、結晶欠陥層24を確実に除去するためには、こ
のダメージ層24を全て酸化膜に変換しなければならな
いが、そのためには酸化膜厚をダメージ層の2.0〜
2.5倍とする必要があることを意味しており、いわゆ
る浸透型の酸化膜は、酸化膜厚全体の約40〜50%と
なることによるものである。このような酸化膜作製のた
めの酸化条件としては、例えばウエット酸素雰囲気で1
000℃〜1150℃で40分〜200分程度であるこ
とが好ましい。また、酸化膜の除去は湿式エッチング、
特にフッ酸水溶液によりエッチング除去するのが好まし
い。
【0025】次に本発明の第2の実施形態である湿式エ
ッチング(工程33)法では、ダメージ、結晶欠陥に対
する選択性がないエッチング液で、SOI層表面のダメ
ージ層24をエッチング除去することによって、図1の
工程直後の結合ウエーハ図3(a)から直接図3(c)
の表面にダメージ層のない結合ウエーハを作製すること
ができる。
【0026】非選択性のエッチングとするのは、せっか
く気相エッチングあるいはその後のタッチポリッシュに
よって均一化した膜厚、面粗さが、ダメージ、結晶欠陥
部が選択的にエッチングされることによって、不均一化
したり、面粗れが生じたりしてしまうのを防止するため
である。そしてこのような非選択的なエッチング液とし
ては、例えばNaOHやKOHを含む水溶液による、い
わゆるアルカリエッチングとするのが好ましい。そして
この場合においても、あらかじめSOI層の厚さは、製
品に対して300nm〜400nm厚く作製されている
ので、この湿式エッチングによるダメージ層の除去工程
33後に、目的とする製品の所望SOI層の厚さとなる
ようにしている。
【0027】
【実施例】
(実施例1)導電型がp型で抵抗率が10Ω・cm、直
径が150mmのシリコン鏡面ウエーハを用い、図1に
示す工程によりSOI層の厚さが400nmと1000
nmの結合ウエーハをそれぞれ12枚ずつ作製した。こ
れらのウエーハの各2枚ずつを酸化膜厚が100nm、
300nm、500nm、700nm、900nmとな
るよう熱酸化処理を行い、次にフッ酸水溶液で酸化膜を
除去した後に、前記四段セコエッチング法による選択エ
ッチングを行い、SOI層表面の欠陥ピット密度を測定
した。その結果をSOI層の除去量(浸透型の酸化膜の
除去量)を横軸に、欠陥ピット密度を縦軸にとり、比較
として酸化を行わずに四段セコエッチングによる欠陥ピ
ット密度評価を行った結果も合せて図4に示した。図4
から明らかなように、除去量が225nm以下では欠陥
ピット密度が高く、除去量が300nmを超えると欠陥
ピット密度の低下が緩やかになっている。
【0028】(実施例2)導電型がp型で抵抗率が10
Ω・cm、直径が150mmのシリコン鏡面ウエーハを
用い、図1に示す工程によりSOI層の厚さが400n
mと1000nmの結合ウエーハをそれぞれ10枚ずつ
得た。これらのウエーハを濃度5%のKOH水溶液を用
い、50℃でエッチングによる除去量を変えてエッチン
グを行った後に、前記同様四段セコエッチング法による
選択エッチングを行いSOI層表面の欠陥ピット密度を
測定した。その結果をKOHエッチングによる除去量を
横軸に、欠陥ピット密度を縦軸にとり、比較としてKO
Hによるエッチングを行わずに四段セコエッチングによ
る欠陥ピット密度評価を行った結果も合せて図5に示し
た。図5から明らかなように除去量が300nmを超え
ると欠陥ピット密度の低下が緩やかになっている。
【0029】図4、図5から、図1に示した工程直後の
結合ウエーハ表面には、約300nm厚の高密度に結晶
欠陥がある表面ダメージ層が存在するが、本発明の酸化
除去、あるいは湿式エッチング除去により、前記表面ダ
メージ層を完全に除去できることがわかる。
【0030】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【0031】
【発明の効果】以上説明したように、本発明によれば気
相エッチングで薄膜の厚さを均一化し、さらにまたタッ
チポリッシュで研磨された結合ウエーハの残留ダメージ
や結晶欠陥を除去することが可能となり、より結晶性の
優れた結合ウエーハが、比較的簡単にかつ比較的低コス
トで得ることができる。
【図面の簡単な説明】
【図1】結合ウエーハの製造工程を示すフロー図であ
る。
【図2】PACE法による気相エッチングの概略を示す
概念図である。 (a)斜視図、 (b)断面図。
【図3】本発明における結合ウエーハ表面に存在するダ
メージ、結晶欠陥を除去する工程での、そのダメージ、
結晶欠陥密度の変化の様子を示した、ウエーハ断面説明
図である。 (a)図1の工程直後のウエーハ、 (b)酸化処理後のウエーハ、 (c)ダメージ層除去後のウエーハ。
【図4】実施例1の結果であり、熱酸化によるSOI層
の除去量と表面欠陥ピット密度との関係を示すグラフで
ある。
【図5】実施例2の結果であり、KOHエッチングによ
るSOI層の除去量と表面欠陥ピット密度との関係を示
すグラフである。
【符号の説明】
1…2枚の鏡面研磨ウエーハを準備する工程、 2…一方のウエーハを酸化する工程、 3…2枚の鏡面同士を貼り合わせる工程、 4…酸化性雰囲気で結合熱処理する工程、 5…一方の裏面から研削する工程、 6…研削面を鏡面研磨する工程、 7…気相エッチング工程、 8…タッチポリッシュ工程、 11…結合ウエーハ、 12…空洞、 13,14…電極、 15…高周波電源、 16…プラズマ、 21…SOI層、 22…埋め込み酸化膜、 23…ベースウエーハ、 24…ダメージ、結晶欠陥層、 25…酸化膜、 31…熱酸化工程、 32…酸化膜除去工程、 33…湿式エッチング工程。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 片山 正健 群馬県安中市磯部2丁目13番1号 信越半 導体株式会社半導体磯部研究所内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 2枚のシリコン鏡面ウエーハのうち、少
    なくとも一方のウエーハの鏡面に酸化膜を形成した後、
    その鏡面同士を相互に接触させて接合し、次いで加熱処
    理を加えて強固に結合し、次いで一方のウエーハを湿式
    エッチングまたは研削により薄膜化した後、その薄膜の
    表面を研磨し、さらに気相エッチングにより薄膜の厚さ
    を均一化するシリコンの結合ウエーハを製造する方法に
    おいて、 該気相エッチングにより薄膜の厚さを均一化した後に、
    該結合ウエーハの表面を酸化し、次いでその生成した表
    面の酸化膜を除去する、ことを特徴とする結合ウエーハ
    の製造方法。
  2. 【請求項2】 2枚のシリコン鏡面ウエーハのうち、少
    なくとも一方のウエーハの鏡面に酸化膜を形成した後、
    その鏡面同士を相互に接触させて接合し、次いで加熱処
    理を加えて強固に結合し、次いで一方のウエーハを湿式
    エッチングまたは研削により薄膜化した後、その薄膜の
    表面を研磨し、さらに気相エッチングにより薄膜の厚さ
    を均一化し、さらに該気相エッチング面を鏡面研磨する
    シリコンの結合ウエーハを製造する方法において、 該気相エッチング後の鏡面研磨をした後に、該結合ウエ
    ーハの表面を酸化し、次いでその生成した表面の酸化膜
    を除去する、ことを特徴とする結合ウエーハの製造方
    法。
  3. 【請求項3】 前記酸化により形成される酸化膜の厚さ
    は、薄膜化されたSOI層のダメージ層の深さの2.0
    〜2.5倍である、ことを特徴とする請求項1または請
    求項2のいずれか一項に記載の結合ウエーハの製造方
    法。
  4. 【請求項4】 2枚のシリコン鏡面ウエーハのうち、少
    なくとも一方のウエーハの鏡面に酸化膜を形成した後、
    その鏡面同士を相互に接触させて接合し、次いで加熱処
    理を加えて強固に結合し、次いで一方のウエーハを湿式
    エッチングまたは研削により薄膜化した後、その薄膜の
    表面を研磨し、さらに気相エッチングにより薄膜の厚さ
    を均一化するシリコンの結合ウエーハを製造する方法に
    おいて、 該気相エッチングにより薄膜の厚さを均一化した面を湿
    式エッチングする、ことを特徴とする結合ウエーハの製
    造方法。
  5. 【請求項5】 2枚のシリコン鏡面ウエーハのうち、少
    なくとも一方のウエーハの鏡面に酸化膜を形成した後、
    その鏡面同士を相互に接触させて接合し、次いで加熱処
    理を加えて強固に結合し、次いで一方のウエーハを湿式
    エッチングまたは研削により薄膜化した後、その薄膜の
    表面を研磨し、さらに気相エッチングにより薄膜の厚さ
    を均一化し、さらに該気相エッチング面を鏡面研磨する
    シリコンの結合ウエーハを製造する方法において、 該気相エッチング後の鏡面研磨をした後に、該鏡面研磨
    面を湿式エッチングする、ことを特徴とする結合ウエー
    ハの製造方法。
  6. 【請求項6】 前記薄膜化後の湿式エッチングは、ダメ
    ージおよび結晶欠陥に対して非選択的なものである、こ
    とを特徴とする請求項4または請求項5のいずれか一項
    に記載の結合ウエーハの製造方法。
  7. 【請求項7】 前記ダメージおよび結晶欠陥に対して非
    選択的な湿式エッチングは、NaOHまたはKOHを含
    むアルカリエッチングである、ことを特徴とする請求項
    6に記載の結合ウエーハの製造方法。
  8. 【請求項8】 気相エッチングによる薄膜の厚さ均一化
    後または気相エッチング後の鏡面研磨後のSOI層の膜
    厚を、製品の膜厚よりも300nm〜400nm厚いも
    のとする、ことを特徴とする請求項1〜請求項7のいず
    れか一項に記載の結合ウエーハの製造方法。
  9. 【請求項9】 請求項1〜請求項8のいずれか一項に記
    載の方法により製造された、ことを特徴とするシリコン
    結合ウエーハ。
JP9485596A 1996-03-25 1996-03-25 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ Pending JPH09260620A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9485596A JPH09260620A (ja) 1996-03-25 1996-03-25 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9485596A JPH09260620A (ja) 1996-03-25 1996-03-25 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ

Publications (1)

Publication Number Publication Date
JPH09260620A true JPH09260620A (ja) 1997-10-03

Family

ID=14121655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9485596A Pending JPH09260620A (ja) 1996-03-25 1996-03-25 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ

Country Status (1)

Country Link
JP (1) JPH09260620A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000024059A1 (fr) * 1998-10-16 2000-04-27 Shin-Etsu Handotai Co., Ltd. Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede
US6239004B1 (en) 1997-08-29 2001-05-29 Shin-Etsu Handotai Co., Ltd. Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer
KR20010056788A (ko) * 1999-12-16 2001-07-04 박종섭 에스오아이 기판의 제조방법
JP2001345435A (ja) * 2000-03-29 2001-12-14 Shin Etsu Handotai Co Ltd シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ
WO2002004935A1 (fr) * 2000-07-06 2002-01-17 Asahi Kasei Kabushiki Kaisha Détecteur de molécules
JP2003509838A (ja) * 1999-08-20 2003-03-11 エス オー イ テク シリコン オン インシュレータ テクノロジース マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板
JP2003510799A (ja) * 1999-08-20 2003-03-18 エス オー イ テク シリコン オン インシュレータ テクノロジース マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板
WO2005117123A1 (ja) * 2004-05-28 2005-12-08 Sumco Corporation Soi基板及びその製造方法
JP2008300571A (ja) * 2007-05-30 2008-12-11 Shin Etsu Chem Co Ltd Soiウェーハの製造方法
JP2009224721A (ja) * 2008-03-18 2009-10-01 Shin Etsu Chem Co Ltd Soi基板の製造方法
JP2014229842A (ja) * 2013-05-24 2014-12-08 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239004B1 (en) 1997-08-29 2001-05-29 Shin-Etsu Handotai Co., Ltd. Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer
WO2000024059A1 (fr) * 1998-10-16 2000-04-27 Shin-Etsu Handotai Co., Ltd. Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede
US6372609B1 (en) 1998-10-16 2002-04-16 Shin-Etsu Handotai Co., Ltd. Method of Fabricating SOI wafer by hydrogen ION delamination method and SOI wafer fabricated by the method
JP2003509838A (ja) * 1999-08-20 2003-03-11 エス オー イ テク シリコン オン インシュレータ テクノロジース マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板
JP2003510799A (ja) * 1999-08-20 2003-03-18 エス オー イ テク シリコン オン インシュレータ テクノロジース マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板
KR20010056788A (ko) * 1999-12-16 2001-07-04 박종섭 에스오아이 기판의 제조방법
JP2001345435A (ja) * 2000-03-29 2001-12-14 Shin Etsu Handotai Co Ltd シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ
WO2002004935A1 (fr) * 2000-07-06 2002-01-17 Asahi Kasei Kabushiki Kaisha Détecteur de molécules
WO2005117123A1 (ja) * 2004-05-28 2005-12-08 Sumco Corporation Soi基板及びその製造方法
US7736998B2 (en) 2004-05-28 2010-06-15 Sumco Corporation Silicon-on insulator substrate and method for manufacturing the same
JP2008300571A (ja) * 2007-05-30 2008-12-11 Shin Etsu Chem Co Ltd Soiウェーハの製造方法
KR101469282B1 (ko) * 2007-05-30 2014-12-04 신에쓰 가가꾸 고교 가부시끼가이샤 Soi 웨이퍼의 제조 방법
US9064929B2 (en) 2007-05-30 2015-06-23 Shin-Etsu Chemical Co., Ltd. Method for reducing the thickness of an SOI layer
JP2009224721A (ja) * 2008-03-18 2009-10-01 Shin Etsu Chem Co Ltd Soi基板の製造方法
JP2014229842A (ja) * 2013-05-24 2014-12-08 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Similar Documents

Publication Publication Date Title
JP3324469B2 (ja) Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JP4509488B2 (ja) 貼り合わせ基板の製造方法
JP3395661B2 (ja) Soiウエーハの製造方法
JP3635200B2 (ja) Soiウェーハの製造方法
JP4407384B2 (ja) Soi基板の製造方法
KR101151458B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
JP4304879B2 (ja) 水素イオンまたは希ガスイオンの注入量の決定方法
JP5532680B2 (ja) Soiウェーハの製造方法およびsoiウェーハ
JP2000294470A (ja) Soiウエーハおよびsoiウエーハの製造方法
JP3327180B2 (ja) Soi層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
US5918139A (en) Method of manufacturing a bonding substrate
JP2000331899A (ja) Soiウェーハの製造方法およびsoiウェーハ
JPH11297583A (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
WO2005024925A1 (ja) Soiウェーハの作製方法
WO2004055871A1 (ja) Soiウエーハの製造方法
JPH09260620A (ja) 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
JPH0799295A (ja) 半導体基体の作成方法及び半導体基体
JPH1174208A (ja) 半導体基板の製造方法
JP3864886B2 (ja) Soiウエーハ
JPH01305534A (ja) 半導体基板の製造方法
JPH09116125A (ja) Soiウェーハ及びその製造方法
JPH1084101A (ja) Soi基板の作製方法およびsoi基板
JPH10335254A (ja) 半導体基板の製造方法
JPH10308354A (ja) 半導体基板の製造方法
JPH1126573A (ja) 誘電体分離基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040907