JP2003337546A - アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体 - Google Patents

アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体

Info

Publication number
JP2003337546A
JP2003337546A JP2002146323A JP2002146323A JP2003337546A JP 2003337546 A JP2003337546 A JP 2003337546A JP 2002146323 A JP2002146323 A JP 2002146323A JP 2002146323 A JP2002146323 A JP 2002146323A JP 2003337546 A JP2003337546 A JP 2003337546A
Authority
JP
Japan
Prior art keywords
transistor
voltage supply
gate
matrix substrate
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002146323A
Other languages
English (en)
Other versions
JP3527726B2 (ja
Inventor
Shoji Nara
彰治 奈良
Teru Kyo
輝 姜
Wataru Yamamoto
亘 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wintest Corp
Original Assignee
Wintest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wintest Corp filed Critical Wintest Corp
Priority to JP2002146323A priority Critical patent/JP3527726B2/ja
Priority to KR1020030028471A priority patent/KR100939188B1/ko
Priority to DE60308748T priority patent/DE60308748T2/de
Priority to TW092113627A priority patent/TWI266559B/zh
Priority to EP03011065A priority patent/EP1365632B1/en
Priority to EP05028011A priority patent/EP1641324A1/en
Priority to US10/441,951 priority patent/US6815975B2/en
Publication of JP2003337546A publication Critical patent/JP2003337546A/ja
Application granted granted Critical
Publication of JP3527726B2 publication Critical patent/JP3527726B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/60—Circuit arrangements for operating LEDs comprising organic material, e.g. for operating organic light-emitting diodes [OLED] or polymer light-emitting diodes [PLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

(57)【要約】 【課題】 アクティブマトリクス基板の段階で、点欠
陥、線欠陥または輝度不良を検査することができるアク
ティブマトリクス基板の検査方法を提供すること。 【解決手段】 検査対象は、複数の信号線１４、複数の
走査線１０及び複数の電圧供給線１６の各１本にそれぞ
れ接続された複数の画素２０を有し、複数の画素２０の
各々は、信号線及び走査線に接続された画素選択トラン
ジスタＱ１と、動作トランジスタＱ２とを含み、動作ト
ランジスタＱ２は、ゲートＧ２が画素選択トランジスタ
Ｑ１に接続され、ドレインＤ２に電圧供給線が接続さ
れ、ソースＳ２がオープン状態であるアクティブマトリ
クス基板である。この検査方法は、検査装置より電位を
供給して、動作トランジスタＱ２のゲート−ドレイン間
の寄生容量Ｃｄｇｏを充電し、寄生容量Ｃｄｇｏに蓄え
られた電荷を放電させて、その寄生容量Ｃｄｇｏに基づ
く放電電流を検査装置にて計測し、その放電電流値に基
づいて、複数の画素２０の欠陥を検査装置にて判定す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、有機ＥＬディスプ
レイ装置等に用いられるアクティブマトリクス基板の検
査方法及び検査装置並びにそれに用いる検査用プログラ
ム及び情報記録媒体に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】近年、自
発光可能な有機ＥＬ素子をマトリクスアレイ状に配列し
た表示装置の開発が盛んである。
【０００３】この種の有機ＥＬ表示装置の工場出荷前の
欠陥検査は、アクティブマトリクス基板とその対向基板
との間に有機ＥＬ膜を形成し、周辺部品を全て組み立て
た後に実施されている。
【０００４】その検査手法として、有機ＥＬ表示装置を
駆動してその表示画面を目視検査をするものがある。し
かし、目視検査の場合、検査員の体調や個人差により検
査精度にばらつきが生じ易い。また、その表示欠陥が配
線欠陥によるものか、あるいは欠陥画素自体がダークス
ポットであるのか、原因が不明である。また、画面上の
輝度むらが、有機ＥＬ膜の不良であるのか、あるいは駆
動部の不良であるのか、さらには配線からの電流リーク
であるかも判別がつかない。このため、不良と判断され
たものについて、検査後に不良原因を一つ一つあたって
いく必要があるが、複数の製造工程を経ていることから
不良原因が各工程で重畳することもある。よって、不良
発生データを製造工程に迅速にフィードバックすること
ができない。
【０００５】一方、この有機ＥＬ表示装置の検査を自動
化したものもがある（特開平１０−３２１３６７及び特
開２０００−３４８８６１）。特開平１０−３２１３６
７は、逆バイアス電圧印加時に有機ＥＬ素子に流れるリ
ーク電流を測定して、その有機ＥＬ素子を評価するもの
である。この方法では、有機ＥＬに一定電流を流す表示
駆動を一旦中断し、有機ＥＬ素子に逆バイアス電圧を印
加する必要がある。特開２０００−３４８８６１は、上
記公報での提案が、駆動中断による影響から真の駆動特
性を評価できない可能性を指摘し、それに代えて、有機
ＥＬ素子へ順方向バイアス電圧を印加する駆動時に検査
信号を重畳させて検査を行っている。そして、検査信号
を重畳した時の駆動電圧及び駆動電流の変化に基づい
て、有機ＥＬ素子を評価している。
【０００６】上記２つの公報ではいずれも、完成品の状
態で検査を実施しているため、不良品の検出時までに、
その製品を製造するために費やした多くの時間と材料と
が無駄になってしまう。
【０００７】本発明の目的は、アクティブマトリクス基
板の段階で、点欠陥、線欠陥または輝度不良を検査する
ことができるアクティブマトリクス基板の検査方法及び
検査装置並びにそれに用いる検査用プログラム及び情報
記録媒体を提供することにある。
【０００８】
【課題を解決するための手段】本発明の第１の態様に係
るアクティブマトリクス基板の検査方法は、複数の信号
線、複数の走査線及び複数の電圧供給線の各１本にそれ
ぞれ接続された複数の画素を有し、前記複数の画素の各
々は、前記信号線及び前記走査線に接続された画素選択
トランジスタと、動作トランジスタとを含み、前記動作
トランジスタは、ゲートが前記画素選択トランジスタに
接続され、ソース及びドレインの一方に前記電圧供給線
が接続され、他方がオープン状態であるアクティブマト
リクス基板を用意する第１工程と、検査装置より電位を
供給して、前記動作トランジスタのゲート−電圧供給線
間の寄生容量を充電する第２工程と、前記寄生容量に蓄
えられた電荷を放電させて、前記寄生容量に基づく放電
電流を前記検査装置にて計測する第３工程と、前記放電
電流値に基づいて、前記複数の画素の欠陥を前記検査装
置にて判定する第４工程と、を有することを特徴とす
る。
【０００９】本発明の第１の態様では、動作トランジス
タのゲート−電圧供給線間に電圧を印加している。これ
により、電圧供給線に接続されていないソースまたはド
レインがオープン状態であっても、動作トランジスタの
ゲート−電圧供給線間の寄生容量に充電できる。もし、
電圧供給線が断線され、あるいは動作トランジスタのゲ
ート−電圧供給線間が断線されている不良発生時には、
寄生容量を充電できない。よって、寄生容量を充電した
後、その電荷を放電させた時の電流をモニタすれば、上
述の欠陥を検出することができる。電圧供給線等がショ
ートしている場合も、動作トランジスタのゲート−電圧
供給線間に正常な電圧を印加できないので、放電時の電
流モニタにより欠陥として判別可能である。さらには、
画素間で寄生容量が異なることに起因した輝度むら欠陥
も判定可能となる。
【００１０】ここで、複数の画素の各々は、動作トラン
ジスタのゲートに接続された保持容量をさらに含むこと
ができる。この場合、前記第２工程及び前記第３工程で
は、保持容量の影響をキャンセルすればよい。寄生容量
のみに依存した電流計測をする必要があるからである。
保持容量の影響をキャンセルするには、前記第２工程及
び前記第３工程にて、前記保持容量の両端の電位差を実
質的に同一とすればよい。こうすると、保持容量での充
放電は行われないからである。
【００１１】動作トランジスタのゲート−電圧供給線間
の寄生容量の容量値は、印加電圧に依存して、高飽和域
と、低飽和域と、前記高飽和域及び低飽和域間で容量値
が変化する移行域とを有することができる。この場合、
前記第２工程及び前記第３工程の少なくとも一方では、
前記動作トランジスタのゲート−電圧供給線間の寄生容
量の容量値が前記高飽和域となる電圧を、動作トランジ
スタのゲート−電圧供給線間に印加することができる。
【００１２】充電時に寄生容量の容量値が大きければ、
蓄えられる電荷量も多くなり、大きな放電電流を得られ
るからである。充電時に寄生容量Ｃｄｇｏの容量値が小
さくても、放電時に寄生容量Ｃｄｇｏの容量値が大きい
と、平衡状態になるまで電流が流れるため、やはり大き
な放電電流を得ることができる。こうして、モニタ電流
の信号／ノイズ比（Ｓ／Ｎ）を大きく確保できる。
【００１３】本発明の第１の態様では、動作トランジス
タのゲート−電圧供給線間に印加される電圧を変化させ
て、前記第２〜第４工程の１セットとして複数セット実
施してもよい。
【００１４】画素の輝度むらは、動作トランジスタの特
性（例えばゲート−ドレイン間の寄生容量の電圧依存特
性のばらつき）が要因となることがある。なお、トラン
ジスタの特性がばらついても初期段階では目視上輝度む
らとならないこともある。ただし、そのような場合、経
時的に輝度むら欠陥となる。本明細書では、「輝度む
ら」とは「特性の異なるトランジスタの分布」の意味と
して用いる。
【００１５】この寄生容量の電圧依存性のばらつきは、
高飽和域での電圧設定では検出できない場合がある。そ
こで、この寄生容量の電圧依存性のばらつきを測定する
ために、特に移行域での複数ポイントの電圧を印加さ
せ、その各ポイントで寄生容量を充電・放電させると良
い。
【００１６】この場合、１セット目では、寄生容量の容
量値が高飽和域となるポイントにて放電電流を測定し、
２セット目以降では、寄生容量の容量値が移行域となる
ポイントにて放電電流を測定して主に輝度むら欠陥を判
別しても良い。その際に、１セット目の測定で異常と判
定された画素については、２セット目以降では欠陥判定
を実施しなくても良い。理想的には、１セット目で正常
と判定された画素についてのみ２セット目以降のチャー
ジ、センス及び判定工程を実施すればよいが、画素駆動
は一定の手順でシーケンシャルに実施される場合には、
異常画素については判定工程のみ省略すると良い。
【００１７】本発明の第２の態様に係るアクティブマト
リクス基板の検査方法は、複数の信号線、複数の走査線
及び複数の電圧供給線の各１本にそれぞれ接続された複
数の画素を有し、前記複数の画素の各々は、前記信号線
及び前記走査線に接続された画素選択トランジスタと、
動作トランジスタと、保持容量とを含み、前記動作トラ
ンジスタは、ゲートが前記保持容量及び前記画素選択ト
ランジスタに接続され、ソース及びドレインの一方に前
記電圧供給線が接続され、他方がオープン状態であるア
クティブマトリクス基板を用意する第１工程と、検査装
置より電位を供給して、前記保持容量を充電する第２工
程と、前記保持容量に蓄えられた電荷を放電させて、前
記保持容量に基づく放電電流を前記検査装置にて計測す
る第３工程と、前記放電電流値に基づいて、前記複数の
画素の欠陥を前記検査装置にて判定する第４工程と、前
記第２工程及び前記第３工程では、前記動作トランジス
タのゲート−電圧供給線間の寄生容量の影響をキャンセ
ルすることを特徴とする。
【００１８】本発明の第２の態様によれば、動作トラン
ジスタのゲート−電圧供給線間の寄生容量の影響をキャ
ンセルした状態で、保持容量を充放電させることができ
る。この場合、保持容量への充放電ルートに欠陥があれ
ば、例えば画素選択トランジスタに欠陥があれば、放電
電流が異常となるので、画素欠陥を判別することができ
る。この際、動作トランジスタのゲート−電圧供給線間
の寄生容量の影響はキャンセルされているので、動作ト
ランジスタの存在を無視した状態で測定することができ
る。よって、本発明の第２の態様での検査方法で画素欠
陥と判定された場合、動作トランジスタ以外の画素部分
の異常であると判定できる。従って、本発明の第１の態
様に係る検査方法にて欠陥と判定された画素についてさ
らに、本発明の第２の態様に係る検査方法を実施すれ
ば、欠陥原因が動作トランジスタにあるのか否かを判断
できる。前述したように、画素駆動は一定の手順でシー
ケンシャルに実施される場合には、本発明の第１の態様
に係る検査方法にて正常と判定された画素については、
本発明の第２の態様に係る検査方法の際に、判定工程の
み省略すると良い。
【００１９】ここで、動作トランジスタの寄生容量の影
響をキャンセルするには、前記第２工程及び前記第３工
程にて、動作トランジスタのゲート−電圧供給線間の電
位差を実質的に同一とすればよい。動作トランジスタの
ゲート−電圧供給線間の寄生容量の容量値は、印加電圧
に依存して、高飽和域と、低飽和域と、前記高飽和域及
び低飽和域間で容量値が変化する移行域とを有する。従
って、前記第２工程及び前記第３工程では、前記動作ト
ランジスタのゲート−電圧供給線間の寄生容量の容量値
が前記低飽和域となる電圧を、前記動作トランジスタの
ゲート−電圧供給線間に印加してもよい。これにより、
寄生容量を実質的に無視することができる。
【００２０】本発明の第１の態様及び第２の態様にて実
施されるシーケンシャルな画素駆動とは、アクティブマ
トリクス型ディスプレーの表示駆動法と同じである。こ
の表示駆動法に従えば、第２工程では、複数の走査線を
１本ずつ順次アクティブ電位に設定して、複数の走査線
の各々に接続された一行分の複数の画素毎に充電動作を
実施し（第１フレーム）、第３工程では、全画素につい
ての充電工程が完了した後に、複数の走査線を１本ずつ
順次アクティブ電位に設定して、複数の走査線の各々に
接続された一行分の複数の画素毎に放電動作を実施する
ことになる（第２フレーム）。インターレス駆動の場合
には、第１，第２フィールドを用いて、奇数行及び偶数
行の全画素について充電動作を実施し、第３，第４フィ
ールドを用いてに全画素に対する放電動作を実施すれば
よい。
【００２１】一行分の複数の画素については、線順次ま
たは点順次のいずれかで駆動することができる。点順次
駆動法を採用すれば、第３工程での放電電流が、線順次
のように一ライン毎でなく、一画素毎に得られる点で好
ましい。点順次駆動法では、前記第２工程及び前記第３
工程は、一行分の複数の画素に接続された複数の信号線
を、検査装置に順次接続して、一行分の複数の画素を点
順次で駆動することになる。
【００２２】複数の走査線を選択駆動する垂直系駆動回
路と、複数の信号線を選択駆動する水平系駆動回路とが
搭載されているアクティブマトリクス基板を検査対象と
することもできる。この場合、前記第２工程及び前記第
３工程での画素駆動が、前記垂直系駆動回路及び前記水
平系駆動回路の機能に基づいて実施される。
【００２３】本発明の第３の態様に係るアクティブマト
リクス基板の検査装置は、複数の信号線、複数の走査線
及び複数の電圧供給線の各１本にそれぞれ接続された複
数の画素を有し、前記複数の画素の各々は、前記信号線
及び前記走査線に接続された画素選択トランジスタと、
動作トランジスタとを含み、前記動作トランジスタは、
ゲートが前記画素選択トランジスタに接続され、ソース
及びドレインの一方に前記電圧供給線が接続され、他方
がオープン状態であるアクティブマトリクス基板を検査
する検査装置であって、前記複数の走査線及び前記複数
の電圧供給線に供給される検査電位を発生する検査電位
発生手段と、前記複数の信号線に接続されるチャージ・
センス手段と、前記複数の走査線、前記複数の信号線及
び前記複数の電圧供給線を駆動するためのタイミング信
号を発生するタイミング信号発生手段と、前記チャージ
・センス手段からの出力に基づいて、前記複数の画素の
欠陥を判定する判定手段と、を有し、前記検査電位発生
手段及びチャージ・センス手段は、チャージ時に前記動
作トランジスタのゲート−電圧供給線間の寄生容量を充
電する電位を供給し、センス時に前記寄生容量に蓄えら
れた電荷を放電させる電位を供給し、前記センス時に前
記寄生容量に基づく放電電流を前記チャージ・センス手
段にて計測することを特徴とする。
【００２４】本発明の第４の態様に係る検査装置は、本
発明の第３の形態に係る検査装置と同様のハードウェア
を用いて、本発明の第２の形態に係る検査方法を実施す
るものである。
【００２５】本発明の第３または第４の態様に係る検査
装置を用いれば、上述した本発明の第１または第２の態
様に係る検査方法を好適に実施することができる。
【００２６】本発明の第５及び第６の態様に係る検査用
プログラムは、上述した本発明の第１または第２の態様
に係る検査方法のための手順をコンピュータに実行させ
るためのものである。
【００２７】本発明の第７の態様に係るコンピュータ読
み取り可能な情報記録媒体は、上述した本発明の第５ま
たは第６に係る検査用プログラムを記録しているもので
ある。
【００２８】
【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を参照して説明する。
【００２９】（アクティブマトリクス基板）図１は、有
機ＥＬ表示装置に用いられるアクティブマトリクス基板
の等価回路図である。図１において、絶縁基板上にはそ
の行方向に沿って、複数のゲート線（走査線）１０と複
数のコモン線１２が設けられている。基板上にはさら
に、その列方向に沿って、複数の信号線（ソース線）１
４と、複数の電圧供給線（アノード線）１６とが設けら
れている。
【００３０】基板上には、複数の信号線１４及び複数の
走査線１０の各１本にそれぞれ接続された複数の画素２
０が設けられる。複数の画素２０の各々は、画素選択ト
ランジスタＱ１と動作トランジスタＱ２とを有する。画
素選択トランジスタＱ１のゲートＧ１はゲート線１０
に、ソースＳ１はソース線１４に、ドレインＤ１は動作
トランジスタＱ２のゲートＧ２に、それぞれ接続されて
いる。動作トランジスタＱ２のドレインＤ２はアノード
線１６に、ソースＳ２は画素電極２２に接続されてい
る。なお、画素電極２２は、実際には図１よりも広い面
積が確保されている。
【００３１】なお、図１では画素選択トランジスタＱ１
と動作トランジスタＱ２とを共にＮ型トランジスタにて
形成しているが、いずれか一方または双方をＰ型トラン
ジスタとしても良い。Ｎ型トランジスタに代えてＰ型ト
ランジスタを採用した場合には、画素選択トランジスタ
Ｑ１のソースＳ１とドレインＤ１は、図１とは逆に接続
され、動作トランジスタＱ２のソースＳ２とドレインＤ
２は、図１とは逆に接続される。
【００３２】複数の画素２０の各々には、図１に示すよ
うに、保持容量Ｃｓを設けることができる。保持容量Ｃ
ｓの第１電極は、ノードａつまり動作トランジスタＱ２
のゲートＧ２（＝画素トランジスタＱ１のドレインＤ
１）に接続され、第２電極はコモン線１２に接続されて
いる。
【００３３】なお、トランジスタＱ１，Ｑ２は共に、例
えばガラス基板上に形成されるＴＦＴ（薄膜トランジス
タ）にて形成することができるが、それに限定されな
い。
【００３４】このアクティブマトリクス基板を用いて有
機ＥＬ表示装置を組み立てると、動作トランジスタＱ２
のソースＳ２に接続された画素電極２２に、有機ＥＬ素
子が接続されることになる。従って、有機ＥＬ膜が形成
されていないアクティブマトリクス基板の段階では、全
ての画素電極２２はオープン状態であり、動作トランジ
スタＱ２のソース−ドレイン間に電流は流れない。な
お、本実施形態の検査方法は、画素電極２２が形成され
る前の状態でも検査可能であり、要は、動作トランジス
タＱ２のソース及びドレインの一方がオープン状態であ
るアクティブマトリクス基板であれば良い。
【００３５】（アクティブマトリクス基板の欠陥と目視
検査欠陥との相関）本実施形態は、図１に示すアクティ
ブマトリクス基板を用いて有機ＥＬ表示装置を組み立て
た後に初めて可能となる図２に示すような欠陥を、アク
ティブマトリクス基板の段階での検査にて事前に検出で
きるようにしたものである。
【００３６】図２は、有機ＥＬ表示装置を駆動すること
で可能となる目視検査の一例を示している。図２では、
正常画素が中間調に表示されているが、線欠陥Ｆ１、点
欠陥Ｆ２及び輝度むらＦ３が発生している。
【００３７】線欠陥Ｆ１の原因は、線間のショート、断
線、画素選択トランジスタの不良などであり、例えば箇
所Ｐ１にて図１に示すアノード線１６が断線している場
合が考えられる。アノード電圧供給回路が図２の上側に
配置されている場合には、断線箇所Ｐ１に至る前のアノ
ード線１６には電圧が供給可能であるので、その部分に
接続された画素２０のＥＬ素子に通電可能となる。しか
し、断線箇所Ｐ１にてアノード電圧供給回路との接続が
絶たれたアノード線１６に接続された各画素２０のＥＬ
素子には電流がながれず、縦ラインに沿って線欠陥Ｆ１
が発生する。
【００３８】図２に示す点欠陥Ｆ２の原因は、その画素
中のトランジスタの不良（オープンまたはショート）で
あり、例えば画素２０の動作トランジスタＱ２の不良が
考えられる。動作トランジスタＱ２のソース−ドレイン
間に流れる電流が、正常時の中間調の電流でないと、白
点または黒点のような点欠陥が生ずる。
【００３９】図２に示す輝度むらの原因として、各画素
２０の動作トランジスタＱ２の特性のばらつきが考えら
れる。動作トランジスタＱ２の電流特性がばらつくと、
有機ＥＬ素子に流れる電流が区々となり、画面上で輝度
むらＦ３として認識される。なお、輝度むらＦ３のパタ
ーンは、電流特性がばらつく動作トランジスタＱ２の配
置に依存し、図２はその一例を示している。
【００４０】（欠陥検出原理）図２に示す目視検査は有
機ＥＬ表示装置が完成されない限り実施不能である。換
言すれば、有機ＥＬ膜を有しないアクティブマトリクス
基板の段階では、有機ＥＬ素子に通電不能であるので、
目視検査は不可能である。
【００４１】有機ＥＬ素子に電流を供給する動作トラン
ジスタＱ２の電流特性を測定するには、微細ピッチで配
列された多数の画素電極２２の個々にコンタクトする必
要があるが、それは事実上不可能である。画素電極２２
の形成前にあっては、図１に示す動作トランジスタＱ２
のソースＳ２にコンタクトすることもできない。
【００４２】１．動作トランジスタＱ２のゲート−ドレ
イン間の寄生容量Ｃｄｇｏに基づく電流測定 そこで、本発明者等は、図１に示す動作トランジスタＱ
２のゲート−ドレイン間の寄生容量Ｃｄｇｏに着目し
た。動作トランジスタＱ２のゲート−ドレイン間に電圧
を印加すれば、ソースがオープン状態であっても、寄生
容量Ｃｄｇｏに充電できるからである。もし、アノード
線１６が断線され、あるいは動作トランジスタＱ２のゲ
ート−ドレイン間が断線されている不良発生時には、寄
生容量Ｃｄｇｏを充電できない。よって、寄生容量Ｃｄ
ｇｏを充電した後、その電荷を放電させた時の電流をモ
ニタすれば、上述の断線欠陥を検出することができる。
アノード線１６等がショートしている場合も、動作トラ
ンジスタＱ２のゲート−ドレイン間に正常な電圧を印加
できないので、放電時の電流モニタにより欠陥として判
別可能である。
【００４３】以上の検出原理により、主として図２に示
す線欠陥Ｆ１及び点欠陥Ｆ２の原因となる欠陥が検出可
能となる。
【００４４】２．印加電圧に依存する規制容量Ｃｄｇｏ
の高飽和域の利用 図３は、動作トランジスタＱ２をＴＦＴにて形成したと
きの、ゲート−ドレイン間電圧に依存して変化する寄生
容量Ｃｄｇｏの特性の一例を示している。図３に示す通
り、動作トランジスタＱ２の寄生容量Ｃｄｇｏは印加電
圧依存性を有する。図３に示すように、例えば実線で示
すＴＦＴ−Ａは、印加電圧に拘わらず寄生容量Ｃｄｇｏ
が高い飽和値となる高飽和域Ａと、印加電圧に拘わらず
寄生容量Ｃｄｇｏが低い飽和値となる低飽和域Ｂと、こ
れら高・低飽和域Ａ，Ｂの間では印加電圧に従って寄生
容量Ｃｄｇｏが変化する移行域Ｃとを有している。
【００４５】この寄生容量Ｃｄｇｏからの放電電流をモ
ニタするには、寄生容量Ｃｄｇｏの容量値が大きい方
が、流れる電流も多くなるので信号／ノイズ比（Ｓ／
Ｎ）が高く、検査精度が高まる。
【００４６】このためには、寄生容量Ｃｄｇｏに充電す
る時及びそれから放電させる時のいずれか一方または双
方にて、寄生容量Ｃｄｇｏの容量値が高飽和域Ａとなる
印加電圧（例えば図３に示す−ＶＡ２）を生成すればよ
い。
【００４７】充電時に寄生容量Ｃｄｇｏの容量値が大き
ければ、蓄えられる電荷量も多くなり、大きな放電電流
を得られるからである。充電時に寄生容量Ｃｄｇｏの容
量値が小さくても、放電時に寄生容量Ｃｄｇｏの容量値
が大きいと、平衡状態になるまで電流が流れるため、や
はり大きな放電電流を得ることができる。逆に、充電時
及び放電時の双方で、寄生容量Ｃｄｇｏの容量値が小さ
いと、大きな放電電流は得られない。
【００４８】３．動作トランジスタＱ２の特性のばらつ
きの測定 図２の輝度むらＦ３の原因の一つは、動作トランジスタ
Ｑ２の特性のばらつきであるが、その特性のばらつき
も、寄生容量Ｃｄｇｏのばらつきに基づく電流を測定す
ることで検出可能である。
【００４９】図３に示すように、実線で示すＴＦＴ−Ａ
と破線で示すＴＦＴ−Ｂとでは、特に移行域Ｃでの寄生
容量Ｃｄｇｏの電圧依存特性が異なっている。よって、
寄生容量Ｃｄｇｏを高飽和域Ａとする電圧設定（例えば
図３に示す−ＶＡ２）では、２種の特性ＴＦＴ−Ａ，Ｔ
ＦＴ−Ｂの違いを検出できない場合がある。
【００５０】そこで、印加電圧を、移行域Ｃである例え
ば電圧０〜電圧Ｖｃまでの複数ポイントで変化させ、そ
の時に寄生容量Ｃｄｇｏに蓄えられた電荷を放電させ、
その際の電流をモニタすると良い。こうすれば、動作ト
ランジスタＱ２の特性のばらつきを判別することができ
る。よって、その電流モニタ結果から、図２に示す輝度
むらＦ３の原因となる欠陥を検出可能となる。例えば、
複数の画素２０のほとんどが、図３に示すＴＦＴ−Ａの
特性を有する動作トランジスタＱ２で形成されている場
合、図３に示すＴＦＴ−Ｂの特性を持つ動作トランジス
タＱ２を有する画素２０では、他の画素２０とは輝度が
異なり、輝度むらＦ３を生ずることが分かる。
【００５１】４．測定時の保持容量Ｃｓの影響のキャン
セル 図１に示す画素構成によれば、動作トランジスタＱ２の
ゲートＧ２には、保持容量Ｃｓが接続されている。よっ
て、動作トランジスタＱ２の寄生容量Ｃｄｇｏの充電、
放電を実施する際には、保持容量Ｃｓの充電、放電が同
時に実施されてしまう。しかも、保持容量Ｃｓの容量値
をｃ１とし、寄生容量Ｃｄｇｏの容量値をｃ２とする
と、一般的にはｃ２≪ｃ１であり、例えばｃ２＜ｃ１／
１０のように、容量値ｃ１と比べて容量値ｃ２は充分に
小さい。
【００５２】よって、動作トランジスタＱ２の寄生容量
Ｃｄｇｏからの放電電流をモニタする時に、保持容量Ｃ
ｓからの放電電流を無視できなくなり、動作トランジス
タＱ２の特性を検出することができなくなる。
【００５３】そこで、保持容量Ｃｓを有する場合には、
動作トランジスタＱ２の寄生容量Ｃｄｇｏの充電、放電
を実施する際に、保持容量Ｃｓの影響をキャンセルすれ
ばよい。そのためには、動作トランジスタＱ２の寄生容
量Ｃｄｇｏの充電、放電を実施する際に、充電時と放電
時とで保持容量Ｃｓの両端の電位差を実質的に等しく設
定すればよい。こうすると、保持容量Ｃｓに対して充放
電がなされないため、保持容量Ｃｓの影響をキャンセル
できる。
【００５４】図４は、保持容量Ｃｓの影響をキャンセル
した場合の、画素２０の等価回路図であり、ソース線１
２とアノード線１６との間には画素選択トランジスタＱ
１と、動作トランジスタＱ２の寄生容量Ｃｄｇｏのみが
存在することになる。
【００５５】５．保持容量Ｃｓの充放電による測定（寄
生容量Ｃｄｇｏの影響をキャンセル） 画素欠陥の測定として、チャージ時に寄生容量Ｃｄｇｏ
でなく、保持容量Ｃｓに充電させさせても良い。センス
時には、保持容量Ｃｓからの放電電流を測定することが
できる。その放電電流値が異常であれば、保持容量Ｃｓ
への充電経路途中に欠陥があることが分かる。特に、寄
生容量Ｃｄｇｏを充放電したときに異常のあった画素に
ついて、保持容量Ｃｓを充放電させる測定を実施するこ
とができる。保持容量Ｃｓを充放電させた時も異常であ
れば、動作トランジスタＱ２以外の部分、例えば画素選
択トランジスタＱ１が異常であることが判明する。
【００５６】このとき、寄生容量Ｃｄｇｏの影響をキャ
ンセルさせた状態で、チャージ工程及びセンス工程を実
施する。動作トランジスタＱ２の影響がない状態で測定
するためである。寄生容量Ｃｄｇｏの影響をキャンセル
するには、チャージ時とセンス時とで、動作トランジス
タＱ２のゲート−ドレイン間の電位差を実質的に等しく
すれば良い。あるいは、寄生容量Ｃｓが低飽和域となる
電圧を、動作トランジスタＱ２のゲート−ドレイン間に
印加すればよい。
【００５７】（検査装置の説明）図５は、本実施形態の
検査対象であるアクティブマトリクス基板とその検査装
置を示している。画素マトリクスアレー領域３０には、
図１に示す多数の画素２０がマトリクスアレー状に配列
されている。この画素マトリクスアレー３０の複数のゲ
ート線１０は垂直系駆動回路３２に、複数のソース線１
４は複数の列選択ゲート３５を介して水平系駆動回路３
４に、複数のアノード線１６はアノード電圧供給回路３
６に、複数のコモン線１２はコモン電圧供給回路３８
に、それぞれ接続されている。これら垂直系駆動回路３
２、水平系駆動回路３４、アノード電圧供給回路３６及
びコモン電圧供給回路３８は、アクティブマトリクス基
板上に形成することもできる。その場合には、検査装置
側にこれらの回路３２〜３８は不要であり、アクティブ
マトリクス基板上に設けられた回路３２〜３８をそのま
ま用いることができる。なお、図５では説明の便宜上、
画素マトリクスアレー３０内のゲート線１０及びソース
線１４の本数をそれぞれ４本とし、トータルで１６個の
画素２０を有するものとした。
【００５８】検査装置には、検査の制御を司る中央制御
回路（ＣＰＵ）４０が設けられている。ＣＰＵ４０のバ
ス４２には、検査電位発生回路（検査電位発生手段）４
４と、タイミング信号発生回路（タイミング信号発生手
段）４６と、判定手段を構成するＡ／Ｄ変換回路４８、
第１のメモリー回路５０、第２のメモリー回路５２、減
算回路５４、第３のメモリー回路５６及び欠陥判定回路
５８とが接続されている。また、複数の列選択ゲート３
５に共通接続されたビデオ端子には、チャージ・センス
回路（チャージ・センス手段）６０が接続され、センシ
ングされたアナログ信号がＡ／Ｄ変換回路４８に入力さ
れるようになっている。
【００５９】また、ＣＰＵ４０にはプログラムメモリ６
２が接続されている。このプログラムメモリ６２は、以
下にて説明する検査方法の実行手順を記録した、ＣＰＵ
４０を含むコンピュータにて読み取り可能な情報記録媒
体である。このプログラムメモリ６２は、ハードディス
ク、ＲＯＭ、ＲＡＭ、フレキシブルディスク、ＣＤＲＯ
Ｍなどにて構成することができる。
【００６０】（検査方法の具体例）図６に示すように、
本実施形態では、第１フレームにて各画素２０の動作ト
ランジスタＱ２の寄生容量Ｃｄｇｏを順次チャージし、
第２フレームにて各画素２０の動作トランジスタＱ２の
寄生容量Ｃｄｇｏを順次ディスチャージして電流をセン
シングしている。
【００６１】このために、垂直駆動系回路３２からは、
タイミング信号発生回路４６からのＹスタート信号Ｙ−
ＳＴ（垂直同期信号）等のタイミング信号に基づき、４
本のゲート線Ｇ１〜Ｇ４に、図６に示すように、一水平
走査期間Ｈだけオンする走査信号が供給される。これに
より、まず第１行目の４個の画素選択トランジスタＱ１
が同時にオンされ、以降第２行目〜第４行目の画素選択
トランジスタＱ１が行単位で順次選択される。
【００６２】一方、水平駆動系回路３４からは、タイミ
ング信号発生回路４６からのＸスタート信号Ｘ−ＳＴ等
のタイミング信号に基づき、４本の列選択ゲート制御線
Ｒ１〜Ｒ４に、図６に示す水平走査信号が供給される。
これにより、各行の選択毎に、４つの列選択ゲート３５
が左側から順にオンされて、４本のソース線Ｓ１〜Ｓ４
が左側から順にチャージ・センス回路６０に接続され
る。これにより、いわゆる点順次にて、各行の画素２０
を駆動することができる。
【００６３】第１フレーム及び第２フレームにて、アノ
ード電圧供給回路３６より４本のアノード線１６に電圧
が供給され、コモン電圧供給回路３８より４本のコモン
線１２に電圧が供給される。また、第１フレームのチャ
ージ動作時には、チャージ・センス回路６０より、列選
択ゲート３５を介して、４本のソース線１４（Ｓ１〜Ｓ
４）にチャージ電圧が供給される。第２フレームのセン
ス時には、４本のソース線１４（Ｓ１〜Ｓ４）より列選
択ゲート３５を介して流れる電流がチャージ・センス回
路６０に入力される。
【００６４】ここで、第１フレームのチャージ時と第２
フレームのセンス時に、検査電位発生回路４４またはチ
ャージ・センス回路６０にて設定される各種電圧は下記
の表１の通りである。
【００６５】
【表１】
【００６６】ここで、第１フレームのチャージ時には、
垂直系駆動回路３２の動作により、一水平走査期間（１
Ｈ）内にて、まず、図６の第１行目の画素２０（１，
１）〜画素２０（１，４）の各画素選択トランジスタＱ
１が同時にオンされる。また、水平系駆動回路３４の動
作により、一水平走査期間（１Ｈ）内にて、列選択ゲー
ト線Ｒ１，Ｒ２，Ｒ３，Ｒ４に接続された列選択ゲート
３５が順次オンされる。
【００６７】このため、一水平走査期間（１Ｈ）の最初
に、画素２０（１，１）の画素選択トランジスタＱ１が
オンされ、チャージ・センス回路６０からのソース線Ｓ
１，画素選択トランジスタＱ１を介して、図１のノード
ａの電位がソース線Ｓ１の電位ＶＳ１とほぼ等しい電位
（トランジスタＱ１のソース−ドレイン間の電圧降下分
だけ電位ＶＳ１より低い）に設定される。一方、コモン
電圧設定回路３８により、画素２０（１，１）に接続さ
れたコモン線１２にも電位ＶＳ１が供給される。よっ
て、画素２０（１，１）の保持トランジスタＣの両端の
電位がほぼＶＳ１となり、保持容量Ｃｓの両端の各電位
の電位差はほぼ０となっている。
【００６８】また、画素２０（１，１）に接続されたア
ノード線１６のノードｂは、アノード電圧供給回路３６
の動作により、電位ＶＡ１に設定される。よって、画素
２０（１，１）の動作トランジスタＱ２のゲートＧ２−
ドレインＤ２間に電圧（ＶＳ１−ＶＡ１）が印加され、
ゲートＧ２−ドレインＤ２間の寄生容量Ｃｄｇｏは印加
電圧（ＶＳ１−ＶＡ１）に基づき充電される。
【００６９】この一水平走査期間（１Ｈ）内にて、第１
行目の画素２０（１，２），（１，３），（１，４）で
も同様にチャージ動作が実施される。
【００７０】次に、垂直系駆動回路３２及び水平系駆動
回路３４の動作により、次の一水平走査期間（１Ｈ）に
て、第２行目の画素２０（２，１）〜（２，４）でも、
同様なチャージ動作が実施される。このとき、第１行目
の画素２０（１，１）〜（１，４）では、画素選択トラ
ンジスタＱ１がオフされるので、各画素２０での寄生容
量Ｃｄｇｏは充電状態を維持する。
【００７１】以下、同様にして、第３行目及び第４行目
の各画素２０にてチャージ動作が実施され、１フレーム
目のチャージ動作が終了する。
【００７２】第２フレーム目はセンス動作であり、画素
２０の選択は第１フレーム目と同様にして実施される。
まず、画素２０（１，１）では、列選択ゲート３５及び
ソース線Ｓ１を介してチャージ・センス回路６０より電
圧が供給され、表１の通り、図１のノードａの電位はソ
ース線１４（Ｓ１）の電位ＶＳ２とほぼ等しく設定され
る。一方、図１のノードｂの電位は、表１のアノード線
１６の電位ＶＡ２と等しい。よって、寄生容量Ｃｄｇｏ
への印加電圧は電圧（ＶＳ２−ＶＡ２）となる。
【００７３】一方、コモン電圧設定回路３８により、画
素２０（１，１）に接続されたコモン線１２にも電位Ｖ
Ｓ２が供給される。よって、画素２０（１，１）の保持
トランジスタＣの両端の電位がほぼＶＳ２となり、保持
容量Ｃｓの両端の各電位の電位差は、チャージ時と同じ
くほぼ０となっている。
【００７４】ここで、センス時のソース線１４（Ｓ１）
の電圧ＶＳ２はチャージ時よりも低く設定され、例えば
０Ｖである。この場合、センス時の寄生容量Ｃｄｇｏへ
の印加電圧は−ＶＡ２である。この印加電圧（−ＶＡ
２）は、図２に示すように、寄生容量Ｃｄｇｏの容量値
を高飽和域Ａに設定する電圧である。よって、センス時
には高飽和域Ａの容量値を持つ寄生容量Ｃｄｇｏが平衡
状態となるまで、画素選択トランジスタＱ１を介してソ
ース線１４（Ｓ１）に比較的大きな放電電流が流れ続け
る。このとき、保持容量Ｃｓについては、チャージ時も
センス時も印加電圧がほぼ一定であるので、保持容量Ｃ
ｓでは充放電が起こらない。
【００７５】よって、チャージ時及びセンス時の双方に
て保持容量Ｃｓの影響をキャンセルすることができる。
このようにして、センス時に寄生容量Ｃｄｇｏからの比
較的大きな放電電流をモニタすることで、寄生容量Ｃｄ
ｇｏの特性を検査することができる。以下、チャージ時
と同様にして各画素２０を選択してセンス動作を実施す
れば、全画素２０の寄生容量Ｃｄｇｏからの放電電流を
モニタすることができる。
【００７６】寄生容量Ｃｄｇｏからの放電電流の計測
は、種々の方法を適用できる。電流計で計測しても良い
が、本実施形態ではその絶対値までは不要であり、各画
素２０の寄生容量Ｃｄｇｏを比較値と比較するだけで、
欠陥が識別できる。
【００７７】このため、本実施形態では、検査装置を図
５に示すように構成している。図５において、各ソース
線１４からの電流は、チャージ・センス回路６０を介し
てＡ／Ｄ変換器４８に入力され、ここでディジタル信号
に変換される。Ａ／Ｄ変換器４８の出力は第１，第２メ
モリー回路５０，５２の一方に記憶される。第１，第２
メモリー回路５０，５２の他方には、第１メモリー回路
５０の記憶値と比較される比較値が記憶される。
【００７８】ここで、比較値は、予め設定された基準値
であっても良いし、あるいは次の画素２０の検出値であ
っても良い。後者の場合には、順次得られる画素２０毎
の検出値が第１，第２メモリー回路５０，５２に交互に
記憶され、前回記憶された値と比較される。
【００７９】第１，第２メモリー回路５０，５２の記憶
情報同士の比較は、図５に示す減算回路５４にて実施さ
れ、その差分結果が第３メモリー回路５６に記憶され
る。すなわち、この差分結果とは、各画素２０からの放
電電流値と比較値との差分である。
【００８０】欠陥判定回路５８は、第３メモリー回路５
６に記憶された情報に基づいて、欠陥判定を行う。これ
により、図２に示す欠陥Ｆ１〜Ｆ３を目視検査の前に、
アクティブマトリクス基板の段階で判定できる。
【００８１】図７は、欠陥判定回路５８での判定動作の
一例を示している。順次計測される画素２０からの放電
電流値が、比較値と比較して上限及び下限の許容幅に入
っていれば、正常画素と判定できる。（ｎ＋２）番目の
画素２０からの放電電流は０であるので、図２の欠陥Ｆ
１又はＦ２のいずれかである。（ｎ＋２）番目の画素２
０と同一列にて縦に連続して同じ欠陥が生ずれば、欠陥
Ｆ１と判定できる。この欠陥が（ｎ＋２）番目の画素２
０のみスポット的に生じていれば、点欠陥Ｆ２と判定で
きる。放電電流が０ではないが許容幅からある程度外れ
た（ｎ＋４）及び（ｎ＋６）番目の各画素２０は、輝度
むら欠陥Ｆ３である。
【００８２】ここで、輝度むら欠陥Ｆ３については、下
記の検査を実施すると良い。下記の検査は、上述の欠陥
判定検査と独立して実施しても良いし、上述の欠陥判定
検査に引き続き実施しても良い。
【００８３】輝度むら欠陥Ｆ３の要因の一つは、図３に
２種の特性ＴＦＴ−Ａ，ＴＦＴ−Ｂで示すように、各画
素２０の寄生容量Ｃｄｇｏの特性のばらつきである。こ
の特性のばらつきは、図３に示す高飽和域Ａでは測定不
能な場合があり、図３に示すように移行域Ｃにて顕著に
現われる。よって、輝度むら欠陥Ｆ３を検出するには、
寄生容量Ｃｄｇｏの容量値が移行域Ｃとなる電圧帯域に
て、例えば図３に示す０Ｖ〜Ｖｃの間の複数種の電圧
を、寄生容量Ｃｄｇｏへの印加電圧として、チャージ時
及びセンス時のいずれか一方または双方にて印加すると
よい。
【００８４】このようにして、図３の例では２種の特性
ＴＦＴ−Ａ，ＴＦＴ−Ｂのいずれであるかを検出でき
る。画素マトリクスアレー３０中の多くの画素２０が特
性ＴＦＴ−Ａであれば、特性ＴＦＴ−Ｂを有する画素２
０にて輝度むらが生ずることが分かる。
【００８５】輝度むら欠陥判定検査を実施する場合に
は、チャージ工程、センス工程を１セットとした時、検
査電圧を変更しながら複数セット繰り返して実施するこ
とが好ましい。複数点で計測したほうが、寄生容量Ｃｄ
ｇｏの特性の相違を明確に検出できるからである。
【００８６】ここで、点欠陥、線欠陥のための欠陥検査
工程を１セット目に実施し、輝度むら欠陥のための欠陥
検査工程を２セット目以降に実施しても良い。この場
合、１セット目で異常と判定された画素については、２
セット目以降では判定しなくても良い。もちろん、２セ
ット目以降では、異常画素に対するチャージ、センス工
程も不要である。ただし、垂直・水平系駆動回路３２，
３４の機能に基づいてチャージ・センス工程を実施する
場合、特定画素についてのみ充放電させることが困難で
ある。よって、２セット目以降では、図５に示すＡ／Ｄ
変換回路４８以降の判定工程を、異常画素については省
略すると良い。このようにするためには、１セット目の
画素２０毎の判定結果をメモリ（図示せず）に記憶して
おき、このメモリの情報に基づいて、１セット目にて正
常と判定された画素２０についてのみ、２セット目以降
での判定工程を実施すればよい。
【００８７】（動作トランジスタを除いた部分の画素欠
陥検査）画素欠陥の測定として、チャージ時に寄生容量
Ｃｄｇｏでなく、保持容量Ｃｓに充電させさせても良
い。保持容量Ｃｓは、画素選択トランジスタＱ１をオン
させて、図１のノードａとコモン線１２とに電位差を与
えることで充電される。センス時には、画素選択トラン
ジスタＱ１をオンさせて、保持容量Ｃｓからの放電電流
をソース線１４を介して測定することができる。その放
電電流値が異常であれば、保持容量Ｃｓへの充電経路途
中に欠陥があることが分かる。特に、寄生容量Ｃｄｇｏ
を充放電したときに異常のあった画素について、保持容
量Ｃｓを充放電させる測定を実施することができる。保
持容量Ｃｓを充放電させた時も異常であれば、動作トラ
ンジスタＱ２以外の部分、例えば画素選択トランジスタ
Ｑ１が異常であることが判明する。
【００８８】このとき、寄生容量Ｃｄｇｏの影響をキャ
ンセルさせた状態で、チャージ工程及びセンス工程を実
施する。動作トランジスタＱ２の影響がない状態で測定
するためである。寄生容量Ｃｓの影響をキャンセルする
には、チャージ時とセンス時とで、動作トランジスタＱ
２のゲート−ドレイン間（図１のノードａとノードｂと
の間）の電位差を実質的に等しくすれば良い。あるい
は、図３に示すように、寄生容量Ｃｄｇｏが低飽和域と
なる電圧を、動作トランジスタＱ２のゲート−ドレイン
間に印加すればよい。
【００８９】このような検査も、図５の検査装置を用
い、検査電位発生回路４４からの発生電位を変更するだ
けで実施することができる。
【００９０】なお、本発明は上記の実施形態に限定され
るものではなく、本発明の要旨の範囲内で種々の変形実
施が可能である。
【００９１】例えば、本発明は有機ＥＬディスプレーの
ためのアクティブマトリクス基板を例に挙げ説明した
が、寄生容量のある動作トランジスタを画素毎に有する
ものであれば、他の用途に用いることもできる。
【００９２】また、動作トランジスタＱ２はＮチャネル
型トランジスタに限らず、Ｐチャネル型トランジスタを
用いてもよい。この場合、この動作トランジスタＱ２の
寄生容量の特性は、図３とは異なり、高電圧側で高飽和
域Ａとなり、負電圧を含む低電圧側にて低飽和域Ｂとな
る。よって、その特性を考慮して、チャージ時またはセ
ンス時の印加電圧を設定すればよい。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るアクティブマトリク
ス基板の画素の等価回路図である。
【図２】図１に示すアクティブマトリクス基板を用いて
形成される有機ＥＬ表示装置での線欠陥、点欠陥及び輝
度むらを説明するための概略説明図である。
【図３】図４は、図１に示す画素に設けられる動作トラ
ンジスタをＴＦＴにて構成した時の、ＴＦＴのゲート−
ドレイン間電圧に依存して変化するゲート−ドレイン間
の寄生要領Ｃｄｇｏの容量値の特性図である。
【図４】図１に示す保持容量の影響をキャンセルした時
の画素の等価回路図である。
【図５】本発明の一実施形態に係るアクティブマトリク
ス基板の検査装置のブロック図である。
【図６】チャージ動作及びセンス動作を説明するための
タイミングチャートである。
【図７】欠陥判定動作の一例を説明するための概略説明
図である。
【符号の説明】
１０ 走査線（ゲート線Ｇ１〜Ｇ４） １２ コモン線 １４ 信号線（ソース線Ｓ１〜Ｓ４）） １６ 電圧供給線（アノード線） ２０ 画素 ２２ 画素電極 ３０ 画素マトリクスアレー領域 ３２ 垂直系駆動回路 ３４ 水平系駆動回路 ３５ 列選択ゲート ３６ アノード電圧供給回路 ３８ コモン電圧供給回路 ４０ 中央制御回路（ＣＰＵ） ４２ バス ４４ 検査電位発生回路 ４６ タイミング信号発生回路 ４８ Ａ／Ｄ変換回路 ５０ 第１のメモリー回路 ５２ 第２のメモリー回路 ５４ 減算回路 ５６ 第３のメモリー回路 ５８ 欠陥判定回路 ６０ チャージ・センス回路 ６２ プログラムメモリ Ｑ１ 画素選択トランジスタ Ｑ２ 動作トランジスタ Ａ 高飽和域 Ｂ 低飽和域 Ｃ 移行域 Ｃｓ 保持容量 Ｃｄｇｏ 動作トランジスタのゲート−ドレイン間寄生
容量 Ｒ１〜Ｒ４ 列選択ゲート制御線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年１２月６日（２００２．１２．
６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６７０ Ｇ０９Ｇ 3/20 ６７０Ｑ 3/30 3/30 Ｚ Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ (72)発明者 山本 亘 神奈川県横浜市中区曙町２丁目19−１ ウ インテスト株式会社内 Ｆターム(参考） 2G036 AA27 BA33 CA00 3K007 AB18 DB03 GA00 5C080 AA06 BB05 DD15 DD28 FF11 JJ01 JJ02 JJ03 JJ04 JJ05 5C094 AA42 AA43 BA03 BA27 CA19 FB14 FB19 GB10 HA08 5G435 AA17 AA19 BB05 CC09 HH13 KK05 KK10 LL06 LL07 LL08

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 複数の信号線、複数の走査線及び複数の
    電圧供給線の各１本にそれぞれ接続された複数の画素を
    有し、前記複数の画素の各々は、前記信号線及び前記走
    査線に接続された画素選択トランジスタと、動作トラン
    ジスタとを含み、前記動作トランジスタは、ゲートが前
    記画素選択トランジスタに接続され、ソース及びドレイ
    ンの一方に前記電圧供給線が接続され、他方がオープン
    状態であるアクティブマトリクス基板を用意する第１工
    程と、 検査装置より電位を供給して、前記動作トランジスタの
    ゲート−電圧供給線間の寄生容量を充電する第２工程
    と、 前記寄生容量に蓄えられた電荷を放電させて、前記寄生
    容量に基づく放電電流を前記検査装置にて計測する第３
    工程と、 前記放電電流値に基づいて、前記複数の画素の欠陥を前
    記検査装置にて判定する第４工程と、を有することを特
    徴とするアクティブマトリクス基板の検査方法。
  2. 【請求項２】 請求項１において、 前記複数の画素の各々は、前記動作トランジスタのゲー
    トに接続された保持容量をさらに含み、 前記第２工程及び前記第３工程では、前記保持容量の影
    響をキャンセルすることを特徴とするアクティブマトリ
    クス基板の検査方法。
  3. 【請求項３】 請求項２において、 前記第２工程及び前記第３工程では、前記保持容量の両
    端の電位差が実質的に同一であることを特徴とするアク
    ティブマトリクス基板の検査方法。
  4. 【請求項４】 請求項１乃至３のいずれかにおいて、 前記動作トランジスタのゲート−電圧供給線間の寄生容
    量の容量値は、印加電圧に依存して、高飽和域と、低飽
    和域と、前記高飽和域及び低飽和域間で容量値が変化す
    る移行域とを有し、 前記第２工程及び前記第３工程の少なくとも一方では、
    前記動作トランジスタのゲート−電圧供給線間の寄生容
    量の容量値が前記高飽和域となる電圧を、前記動作トラ
    ンジスタのゲート−電圧供給線間に印加することを特徴
    とするアクティブマトリクス基板の検査方法。
  5. 【請求項５】 請求項１乃至３のいずれかにおいて、 前記動作トランジスタのゲート−電圧供給線間に印加さ
    れる電圧を変化させて、前記第２〜第４工程を１セット
    として複数セット実施することを特徴とするアクティブ
    マトリクス基板の検査方法。
  6. 【請求項６】 請求項５において、 前記動作トランジスタのゲート−電圧供給線間の寄生容
    量の容量値は、印加電圧に依存して、高飽和域と、低飽
    和域と、前記高飽和域及び低飽和域間で容量値が変化す
    る移行域とを有し、 前記複数セットの各々で実施される前記第２工程及び前
    記第３工程の少なくとも一方では、前記動作トランジス
    タのゲート−電圧供給線間の寄生容量の容量値が前記移
    行域となる電圧を、前記動作トランジスタのゲート−電
    圧供給線間に印加することを特徴とするアクティブマト
    リクス基板の検査方法。
  7. 【請求項７】 請求項５において、 前記動作トランジスタのゲート−電圧供給線間の寄生容
    量の容量値は、印加電圧に依存して、高飽和域と、低飽
    和域と、前記高飽和域及び低飽和域間で容量値が変化す
    る移行域とを有し、 １セット目に実施される前記第２工程及び前記第３工程
    の少なくとも一方では、前記動作トランジスタのゲート
    −電圧供給線間の寄生容量の容量値が前記高飽和域とな
    る電圧を、前記動作トランジスタのゲート−電圧供給線
    間に印加し、 ２セット目以降に実施される前記第２工程及び前記第３
    工程の少なくとも一方では、前記動作トランジスタのゲ
    ート−電圧供給線間の寄生容量の容量値が前記移行域と
    なる電圧を、前記動作トランジスタのゲート−電圧供給
    線間に印加することを特徴とするアクティブマトリクス
    基板の検査方法。
  8. 【請求項８】 請求項７において、 ２セット目以降に実施される前記第４工程では、１セッ
    ト目の前記第４工程にて正常とされた画素について判定
    することを特徴とするアクティブマトリクス基板の検査
    方法。
  9. 【請求項９】 複数の信号線、複数の走査線及び複数の
    電圧供給線の各１本にそれぞれ接続された複数の画素を
    有し、前記複数の画素の各々は、前記信号線及び前記走
    査線に接続された画素選択トランジスタと、動作トラン
    ジスタと、保持容量とを含み、前記動作トランジスタ
    は、ゲートが前記保持容量及び前記画素選択トランジス
    タに接続され、ソース及びドレインの一方に前記電圧供
    給線が接続され、他方がオープン状態であるアクティブ
    マトリクス基板を用意する第１工程と、 検査装置より電位を供給して、前記保持容量を充電する
    第２工程と、 前記保持容量に蓄えられた電荷を放電させて、前記保持
    容量に基づく放電電流を前記検査装置にて計測する第３
    工程と、 前記放電電流値に基づいて、前記複数の画素の欠陥を前
    記検査装置にて判定する第４工程と、 前記第２工程及び前記第３工程では、前記動作トランジ
    スタのゲート−電圧供給線間の寄生容量の影響をキャン
    セルすることを特徴とするアクティブマトリクス基板の
    検査方法。
  10. 【請求項１０】 請求項９において、 前記第２工程及び前記第３工程では、前記動作トランジ
    スタのゲート−電圧供給線間の電位差が実質的に同一で
    あることを特徴とするアクティブマトリクス基板の検査
    方法。
  11. 【請求項１１】 請求項１０において、 前記動作トランジスタのゲート−電圧供給線間の寄生容
    量の容量値は、印加電圧に依存して、高飽和域と、低飽
    和域と、前記高飽和域及び低飽和域間で容量値が変化す
    る移行域とを有し、 前記第２工程及び前記第３工程では、前記動作トランジ
    スタのゲート−電圧供給線間の寄生容量の容量値が前記
    低飽和域となる電圧を、前記動作トランジスタのゲート
    −電圧供給線間に印加することを特徴とするアクティブ
    マトリクス基板の検査方法。
  12. 【請求項１２】 請求項１乃至１１のいずれかにおい
    て、 前記第２工程は、前記複数の走査線を１本ずつ順次アク
    ティブ電位に設定して、前記複数の走査線の各々に接続
    された一行分の複数の画素毎に充電動作を実施し、 前記第３工程は、全画素についての充電工程が完了した
    後に、前記複数の走査線を１本ずつ順次アクティブ電位
    に設定して、前記複数の走査線の各々に接続された一行
    分の複数の画素毎に放電動作を実施することを特徴とす
    るアクティブマトリクス基板の検査方法。
  13. 【請求項１３】 請求項１２において、 前記第２工程及び前記第３工程は、前記一行分の複数の
    画素に接続された前記複数の信号線を、前記検査装置に
    順次接続して、前記一行分の複数の画素を点順次で駆動
    することを特徴とするアクティブマトリクス基板の検査
    方法。
  14. 【請求項１４】 請求項１２または１３において、 前記アクティブマトリクス基板上に、前記複数の走査線
    を選択駆動する垂直系駆動回路と、前記複数の信号線を
    選択駆動する水平系駆動回路とが搭載され、 前記第２工程及び前記第３工程での画素駆動が、前記垂
    直系駆動回路及び前記水平系駆動回路の機能に基づいて
    実施されることを特徴とするアクティブマトリクス基板
    の検査方法。
  15. 【請求項１５】 複数の信号線、複数の走査線及び複数
    の電圧供給線の各１本にそれぞれ接続された複数の画素
    を有し、前記複数の画素の各々は、前記信号線及び前記
    走査線に接続された画素選択トランジスタと、動作トラ
    ンジスタとを含み、前記動作トランジスタは、ゲートが
    前記画素選択トランジスタに接続され、ソース及びドレ
    インの一方に前記電圧供給線が接続され、他方がオープ
    ン状態であるアクティブマトリクス基板を検査する検査
    装置であって、 前記複数の走査線及び前記複数の電圧供給線に供給され
    る検査電位を発生する検査電位発生手段と、 前記複数の信号線に接続されるチャージ・センス手段
    と、 前記複数の走査線、前記複数の信号線及び前記複数の電
    圧供給線を駆動するためのタイミング信号を発生するタ
    イミング信号発生手段と、 前記チャージ・センス手段からの出力に基づいて、前記
    複数の画素の欠陥を判定する判定手段と、を有し、 前記検査電位発生手段及びチャージ・センス手段は、チ
    ャージ時に前記動作トランジスタのゲート−電圧供給線
    間の寄生容量を充電する電位を供給し、センス時に前記
    寄生容量に蓄えられた電荷を放電させる電位を供給し、
    前記センス時に前記寄生容量に基づく放電電流を前記チ
    ャージ・センス手段にて計測することを特徴とするアク
    ティブマトリクス基板の検査装置。
  16. 【請求項１６】 請求項１５において、 前記アクティブマトリクス基板はコモン線をさらに有
    し、前記複数の画素の各々は、前記動作トランジスタの
    ゲートと前記コモン線との間に接続された保持容量をさ
    らに含み、 前記検査電位発生手段は前記コモン線にも検査電位を供
    給し、 前記検査電位発生手段及び前記チャージ・センス手段
    は、前記チャージ時及び前記センス時の双方で、前記保
    持容量の両端の電位差を実質的に同一にする電位を供給
    することを特徴とするアクティブマトリクス基板の検査
    装置。
  17. 【請求項１７】 請求項１５または１６において、 前記動作トランジスタのゲート−電圧供給線間の寄生容
    量の容量値は、印加電圧に依存して、高飽和域と、低飽
    和域と、前記高飽和域及び低飽和域間で容量値が変化す
    る移行域とを有し、 前記検査電位発生手段及び前記チャージ・センス手段
    は、前記チャージ時及び前記センス時の少なくとも一方
    では、前記動作トランジスタのゲート−電圧供給線間の
    寄生容量の容量値が前記高飽和域となる電圧を、前記動
    作トランジスタのゲート−電圧供給線間に印加すること
    を特徴とするアクティブマトリクス基板の検査装置。
  18. 【請求項１８】 請求項１５または１６において、 前記動作トランジスタのゲート−電圧供給線間の寄生容
    量の容量値は、印加電圧に依存して、高飽和域と、低飽
    和域と、前記高飽和域及び低飽和域間で容量値が変化す
    る移行域とを有し、 前記検査電位発生手段及び前記チャージ・センス手段
    は、前記チャージ時及び前記センス時の少なくとも一方
    では、前記動作トランジスタのゲート−電圧供給線間の
    寄生容量の容量値が前記移行域となる電圧を、前記動作
    トランジスタのゲート−電圧供給線間に印加することを
    特徴とするアクティブマトリクス基板の検査装置。
  19. 【請求項１９】 複数の信号線、複数の走査線及び複数
    の電圧供給線の各１本にそれぞれ接続された複数の画素
    を有し、前記複数の画素の各々は、前記信号線及び前記
    走査線に接続された画素選択トランジスタと、動作トラ
    ンジスタと、保持容量とを含み、前記動作トランジスタ
    は、ゲートが前記保持容量の一端及び前記画素選択トラ
    ンジスタに接続され、ソース及びドレインの一方に前記
    電圧供給線が接続され、その他方がオープン状態であ
    り、前記保持容量の他端にコモン線が接続されたアクテ
    ィブマトリクス基板を検査する検査装置であって、 前記複数の走査線、前記複数の電圧供給線及び前記コモ
    ン線に供給される検査電位を発生する検査電位発生手段
    と、 前記複数の信号線に接続されるチャージ・センス手段
    と、 前記複数の走査線、前記複数の信号線、前記複数の電圧
    供給線及び前記コモン線を駆動するためのタイミング信
    号を発生するタイミング信号発生手段と、 前記チャージ・センス手段からの出力に基づいて、前記
    複数の画素の欠陥を判定する判定手段と、を有し、 前記検査電位発生手段及びチャージ・センス手段は、チ
    ャージ時に前記保持容量を充電する電位を供給し、セン
    ス時に前記保持容量に蓄えられた電荷を放電させる電位
    を供給し、前記チャージ時及びセンス時に前記動作トラ
    ンジスタのゲート−電圧供給線間の寄生容量をキャンセ
    ルさせる電位を供給し、前記センス時に前記保持容量に
    基づく放電電流を前記チャージ・センス手段にて計測す
    ることを特徴とするアクティブマトリクス基板の検査装
    置。
  20. 【請求項２０】 請求項１５乃至１９のいずれかにおい
    て、 前記アクティブマトリクス基板上に、前記複数の走査線
    を選択駆動する水平系駆動回路と、前記複数の信号線を
    選択駆動する垂直系駆動回路とが搭載され、 前記タイミング信号発生手段は、前記水平系駆動回路及
    び前記垂直系駆動回路にタイミング信号を供給して、前
    記水平系駆動回路及び前記垂直系駆動回路の機能に基づ
    いてチャージ動作及びセンス動作を実施させることを特
    徴とするアクティブマトリクス基板の検査装置。
  21. 【請求項２１】 複数の信号線、複数の走査線及び複数
    の電圧供給線の各１本にそれぞれ接続された複数の画素
    を有し、前記複数の画素の各々は、前記信号線及び前記
    走査線に接続された画素選択トランジスタと、動作トラ
    ンジスタとを含み、前記動作トランジスタは、ゲートが
    前記画素選択トランジスタに接続され、ソース及びドレ
    インの一方に前記電圧供給線が接続され、他方がオープ
    ン状態であるアクティブマトリクス基板を検査するため
    に、コンピュータに、 前記動作トランジスタのゲート−電圧供給線間の寄生容
    量を充電させる第１手順と、 前記寄生容量に蓄えられた電荷を放電させて、前記寄生
    容量に基づく放電電流を計測する第２手順と、 前記放電電流値に基づいて、前記複数の画素の欠陥を判
    定する第３手順と、を実行させるためのアクティブマト
    リクス基板の検査用プログラム。
  22. 【請求項２２】 複数の信号線、複数の走査線及び複数
    の電圧供給線の各１本にそれぞれ接続された複数の画素
    を有し、前記複数の画素の各々は、前記信号線及び前記
    走査線に接続された画素選択トランジスタと、動作トラ
    ンジスタと、保持容量を含み、前記動作トランジスタ
    は、ゲートが前記保持容量の一端及び前記画素選択トラ
    ンジスタに接続され、ソース及びドレインの一方に前記
    電圧供給線が接続され、他方がオープン状態であり、前
    記保持容量の他端がコモン線に接続されたアクティブマ
    トリクス基板を検査するために、コンピュータに、 前記保持容量を充電させる第１手順と、 前記保持容量に蓄えられた電荷を放電させて、前記保持
    容量に基づく放電電流を計測する第２手順と、 前記放電電流値に基づいて、前記複数の画素の欠陥を判
    定する第３手順と、を実行させ、かつ、前記第１手順お
    よび前記第２手順にて、前記動作トランジスタのゲート
    −電圧供給線間の寄生容量の影響をキャンセルさせるた
    めのアクティブマトリクス基板の検査用プログラム。
  23. 【請求項２３】 コンピュータ読み取り可能な情報記録
    媒体であって、請求項２１または２２に記載の検査用プ
    ログラムを記録した情報記録媒体。
JP2002146323A 2002-05-21 2002-05-21 アクティブマトリクス基板の検査方法及び検査装置 Expired - Fee Related JP3527726B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002146323A JP3527726B2 (ja) 2002-05-21 2002-05-21 アクティブマトリクス基板の検査方法及び検査装置
KR1020030028471A KR100939188B1 (ko) 2002-05-21 2003-05-06 액티브 매트릭스 기판의 검사방법 및 검사장치와 그에 사용되는 검사용 프로그램을 기록한 컴퓨터로 읽을 수 있는 매체
TW092113627A TWI266559B (en) 2002-05-21 2003-05-20 Method and device for inspecting active matrix substrate, program used for the inspection and information recording medium
EP03011065A EP1365632B1 (en) 2002-05-21 2003-05-20 Inspection method and device for active matrix
DE60308748T DE60308748T2 (de) 2002-05-21 2003-05-20 Inspektionsverfahren und Einrichtung für aktive Matrix
EP05028011A EP1641324A1 (en) 2002-05-21 2003-05-20 Inspection method and device for active matrix
US10/441,951 US6815975B2 (en) 2002-05-21 2003-05-20 Inspection method and inspection device for active matrix substrate, inspection program used therefor, and information storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002146323A JP3527726B2 (ja) 2002-05-21 2002-05-21 アクティブマトリクス基板の検査方法及び検査装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003430804A Division JP4091537B2 (ja) 2003-12-25 2003-12-25 アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体

Publications (2)

Publication Number Publication Date
JP2003337546A true JP2003337546A (ja) 2003-11-28
JP3527726B2 JP3527726B2 (ja) 2004-05-17

Family

ID=29397791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002146323A Expired - Fee Related JP3527726B2 (ja) 2002-05-21 2002-05-21 アクティブマトリクス基板の検査方法及び検査装置

Country Status (6)

Country Link
US (1) US6815975B2 (ja)
EP (2) EP1641324A1 (ja)
JP (1) JP3527726B2 (ja)
KR (1) KR100939188B1 (ja)
DE (1) DE60308748T2 (ja)
TW (1) TWI266559B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005083452A1 (ja) * 2004-02-27 2005-09-09 Toshiba Matsushita Display Technology Co., Ltd. アレイ基板の検査方法およびアレイ基板の製造方法
JP2005285631A (ja) * 2004-03-30 2005-10-13 Casio Comput Co Ltd 画素回路基板、画素回路基板の検査方法、トランジスタ群、トランジスタ群の検査方法、検査装置
KR100674070B1 (ko) 2004-05-28 2007-01-29 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 표시 장치용 검사 기판
JP2008536181A (ja) * 2005-04-12 2008-09-04 イグニス・イノベイション・インコーポレーテッド 発光デバイス・ディスプレイ内の非一様性を補償するための方法およびシステム
JP2008216662A (ja) * 2007-03-05 2008-09-18 Sony Corp 表示用基板の欠陥検査方法及び欠陥検査装置並びに表示装置
WO2012056497A1 (ja) * 2010-10-28 2012-05-03 パナソニック株式会社 アクティブマトリクス基板の検査方法
US9018947B2 (en) 2012-03-29 2015-04-28 Samsung Display Co., Ltd. Pixel and array test method for the same

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3760411B2 (ja) * 2003-05-21 2006-03-29 インターナショナル・ビジネス・マシーンズ・コーポレーション アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法
WO2004109376A1 (ja) * 2003-06-04 2004-12-16 Toshiba Matsushita Display Technology Co., Ltd. アレイ基板の検査方法
TW594655B (en) * 2003-07-11 2004-06-21 Toppoly Optoelectronics Corp Testing circuit and method thereof for a flat panel display
JP3628014B1 (ja) * 2003-09-19 2005-03-09 ウインテスト株式会社 表示装置及びそれに用いるアクティブマトリクス基板の検査方法及び装置
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
JP2005259724A (ja) * 2004-02-10 2005-09-22 Fuji Photo Film Co Ltd 発光素子の順方向電圧降下測定方法及び装置、並びに光源装置及びこれを用いた感熱プリンタ
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
JP2006053439A (ja) * 2004-08-13 2006-02-23 Agilent Technol Inc Ｔｆｔアレイ試験方法および試験装置
JP2006073712A (ja) * 2004-09-01 2006-03-16 Agilent Technol Inc Ｔｆｔアレイ試験方法および試験装置
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9171500B2 (en) 2011-05-20 2015-10-27 Ignis Innovation Inc. System and methods for extraction of parasitic parameters in AMOLED displays
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US10012678B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US20140111567A1 (en) 2005-04-12 2014-04-24 Ignis Innovation Inc. System and method for compensation of non-uniformities in light emitting device displays
US9280933B2 (en) 2004-12-15 2016-03-08 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
EP2688058A3 (en) 2004-12-15 2014-12-10 Ignis Innovation Inc. Method and system for programming, calibrating and driving a light emitting device display
US9275579B2 (en) 2004-12-15 2016-03-01 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US7474115B1 (en) * 2004-12-28 2009-01-06 Dupont Displays, Inc. Organic electronic device display defect detection
JP4417858B2 (ja) * 2005-01-19 2010-02-17 オー・エイチ・ティー株式会社 回路パターン検査装置およびその方法
CA2496642A1 (en) 2005-02-10 2006-08-10 Ignis Innovation Inc. Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming
KR20080032072A (ko) 2005-06-08 2008-04-14 이그니스 이노베이션 인크. 발광 디바이스 디스플레이 구동 방법 및 시스템
CA2518276A1 (en) 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
KR100795780B1 (ko) * 2006-04-10 2008-01-21 네오뷰코오롱 주식회사 평판 디스플레이 기판의 패널점등 검사장치
EP2008264B1 (en) 2006-04-19 2016-11-16 Ignis Innovation Inc. Stable driving scheme for active matrix displays
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
JP4836718B2 (ja) * 2006-09-04 2011-12-14 オンセミコンダクター・トレーディング・リミテッド エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥検査装置及びこれらを利用したエレクトロルミネッセンス表示装置の製造方法
JP2008066003A (ja) * 2006-09-04 2008-03-21 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥修正方法及びエレクトロルミネッセンス表示装置の製造方法
KR100833764B1 (ko) * 2007-01-22 2008-05-29 삼성에스디아이 주식회사 직류-직류 컨버터를 갖는 유기 전계 발광 표시 장치
JP2009092965A (ja) * 2007-10-10 2009-04-30 Eastman Kodak Co 表示パネルの不良検出方法および表示パネル
JP5428299B2 (ja) * 2008-03-18 2014-02-26 セイコーエプソン株式会社 電気光学装置及び電子機器
US8722432B2 (en) 2009-04-24 2014-05-13 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Methods and system for on-chip decoder for array test
WO2010123620A1 (en) * 2009-04-24 2010-10-28 Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University Methods and system for electrostatic discharge protection of thin-film transistor backplane arrays
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
CA2688870A1 (en) 2009-11-30 2011-05-30 Ignis Innovation Inc. Methode and techniques for improving display uniformity
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
CA2669367A1 (en) 2009-06-16 2010-12-16 Ignis Innovation Inc Compensation technique for color shift in displays
US10996258B2 (en) 2009-11-30 2021-05-04 Ignis Innovation Inc. Defect detection and correction of pixel circuits for AMOLED displays
US8803417B2 (en) 2009-12-01 2014-08-12 Ignis Innovation Inc. High resolution pixel architecture
CA2687631A1 (en) 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
US20140313111A1 (en) 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10176736B2 (en) 2010-02-04 2019-01-08 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
CN102798787B (zh) * 2011-05-24 2014-12-10 宸鸿光电科技股份有限公司 电子设备及其断路检测***与断路检测方法
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
EP3293726B1 (en) 2011-05-27 2019-08-14 Ignis Innovation Inc. Systems and methods for aging compensation in amoled displays
US9324268B2 (en) 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US8937632B2 (en) 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9830857B2 (en) 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
DE112014000422T5 (de) 2013-01-14 2015-10-29 Ignis Innovation Inc. Ansteuerschema für Emissionsanzeigen, das eine Kompensation für Ansteuertransistorschwankungen bereitstellt
EP3043338A1 (en) 2013-03-14 2016-07-13 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for amoled displays
CN105144361B (zh) 2013-04-22 2019-09-27 伊格尼斯创新公司 用于oled显示面板的检测***
CN103336397B (zh) * 2013-07-01 2015-09-09 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
WO2015022626A1 (en) 2013-08-12 2015-02-19 Ignis Innovation Inc. Compensation accuracy
US9741282B2 (en) 2013-12-06 2017-08-22 Ignis Innovation Inc. OLED display system and method
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10192479B2 (en) 2014-04-08 2019-01-29 Ignis Innovation Inc. Display system using system level resources to calculate compensation parameters for a display module in a portable device
CA2879462A1 (en) 2015-01-23 2016-07-23 Ignis Innovation Inc. Compensation for color variation in emissive devices
CA2889870A1 (en) 2015-05-04 2016-11-04 Ignis Innovation Inc. Optical feedback system
CA2892714A1 (en) 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
KR101703151B1 (ko) 2015-11-24 2017-02-06 주식회사 서연이화 와이어링을 이용한 콘솔 노브 연동의 슬라이딩 암레스트 시스템
CN106409198B (zh) * 2016-11-24 2017-11-10 京东方科技集团股份有限公司 一种检测驱动电路的方法
CN111341258B (zh) * 2020-03-25 2021-04-02 上海天马有机发光显示技术有限公司 像素驱动电路及其驱动方法和显示装置
US11217649B2 (en) * 2020-04-03 2022-01-04 Star Technologies, Inc. Method of testing and analyzing display panel
CN114325501B (zh) * 2021-12-31 2024-04-02 科博达技术股份有限公司 Pdlc玻璃开路检测方法及其电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU525675A1 (ru) 1975-01-13 1976-08-25 Предприятие П/Я В-8611 Способ получени 8-хинолинол та меди
JP2938232B2 (ja) * 1991-07-25 1999-08-23 キヤノン株式会社 強誘電性液晶表示デバイス
JPH0682817A (ja) 1992-08-28 1994-03-25 Kyocera Corp 液晶表示装置の検査方法
JP3356839B2 (ja) 1993-10-08 2002-12-16 東亜ディーケーケー株式会社 アクティブマトリクスアレイ検査装置
JP3268102B2 (ja) 1993-12-28 2002-03-25 株式会社東芝 アレイ基板
JP4147594B2 (ja) * 1997-01-29 2008-09-10 セイコーエプソン株式会社 アクティブマトリクス基板、液晶表示装置および電子機器
JPH10321367A (ja) 1997-05-23 1998-12-04 Tdk Corp 有機ｅｌディスプレイの評価装置および評価方法
JP2000348861A (ja) 1999-06-02 2000-12-15 Toyota Central Res & Dev Lab Inc 有機ｅｌディスプレイの評価装置
JP5041627B2 (ja) 2000-05-12 2012-10-03 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電子機器
JP2001330639A (ja) * 2000-05-24 2001-11-30 Toshiba Corp アレイ基板の検査方法
JP3437152B2 (ja) 2000-07-28 2003-08-18 ウインテスト株式会社 有機ｅｌディスプレイの評価装置および評価方法
KR100551590B1 (ko) * 2000-10-23 2006-02-13 엘지.필립스 엘시디 주식회사 액정표시장치의 잔상측정방법
TW550530B (en) * 2000-10-27 2003-09-01 Semiconductor Energy Lab Display device and method of driving the same
JP2002297053A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその検査方法
US6789883B2 (en) * 2001-05-09 2004-09-14 Hewlett-Packard Development Company, L.P. Method and apparatus for compensating for ink container extraction characteristics
JP3701924B2 (ja) 2002-03-29 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｅｌアレイ基板の検査方法及びその検査装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005083452A1 (ja) * 2004-02-27 2005-09-09 Toshiba Matsushita Display Technology Co., Ltd. アレイ基板の検査方法およびアレイ基板の製造方法
JP4921969B2 (ja) * 2004-02-27 2012-04-25 東芝モバイルディスプレイ株式会社 アレイ基板の製造方法
JP2005285631A (ja) * 2004-03-30 2005-10-13 Casio Comput Co Ltd 画素回路基板、画素回路基板の検査方法、トランジスタ群、トランジスタ群の検査方法、検査装置
JP4665419B2 (ja) * 2004-03-30 2011-04-06 カシオ計算機株式会社 画素回路基板の検査方法及び検査装置
KR100674070B1 (ko) 2004-05-28 2007-01-29 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 표시 장치용 검사 기판
JP2008536181A (ja) * 2005-04-12 2008-09-04 イグニス・イノベイション・インコーポレーテッド 発光デバイス・ディスプレイ内の非一様性を補償するための方法およびシステム
JP2008216662A (ja) * 2007-03-05 2008-09-18 Sony Corp 表示用基板の欠陥検査方法及び欠陥検査装置並びに表示装置
WO2012056497A1 (ja) * 2010-10-28 2012-05-03 パナソニック株式会社 アクティブマトリクス基板の検査方法
JP5241959B2 (ja) * 2010-10-28 2013-07-17 パナソニック株式会社 アクティブマトリクス基板の検査方法
US8537151B2 (en) 2010-10-28 2013-09-17 Panasonic Corporation Inspection method
US9018947B2 (en) 2012-03-29 2015-04-28 Samsung Display Co., Ltd. Pixel and array test method for the same

Also Published As

Publication number Publication date
EP1641324A1 (en) 2006-03-29
KR20030090502A (ko) 2003-11-28
US20040008053A1 (en) 2004-01-15
JP3527726B2 (ja) 2004-05-17
DE60308748D1 (de) 2006-11-16
DE60308748T2 (de) 2007-10-31
KR100939188B1 (ko) 2010-01-28
EP1365632A1 (en) 2003-11-26
EP1365632B1 (en) 2006-10-04
TWI266559B (en) 2006-11-11
TW200403950A (en) 2004-03-01
US6815975B2 (en) 2004-11-09

Similar Documents

Publication Publication Date Title
JP3527726B2 (ja) アクティブマトリクス基板の検査方法及び検査装置
KR100394923B1 (ko) 어레이 기판의 검사 방법
KR100586753B1 (ko) Ｅｌ 어레이 기판에 대한 검사방법 및 장치
JP2007333823A (ja) 液晶表示装置および液晶表示装置の検査方法
JP2004347749A (ja) アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法
JP2005084260A (ja) 表示パネルの変換データ決定方法および測定装置
JPH055866A (ja) アクテイブマトリクス基板の検査方法
JP3879668B2 (ja) 液晶表示装置とその検査方法
JP4110172B2 (ja) アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法
KR100796700B1 (ko) 액티브 매트릭스형 디스플레이의 화소검사장치 및화소검사방법
JP4091537B2 (ja) アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体
JP4107601B2 (ja) アレイ基板の検査方法及びその検査装置
JP2003337547A (ja) アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体
JPWO2004086070A1 (ja) 半導体装置の検査回路、および検査方法
JP2008070702A (ja) Ｔｆｔアレイ検査方法、製造方法および検査装置
KR100697130B1 (ko) 기판 및 이를 결합한 디스플레이 디바이스
JPH08313396A (ja) 液晶パネルの検査方法
JP3747409B2 (ja) 画像表示素子の検査方法および検査装置
JP2005003606A (ja) 表示パネルの検査装置
JP2006317398A (ja) 半導体集積回路および半導体集積回路を搭載した製品のテスト方法
JP2003149081A (ja) 表示装置の検査方法及びそれを用いた検査装置
CN117746755A (zh) 像素的检查方法
JP2000180809A (ja) 液晶表示パネルの検査装置
JP2001318113A (ja) 電気光学装置の検査装置及び検査方法
JP2005315776A (ja) 平面表示装置の表示欠陥検出方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040220

R150 Certificate of patent or registration of utility model

Ref document number: 3527726

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees