KR100697130B1

KR100697130B1 - 기판 및 이를 결합한 디스플레이 디바이스

Info

Publication number: KR100697130B1
Application number: KR1020040051232A
Authority: KR
Inventors: 크리스토퍼자메스 브라운
Original assignee: 샤프 가부시키가이샤
Priority date: 2003-07-01
Filing date: 2004-07-01
Publication date: 2007-03-20
Also published as: GB0315330D0; TWI296791B; TW200506805A; JP2005024558A; KR20050004080A; GB2403581A

Abstract

기판(1)이 픽쳐 소자 전극(11)으로의 접속을 위한 제1 단자, 데이터 라인(Si)에 접속된 제2 단자, 및 상기 스위칭 소자를 선택적으로 인에이블하기 위한 인에이블 신호를 수신하여 상기 제2 단자에 상기 제1 단자를 접속하기 위한 제3 단자를 갖는 스위칭 소자(8)를 포함한다. 그 기판(1)에는 또한 상기 스위칭 소자의 동작에 대한 정보를 획득하기 위한, 상기 기판 상에 집적된 테스트 수단(18)이 제공된다.

상기 테스트 수단은 상기 데이터 라인의 캐패시턴스의 두가지 측정들을 이룰 수 있으며, 상기 스위칭 소자는 각각의 측정을 위해 추정상으로 상이한 상태들에서 시작한다.

본 발명은 특히 액티브 매트릭스 기판에서 이용될 수 있다. 이는 결함 스위칭 소자들이 상기 기판의 제조시의 초기 단계에서 검출될 수 있도록 한다.

픽쳐 소자 전극, 데이터 라인, 스위칭 소자, 인에이블 신호, 액티브 매트릭스 기판

Description

기판 및 이를 결합한 디스플레이 디바이스{A SUBSTRATE AND A DISPLAY DEVICE INCORPORATING THE SAME}

도 1은 통상의 액티브 매트릭스 디스플레이의 개략도.

도 2는 본 발명의 실시예에 따른 액티브 매트릭스 기판의 블록 개략도.

도 3a는 도 2의 액티브 매트릭스 기판의 도면.

도 3b는 도 3a의 액티브 매트릭스 기판을 결합한 액정 디스플레이 디바이스의 개략도.

도 4는 본 발명의 제1 방법을 설명하는 블록 흐름도.

도 5는 본 발명의 제2 방법을 설명하는 블록 흐름도.

<도면의 주요 부분에 대한 부호의 설명>

1: 디스플레이 기판

2: 타이밍 및 제어 회로

4: 디스플레이 소스 구동기

5: 디스플레이 게이트 구동기

6: 액티브 매트릭스

15: 감지 증폭기

16: 아날로그-디지털 변환 블록

17: 판독 쉬프트 레지스터

18: 자기-테스팅 회로

본 발명은 예를 들어, 각각의 픽쳐 소자에 다결정실리콘 박막 트랜지스터들(TFTs) 등의 스위칭 소자가 제공되는, AMLCD(Active Matrix Liquid Crystal Display)와 같은 액티브 매트릭스 디스플레이용 기판에 관한 것이다. 보다 구체적으로, 본 발명은 스위칭 소자들이 올바르게 동작하는지의 여부를 결정하기 위해 기판 상에 제공된 테스트 수단을 갖는 기판에 관한 것이다.

도 1은 통상의 액티브 매트릭스 액정 디스플레이 디바이스를 도시한다. 그 디바이스는 참조번호 1로 도식적으로 나타내고 있는 디스플레이 기판 상에 형성되며, 타이밍 및 제어 신호들을 디스플레이될 이미지 데이터와 함께 수신하기 위한 입력(3)에 접속된 타이밍 및 제어 회로(2)를 포함한다. 그 회로(2)는 적절한 신호들을 디스플레이 소스 구동기(4)의 형태로 데이터 신호 발생기에 그리고 게이트 구동기(5)의 형태로 스캔 신호 발생기에 공급한다.

그 디스플레이 소스 구동기(4)는 6으로 표시된 픽쳐 소자들(픽셀들)의 액티브 매트릭스에 대해 열 데이터 라인들(또는 "소스 라인들")로 작용하는 복수의 열 전극들(S₁, S₂,...S_m)에 접속되는 복수의 출력들을 갖는다. 그 열 전극들은 액티브 매트릭스(6)의 높이를 통해 연장하고 각각은 픽셀들의 각 열의 데이터 입력들에 접속된다. 유사하게, 그 구동기(5)는 그 매트릭스(6)의 폭를 통해 연장하는 행 전극들(G₁, G₂...G_n)에 접속된 복수의 출력들을 갖는다. 각각의 행 전극은 행 스캔 라인(또는 "게이트 라인")으로서 작용하고, 각 행의 픽셀들의 스캑 입력들에 접속된다.

픽셀들 중 하나가 7로 보다 상세하게 도시되며, 이는 표준 액티브 매트릭스 액정 타입이다. 픽셀은 예를 들어, 소스가 i번째 열 전극(S_i)에 접속되고, 게이트가 j번째 행 전극(G_j)에 접속되는 다결정-실리콘 박막 트랜지스터의 형태의 전자 스위치(8)를 포함한다. 그러므로 그 픽셀은 P_ij로 라벨링된다. 그 스위치(8)의 드레인은 액정 픽셀 이미지 발생 소자(9)의 부분을 형성하는 필셀 전극(11)에 접속되고, 또한 병렬 저장 캐패시터(10)에 접속된다. 그 이미지 디스플레이 소자(9)는 픽셀 전극(11), 그 픽셀 전극과 대향하여 배치된 카운터-전극(13), 및 그 픽셀 전극(11)과 카운터-전극(13) 사이에 배치된 액정 층(12)으로 형성된다.

행들 및 열들로 대한 기준은 수평 행들 및 수직 열들로 제한되는 것으로 의도된 것이 아니지만, 대신에 이미지 데이터가 한 행씩 입력되는 표준의 잘 공지되어 있는 방식을 언급하는 것이다. 보통 디스플레이에서 픽셀 행들은 수평으로 배치되고 픽셀 열들은 수직으로 배치될지라도, 이는 필수적인 것은 아니며, 그 행들은 예를 들어, 수직으로도 똑같이 잘 배치되고 그 열들은 수평으로도 배치된다.

사용시, 디스플레이용 이미지 데이터는 임의의 적절한 소스에 의해 그 배치 의 입력(3)에 공급되고 구동기들(4, 5)의 동작에 따라서 픽셀 액티브 매트릭스(6)에 의해 디스플레이된다. 특정 픽셀에 데이터를 기입하기 위해, "인에이블(enable)" 전압이 그 픽셀의 스위칭 소자에 접속된 행 스캔 라인에 인가되며 - 따라서 그 픽셀(P_ij)에 데이터를 기입하기 위해, 그 "인에이블" 전압은 스위칭 소자(8)를 턴 온(ON)하기 위해 행 스캔 라인(G_j)에 인가되어 스위칭 소자(8)의 소스와 드레인 사이에 전기 전도하도록 할 것이다. (그 인에이블 전압을 행 스캔 라인(G_j)에 인가하는 것은 또한 그 행 스캔 라인(G_j)에 접속된 모든 다른 스위칭 소자들을 턴 온할 것이다.) 결과적으로, 그 픽셀 전극 및 저장 캐패시터는 열 전극(S_i)에 전기적으로 접속되고 열 전극(S_i)에 인가된 전압이 액정 픽셀 이미지 발생 소자(9)의 픽셀 전극(11)에 기입되며, 또한 저장 캐패시터(10)에 기입된다. 이어서 그 인에이블 전압은 행 스캔 라인(G_j)로부터 제거되어, 그 스위칭 소자를 턴 오프(OFF)한다. 이는 열 전극(S_i)의 전압의 다음 변화들이 픽셀(P_ij)에 저장된 전압에 영향을 미치지 않도록 그 열 전극(Si)로부터 그 픽셀을 전기적으로 차단한다.

일반적으로, 도 1에 도시된 타입의 디스플레이가 한 행씩 리프레쉬(refresh)된다. 픽셀 이미지 데이터에는 각각의 프레임 리프레쉬 사이클의 시작을 나타내는 프레임 동시성 펄스(frame synchronisation pulse)가 이미지 프레임들로서 직렬로 공급된다. 픽셀 이미지 데이터의 행들이 디스플레이 소스 구동기(4)에서의 명령 후에 하나가 입력되고 인에이블 신호가 이미지 데이터가 픽셀들의 적절한 행들에 저 장되도록 인에이블하기 위한 적절한 행 스캔 라인에 공급된다. 그러므로, 그 매트릭스(6)의 픽셀 행들은 프레임 리프레쉬 사이클이 완료될 때, 통상 상부 행에서 시작하고 하부 행에서 끝나는 인에이블 신호들을 한번에 한행씩 공급하는 게이트 구동기(5)에 의해 한번에 한 행씩 리플레쉬된다.

상기로부터 알 수 있는 바와 같이, 액티브 매트릭스 디스플레이 디바이스의 올바른 동작은 소망되는 픽셀 전극과 연관된 열 전극으로부터 픽셀 전극을 단절시키거나 또는 그 열 전극에 픽셀 전극을 접속하기 위해서 올바르게 기능하는 스위칭 소자들에 의존한다. 스위칭 소자가 올바르게 기능하지 않으면, 소망의 방식으로 그 연관된 픽셀을 어드레스할 수 없다. 스위칭 소자의 두가지 최대의 공통의 결함 모드들은 그를 위해 (a) 인에이블 전압이 연관된 행 스캔 라인에 인가되는지 아닌지의 여부에 무관하게 그 픽셀 전극이 그 연관된 열 전극으로부터 영구적으로 단절되도록 영구적으로 개방 회로(open circuit)로 가고 또는 (b) 인에이블 전압이 그 연관된 행 스캔 라인에 인가되는지 아닌지의 여부에 무관하게 그 픽셀 전극이 그 연관된 열에 영구적으로 접속되도록 영구적으로 단락-회로(short-circuit)로 간다. (a)의 경우, 프레쉬 데이터를 그 픽셀에 기입하는 것이 불가능한 반면, (b)의 경우, 그 픽셀에 저장된 데이터는 그 연관된 열 데이터 라인의 전압이 변화할 때마다 변화한다.

스위칭 소자들에서의 결함은 액티브 매트릭스 디스플레이 디바이스의 제조동안 발생할 수 있다. 이는 수리 동작이 이루어져야 하거나 심지어는 너무 많은 결함이 존재하는 경우 디스플레이가 폐기되어야 하기 때문에, 디스플레이 디바이스의 제조의 초기 단계에서 결함 스위칭 소자들을 검출하는 것이 바람직하다. 전자의 경우 다른 결함 디스플레이들을 수리함으로써 후자의 경우 결점 디스플레이들 상의 추가의 제조 단계들을 제거함으로써 비용 절감이 행해진다.

액티브 매트릭스 디스플레이 디바이스의 제조 동안 결함 스위칭 소자들을 검출하는 종래의 방법은 각각의 픽셀들에 고정된 전하를 기입하기 위해 외부 테스팅 장비를 사용하는 것이다. 이러한 전하는 픽셀 저장 캐패시터에 저장되고, 시간의 설정된 주기 후에 다시 판독된다. 다시 판독된 전하의 양을 기입된 것과 비교함으로써, 그 액티브 매트릭스 내의 각 픽셀 스위치의 보전성이 확인될 수 있다. 결함을 검출하는데 사용되는 외부 장비는 사용하기에 비싸고 시간 소모적이며, 디스플레이의 각각의 다른 설계에 대해 재설정되어야 한다. 그러한 종래의 방법의 예가 US-A-5 377 030호에 제공된다.

WO 92/11560호는 테스트 회로가 그 기판 상에 장착되는 액티브 매트릭스 디바이스를 공개한다. 두 테스트 회로들은 각각의 스캐닝 라인 또는 데이터 라인에, 그 라인의 각 단부에 하나씩 접속된다. 동작시, 하나의 테스트 회로가 전압을 그에 접속된 데이터 라인 또는 스캐닝 라인에 인가하며, 스캐닝 라인 또는 데이터 라인의 다른 편에서의 테스트 회로는 라인을 통해 흐르는 전류가 결정될 수 있는 결과의 전압을 측정한다. 특정 라인을 통해 흐르는 전류는 라인이 단락 회로를 갖는지 아니면 그 내에 파손을 갖는지에 관한 표시를 제공한다.

US-A-5 774 100호는 테스트 트랜지스터들의 열이 형성된 "테스트 부"가 제공 된 액티브 매트릭스 액정 디스플레이를 공개한다. 동작시, 구동기 회로가 스캐닝 라인 또는 데이터 라인에 신호를 공급하며, 그 스캐닝/데이터 라인 상의 결과의 출력 전압 레벨, 및 조정을 위해 그 전압 레벨에 대해 취해진 시간이 결정된다.

US-A-5 576 730호는 액티브 매트릭스 기판을 테스팅하는데 사용되는 단자들이 제공되는 액티브 매트릭스 기판에 관한 것이다. 그러나, 어떠한 테스트 회로도 액티브 매트릭스 기판에 제공되지 않는다. "검사 신호(inspection signal)"가 외부 소스에 의해 제공되며, 그 결과들은 아날로그/디지털 변환기 및 액티브 매트릭스 기판으로부터 분리된 그 기판 외부의 컴퓨터에 의해 판독된다.

본 발명의 제1 양상은, 디스플레이 픽쳐 소자 전극과; 스위칭 소자 - 상기 스위칭 소자는 픽쳐 소자 전극에 접속된 제1 단자, 데이터 라인에 접속된 제2 단자, 및 상기 스위칭 소자를 선택적으로 인에이블하기 위한 인에이블 신호를 수신하여 상기 제2 단자에 상기 제1 단자를 접속하기 위한 제3 단자를 구비함 - ; 상기 스위칭 소자의 동작에 대한 정보를 획득하기 위한 테스트 수단을 포함하며, 상기 테스트 수단은 사용시 상기 스위칭 소자의 두 개의 추정상으로 다른 상태들에 대한 상기 데이터 라인의 캐패시턴스에 대한 정보를 획득한다.

상기 테스트 수단이 기판 상에 집적되기 때문에, 고가의 외부 테스팅 장비가 요구되지 않는다. 그 스위칭 소자들의 올바른 동작은 기판의 제조의 초기 단계에서, 예를 들어 스위칭 소자들이 제조되는 직후에 확인될 수 있다. 스위칭 소자들을 테스트하기 전에 완전한 디바이스로 그 기판을 집적하는 것은 필수적인 것이 아니 다.

그 기판은 스위칭 소자의 동작에 대한 정보를 획득하기 위해 상기 테스트 수단을 제어하기 위한 제어 수단을 더 포함할 수 있다.

제1 주기에서, 그 제어 수단은 그 스위칭 소자의 제2 단자로의 인에이블 신호의 인가를 억제하고 상기 테스트 수단은 그 데이터 라인의 캐패시턴스의 값에 대한 제2 정보를 획득하고 그 인에이블 신호의 인가가 억제된다.

제2 주기에서, 그 제어 수단은 그 스위칭 수단의 제2 단자로의 인에이블 신호의 인가를 허용하함으로써 상기 테스트 수단은 그 데이터 라인의 캐패시턴스의 값에 대한 제2 정보를 획득하고 그 인에이블 신호는 스위칭 소자의 제2 단자에 인가된다.

상기 테스트 수단은 데이터 라인의 캐패시턴스와 기준 캐패시터의 캐패시턴스 간의 차이를 결정하도록 조절될 수 있다.

상기 테스트 수단은 감지 증폭기를 포함할 수 있다.

상기 테스트 수단은 데이터 라인의 캐패시턴스에 대한 획득된 정보로부터 그 스위칭 소자의 동작에 대한 정보를 획득하기 위한 분석 수단을 포함할 수 있다.

상기 분석 수단은 데이터 라인의 캐패시턴스 값에 대한 제1 정보를 데이터 라인의 캐패시턴스 값에 대한 제2 정보와 비교하도록 조절될 수 있다.

상기 분석 수단은 데이터 라인의 캐패시턴스 값에 대한 제1 및/또는 제2 정보를 소정의 임계값과 비교하도록 조절될 수 있다.

상기 기판은, 행들 및 열들로 배열된 복수의 디스플레이 픽쳐 소자 전극들 과; 복수의 데이터 라인들 - 각각의 데이터 라인은 픽쳐 소자 전극들의 각각의 열과 연관됨 - ; 및 복수의 스위칭 소자들 - 각각의 스위칭 소자는 상기 픽쳐 소자 전극들 중 각각의 전극에 접속된 제1 단자, 상기 픽쳐 전극들 중 각각의 전극과 연관된 상기 데이터 라인에 접속된 제2 단자, 및 상기 스위칭 소자를 선택적으로 인에이블하기 위한 인에이블 신호를 수신하여 상기 제1 단자를 상기 제2 단자에 접속하기 위한 제3 단자를 구비함 - 을 포함하고, 상기 제어 수단은 사용시 상기 스위칭 소자들 각각의 동작에 대한 정보를 획득하기 위해 상기 테스트 수단을 제어하도록 조절될 수 있다.

본 발명은 또한 앞서 정의된 바와 같은 기판 및 상기 테스트 수단으로부터 출력을 수신하고 상기 테스트 수단으로부터의 출력으로부터 상기 또는 각각의 스위칭 소자에 대한 정보를 획득하기 위한 분석 수단을 포함하는 조합물을 제공한다. 상기 테스트 수단으로부터의 출력은 그 기판으로부터 분리된 분석 수단으로 통과되므로, 분석 수단이 그 기판 상에 집적될 필요는 없다.

본 발명의 제2 양상이 본 발명의 제1 양상에 정의된 바와 같은 기판을 포함하는 디스플레이 디바이스를 제공한다.

그 디스플레이 디바이스는, 본 발명의 제1 양상에 정의된 기판과; 상기 기판에 대향하여 배치된 카운터 기판과; 상기 기판과 상기 카운터 기판 사이에 배치된 액정 재료(material)를 포함할 수 있다.

본 발명의 제3 양상이 기판의 스위칭 소자를 테스트하기 위한 방법을 제공하는데, 여기서 상기 스위칭 소자는 픽쳐 소자 전극에 접속된 제1 단자와, 데이터 라 인에 접속된 제2 단자와, 그 스위칭 소자를 선택적으로 인에이블하기 위한 인에이블 신호를 수신하여 상기 제1 단자를 상기 제2 단자에 접속하기 위한 제3 단자를 구비하며, 상기 스위칭 소자를 테스트하는 방법은 상기 스위칭 소자의 두 개의 측정상 상이한 상태들에 대한 데이터 라인의 캐패시턴스에 대한 정보를 획득하는 단계를 포함한다.

본 발명의 테스팅 방법의 원리는, 그 스위칭 소자에 인에이블 신호를 인가하는 것에 의해, 스위칭 소자가 올바르게 동작하는 경우, 그 열 전극(데이터 라인)의 캐패시턴스를 변경해야 한다는 것이다. 열 전극에 접속된 모든 스위칭 소자들이 개방되는 경우, 그 열 전극의 캐패시턴스의 측정은 단지 그 열 전극의 캐패시턴스만을 측정할 것이다. 그러나, 그 열 전극과 연관된 픽셀의 스위칭 소자가 닫혀지는 경우, 그 열 전극의 캐패시턴스의 측정은 그 열 전극의 캐패시턴스를 측정할뿐만 아니라 픽셀 캐패시턴스(즉, 저장 캐패시터 및 픽셀 전극의 캐패시턴스)도 측정할 것이다. 그러므로 열 전극의 캐패시턴스를 측정하는 것은 예를 들어, 액티브 매트릭스 기판의 스위칭 소자가 올바르게 동작하는지를 확인하는 신속하고 단순한 방법을 제공한다.

그 방법은 어떠한 인에이블 전압도 그 스위칭 소자의 제2 단자에 인가되지 않는 경우, 그 데이터 라인의 캐패시턴스 값에 대한 제1 정보를 획득하는 단계를 더 포함할 수 있다.

본 방법은 인에이블 전압이 그 스위칭 소자의 제2 단자에 인가되는 경우, 그 데이터 라인의 캐패시턴스 값에 대한 제2 정보를 획득하는 단계를 더 포함할 수 있 다.

본 방법은 그 데이터 라인의 캐패시턴스 값에 대한 제1 정보를 데이터 라인의 캐패시턴스 값에 대한 제2 정보와 비교하는 단계를 더 포함할 수 있다.

본 방법은 그 데이터 라인의 캐패시턴스 값에 대한 제1 및/또는 제2 정보를 사전 결정된 임계값과 비교하는 단계를 더 포함할 수 있다.

본 방법은 그 데이터 라인의 캐패시턴스 값에 대한 제1 정보가 데이터 라인의 캐패시턴스 값에 대한 제2 정보와 실질적으로 유사하다면, 상기 데이터 라인의 캐패시턴스 값에 대한 제1 및 제2 정보를 사전 결정된 임계값과 비교하는 단계를 더 포함할 수 있다.

본 방법은 데이터 라인의 캐패시턴스 값에 대한 정보로서, 상기 데이터 라인의 캐패시턴스와 기준 캐패시터의 캐패시턴스 간의 차이를 결정하는 단계를 더 포함할 수 있다.

본 방법은 상기 데이터 라인의 캐패시턴스와 상기 기준 캐패시터의 캐패시턴스 간의 차이에 비례하는 크기를 갖는 전압을 발생시키는 단계를 더 포함할 수 있다.

본 발명의 제4 양상은 액티브 매트릭스 기판을 테스트하는 방법을 제공하고, 상기 액티브 매트릭스 기판은, 행들 및 열들로 배열된 복수의 디스플레이 픽쳐 소자 전극들과; 복수의 데이터 라인들 - 각각의 데이터 라인이 픽쳐 소자 전극들의 각각의 열과 연관됨 - ; 및 복수의 스위칭 소자들 - 각각의 스위칭 소자는 상기 픽쳐 소자 전극들 각각에 접속된 제1 단자, 상기 픽쳐 소자 전극들 각각과 연관된 상 기 데이터 라인에 접속된 제2 단자, 및 상기 스위칭 소자를 선택적으로 인에이블하기 위한 인에이블 신호를 수신하여 상기 제1 단자를 상기 제2 단자에 접속하기 위한 제3 단자를 구비함 - 을 포함하고, 상기 방법은 어떤 인에이블 신호도 상기 스위칭 소자들 중 어느 것에도 인가되지 않는 경우 각각의 데이터 라인의 각각의 캐패시턴스에 대한 제1 정보를 획득하는 단계와; 선택된 제1 행 내의 각각의 스위칭 소자에 인에이블 신호를 인가하는 반면 다른 행들 내의 스위칭 소자들에 인에이블 신호를 인가하지 않는 단계와; 상기 인에이블 신호가 상기 선택된 제1 행 내의 상기 스위칭 소자들에 인가되는 경우 각각의 데이터 라인의 각각의 캐패시턴스에 대한 제2 정보를 획득하는 단계와; 각각의 데이터 라인의 상기 각각의 캐패시턴스에 대한 상기 제1 및 제2 정보로부터 상기 선택된 제1 행 내의 상기 스위칭 소자들에 대한 정보를 획득하는 단계를 포함한다.

본 발명은, 인에이블 신호를 선택된 제2 행 내의 각각의 스위칭 소자에 인가하는 반면 인에이블 신호를 다른 행들 내의 스위칭 소자들에 인가하지 않는 단계와; 상기 인에이블 신호가 상기 선택된 제2 행 내의 스위칭 소자들에 인가되는 경우 각각의 데이터 라인의 각각의 캐패시턴스에 대한 제3 정보를 획득하는 단계와; 각각의 데이터 라인의 각각의 캐패시턴스에 대한 상기 제1 및 제3 정보로부터 상기 선택된 제2 행 내의 스위칭 소자들에 대한 정보를 획득하는 단계를 더 포함할 수 있다.

대안으로, 본 발명은 어떤 인에이블 신호도 상기 스위칭 소자들 중 임의의 스위칭 소자에 인가되는 경우 각각의 데이터 라인의 각각의 캐패시턴스에 대한 제3 정보를 획득하는 단계와; 선택된 제2 행 내의 각각의 스위칭 소자에 인에이블 신호를 인가하는 반면 다른 행들 내의 스위칭 소자들에는 인에이블 신호를 인가하지 않는 단계와; 상기 인에이블 신호가 상기 선택된 제2 행 내의 스위칭 소자들에 인가되는 경우 각각의 데이터 라인의 각각의 캐패시턴스에 대한 제3 및 제4 정보로부터 상기 선택된 제2 행 내의 스위칭 소자들에 대한 정보를 획득하는 단계를 더 포함할 수 있다.

본 발명은 첨부 도면들을 참조하여, 예시적으로 더 기재될 것이다.

같은 참조 번호들은 전체 도면들을 통해 같은 구성요소들을 나타낸다.

<실시예>

본 발명은 특히 픽쳐 소자 전극들의 매트릭스를 포함하는 액티브 매트릭스 기판을 참조하여 기재될 것이지만 본 발명은 원칙적으로 이에 제한되지 않는다.

도 2는 본 발명의 실시예에 따른 액티브 매트릭스 기판(14)의 블록 개략도이다. 그 액티브 매트릭스 기판(14)은 기판(1) 상에 형성된 픽쳐 소자 전극들의 소스 구동기(4), 게이트 구동기(5), 및 액티브 매트릭스(6)를 포함한다. 각각의 픽쳐 소자 전극은 연관된 스위칭 소자에 의해 제어된다. 그 기판이 완전 디스플레이 디바이스 내에 통합되는 경우, 각각의 픽쳐 소자 전극은 디바이스의 픽셀(픽쳐 소자)에 대응할 것이다.

도 2의 그 액티브 매트릭스 기판(14)은 액티브 매트릭스(6)의 스위칭 소자들이 올바르게 동작하는지를 테스트하기 위한 테스트 수단(18)을 더 포함한다. 그 테스트 수단(18)은 기판(1) 상에 제공되고 예를 들어 기판(1) 상에 집적된 회로들을 포함할 수 있다.

도 3a는 보다 상세하게 도 2의 액티브 매트릭스 기판(14)의 구성요소들을 도시한다. 그 액티브 매트릭스 기판(14)의 구성요소들은 1로 표시된 기판 상에 형성되고, 타이밍 및 제어 신호들을 수신하기 위한(그리고 또한 일단 그 액티브 매트릭스 기판(14)이 완전한 디스플레이 디바이스에 통합되면 디스플레이될 이미지 데이터를 수신하기 위한) 입력(3)에 접속된 타이밍 및 제어 회로(2)를 포함한다. 그 타이밍 및 제어 회로(2)는 소스 구동기(4)의 형태로 데이터 신호 발생기에 그리고 게이트 구동기(5)의 형태로 스캔 신호 발생기에 적절한 신호들을 공급한다. 그 디스플레이 소스 구동기(4) 및 스캔 구동기(5)는 표준 또는 종래의 타입과 같은 임의의 적절한 타입이 될 수 있으며, 더 기재되지 않을 것이다. 그 디스플레이 소스 구동기(4)는 6으로 표시된 픽쳐 소자들(픽셀들)의 매트릭스에 대해 열 데이터 라인들로 작용하는 복수의 열 전극들(S₁, S₂...S_m)에 접속가능한 복수의 출력들을 갖는다. 그 타이밍 및 제어 회로(2)는 그 디스플레이 소스 구동기(4)의 출력들이 데이터 라인들에 전기적으로 접속되는지 아니면 데이터 라인들로부터 단절되는지를 제어한다. 그 디스플레이 소스 구동기는 예를 들어, 그 디스플레이 소스 구동기(4)가 제어 회로(2)에 의해 인에이블되는 경우, 그 데이터 라인들에 단지 접속될 수 있다. 그 데이터 라인들은 액티브 매트릭스(6)의 전체 높이를 통해 연장하고, 각각의 데이터 라인은 각각의 픽셀들의 열의 데이터 입력들에 접속된다. 유사하게, 그 게이트 구동기(5)는 매트릭스(6)의 전체 폭을 통해 연장하는 행 전극들(G₁, G₂,...G_n)에 접속 된 복수의 출력들을 갖는다. 각각의 행 전극은 행 스캔 라인으로서 동작하고 각각의 행의 픽셀들의 스캔 입력들에 접속된다.

픽셀들 중 하나는 7로 보다 상세하게 도시된다. 도 3a의 픽셀(7)이 도 1의 픽셀(7)에 일반적으로 대응하는 것이 도시될 것이며, 그 기재는 여기서 반복되지 않을 것이다. 그러나, 도 3a가 완전한 디스플레이 디바이스보다는 차라리 액티브 매트릭스 기판(14)을 도시하기 때문에, 도 1의 액정 층(12) 및 카운터 전극(13)은 존재하지 않으며 그래서 도 3a에는 도시되지 않음을 유의해야 한다.

도 3a의 실시예에서, 그 테스트 수단(18)은 픽셀들의 매트릭스(6)의 하부 에지를 따라 배치된다. 그 테스트 수단(18)은 입력들이 열 전극들의 각각에 접속되는 복수의 감지 증폭기들(15)을 포함한다. 그 감지 증폭기들은 타이밍 및 제어 회로(2)로부터의 제어 신호에 의해 제어, 예를 들어, 인에이블된다. 그 감지 증폭기들의 출력들은 아날로그-디지털 변환 블록(16)에 공급되고, 이는 감지 증폭기들(15)에 의해 감지된 아날로그 값들을 병렬 디지털 출력들로 변환한다. 그 변환 블록(16)의 출력들은 판독 시프트 레지스터(read-out shift register)(17)에 접속되고, 이는 변환 블록(16)으로부터의 병렬 출력 데이터를 직렬 출력 데이터로 변환하고 이를 출력 라인(19)에 공급한다.

그 테스트 수단(18)은 데이터 라인들(S₁, S₂...S_m)의 캐패시턴스에 대한 정보를 획득할 수 있다. 그 스위칭 소자들(8)이 올바르게 동작하는지에 관한 정보는 데이터 라인들의 측정된 캐패시턴스로부터 얻어질 수 있다. 특히 바람직한 실시예에 서, 스위칭 소자들의 동작에 대한 정보는 그 데이터 라인의 캐패시턴스의 두가지 측정들을 행함으로써 획득될 수 있으며, 그 두가지 측정들이 이루어지는 경우, 그 데이터 라인에 접속된 스위칭 소자가 두가지 추정상으로 상이한 상태들로 된다.

그 테스트 방법의 원리는 이제 데이터 라인(S_i) 및 행 전극(G_j)과 연관된 픽셀(P_ij)를 참조하여 이하에 설명될 것이다.

초기에, 그 타이밍 및 제어 회로는 그 감지 증폭기(15)가 그 데이터 라인(S_i)의 캐패시턴스의 측정을 할 수 있도록 제1 주기에서 그 감지 증폭기(15)를 인에이블한다. 이러한 제1 주기동안, 그 타이밍 및 제어 회로는 그 데이터 라인(S_i)이 디스플레이 소스 구동기(4)로부터 전기적으로 단절되도록 보장한다. 그 타이밍 및 제어 회로(2)는 또한 그 게이트 구동기(5)가 행 스캔 라인(G_j)에 인에이블 전압을 인가하는 것을 억제한다. 실제로, 그 타이밍 및 제어 회로(2)는 그 게이트 구동기(5)가 행 스캔 라인들(G_j)의 어느 것에 인에이블 전압을 인가하는 것을 억제한다. 그러므로, 제1 주기 동안의 캐패시턴스의 측정은 그 데이터 라인(S_i)이 i번째 픽셀 열의 모든 픽셀의 저장 캐패시턴스(10) 및 픽셀 전극(11)으로부터 측정상 단절되도록 추정상으로 개방 회로가 되는 i번째 열 데이터 라인에 접속된 모든 스위칭 소자(8)로 이루어진다 - 즉, 그 스위칭 소자는 그것이 올바르게 동작한다면 개방 회로가 될 것이다. 그 데이터 라인(S_i)은 또한 디스플레이 소스 구동기(4)로부터 단절된다. 결과적으로, 제1 주기에서 측정된 캐패시턴스는, 그 데이터 라인에 접속된 스위칭 소자들이 올바르게 동작한다면, 그 데이터 라인(S_i)의 고유의 캐패시턴스가 되어야 한다.

제2 주기에서, 그 타이밍 및 제어 회로들은 행 스캔 라인(Gj)에 인에이블 전압을 인가하는 반면 그 인에이블 전압을 임의의 다른 행 스캔 라인에 인가하지 않도록 그 게이트 구동기(5)에 지시한다. 그 타이밍 및 제어 회로는 소스 라인(S_i)으로부터 단절된 디스플레이 소스 구동기(4)를 계속 유지하며, 또한 그 감지 증폭기(15)가 그 소스 라인(S_i)의 캐패시턴스를 측정하도록 계속 인에이블한다. 픽셀(P_ij)의 스위칭 소자가 이제 그 소스 라인(S_i)이 픽셀(P_ij)에 추정상으로 접속되도록 추정상으로 닫히기 때문에, - 즉, 픽셀(P_ij)의 스위칭 소자는 그것이 올바르게 동작한다면 닫힐 것이다 - 제2 주기에서 측정된 캐패시턴스는 픽셀(P_ij)의 캐패시턴스와 그 소스 라인(Si)의 고유의 캐패시턴스의 합이 되어야 한다. 그 픽셀 캐패시턴스에 대한 우세한 기여(contribution)는 저장 캐패시턴스가 될 것이다. 그러므로, 그 스위칭 소자가 예를 들어, 그 저장 캐패시턴스(10)가 제조된 후에 그 제조 공정들에서의 한 시점에서 테스트되는 경우, 그 제2 주기에서 측정된 캐패시턴스는 그 저장 캐패시턴스(10)와 그 소스 라인(S_i)의 고유의 캐패시턴스의 합이 되어야 한다.

그 픽셀의 스위칭 소자의 동작에 대한 정보가 제1 주기에서 획득된 캐패시턴스와 제2 주기에서 측정된 캐패시턴스를 비교함으로써 획득될 수 있다. 제2 주기에 서 측정된 그 캐패시턴스가 데이터 라인(S_i)의 고유의 캐패시턴스뿐만 아니라 저장 캐패시턴스도 포함해야 하기 때문에, 그 제2 주기에서 측정된 캐패시턴스는 제1 주기에서 측정된 캐패시턴스보다 커야 한다. 그러므로, 그 비교가 제2 주기에서 측정된 캐패시턴스가 실제로 제1 주기에서 측정된 캐패시턴스보다 크다는 것을 보여주면, 이는 그 스위칭 소자가 올바르게 동작하고 있음을 제시한다. 그러나, 그 비교가 제1 주기에서 측정된 캐패시턴스가 제2 주기에서 측정된 캐패시턴스와 대략적으로 동일하다는 것을 보여주면, 이는 그 스위칭 소자가 결함이 있음을 나타낸다. 이는 그 스위칭 소자가 (두 측정들이 단지 데이터 라인(S_i)의 고유의 캐패시턴스의 측정들이 되도록) 영구적으로 개방 회로임을 나타내거나, 또는 그 스위칭 소자가 (제1 주기에서의 측정이 데이터 라인(S_i)의 캐패시턴스에 추가하여 저장 캐패시터(10)의 전체 캐패시턴스의 측정이 되도록) 영구적으로 닫혀짐을 나타낸다. 이러한 두가지 결함 상황들은 제1 및 제2 주기들에서 측정된 캐패시턴스들과 사전 결정된 임계값과 비교함으로써 서로로부터 구별될 수 있다. 그 임계값은 데이터 라인(Si)의 예상되는 캐패시턴스보다 큰 레벨로 설정되지만, 이는 저장 캐패시터(10)의 캐패시턴스보다 낮다. 그러므로, 제1 주기에서 측정된 캐패시턴스가 제2 주기에서 측정된 캐패시턴스와 실질적으로 동일하고, 사전 결정된 임계값보다 낮으면, 이는 그 스위칭 소자가 영구적으로 개방이 되도록 캐패시턴스의 어느 측정도 그 저장 캐패시터를 포함하지 않음을 나타낸다. 역으로, 제1 주기에서 측정된 캐패시턴스가 제2 주기에서 측정된 캐패시턴스와 실질적으로 동일하고 둘 모두 임계값보다 크면, 이는 그 스위칭 소자가 영구적으로 닫히도록 - 캐패시턴스의 둘 모두의 측정들이 그 저장 캐패시터를 포함함을 나타낸다.

그러므로 이러한 방식의 캐패시턴스의 측정은 스위칭 소자가 올바르게 동작하고 잇는지를 결정하기 위한 간단한 기술을 제공한다. 더구나, 이는 스위칭 소자가 올바르게 동작하는지에 관한 정보를 제공할 뿐만 아니라 스위칭 소자가 결함임이 발견되는지의 결함 성질에 관한 정보도 제공한다.

본 발명의 테스트 기술은 그 기판의 측정동안 액티브 매트릭스 기판 상에서 수행될 수 있다. 그 방법은 존재해야할 액정 층을 요구하지 않으며, 그래서 그 기판은 완전 디스플레이 디바이스에 통합되기 전에 테스트될 수 있다. 본 발명의 테스트 방법은 그 스위칭 소자들 및 저장 캐패시터들이 그 기판 상에서 제조된 후에 액티브 매트릭스 기판의 제조시의 임의의 단계에서 수행될 수 있다. 그러므로, 결함들은 제조 공정의 비교적 초기 단계에서 검출될 수 있으며 - 이는 결함이 수리되도록 하고, 또는 대안으로, 기판이 너무 많은 결함 스위칭 소자들이 존재한다면 폐기하도록 한다.

본 발명의 테스팅 방법은 액티브 매트릭스 기판 외부에 중요 장비를 요구하지 않는다. 단지 요구되는 외부 장비는 시프트 레지스터(17)로부터 출력을 수신하고 "합격/불합격(pass/fail)" 표시 또는 임의의 결함 스위칭 소자들의 위치와 같은 유용한 출력을 제공하기 위해 시프트 레지스터로부터의 출력을 변환하기 위한 수단(도 3a에 44로 표시됨)이다. (이것이 현재 채택될 기판의 영역 때문에 외부 수단을 이용하는 것보다 덜 효율적일지라도, 원칙적으로 "합격/불합격" 표시 또는 임 의의 결함 스위칭 소자들의 위치를 시프트 레지스터(17)의 출력으로부터 발생시키기 위한 수단은 그 기판 상에 집적될 수 있다.)

원칙적으로, 아날로그-디지털 변환 블록(16) 및 시프트 레지스터(17)은 액티브 매트릭스 기판(14) 상에 집적되는 것보다는 차라리 외부 테스팅 장비에 통합될 수 있다. 이는 외부 테스팅 장비와 픽셀 매트릭스 내에 열들이 있는 패널(panel) 간의 많은 특별 접속들을 요구하는 불이익을 가질지라도, 액티브 매트릭스 기판 상의 테스팅 장비에 의해 채택된 공간을 감소시킬 것이다.

상기 기재는 제1 및 제2 주기들에서 소스 라인의 캐패시턴스를 측정하는 감지 증폭기를 지칭한다. 이것이 원칙적으로는 행해질 수 있지만, 바람직한 실시예에서, 그 감지 증폭기는 소스 라인의 캐패시턴스와 액티브 매트릭스 기판 상에 집적된 기준 캐패시터의 캐패시턴스 간의 차이를 측정한다. 본 실시예에서, 그 감지 증폭기는 기준 캐패시터의 캐패시턴스와 소스 라인의 캐패시턴스 간의 차이에 비례하는 전압 신호를 출력한다. 아날로그-디지털 변환 블록은 이러한 전압 신호에 비례하는 바이너리 워드를 생성한다. 그 기준 캐패시터는 소스 라인의 고유의 캐패시턴스와 동일한 캐패시턴스를 갖도록 제조된다. 그러므로, 제1 주기에서 아날로그-디지털 변환 블록으로부터의 그 출력 바이너리 워드는 (소스 라인에 접속된 어떠한 스위칭 소자도 영구적으로 닫혀지지 않는다고 가정하면) 영(zero)이다.

상기 기재는 액티브 매트릭스 기판의 단일 픽셀의 스위칭 소자를 테스팅하는 것을 언급한다. 사실상, 물론, 액티브 매트릭스 기판 상의 모든 스위칭 소자들을 테스트 하는 것이 바람직할 것이고, 도 4는 이를 하는 한가지 방법을 도시한다.

초기에, 단계 20에서, 각각의 데이터 라인(소스 라인)의 캐패시턴스가 측정된다. 각각의 데이터 라인에 대해, 그 캐패시턴스는 보통 OFF 상태로 그 데이터 라인에 접속된 모든 스위칭 소자들로 측정된다. 단계 20은 예를 들어, 게이트 구동기가 임의의 행 스캔 라인에 인에이블 전압을 인가하고 감지 증폭기(15)가 그들 각각의 데이터 라인의 캐패시턴스를 측정할 수 있도록 인에이블하는 것을 억제하는, 디스플레이 소스 구동기(4)로부터 모든 데이터 라인을 단절시키는 타이밍 및 제어 회로(2)를 포함할 수 있다.

단계 20에서, 각각의 감지 증폭기는 그 연관된 데이터 라인의 캐패시턴스와 기준 캐패시터의 캐패시턴스 간의 차이에 비례하는 전압 신호를 생성할 것이다. 본 발명의 기판의 바람직한 실시예에서, 복수의 기준 캐패시터들이 각각의 감지 증폭기에 대해 하나씩 기판 상에 집적된다. 이 경우, 각각의 감지 증폭기는 단계 20에서 그 연관된 데이터 라인의 캐패시턴스와 각각의 기준 캐패시터의 캐패시턴스 간의 차이에 비례하는 제1 전압 신호를 생성한다. 그러나, 원칙적으로, 그 기판에는 단일의 기준 캐패시터가 제공될 수 있다. 각각의 감지 증폭기에 의해 생성된 제1 전압 신호는 단계 21에서 22로 표시된 보정 데이터 파일(calibration data file)에 저장된다.

원칙적으로, 그 방법은 각각의 데이터 라인의 캐패시턴스를 연달아 측정하는 단계를 포함하며, 하나의 데이터 라인으로부터 획득된 측정은 다음 데이터 라인의 캐패시턴스가 측정되기 전에 저장된다. 그러나, 원칙적으로, 단계 20에서 각각의 데이터 라인의 캐패시턴스를 동시에 측정하고, 단계 21에서 각각의 측정을 동시에 저장하는 것이 바람직할 수 있으며, 이는 걸리는 시간을 감소시킬 수 있다. 단계 20에서 획득된 데이터 라인의 캐패시턴스에 대한 값은, 그 데이터 라인에 접속된 모든 스위칭 소자들이 올바르게 동작하고 있다면, 그 데이터 라인의 고유의 캐패시턴스와 동일해야 하고, 그 데이터 라인에 대한 보정 값으로 고려될 수 있다.

단계 23에서, 제1 행 스캔 라인이 액티브로 이루어질 수 있다. 이는 그 "인에이블" 전압을 그 제1 행 스캔 라인, 예를 들어 행 스캔 라인(G₁)에 인가하도록 그 게이트 구동기에 명령하는 타이밍 및 제어 회로(2)에 의해 행해진다. 그러므로, 그 "인에이블" 전압은 제1 행 스캔 라인에 접속된 모든 스위칭 소자의 게이트 전극에 인가되므로, 그 제1 행 내의 각각의 스위칭 소자는 (그것이 올바르게 동작하고 있는 것으로 가정하면) 턴 온(ON)된다. 다른 행 스캔 라인들은 단계 23에서 인액티브(inactive)로 남게 되며, 그 타이밍 및 제어 회로는 게이트 구동기(5)가 다른 행 스캔 라인들에 그 "인에이블" 전압을 인가하는 것을 억제한다.

단계 24에서, 각각의 데이터 라인의 캐패시턴스는 감지 증폭기(15)에 의해 다시 측정된다. 단계 24는 각각의 데이터 라인에 대한 제2 캐패시턴스 측정을 제공한다. 단계 24는 각각의 데이터 라인의 캐패시턴스를 연달아 측정하는 단계를 포함할 수 있거나, 또는 이는 각각의 데이터 라인의 캐패시턴스를 동시에 측정하는 단계를 포함할 수 있다.

단계 25에서, 각각의 데이터 라인에 대한 제1 캐패시턴스의 값들은 보정 데이터 파일(22)로부터 검색된다. 각각의 데이터 라인에 대해, 단계 21에서 측정되고 단계 24에서 검색된 캐패시턴스는 단계 24에서 측정된 캐패시턴스로부터 감산된다. 각각의 감산(subtraction)의 결과는 단계 26에서 픽셀 상태 맵 파일(27)에 저장된다. 각각의 감산은 각각의 행 스캔 라인(본 예에서 G₁)에 대해서 그리고 각각의 데이터 라인에 대해서 저장된다.

상기에 설명된 바와 같이, 스위칭 소자가 올바르게 기능한다면, 단계 25에서의 감산의 결과는, 단계 24에서 측정된 캐패시턴스가 저장 캐패시턴스를 포함하는 반면 단계 20에서 측정된 캐패시턴스는 저장 캐패시턴스를 포함해서는 안되기 때문에, 양(positive)의 값이 되어야 한다. 그러므로 단계 26에서 획득된 결과는 (제1 행 내의) 스위칭 소자가 올바르게 동작하는지(양의 값이 획득됨) 아니면 스위칭 소자가 올바르게 동작하지 않는지(영(zero)에 급접한 값이 획득될 것임)에 관한 즉각적인 명령을 제공한다.

단계 28에서, 테스트 절차는 모든 행 스캔 라인들에 대해 수행되었는지가 결정된다. 단계 28이 "어떤" 결정도 생성하지 않는다면, 그 현재 액티브 행 스캔 라인은 인액티브가 되고, 다음 행 스캔 라인이 단계 29에서 액티브가 된다. 예를 들어, 게이트 라인(G₁)이 현재 액티브 행 스캔 라인이면, 단계 29는 행 스캔 라인(G₁)으로부터 "인에이블" 전압을 제거하고 행 스캔 라인(G₂)에 그 "인에이블" 전압을 인가하도록 게이트 구동기(5)에 명령하는 타이밍 및 제어 회로(2)를 포함할 것이다. 단계 24, 단계 25, 단계 26은 이어서 다음 행 스캔 라인에 대해 반복된다. 단계 28에서 "어떤" 결정도 여전히 획득되지 않았다면, 단계 28에서 "예" 결정이 획득될 때까지 단계 29, 단계 24, 단계 25, 단계 26이 반복된다.

도 4의 방법에 의해 생성된 픽셀 상태 파일 맵(27)은 액티브 매트릭스 기판(14)의 각각의 픽셀에 대해, 그 스위칭 소자가 올바르게 동작하는지 아니면 결함이 있는지에 관한 표시를 포함한다. 결함 픽셀에 대한 보다 많은 정보를 획득하는 것이 바람직하다면, 이는 예를 들어, 그 연관된 데이터 라인에 대해 단계 20에서 측정된 캐패시턴스를 검색하고, 그것을 앞서 설명된 바와 같은 임계값과 비교함으로써 행해질 수 있다. (그 캐패시턴스를 임계값과 비교하는 것은 단지 기판이 소수의 결함 스위칭 소자들을 갖는 경우에만 효과적이다. 예를 들어, 임계값과의 비교는 데이터 라인이 하나의 영구적으로 닫혀진 스위칭 소자 이상을 갖거나 또는 적어도 하나의 영구적으로 닫혀진 스위칭 소자 및 적어도 하나의 영구적으로 개방인 스위칭 소자를 갖는 경우 효율적이지 않을 수 있다. 그러나, 기판이 대다수의 결함 스위칭 소자들을 가지고, 일반적으로 스위칭 소자들을 수리하는데 비용-효율적이지 못하며, 이 경우 그 기판은 간단히 폐기될 수 있다.)

도 4의 방법에서, 단계 20에서 측정된 각각의 데이터 라인의 캐패시턴스는 단계 25가 테스팅 절차에서 수행되는 매 시간에 사용된다. 실제의 액티브 매트릭스 기판을 테스팅하는 것은 통상적으로 대략적으로 10ms 정도가 걸릴 것이며, 그 테스트 공정의 정확성이 예를 들어, 테스트 공정동안 온도 변동들 또는 공급 전압들의 변동들에 의해 달성될 수 있음이 가능하다. 그러므로 본 발명의 도 5는 액티브 매트릭스 기판을 테스팅하는 제2 방법을 도시하며, 이러한 불리점이 극복된다.

도 5에서, 카운터가 단계 30에서 N=1로 초기화된다. 이하에 기재될 바와 같 이, 이러한 카운터는 행 스캔 라인의 지수(index)를 나타낸다.

단계 31에서, 각각의 데이터 라인(소스 라인)의 캐패시턴스는 모든 행 스캔 라인이 인액티브로 측정된다. 그 결과들은 단계 32에서 보정 데이터 파일(33)에 저장된다. 도 5의 단계 31 및 단계 31는 도 4의 단계 20 및 단계 21에 대응하며, 더 기재되지 않을 것이다.

단계 34에서, N번째 행 스캔은 액티브가 된다. N이 현재 1이기 때문에, 단계 34는 그 "인에이블" 전압을 행 스캔 라인(G₁)에 인가하는 반면 그 "인에이블" 전압을 다른 행 스캔 라인들에는 인가하지 않도록 게이트 구동기(5)를 명령하는 타이밍 및 제어 회로(2)를 포함한다.

단계 35에서 각각의 열 데이터 라인의 캐패시턴스가 다시 측정된다. 단계 36에서, 각각의 데이터 라인에 대해, 단계 31에서 측정된 캐패시턴스의 값이 검색되고 단계 35에서 획득된 값으로부터 감산되며, 단계 37에서, 그 결과들은 픽셀 상태 맵 파일(38)에 저장된다. 도 5의 단계 35, 단계 36, 단계 37은 도 4의 단계 24, 단계 25, 단계 26에 대응하고 더 기재되지 않을 것이다.

단계 39에서, 테스트 공정이 모든 행 스캔 라인에 대해 수행되었는지가 결정된다. "어떤" 결정도 획득되지 않으면, 그 현재 액티브 행 스캔 라인은 단계 40에서 인액티브가 된다. 본 예에서, 단계 40은 행 스캔 라인(G₁)으로의 "인에이블" 전압의 인가를 중지하도록 게이트 드라이브(5)를 명령하는 타이밍 및 제어 회로를 포함할 것이다.

단계 41에서, 카운터 N은 1씩 증분된다. 본 경우에서, 그 카운터의 새로운 갑은 N=2가 될 것이다.

이어서 단계 31 내지 단계 37은 행 스캔 라인(G₂)에 대해 반복된다. 이어서 카운터 N을 증분하고 N의 각각의 값에 대한 단계 31 내지 단계 37을 반복하는 단계는 "예" 결정이 단계 39에서 획득될 때까지 반복된다.

도 5의 실시예에서, 단계 31은 각각의 행 스캔 라인이 액티브가 되기 전에 반복된다. 그러므로 단계 36에 사용된 "보정 데이터"는 단계 35가 수행되었던 직전에 획득되었던 데이터이다. 이는 온도 또는 공급 전압과 같은 양들의 변동들로부터 발생하는 에러들을 최소화한다.

본 발명의 액티브 매트릭스 기판이 결함 스위칭 소자들의 수가 충분히 작음이 결정되는 경우, 또는 결함이 발견되는 스위칭 소자들이 수리되거나 대체되는 경우, 액정 디바이스에 통합될 수 있다. 도 3b는 도 3a의 액티브 매트릭스 기판(14)을 통합한 액정 디스플레이 디바이스를 통한 개략적인 단면도이며, 액정 디스플레이 디바이스의 구조가 전적으로 종래의 본 발명의 액티브 매트릭스 기판의 사용으로부터 분리됨이 도시될 것이다. 카운터 기판(42)가 액티브 매트릭스 기판(14)에 대향하여 배치된다. 잘 알려진 바와 같이, 하나 이상의 카운터 전극들(13)이 카운터 기판 상에 제공된다(단지 하나의 카운터 전극(13)이 도 3b에 도시된다). 액정 층(12)이 카운터 기판과 액티브 매트릭스 기판 사이에 배치되며, 밀봉 수단(sealing means)(43)에 의해 밀봉된다. 카운터 기판, 밀봉 수단 및 액정 층은 표준 또는 종래의 타입과 같은 임의의 적절한 타입이 될 수 있으며, 여기서 기재되지 않을 것이다. 그 기판들은 액티브 매트릭스 기판의 픽셀 전극들(11) 및 카운터 기판의 카운터 전극이 액정 층에 인접하도록 배치된다. (실제로, 액정 층을 정렬하기 위한 정렬 층들(alignment layers)과 같은 층들(도 3b에 도시되지 않음)이 액티브 매트릭스 기판의 픽셀 전극들(11) 및 카운터 기판의 카운터 전극을 통해 제공될 것이다.)

본 발명은 행들 및 열들의 매트릭스에 배치된 픽쳐 소자 전극들을 포함하는 액티브 매트릭스 기판을 참조하여 앞서 기재되었다. 그러나, 본 발명은 이에 제한되는 것은 아니다.

본원 발명에 따르면, 상기 테스트 수단이 기판 상에 집적되기 때문에, 고가의 외부 테스팅 장비가 요구되지 않는다. 그 스위칭 소자들의 올바른 동작은 기판의 제조의 초기 단계에서, 예를 들어 스위칭 소자들이 제조되는 직후에 확인될 수 있다. 또한, 액티브 매트릭스 기판의 스위칭 소자가 올바르게 동작하는지를 확인하는 신속하고 단순한 방법을 제공한다.

Claims

기판에 있어서,

스위칭 소자 - 상기 스위칭 소자는 픽쳐 소자 전극으로의 접속을 위한 제1 단자, 데이터 라인에 접속된 제2 단자, 및 상기 스위칭 소자를 선택적으로 인에이블하기 위한 인에이블 신호를 수신하여 상기 제1 단자를 상기 제2 단자에 접속하 기 위한 제3 단자를 구비함 - ; 및

상기 스위칭 소자의 동작에 대한 정보를 획득하기 위한 테스트 수단을 포함하며,

상기 테스트 수단은 사용시 상기 스위칭 소자의 두 개의 추정상으로 다른 상태들에 대한 상기 데이터 라인의 캐패시턴스에 대한 정보를 획득하는 기판.
제1항에 있어서,

상기 스위칭 소자의 동작에 대한 정보를 획득하기 위해 상기 테스트 수단을 제어하는 제어 수단을 더 포함하는 기판.
제2항에 있어서,

제1 주기에서, 상기 제어 수단은 상기 스위칭 소자의 상기 제2 단자에 인에이블 신호의 인가를 억제하고, 상기 테스트 수단은 상기 인에이블 신호의 인가가 억제되는 동안 상기 데이터의 캐패시턴스 값에 대한 제1 정보를 획득하는 기판.
제3항에 있어서,

제2 주기에서, 상기 제어 수단은 상기 스위칭 소자의 상기 제2 단자에 인에이블 신호의 인가를 허용하고, 상기 테스트 수단은 상기 인에이블 신호가 상기 스위칭 소자의 상기 제2 단자에 인가되는 동안 상기 데이터 라인의 상기 캐패시턴스 값에 대한 제2 정보를 획득하는 기판.
제1항에 있어서,

상기 테스트 수단은 상기 데이터 라인의 캐패시턴스와 참조 캐패시터의 캐패시턴스 간의 차이를 결정하도록 조절되는 기판.
제1항에 있어서,

상기 테스트 수단은 센스 증폭기를 포함하는 기판.
제1항에 있어서,

상기 테스트 수단은 상기 데이터 라인의 캐패시턴스에 대한 획득된 정보로부터 상기 스위칭 소자의 동작에 대한 정보를 획득하기 위한 분석 수단을 포함하는 기판.
제3항에 있어서,

제2 주기에서, 상기 제어 수단은 상기 스위칭 소자의 상기 제2 단자에 상기 인에이블 신호의 인가를 허용함으로써, 상기 테스트 수단은 상기 인에이블 신호가 상기 스위칭 소자의 상기 제2 단자에 인가되는 동안 상기 데이터 라인의 캐패시턴스 값에 대한 제2 정보를 획득하며, 상기 테스트 수단은 분석 수단을 더 포함하며, 상기 분석 수단은 상기 데이터 라인의 캐패시턴스 값에 대한 상기 제1 정보를 상기 데이터 라인의 캐패시턴스 값에 대한 상기 제2 정보와 비교하도록 조절되는 기판.
제3항에 있어서,

상기 테스트 수단은 상기 데이터 라인의 캐패시턴스에 대한 획득된 정보로부터 상기 스위칭 소자의 동작에 대한 정보를 획득하기 위한 분석 수단을 포함하고, 상기 분석 수단은 상기 데이터 라인의 캐패시턴스 값에 대한 상기 제1 정보를 사전 결정된 임계값과 비교하도록 조절되는 기판.
제4항에 있어서,

상기 테스트 수단은 상기 데이터 라인의 캐패시턴스에 대한 획득된 정보로부터 상기 스위칭 소자의 동작에 대한 정보를 획득하기 위한 분석 수단을 포함하고, 상기 분석 수단은 상기 데이터 라인의 캐패시턴스 값에 대한 상기 제2 정보를 사전 결정된 임계값과 비교하도록 조절되는 기판.
제1항에 있어서,

행들 및 열들로 배열된 복수의 디스플레이 픽쳐 소자 전극들과; 복수의 데이터 라인들 - 각각의 데이터 라인은 픽쳐 소자 전극들의 각각의 열과 연관됨 - ; 및 복수의 스위칭 소자들을 더 포함하며, 각각의 스위칭 소자는 상기 픽쳐 소자 전극들 중 각각의 전극에 접속된 제1 단자, 상기 픽쳐 전극들 중 각각의 전극과 연관된 상기 데이터 라인에 접속된 제2 단자, 및 상기 스위칭 소자를 선택적으로 인에이블하기 위한 인에이블 신호를 수신하여 상기 제1 단자를 상기 제2 단자에 접속하기 위한 제3 단자를 구비하며, 상기 제어 수단은 사용시 상기 스위칭 소자들 각각의 동작에 대한 정보를 획득하기 위해 상기 테스트 수단을 제어하도록 조절되는 기판.
조합물(combination)으로서,

제1항에 기재된 기판; 및

상기 테스트 수단으로부터 출력을 수신하고 상기 테스트 수단으로부터의 출력으로부터 상기 또는 각각의 스위칭 소자에 대한 정보를 획득하기 위한 분석 수단을 포함하는 조합물.
제1항에 기재된 기판을 포함하는 디스플레이 디바이스.
디스플레이 디바이스에 있어서,

제1항에 기재된 기판과;

상기 기판에 대향하여 배치된 카운터 기판; 및

상기 기판과 상기 카운터 기판 사이에 배치된 액정 재료(material)를 포함하는 디스플레이 디바이스.
기판의 스위칭 소자를 테스트하는 방법에 있어서,

상기 스위칭 소자는 픽쳐 소자 전극으로의 접속을 위한 제1 단자, 데이터 라인에 접속된 제2 단자, 및 상기 스위칭 소자를 선택적으로 인에이블하기 위한 인에이블 신호를 수신하여 상기 제2 단자에 상기 제1 단자를 접속하기 위한 제3 단자를 구비하며;

상기 스위칭 소자를 테스트하는 방법은, 상기 스위칭 소자의 두가지 추정상으로 상이한 상태들에 대한 상기 데이터 라인의 캐패시턴스에 대한 정보를 획득하는 단계를 포함하는 방법.
제15항에 있어서,

어떠한 인에이블 전압도 상기 스위칭 소자의 상기 제2 단자에 인가되지 않는 경우 상기 데이터 라인의 캐패시턴스 값에 대한 제1 정보를 획득하는 단계를 더 포함하는 방법.
제15항에 있어서,

인에이블 전압이 상기 스위칭 소자의 상기 제2 단자에 인가되는 경우 상기 데이터 라인의 캐패시턴스 값에 대한 제2 정보를 획득하는 단계를 더 포함하는 방 법.
제15항에 있어서,

어떠한 인에이블 전압도 상기 스위칭 소자의 상기 제2 단자에 인가되지 않는 경우 상기 데이터 라인의 캐패시턴스 값에 대한 제1 정보를 획득하는 단계와; 인에이블 전압이 상기 스위칭 소자의 상기 제2 단자에 인가되는 경우 상기 데이터 라인의 캐패시턴스 값에 대한 제2 정보를 획득하는 단계; 및 상기 데이터 라인의 캐패시턴스의 값에 대한 상기 제1 정보를 상기 데이터 라인의 캐패시턴스 값에 대한 상기 제2 정보와 비교하는 단계를 더 포함하는 방법.
제16항에 있어서,

상기 데이터 라인의 캐패시턴스 값에 대한 상기 제1 정보를 사전 결정된 임계값과 비교하는 단계를 더 포함하는 방법.
제17항에 있어서,

상기 데이터 라인의 캐패시턴스 값에 대한 상기 제2 정보를 사전 결정된 임계값과 비교하는 단계를 더 포함하는, 방법.
제18항에 있어서, 상기 데이터 라인의 캐패시턴스 값에 대한 상기 제1 정보가 상기 데이터 라인의 캐패시턴스 값에 대한 상기 제2 정보와 실질적으로 유사한 경우, 상기 데이터 라인의 캐패시턴스 값에 대한 상기 제1 및 제2 정보를 사전 결정된 임계값과 비교하는 추가 단계를 더 포함하는 방법.
제14항에 있어서,

상기 데이터 라인의 캐패시턴스 값에 대한 정보로서, 상기 데이터 라인의 캐패시턴스와 기준 캐패시터의 캐패시턴스 간의 차이를 결정하는 단계를 더 포함하는 방법.
제22항에 있어서,

상기 데이터 라인의 캐패시턴스와 상기 기준 캐패시터의 캐패시턴스 간의 상기 차이에 비례하는 크기를 갖는 전압을 생성하는 단계를 더 포함하는 방법.
액티브 매트릭스 기판을 테스트하는 방법에 있어서,

상기 액티브 매트릭스 기판은, 행들 및 열들로 배열된 복수의 디스플레이 픽쳐 소자 전극들과;

복수의 데이터 라인들 - 각각의 데이터 라인은 픽쳐 소자 전극들의 각각의 열과 연관됨 - ; 및

복수의 스위칭 소자 - 각각의 스위칭 소자는 상기 픽쳐 소자 전극들 각각에 접속된 제1 단자, 상기 픽쳐 소자 전극들 각각과 연관된 상기 데이터 라인에 접속된 제2 단자, 및 상기 스위칭 소자를 선택적으로 인에이블하기 위한 인에이블 신호 를 수신하여 상기 제1 단자를 상기 제2 단자에 접속하기 위한 제3 단자를 구비함 - 를 포함하고,

상기 방법은,

어떠한 인에이블 신호도 상기 스위칭 소자들 중 어느 것에도 인가되지 않는 경우 각각의 데이터 라인의 각각의 캐패시턴스에 대한 제1 정보를 획득하는 단계와;

선택된 제1 행 내의 각각의 스위칭 소자에 인에이블 신호를 인가하는 반면 다른 행들 내의 스위칭 소자들에 인에이블 신호를 인가하지 않는 단계와;

상기 인에이블 신호가 상기 선택된 제1 행 내의 상기 스위칭 소자들에 인가되는 경우 각각의 데이터 라인의 각각의 캐패시턴스에 대한 제2 정보를 획득하는 단계; 및

각각의 데이터 라인의 상기 각각의 캐패시턴스에 대한 상기 제1 및 제2 정보로부터 상기 선택된 제1 행 내의 상기 스위칭 소자들에 대한 정보를 획득하는 단계를 포함하는 방법.
제24항에 있어서,

선택된 제2 행 내의 각각의 스위칭 소자에 인에이블 신호를 인가하는 반면 다른 행들 내의 스위칭 소자들에 인에이블 신호를 인가하지 않는 단계와; 상기 인에이블 신호가 상기 선택된 제2 행 내의 상기 스위칭 소자들에 인가되는 경우 각각의 데이터 라인의 상기 각각의 캐패시턴스에 대한 제3 정보를 획득하는 단계; 및 각각의 데이터 라인의 상기 각각의 캐패시턴스에 대한 상기 제1 및 제3 정보로부터 상기 선택된 제2 행 내의 상기 스위칭 소자들에 대한 정보를 획득하는 단계를 더 포함하는 방법.
제24항에 있어서,

어떠한 인에이블 신호도 상기 스위칭 소자들 중 어느 것에도 인가되지 않는 경우 각각의 데이터 라인의 상기 각각의 캐패시턴스에 대한 제3 정보를 획득하는 단계와; 선택된 제2 행 내의 각각의 스위칭 소자에 인에이블 신호를 인가하는 반면 다른 행들 내의 스위칭 소자들에 인에이블 신호를 인가하지 않는 단계와; 상기 인에이블 신호가 상기 선택된 제2 행 내의 상기 스위칭 소자들에 인가되는 경우 각각의 데이터 라인의 상기 각각의 캐패시턴스에 대한 제4 정보를 획득하는 단계와; 및 각각의 데이터 라인의 상기 각각의 캐패시턴스에 대한 상기 제3 및 제4 정보로부터 상기 선택된 제2 행 내의 상기 스위칭 소자들에 대한 정보를 획득하는 단계를 더 포함하는 방법.