JP3268102B2 - アレイ基板 - Google Patents
アレイ基板Info
- Publication number
- JP3268102B2 JP3268102B2 JP35019693A JP35019693A JP3268102B2 JP 3268102 B2 JP3268102 B2 JP 3268102B2 JP 35019693 A JP35019693 A JP 35019693A JP 35019693 A JP35019693 A JP 35019693A JP 3268102 B2 JP3268102 B2 JP 3268102B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- active matrix
- address
- disconnection
- matrix array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
られるアレイ基板に係わり、特にアドレス配線やデータ
配線の断線検査機能を備えたアレイ基板に関する。
リックスアレイとして、薄膜トランジスタ(TFT)を
用いたアクティブマトリックスアレイが知られている。
図5は従来のアクティブマトリックスアレイの一部を示
す等価回路図である。A1〜A4はアドレス配線、D1
〜D4はデータ配線、T11〜T44はTFT、P11〜P44
は画素電極である。実際の薄膜トランジスタアレイは、
アドレス配線A及びデータ配線Dが数百〜数千本形成さ
れるが、図面では説明のため簡略化してある。TFTの
ゲート端子はアドレス配線Aに、ドレイン端子はデータ
配線Dに、ソース端子は画素電極Pに接続される。
レイの検査方法について説明する。アクティブマトリッ
クスアレイの種々の検査項目の中で重要な検査項目とし
て、配線の断線検査がある。配線の断線はアクティブマ
トリックスアレイにおいて致命的な欠陥となるため、断
線検査を行って不良アレイの後工程への流れ込みを事前
に食い止める必要がある。
アレイにおける断線検査としてアドレス配線側の断線検
査方法を示す。前記図5において、アドレス配線Aの両
端電極にプローブ4,5を接触させ、各々のプローブ
4,5間の抵抗を抵抗値測定計6により測定する。これ
を、全てのアドレス配線Aについて行う。この場合、1
をアドレス断線箇所とすると、アドレス配線A3の検査
時に非常に高い抵抗値が得られるために断線を検出でき
る。
のような問題があった。即ち、断線検査を行う場合、配
線にプローブを接触させる必要があるが、近年のアクテ
ィブマトリックスアレイの高精細化,多画素化に伴い、
配線の狭ピッチ化も進んでいる。一方、現状のプローブ
では、配線ピッチ80μm程度までしか実用上、対応で
きないといわれている。このため、プローブ限界ピッチ
以下の配線の断線検査が困難になりつつあるという問題
があった。
クティブマトリックスアレイにおいては、アドレスやデ
ータ等の配線の狭ピッチ化に伴い、プローブを用いた断
線検査が難しくなっている。本発明は、上記事情を考慮
してなされたもので、その目的とするところは、配線ピ
ッチが狭くなっても容易に断線検査を可能にするアレイ
基板を提供することにある。
に本発明は、次のような構成を採用している。即ち本発
明は、複数の配線が平行して形成されたアレイ基板にお
いて、配線に2端子のうちの一方の端子を接続した容量
素子をそれぞれ形成し、且つこれらの容量素子の他方の
端子を複数端子共通に接続してなることを特徴とする。
数のデータ配線の各交差点毎にスイッチング素子が形成
されたアレイ基板(アクティブマトリックスアレイ)に
おいて、アドレス配線とデータ配線の少なくとも一方の
各配線に、2端子のうちの一方の端子を接続した容量素
子をそれぞれ形成し、且つこれらの容量素子の他方の端
子を複数端子共通に接続してなることを特徴とする。
は、次のものがあげられる。 (1) アドレス配線とデータ配線の少なくとも一方の各配
線に順次電圧を印加すると共に、このとき容量素子に誘
起される電荷を検出して、配線の断線検査を行うこと。 (2) スイッチング素子はTFTであること。 (3) 容量素子の他端を複数個共通接続した共通接続配線
に電荷検出回路を設けること。
アレイ基板の主に周辺部に容量素子を形成し、容量素子
の一方の端子をアレイ基板に平行に形成された配線の一
端(ここでは仮に右端とする)にそれぞれ接続し、かつ
各々の容量素子のもう一方の端子を複数端子共通に接続
したものである。
の左端より電気信号を印加すると、その配線が断線して
いなければ、配線の右端にある容量素子の一端に電気信
号が印加される。配線が断線していれば、容量素子の一
端には電気信号は印加されない。このため、容量素子の
もう一方の端子に誘起される電荷を検出することによ
り、アクティブマトリックスアレイ等のアレイ基板の配
線の断線の有無を判定することが可能となる。
する。 (実施例1)図1は、本発明の第1の実施例に係わるア
クティブマトリックスアレイ(アレイ基板)を示す等価
回路図である。A1〜A4はアドレス配線、D1〜D4
はデータ配線、T11〜T44はTFT、P11〜P44は画素
電極である。実際の薄膜トランジスタアレイは、アドレ
ス配線A及びデータ配線Dが数百〜数千本形成される
が、図面では説明のため簡略化してある。TFTのゲー
ト端子はアドレス配線Aに、ドレイン端子はデータ配線
Dに、ソース端子は画素電極Pに接続される。
が、本実施例ではこれに加えて、アクティブマトリック
スアレイのアドレス配線に印加される電気信号を検出す
るための容量素子C1〜C4、共通検出配線TLが設け
られている。具体的には、容量素子C1〜C4の一端は
アドレス配線Aに接続されて、他端は共通検出配線TL
に接続されている。
アレイにおけるアドレス配線の断線検査方法について説
明する。図2(a)(b)は検査時の状態を示す図であ
る。図中2は電圧印加装置であり、具体的にはテープ・
オートメイティド・ボンディング(TAB)やチップ・
オン・ガラス(COG)等の技術を利用してアクティブ
マトリックスアレイに接続されるアドレス配線駆動用の
IC等である。また、予め駆動回路をアレイ基板上に形
成したものであってもよい。
電荷検出回路であり、具体的には図3(a)(b)に示
すような、オペアンプと容量や抵抗を組み合わせた電荷
積分回路や電流電圧変換回路等である。この種の電荷検
出回路を用いる場合、共通検出配線はオペアンプの反転
入力端子に接続されるため、非反転入力端子(GNDに
する)とほぼ同電位にできる。
アドレス配線の左端に電圧印加装置2を接続し、A1の
配線にのみV+(+電圧)の電気パルスを印加し、その
他の配線A2〜A4にはGNDの電位を印加する。ま
た、上述のように共通検出配線TLもほぼGNDと同電
位である。従って、容量素子C1にのみ電荷Q1=C1
×V1が誘起され、C2〜C4には電荷が誘起されな
い。誘起された電荷量は、電荷検出回路3の出力電圧を
監視することによって求めることができる。以後、V+
電圧出力端子をシフトさせ、前述のように、各配線を独
立に測定する。
配線A3にV+電圧を印加するときは、断線箇所が存在
するために電気パルスが容量素子C3に印加されず、従
って電荷も誘起されない。以上のように、容量素子C1
〜C4に誘起される電荷量の大きさにより、配線の断線
の有無を検出することができる。なお、電圧印加装置2
としては従来のプローブを用いてもよい。この場合にお
いても、配線の片端にのみプロービングすれば十分なた
め、プローブ本数を従来の1/2程度にすることができ
る。
例に係わるアクティブマトリックスアレイを示す等価回
路図である。なお、図1と同一部分には同一符号を付し
て、その詳しい説明は省略する。また、図ではTFTや
画素電極は省略している。この実施例では、アドレス配
線の左端をN本ずつ共通接続してブロック化し、各配線
の右端に接続された容量素子のもう一方の端子をそれぞ
れ異なるブロックの容量素子と共通接続できるよう、N
本の共通検出配線を形成し配線選択スイッチ4等を介し
て電荷検出回路3と接続している。
明したのと同様の方法で各ブロック毎に電気パルスを印
加し、各共通検出配線TLを通じて各配線の断線検査を
容易に行うことができる。しかもこの実施例の場合、プ
ローブ等の本数をさらに低減でき、またピッチも拡大す
るため効果は非常に大きい。
れるものではない。実施例では、アクティブマトリック
スアレイのアドレス配線について説明したが、データ配
線にも適用できるのは勿論である。また、スイッチング
素子として薄膜トランジスタ(TFT)を用いたアクテ
ィブマトリックスアレイで説明したが、MIM等の2端
子スイッチング素子等を用いたアクティブマトリックス
アレイでも本発明の容量素子が容易に形成できるため、
同様の効果が得られる。
レイに限るものではなく、他のアレイ基板、例えば単純
マトリックス基板にも適用することができる。その他、
本発明の要旨を逸脱しない範囲で、種々変形して実施す
ることができる。
行配置された配線に、各配線に印加される電気信号を検
出するための容量素子を形成し、なおかつ各容量素子の
一方の端子を複数端子共通にしたものであるから、配線
が狭ピッチ化した場合においても、アレイ基板の断線検
査を容易に行うことができる。
の製造段階で配線の断線の有無を判定することができ、
不良アレイの後工程への流れ込みを事前に食い止めるこ
とができる。検査に用いるプローブ等の本数も従来と比
べて、大幅に低減することができ、また検出素子として
容量素子という簡単な構造のため、高歩留まりで形成で
き、その効果は大きい。
アレイを示す等価回路図。
方法を説明するための図。
出回路の例を示す図。
アレイを示す等価回路図。
検査方法を説明するための図。
Claims (2)
- 【請求項1】 複数の配線が平行して形成されたアレイ
基板であって、前記配線に2端子のうちの一方の端子を
接続した容量素子をそれぞれ形成し、且つこれらの容量
素子の他方の端子を共通検出配線に複数端子共通に接続
し、前記共通検出配線に電荷検出回路が接続してなるこ
とを特徴とするアレイ基板。 - 【請求項2】 前記共通検出線及び前記電荷検出回路の
組が複数存在することを特徴とする請求項1に記載のア
レイ基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35019693A JP3268102B2 (ja) | 1993-12-28 | 1993-12-28 | アレイ基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35019693A JP3268102B2 (ja) | 1993-12-28 | 1993-12-28 | アレイ基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07199220A JPH07199220A (ja) | 1995-08-04 |
JP3268102B2 true JP3268102B2 (ja) | 2002-03-25 |
Family
ID=18408872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35019693A Expired - Fee Related JP3268102B2 (ja) | 1993-12-28 | 1993-12-28 | アレイ基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3268102B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002297053A (ja) * | 2001-03-30 | 2002-10-09 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置及びその検査方法 |
JP3527726B2 (ja) * | 2002-05-21 | 2004-05-17 | ウインテスト株式会社 | アクティブマトリクス基板の検査方法及び検査装置 |
JP2008164289A (ja) | 2005-05-18 | 2008-07-17 | Koninkl Philips Electronics Nv | 液晶表示装置試験回路およびこれを組み込んだ液晶表示装置、並びに液晶表示装置の試験方法 |
WO2010123620A1 (en) | 2009-04-24 | 2010-10-28 | Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University | Methods and system for electrostatic discharge protection of thin-film transistor backplane arrays |
WO2010123619A2 (en) | 2009-04-24 | 2010-10-28 | Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University | Methods and system for on-chip decoder for array test |
-
1993
- 1993-12-28 JP JP35019693A patent/JP3268102B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07199220A (ja) | 1995-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6566902B2 (en) | Liquid crystal display device for testing signal line | |
EP0321073B1 (en) | Liquid crystal display device | |
US6028442A (en) | Test circuit for identifying open and short circuit defects in a liquid crystal display and method thereof | |
JP3143714B2 (ja) | Lcdパネルアレイの試験方法 | |
US6924875B2 (en) | Array substrate having diodes connected to signal lines, method of inspecting array substrate, and liquid crystal display | |
US5652632A (en) | LCD apparatus having electrostatic breakdown preventing configuration capable of testing each pixel | |
EP0272506A2 (en) | Thin film transistor array for liquid crystal displays allowing in-process testing, testing method, and information entry system comprising such an array | |
US6836140B2 (en) | Method for manufacturing a display device, and display device substrate | |
US9298055B2 (en) | Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device | |
KR970017107A (ko) | 액정표시장치의 어레이 기판, 이 어레이 기판을 구비한 액정표시장치 및 액정표시장치의 어레이 기판의 제조방법 | |
JP2820233B2 (ja) | 表示装置の検査装置および検査方法 | |
JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
JP3268102B2 (ja) | アレイ基板 | |
JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
JP4537261B2 (ja) | 検査装置 | |
JP2516197B2 (ja) | 半導体素子の検査方法 | |
JP3192236B2 (ja) | 電子映像装置 | |
JP4724249B2 (ja) | 液晶表示装置及びその検査方法 | |
KR100442305B1 (ko) | 어레이 기판 및 그 검사 방법 및 액정 표시 장치 | |
JP3014915B2 (ja) | 多面取り薄膜トランジスタアレイ基板及びその検査方法 | |
US5243272A (en) | Method of testing control matrices employing distributed source return | |
JP2002229056A (ja) | 表示装置用電極基板及びその検査方法 | |
JP2001201765A (ja) | 液晶表示装置及びその検査方法 | |
KR100475638B1 (ko) | 액정커패시터 신호측정을 위한 배선이 형성된액정표시장치 및 그 배선형성방법 | |
JP2506847B2 (ja) | 反射型アクティブマトリックスアレイの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |