DE60308748T2

DE60308748T2 - Inspektionsverfahren und Einrichtung für aktive Matrix

Info

Publication number: DE60308748T2
Application number: DE60308748T
Authority: DE
Inventors: Shoji Yokohama-shi Nara; Hui Yokohama-shi Jiang; Wataru Yokohama-shi Yamamoto
Original assignee: Wintest Corp Yokohama; Wintest Corp
Current assignee: Wintest Corp Yokohama; Wintest Corp
Priority date: 2002-05-21
Filing date: 2003-05-20
Publication date: 2007-10-31
Anticipated expiration: 2023-05-21
Also published as: TWI266559B; KR20030090502A; KR100939188B1; EP1365632A1; US20040008053A1; EP1365632B1; TW200403950A; US6815975B2; JP3527726B2; EP1641324A1; JP2003337546A; DE60308748D1

Description

HINTERGRUND DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf ein Inspektionsverfahren und eine Inspektionsvorrichtung für ein aktives Matrixsubstrat, welches für eine organische EL-Anzeigevorrichtung und dergleichen benutzt wird, und sie bezieht sich auch auf ein dafür benutztes Inspektionsprogramm und ein Datenspeichermedium.
In den vergangenen Jahren ist eine Anzeigevorrichtung, bei der selbstemittierende EL-Elemente in Gestalt einer Matrixanordnung aufgereiht sind, extensiv entwickelt worden.
Eine Fehlerprüfung dieser Art von organischer EL-Anzeigevorrichtung erfolgt vor dem Versand von der Fabrik, nachdem zwischen einem aktiven Matrixsubstrat und einem gemeinsamen Substrat ein organischer EL-Film gebildet wurde und sämtliche peripheren Teile zusammengebaut sind.
Eine Technik zum Prüfen eines Anzeigebildschirms mittels visueller Inspektion durch Ansteuern einer organischen EL-Anzeigevorrichtung war bekannt. Aber bei visueller Inspektion kommt es leicht zu einer Schwankung der Prüfgenauigkeit, je nach dem Zustand des Prüfers oder nach individueller Schwankung. Außerdem kann nicht festgestellt werden, ob der Anzeigefehler durch einen Verbindungsdefekt verursacht wurde oder ob das defekte Pixel ein dunkler Punkt ist. Außerdem ist es unmöglich, festzustellen, ob die Ungleichmäßigkeit der Leuchtdichte des Bildschirms durch einen Fehler in einem organischen EL-Film, einen Fehler in einem Treiberabschnitt oder durch Kriechstrom aus gegenseitigen Verbindungen entstanden ist. Deshalb ist es nötig, die Ursache von Fehlern einer Anzeigevorrichtung zu überprüfen, von der bei der Inspektion festgestellt wurde, daß sie mangelhaft ist. Da aber die Anzeigevorrichtung in einer Vielzahl von Herstellungsschritten gefertigt wird, kann die Ursache für Fehler zwischen allen Schritten einander überlagert werden. Aus diesem Grund können Daten über das Auftreten von Fehlern nicht rasch auf die Fertigungsschritte zurückgeführt werden.
Es ist bereits eine Automatisierung der Inspektion für eine organische EL-Anzeigevorrichtung vorgeschlagen worden (japanische Patentanmeldung Offenlegungsnummer 10-321367 und japanische Patentanmeldung Offenlegungsnummer 2000-348861). Die japanische Patentanmeldung Offenlegungsnummer 10-321367 offenbart ein Verfahren zum Auswerten organischer EL-Elemente durch Messen von durch die organischen EL-Elemente fließendem Kriechstrom, wenn eine Vorspannung in Sperrichtung angelegt wird. Bei diesem Verfahren muß eine Sperrvorspannung an die organischen EL-Elemente angelegt werden, während die Ansteuerung der Anzeige unterbrochen wird, durch die konstanter Stromfluß durch die organischen EL-Elemente verursacht wird. In der japanischen Patentanmeldung Offenlegungsnummer 2000-348861 wird die Möglichkeit hervorgehoben, daß wahre Ansteuermerkmale nicht durch das in der japanischen Patentanmeldung Offenlegungsnummer 10-321367 offenbarte Verfahren ausgewertet werden können, weil die Unterbrechung der Ansteuerung einen Einfluß ausübt, und deshalb wird vorgeschlagen, organische EL-Elemente dadurch zu prüfen, daß ein Inspektionssignal während des Ansteuerns überlagert wird, wobei eine Vorspannung in Durchlaßrichtung an die organischen EL-Elemente angelegt wird. Bei diesem Verfahren werden die organischen EL-Elemente anhand von Änderungen der Ansteuerspannung und des Ansteuerstroms bei der Überlagerung des Prüfsignals ausgewertet.
Da bei diesen Anwendungen jedoch die Prüfung im Zustand eines Fertigprodukts durchgeführt wird, geht Zeit und für die Fertigung des Produktes aufgewandtes Material verloren, wenn Fehler erfaßt werden.
Ein in JP 06-082817 A offenbartes aktives Matrixsubstrat weist eine Vielzahl Signalleitungen, eine Vielzahl Abtastleitungen, eine Vielzahl Spannungszufuhrleitungen und eine Vielzahl Pixel auf. Jedes der Vielzahl von Pixeln ist mit einer der Signalleitungen, einer der Abtastleitungen und einer der Spannungszufuhrleitungen verbunden und umfaßt einen Pixelauswähltransistor, der mit der einen Signalleitung und der einen Abtastleitung verbunden ist. Die Signalleitungen und die Abtastleitungen sind in jeweilige Gruppen unterteilt, und die Leitungen jeder Gruppen sind durch Kurzschlußleitungen verbunden. Die Gruppierung ist auf solche Weise getroffen, daß einander benachbarte Signalleitungen in der Matrix zu unterschiedlichen Gruppen gehören und benachbarte Abtastleitungen in der Matrix gleichfalls zu unterschiedlichen Gruppen gehören. Für dieses aktive Matrixsubstrat beschreibt die Veröffentlichung die Durchführung eines Vollbeleuchtungsversuchs mittels der Kurzschlußleitungen und anschließendes Unterbrechen der Kurzschlußleitungen.
KURZBESCHREIBUNG DER ERFINDUNG
Es ist eine Aufgabe der vorliegenden Erfindung, ein Inspektionsverfahren und eine Inspektionsvorrichtung für ein aktives Matrixsubstrat zu schaffen, mit denen Punktfehler und Zeilenfehler oder Fehler in der Leuchtdichte auf der Stufe des aktiven Matrixsubstrats geprüft werden können.
Diese Aufgabe wird mit einem Inspektionsverfahren und einer Inspektionsvorrichtung gemäß Anspruch 1 bzw. 9 erreicht. Bevorzugte Ausführungsbeispiele der Erfindung sind der Gegenstand der abhängigen Ansprüche.
Gemäß der Erfindung wird zwischen dem Gate des Betriebstransistors und der einen Spannungszufuhrleitung eine Spannung angelegt. Das ermöglicht es dem parasitären Kondensator zwischen dem Gate des Betriebstransistors und der einen Spannungszufuhrleitung selbst dann geladen zu werden, wenn die nicht mit der einen Spannungszufuhrleitung verbundene Quelle oder Senke sich in offenem Zustand befindet. Der parasitäre Kondensator kann nicht geladen werden, wenn ein Fehler, beispielsweise ein Bruch der einen Spannungszufuhrleitung oder ein Bruch zwischen dem Gate des Betriebstransistors und der einen Spannungszufuhrleitung besteht. Deshalb kann der obige Fehler durch Laden des parasitären Kondensators und Überwachen des Stroms beim Entladen des parasitären Kondensators erfaßt werden. Da eine Spannung normalerweise nicht zwischen dem Gate des Betriebstransistors und der einen Spannungszufuhrleitung angelegt werden kann, wenn die Spannungszufuhrleitung und dergleichen kurzgeschlossen sind, kann durch das Überwachen des Stroms beim Entladen der Kurzschluß als ein Fehler erfaßt werden. Außerdem kann auch ein Fehler ungleichmäßiger Leuchtdichte erfaßt werden, der durch einen Unterschied in den parasitären Kondensatoren zwischen den Pixeln verursacht ist.
Jedes der Vielzahl der Pixel kann ferner einen Speicherkondensator umfassen, der mit dem Gate des Betriebstransistors verbunden ist. In diesem Fall kann ein Einfluß des Speicherkondensators im zweiten Schritt und dritten Schritt aufgehoben werden. Das liegt daran, daß Strom in Abhängigkeit allein vom parasitären Kondensator gemessen werden muß. Der Einfluß des Speicherkondensators kann aufgehoben werden, indem ein Potentialunterschied zwischen entgegengesetzten Enden des Speicherkondensators so gesetzt wird, daß er im zweiten Schritt und im dritten Schritt im wesentlichen gleich ist. Das verhindert, daß der Speicherkondensator geladen und entladen wird.
Eine Spanne von Kapazitätswerten des parasitären Kondensators zwischen dem Gate des Betriebstransistors und der einen Spannungszufuhrleitung kann einen sättigungsreichen Bereich und einen sättigungsarmen Bereich und auch einen Übergangsbereich zwischen dem sättigungsreichen und dem sättigungsarmen Bereich haben, in dem ein Kapazitätswert sich in Abhängigkeit von einer angelegten Spannung ändert. In diesem Fall kann eine Spannung zwischen dem Gate des Betriebstransistors und der einen Spannungszufuhrleitung mindestens entweder im zweiten Schritt und/oder im dritten Schritt angelegt werden, so daß ein Kapazitätswert des parasitären Kondensators zwischen dem Gate des Betriebstransistors und der einen Spannungszufuhrleitung innerhalb des sättigungsreichen Bereichs liegt.
Die im parasitären Kondensator zu speichernde Ladungsmenge wird in dem Maß erhöht, in dem der Kapazitätswert des parasitären Kondensators beim Laden erhöht wird, wodurch eine große Menge an Entladungsstrom erhalten werden kann. Selbst wenn der Kapazitätswert des parasitären Kondensators Cdgo beim Laden klein ist, da Strom fließt, bis sich der parasitäre Kondensator im Gleichgewichtszustand befindet, wenn der Kapazitätswert des parasitären Kondensators Cdgo beim Entladen groß ist, wodurch eine große Menge an Entladestrom gleichfalls erhalten werden kann. Dies ermöglicht es einem Rauschabstand (S/N) des Überwachungsstroms ausreichend gesichert zu werden.
Beim ersten Aspekte der vorliegenden Erfindung kann ein Satz Schritte, bestehend aus dem zweiten bis vierten Schritt vielfach durchgeführt werden, während eine Spannung geändert wird, die zwischen dem Gate des Betriebstransistors und der einen Spannungszufuhrleitung angelegt wird.
Ungleichmäßigkeit in der Leuchtdichte der Pixel kann durch Merkmale des Betriebstransistors verursacht sein (beispielsweise eine Änderung spannungsabhängiger Merkmale des parasitären Kondensators zwischen Gate und Drain). Es kann einen Fall geben, bei dem durch visuelle Inspektion in einem frühen Stadium die ungleichmäßige Leuchtdichte nicht beobachtet wird, wenn die Merkmale des Transistors sich ändern. Aber in einem solchen Fall tritt ein Fehler der Leuchtdichteungleichmäßigkeit im Verlauf der Zeit auf. Der hier verwendete Ausdruck "Ungleichmäßigkeit der Leuchtdichte" bezieht sich auf "Verteilungen von Transistoren mit unterschiedlichen Merkmalen".
Es kann einen Fall geben, bei dem eine spannungsabhängige Schwankung der parasitären Kondensatoren durch das Setzen einer Spannung im sättigungsreichen Bereich nicht erfaßt werden kann. Deshalb ist es wünschenswert, Spannungen an einer Vielzahl von Punkten anzulegen, insbesondere im Übergangsbereich, und es den parasitären Kondensatoren zu ermöglichen, an jedem der Punkte geladen und entladen zu werden, um die spannungsabhängige Änderung der parasitären Kondensatoren zu messen.
In diesem Fall kann ein Fehler der ungleichmäßigen Leuchtdichte dadurch erfaßt werden, daß Entladestrom an einem Punkt gemessen wird, an dem der Kapazitätswert des parasitären Kondensators sich bei der anfänglichen Leistung des Satzes im sättigungsreichen Bereich befindet, und daß Entladestrom an einem Punkt gemessen wird, bei dem der Kapazitätswert des parasitären Kondensators sich nach der anfänglichen Leistung im Übergangsbereich befindet. In diesem Fall kann ein Pixel, welches während der anfänglichen Leistung als defekt festgestellt wird, nach der anfänglichen Leistung nicht festgestellt werden. Ideal ist es, den Ladeschritt, den Leseschritt und den Feststellungsschritt nach der anfänglichen Leistung nur an den Pixeln durchzuführen, die bei der anfänglichen Leistung als normal festgestellt wurden. Wenn allerdings die Pixel der Reihe nach gemäß einem festen Verfahren angesteuert werden, kann nur der Feststellungsschritt für das fehlerhafte Pixel weggelassen werden.
KURZBESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN DER ZEICHNUNG
Es zeigt:
1 ein Ersatzschaltbild eines Pixels eines aktiven Matrixsubstrats gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
2 ein Erläuterungsschema, welches einen Zeilenfehler, einen Punktfehler und eine Leuchtdichtenungleichmäßigkeit in einer organischen EL-Anzeigevorrichtung zeigt, die unter Verwendung des in 1 gezeigten aktiven Matrixsubstrats gebildet ist;
3 eine Kurvendarstellung eines Kapazitätswertes einer parasitären Kapazität Cdgo zwischen einem Gate und einem Drain, die sich in Abhängigkeit von einer zwischen einem Gate und einem Drain eines TFT anliegenden Spannung ändert, wenn ein in dem in 1 gezeigten Pixel vorgesehener Betriebstransistor mittels des TFT gebildet ist;
4 ein Ersatzschaltbild des Pixels in einem Fall, bei dem eine Wirkung eines in 1 gezeigten Speicherkondensators aufgehoben ist;
5 ein Blockschaltbild einer Inspektionsvorrichtung für ein aktives Matrixsubstrat gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
6 ein Impulsdiagramm zur Erläuterung eines Ladevorgangs und eines Lesevorgangs;
7 ein Erläuterungsschema, welches ein Beispiel eines Fehlerbestimmungsvorgangs veranschaulicht.
DETAILLIERTE BESCHREIBUNG DES AUSFÜHRUNGSBEISPIELS
Ein Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend unter Hinweis auf die Zeichnungen beschrieben.
1. Aktives Matrixsubstrat
1 ist ein Ersatzschaltbild eines für eine organische EL-Anzeigevorrichtung benutzten aktiven Matrixsubstrats. In 1 ist eine Vielzahl Gate-Leitungen (Abtastleitungen) 10 und eine Vielzahl gemeinsame Leitungen 12 auf einem Isoliersubstrat längs einer Reihenrichtung vorgesehen.
Eine Vielzahl Signalleitungen (source lines) 14 und eine Vielzahl Spannungszufuhrleitungen (Anodenleitungen) 16 sind auf dem Substrat längs einer Spaltenrichtung vorgesehen. Auf dem Substrat ist eine Vielzahl Pixel 20 vorgesehen, von denen jedes mit einer der Signalleitungen 14 und einer der Abtastleitungen 10 verbunden ist. Jedes der Pixel 20 umfaßt einen Pixelauswähltransistor Q1 und einen Betriebstransistor Q2. Das Gate G1, die Source S1 und der Drain D1 des Pixelauswähltransistors Q1 ist jeweils mit der Gate-Leitung 10, der Source-Leitung 14 bzw. einem Gate G2 des Betriebstransistors Q2 verbunden. Ein Drain D2 und eine Source S2 des Betriebstransistors Q2 sind jeweils mit der Anodenleitung 16 bzw. einer Pixelelektrode 22 verbunden. Eine Fläche, die größer ist als die in 1 gezeigte, ist in der Praxis für die Pixelelektrode 22 gesichert.
In 1 sind der Pixelauswähltransistor Q1 und der Betriebstransistor Q2 mittels N-leitender Transistoren gebildet. Es kann aber auch mindestens einer der beiden, der Pixelauswähltransistor Q1 oder der Betriebstransistor Q2, mit Hilfe eines P-leitenden Transistors gebildet sein. Bei Verwendung von P-leitenden Transistoren anstelle von N-leitenden Transistoren werden die Source S1 und der Drain D1 des Pixelauswähltransistors Q1 umgekehrt zu der in 1 dargestellten Konfiguration verbunden, und die Source S2 und der Drain D2 des Betriebstransistors Q2 werden umgekehrt zu der in 1 gezeigten Konfiguration angeschlossen.
Ein Speicherkondensator Cs kann für jedes der Pixel 20 vorgesehen sein, wie 1 zeigt. Eine erste Elektrode des Speicherkondensators Cs ist mit einem Knoten a, genauer gesagt dem Gate G2 des Betriebstransistors Q2 (Drain D1 des Pixeltransistors Q1) verbunden. Eine zweite Elektrode des Speicherkondensators Cs ist mit der gemeinsamen Leitung 12 verbunden.
Die Transistoren Q1 und Q2 können mittels TFT (Dünnschichttransistoren) beispielsweise auf einem Glassubstrat gebildet sein. Allerdings ist die vorliegende Erfindung nicht hierauf beschränkt.
Wenn eine organische EL-Anzeigevorrichtung unter Verwendung dieses aktiven Matrixsubstrats zusammengebaut wird, wird ein organisches EL-Element mit derjenigen Pixelelektrode 22 verbunden, die an die Source S2 des Betriebstransistors Q2 angeschlossen ist. Da sich alle Pixelelektroden 22 in offenem Zustand befinden, wenn das aktive Matrixsubstrat auf einer Stufe ist, bei der noch kein organischer EL-Film gebildet ist, fließt kein Strom zwischen Source und Drain des Betriebstransistors Q2. Ein aktives Matrixsubstrat kann mit einem Inspektionsverfahren des vorliegenden Ausführungsbeispiels selbst dann geprüft werden, wenn die Pixelelektrode 22 nicht gebildet ist. Es reicht schon, daß der Gegenstand der Prüfung ein aktives Matrixsubstrat ist, in welchem entweder die Source oder der Drain des Betriebstransistors Q2 sich in offenem Zustand befindet.
2. Korrelation zwischen Fehlern eines aktiven Matrixsubstrats und mittels visueller Inspektion geprüfter Fehler
Das vorliegende Ausführungsbeispiel ermöglicht es, in 2 gezeigte Fehler, die nach dem Zusammenbau einer organischen EL-Anzeigevorrichtung mit Hilfe des in 1 gezeigten aktiven Matrixsubstrats feststellbar sind, im voraus durch Inspektion auf einer Stufe des aktiven Matrixsubstrats zu erfassen.
2 zeigt ein Beispiel visueller Inspektion, die durch Ansteuern einer organischen EL-Anzeigevorrichtung ermöglicht wird. In 2 sind normale Pixel im Halbton gezeigt, und das Vorkommen eines Zeilenfehlers F1, Punktfehlers F2 sowie einer Ungleichmäßigkeit der Leuchtdichte F3 ist zu beobachten.
Ursache für den Zeilenfehler F1 ist ein Kurzschluß zwischen Leitungen, Bruch, ein Mangel des Pixelauswähltransistors oder dergleichen. Beispielsweise kann die in 1 gezeigte Anodenleitung 16 an einem Punkt P1 brechen. Wenn eine Anodenspannungszufuhrleitung an der Oberseite in 2 vorgesehen ist, kann es Strom ermöglicht sein, durch EL-Elemente der mit der Anodenleitung 16 verbundenen Pixel 20 zu fließen, da Spannung an die Anodenleitung 16 angelegt werden kann, ehe der Bruchpunkt P1 erreicht wird. Allerdings fließt kein Strom durch EL-Elemente der Pixel 20, die mit der Anodenleitung 16 verbunden sind, welche am Bruchpunkt P1 von der Anodenspannungszufuhrschaltung getrennt ist, wodurch der Zeilenfehler F1 längs einer vertikalen Linie entsteht.
Ursache für die Punktfehler F2, die in 2 zu sehen sind, sind Mängel (offen oder Kurzschluß) der Transistoren in den Pixeln. Beispielsweise können die Betriebstransistoren Q2 in den Pixeln 20 fehlerhaft sein. Wenn zwischen der Source und dem Drain des Betriebstransistors Q2 fließender Strom nicht der Strom ist, der die normalen Pixel in Halbton anzuzeigen erlaubt, tritt ein Punktfehler, beispielsweise ein leuchtender Punkt oder ein dunkler Punkt auf.
Die in 2 dargestellte Ungleichmäßigkeit der Leuchtdichte kann durch eine Schwankung von Merkmalen der Betriebstransistoren Q2 in jedem Pixel 20 verursacht sein. Wenn sich die Strom merkmale zwischen den Betriebstransistoren Q2 unterscheiden, schwankt der durch die organischen EL-Elemente fließende Strom. Diese Erscheinung ist als Leuchtdichteungleichmäßigkeit F3 auf dem Bildschirm zu erkennen. Das Muster der Leuchtdichteungleichmäßigkeit F3 hängt von den Positionen der Betriebstransistoren Q2 ab, deren Strommerkmale sich unterscheiden. 2 zeigt ein Beispiel des Musters.
3. Prinzip der Fehlerentdeckung
Visuelle Inspektion, wie sie in 2 gezeigt ist, kann nicht durchgeführt werden, wenn die organische EL-Anzeigevorrichtung nicht vollendet ist. Mit anderen Worten, da bei einem Zustand des aktiven Matrixsubstrats, auf dem kein organischer EL-Film ausgebildet ist, Strom nicht zum Fließen durch organische EL-Elemente veranlaßt werden kann, ist eine visuelle Inspektion unmöglich.
Wenn Stromeigenschaften der organische EL-Elemente mit Strom versorgenden Betriebstransistoren Q2 gemessen werden, muß jede einer Anzahl von in einem feinen Rasterabstand angeordneten Pixelelektroden 22 kontaktiert werden. In der Praxis ist dieses Verfahren aber unmöglich. Es ist auch unmöglich, die Source S2 des in 1 gezeigten Betriebstransistors Q2 zu kontaktieren, ehe die Pixelelektrode 22 gebildet ist.
3.1 Messen von Strom auf der Grundlage eines parasitären Kondensators Cdgo zwischen Gate und Drain des Betriebstransistors Q2.
Die Erfinder der vorliegenden Anmeldung haben die Aufmerksamkeit auf einen parasitären Kondensator Cdgo zwischen dem Gate und dem Drain des in 1 gezeigten Betriebstransistors Q2 gerichtet. Der parasitäre Kondensator Cdgo kann durch Anlegen von Spannung zwischen Gate und Drain des Betriebstransistors Q2 selbst dann geladen werden, wenn sich die Source in offenem Zustand befindet. Der parasitäre Kondensator Cdgo kann nicht geladen werden, wenn Fehler aufgrund eines Bruchs der Anodenleitung 16 oder eines Bruchs zwischen Gate und Drain des Betriebstransistors Q2 auftreten. Deshalb können Bruchfehler durch Laden des parasitären Kondensators Cdgo und Überwachen des Stroms beim Entladen des parasitären Kondensators Cdgo festgestellt werden. Da eine normale Spannung nicht zwischen dem Gate und dem Drain des Betriebstransistors Q2 angelegt werden kann, wenn die Anodenleitung 16 und dergleichen kurzgeschlossen sind, kann durch das Überwachen des Stroms während des Entladens ein Kurzschluß als Fehler bestimmt werden.
Defekte, die den Zeilenfehler F1 und den Punktfehler F2 hervorrufen, welche in 2 gezeigt sind, können mit dem vorstehenden Erkennungsprinzip erfaßt werden.
3.2 Nutzung eines sättigungsreichen Bereichs eines von angelegter Spannung abhängigen parasitären Kondensators Cdgo.
3 zeigt ein Beispiel von Merkmalen des parasitären Kondensators Cdgo, die sich in Abhängigkeit von der zwischen Gate und Drain angelegten Spannung ändern, wenn der Betriebstransistor Q2 mittels eines TFT gebildet ist. Wie aus 3 hervorgeht, hat der parasitäre Kondensator Cdgo des Betriebstransistors Q2 eine Abhängigkeit von angelegter Spannung. Wie 3 zeigt, hat der mit einer durchgezogenen Linie gezeigte TFT-A einen sättigungsreichen Bereich A, in dem der parasitäre Kondensator Cdgo unabhängig von der anliegenden Spannung einen hohen Sättigungswert hat, einen sättigungsarmen Bereich B, in dem der parasitäre Kondensator Cdgo unabhängig von der anliegenden Spannung einen niedrigen Sättigungswert hat, und einen Übergangsbereich C zwischen dem sättigungsreichen Bereich A und dem sättigungsarmen Bereich B, in welchem der parasitäre Kondensator Cdgo sich je nach der angelegten Spannung ändert.
Beim Überwachen von Entladestrom aus dem parasitären Kondensator Cdgo erhöht sich ein Rauschabstand (S/N) bei der Erhöhung des Kapazitätswertes des parasitären Kondensators Cdgo aufgrund eines Anstiegs der Strommenge, wodurch die Prüfgenauigkeit verbessert wird.
Das kann dadurch erreicht werden, daß eine angelegte Spannung erzeugt wird, die den Kapazitätswert des parasitären Kondensators Cdgo in den sättigungsreichen Bereich A bringt (-VA2 in 3 beispielsweise), wenn der parasitäre Kondensator Cdgo mindestens entweder geladen oder entladen wird.
Die im parasitären Kondensator Cdgo zu speichernde Ladungsmenge erhöht sich mit der Erhöhung des Kapazitätswerts des parasitären Kondensators Cdgo während des Aufladens, wodurch eine große Menge Entladestrom erhalten werden kann. Selbst wenn der Kapazitätswert des parasitären Kondensators Cdgo beim Laden klein ist, fließt Strom, bis der parasitäre Kondensator Cdgo sich in einem Gleichgewichtszustand befindet, wenn der Kapazitätswert des parasitären Kondensators Cdgo beim Entladen groß ist, wodurch auch eine große Menge Entladestrom erhalten werden kann. Ist aber der Kapazitätswert des parasitären Kondensators Cdgo sowohl beim Laden als auch beim Entladen klein, ist eine große Menge Entladestrom nicht erreichbar.
3.3 Messen der Schwankung von Merkmalen der Betriebstransistoren Q2.
Einer der Gründe für die in 2 gezeigte Leuchtdichteungleichmäßigkeit F3 ist eine Schwankung der Merkmale des Betriebstransistors Q2. Eine Schwankung von Merkmalen kann erfaßt werden, wenn man Strom auf der Grundlage einer Änderung der parasitären Kondensatoren Cdgo mißt.
Wie 3 zeigt, unterscheiden sich spannungsabhängige Merkmale der parasitären Kondensatoren Cdgo zwischen dem mit durchgezogener Linie gezeigten TFT-A und dem mit gestrichelter Linie gezeigten TFT-B im Übergangsbereich C. Es kann ein Fall vorkommen, bei dem der Unterschied zwischen den beiden Arten von Kurvenabschnitten TFT-A und TFT-B durch die Spannungseinstellung (-VA2 in 3 beispielsweise) nicht erfaßt werden kann, was den parasitären Kondensator Cdgo in den sättigungsreichen Bereich A bringt.
Aus diesem Grund wird die angelegte Spannung an einer Vielzahl von Punkten zwischen der Spannung 0 und der Spannung Vc im Übergangsbereich C geändert und Strom durch Entladen des parasitären Kondensators Cdgo an jedem Punkt überwacht. Das ermöglicht es, eine Änderung von Merkmalen der Betriebstransistoren Q2 festzustellen. Fehler, die die in 2 gezeigte Leuchtdichteungleichmäßigkeit F3 verursachen, können folglich durch die Überwachung der Ergebnisse für den Strom erkannt werden. Für den Fall, daß eine Mehrheit der Pixel 20 mit Hilfe von Betriebstransistoren Q2 gebildet ist, die die in 3 gezeigte Kennlinie TFT-A haben, hat das Pixel 20 einschließlich des Betriebstransistors Q2 mit der in 3 gezeigten Kennlinie TFT-B eine Leuchtdichte, die sich von der Leuchtdichte anderer Pixel 20 unterscheidet, wodurch die Ungleichmäßigkeit der Leuchtdichte F3 hervorgerufen wird.
3.4 Aufheben des Einflusses des Speicherkondensators Cs während der Messung.
Entsprechend der in 1 gezeigten Pixelkonfiguration ist der Speicherkondensator Cs mit dem Gate G2 des Betriebstransistors Q2 verbunden. Deshalb wird der Speicherkondensator Cs auch geladen oder entladen, wenn der parasitäre Kondensator Cdgo des Betriebstransistors Q2 geladen oder entladen wird. Vorausgesetzt die Kapazität des Speicherkondensators Cs ist c1, dann ist der Kapazitätswert des parasitären Kondensators Cdgo c2, das Verhältnis zwischen c2 und c1 ist insgesamt c2 << c1. Die Kapazität c2 ist bedeutend kleiner als die Kapazität c1, beispielsweise c2 < c1/10.
Deshalb kann der Entladestrom vom Speicherkondensator Cs nicht außer Acht gelassen werden, wenn der Entladestrom vom parasitären Kondensator Cdgo des Betriebstransistors Q2 überwacht wird, wodurch die Merkmale des Betriebstransistors Q2 nicht erfaßt werden können.
Für den Fall, bei dem das Pixel den Speicherkondensator Cs besitzt, kann also der Einfluß des Speicherkondensators Cs beim Laden oder Entladen des parasitären Kondensators Cdgo des Betriebstransistors Q2 aufgehoben werden. Das kann dadurch erreicht werden, daß die Potentialdifferenz zwischen entgegengesetzten Enden des Speicherkondensators Cs so gesetzt wird, daß sie während des Ladens und Entladens im wesentlichen gleich ist, wenn der parasitäre Kondensator Cdgo des Betriebstransistors Q2 geladen oder entladen wird. Das verhindert, daß der Speicherkondensator Cs geladen oder entladen wird, wodurch der Einfluß des Speicherkondensators Cs aufgehoben werden kann.
4 ist ein Ersatzschaltbild des Pixels 20 bei dem Umstand, daß der Einfluß des Speicherkondensators Cs aufgehoben ist. In 4 sind zwischen der Source-Leitung 12 und der Anodenleitung 16 nur der Pixelauswähltransistor Q1 und der parasitäre Kondensator Cdgo des Betriebstransistors Q2 vorhanden.
3.5 Messung durch Laden und Entladen des Speicherkondensators Cs (Aufheben des Einflusses des parasitären Kondensators Cdgo).
Pixelfehler können durch Laden des Speicherkondensators Cs statt des parasitären Kondensators Cdgo während des Ladens gemessen werden. Entladestrom aus dem Speicherkondensator Cs kann während des Lesens gemessen werden. Wenn der Wert des Entladestroms vom Normalen abweicht, wird festgestellt, daß ein Fehler in der Mitte eines Ladeweges zum Speicherkondensator Cs auftritt.
Im einzelnen kann ein Pixel, welches sich beim Laden und Entladen des parasitären Kondensators Cdgo nicht normal verhält, durch Laden und Entladen des Speicherkondensators Cs einer Messung unterzogen werden. Ist das Pixel auch beim Laden und Entladen des Speicherkondensators Cs nicht normal, so ist das eine Bestätigung, daß etwas anderes als der Betriebstransistor Q2, beispielsweise der Pixelauswähltransistor Q1 fehlerhaft ist.
In diesem Fall wird der Ladeschritt und der Leseschritt in einem Zustand durchgeführt, bei dem der Einfluß des parasitären Kondensators Cdgo aufgehoben ist. Das zielt darauf ab, den Entladestrom in einem Zustand zu messen, in dem ein Einfluß des Betriebstransistors Q2 nicht besteht. Der Einfluß des parasitären Kondensators Cdgo kann dadurch aufgehoben werden, daß die Potentialdifferenz zwischen Gate und Drain des Betriebstransistors Q2 so gesetzt wird, daß sie während des Ladens und Lesens im wesentlichen gleich ist. Eine Spannung, die dazu führt, daß der parasitäre Kondensator Cdgo sich im sättigungsarmen Bereich befindet, kann zwischen Gate und Drain des Betriebstransistors Q2 angelegt werden.
4. Inspektionsvorrichtung
5 zeigt ein aktives Matrixsubstrat, welches Gegenstand einer Prüfung beim vorliegenden Ausführungsbeispiel ist, sowie eine Inspektionsvorrichtung für das aktive Matrixsubstrat. Eine Anzahl von in 1 gezeigten Pixeln 20 ist in Gestalt einer Matrixanordnung in einem Pixelmatrixanordnungsbereich 30 vorgesehen. Eine Vielzahl Gate-Leitungen 10 der Pixelmatrixanordnung 30 ist mit einer vertikalen Treiberschaltung 32 verbunden. Eine Vielzahl Source-Leitungen 14 ist mit einer horizontalen Treiberschaltung 34 über eine Vielzahl von Spaltenauswählgates 35 verbunden. Eine Vielzahl Anodenleitungen 16 ist mit einer Anodenspannungszufuhrschaltung 36 verbunden. Eine Vielzahl gemeinsame Leitungen 12 ist an eine gemeinsame Schaltungsspannungszufuhrschaltung 38 angeschlossen. Die vertikale Treiberschaltung 32, die horizontale Treiberschaltung 34, die Anodenspannungszufuhrschaltung 36 und die gemeinsame Schaltungsspannungszufuhrschaltung 38 können auf dem aktiven Matrixsubstrat ausgebildet sein. In diesem Fall ist es unnötig, die Schaltungen 32 bis 38 für die Inspektionsvorrichtung bereitzustellen; und die auf dem aktiven Matrixsubstrat ausgebildeten Schaltungen 32 bis 38 können für die Inspektion verwendet werden. In 5 beträgt aus Gründen der Zweckmäßigkeit der Beschreibung die Zahl der Gate-Leitungen 10 und der Souce-Leitungen 14 in der Pixelmatrixanordnung 30 jeweils vier. Die Anzahl der Pixel 20 in der Pixelmatrixanordnung 30 beträgt also insgesamt 16.
Eine Zentraleinheit CPU 40, welche die Inspektionssteuerung übernimmt, ist für die Inspektionsvorrichtung vorgesehen. Eine Inspektionspotentialerzeugerschaltung (Inspektionspotentialerzeugereinrichtung) 44, eine Zeitsignalerzeugerschaltung (Zeitsignalerzeugereinrichtung) 46 und eine A/D-Umsetzschaltung 48, eine erste Speicherschaltung 50, eine zweite Speicherschaltung 52, eine Subtraktionsschaltung 54, eine dritte Speicherschaltung 56 und eine Fehlerfeststellungsschaltung, welche die Bestimmungseinrichtung ausmachen, sind mit einem Bus 42 der CPU 40 verbunden. Eine Ladungsleseschaltung (Ladungsleseeinrichtung) 60 ist mit einem Videoanschluß verbunden, der gemeinsam mit der Vielzahl der Spaltenauswählgates 35 verbunden ist, und ein von der Ladungsleseschaltung 60 erfaßtes analoges Signal wird in die A/D-Umsetzschaltung 48 eingegeben.
Mit der CPU 40 ist ein Programmspeicher 62 verbunden. Der Programmspeicher 62 ist ein Datenspeichermedium, welches von einem Computer, einschließlich der CPU 40 gelesen werden kann, und in welchem ein Ausführungsverfahren für die nachfolgend beschriebene Prüfmethode aufgezeichnet ist. Der Programmspeicher 62 kann aus einer Festplatte, einem ROM, RAM, einer Diskette, CD-ROM oder dergleichen bestehen.
5. Spezifisches Beispiel des Inspektionsverfahrens
Im vorliegenden Ausführungsbeispiel werden die parasitären Kondensatoren Cdgo der Betriebstransistoren Q2 in jedem Pixel 20 der Reihe nach in einem ersten Block geladen, und Strom wird in einem zweiten Block dadurch abgefühlt, daß die parasitären Kondensatoren Cdgo der Betriebstransistoren Q2 in jedem Pixel 20 der Reihe nach entladen werden, was aus 6 hervorgeht.
Wie 6 zeigt, werden Abtastsignale, die nur in einer horizontalen Abtastperiode N eingeschaltet werden, vier Gate-Leitungen G1 bis G4 von der vertikalen Treiberschaltung 32 auf der Grundlage eines Zeitsignals, beispielsweise eines Y- Startsignals Y-ST (vertikales Synchronisiersignal) zugeführt, das die Zeitsignalerzeugerschaltung 46 ausgibt. Dies verursacht, daß die vier Pixelauswähltransistoren Q1 in einer ersten Reihe gleichzeitig durchgeschaltet werden. Die Pixelauswähltransistoren Q1 in einer zweiten bis vierten Reihe werden dann der Reihe nach in einer Reiheneinheit ausgewählt.
In 6 gezeigte horizontale Abtastsignale werden vier Spaltenauswähl-Gatesteuerleitungen R1 bis R4 von der horizontalen Treiberschaltung 34 auf der Grundlage eines Zeitsignals, beispielsweise eines X-Startsignals X-ST zugeführt, welches die Zeitsignalerzeugerschaltung 46 ausgibt. Das verursacht, daß vier Spaltenauswählgates 35 der Reihe nach von links für jede Reihenauswahl eingeschaltet werden, wodurch vier Source-Leitungen S1 bis S4 der Reihe nach von links mit der Ladungsleseschaltung 60 verbunden werden. Dies ermöglicht es den Pixeln 20 in jeder Reihe in einem Punktsequenzverfahren angesteuert zu werden.
Spannung wird vier Anodenleitungen 16 von der Anodenspannungszufuhrschaltung 36 zugeführt, und Spannung wird vier gemeinsame Leitungen 12 von der gemeinsamen Spannungszufuhrschaltung 38 im ersten Block und im zweiten Block zugeführt. Eine Ladespannung wird den vier Source-Leitungen 14 (S1–S4) von der Ladungsleseschaltung 60 durch die Spaltenauswählgates 35 während des Ladevorgangs im ersten Block zugeführt. Während des Lesevorgangs im zweiten Block wird von den vier Source-Leitungen 14 (S1–S4) durch die Spaltenauswählgates 35 fließender Strom in die Ladungsleseschaltung 60 eingegeben.
Die Tabelle 1 zeigt die Spannungseinstellung mittels der Inspektionspotentialerzeugerschaltung 44 oder der Ladungsleseschaltung 60 während des Ladens im ersten Block und während des Lesens im zweiten Block. TABELLE 1
Während des Ladens im ersten Block werden die Pixelauswähltransistoren Q1 im Pixel 20 (1,1) bis zum Pixel 20 (1,4) in der ersten, in 5 gezeigten Reihe durch die Betätigung der vertikalen Treiberschaltung 32 gleichzeitig innerhalb einer horizontalen Abtastperiode (1H) durchgeschaltet. Die mit den Gate-Lines für die Spaltenauswahl R1, R2, R3 und R4 verbundenen Spaltenauswählgates 35 werden durch den Betrieb der horizontalen Treiberschaltung 34 der Reihe nach innerhalb einer horizontalen Abtastperiode durchgeschaltet.
Aufgrund dessen wird der Pixelauswähltransistor Q1 im Pixel 20 (1,1) in der ersten horizontalen Abtastperiode (1H) durchgeschaltet, wodurch der in 1 gezeigte Knoten a über die Source-Leitung S1 von der Ladungsleseschaltung 60 und dem Pixelauswähltransistor Q1 auf ein Potential gesetzt wird, welches etwa einem Potential VS1 der Source-Leitung S1 gleicht (niedriger als das Potential VS1 für den Spannungsabfall zwischen Source und Drain des Transistors Q1). Das Potential VS1 wird auch von der gemeinsamen Schaltungsspannung-Setzschaltung 38 an die mit dem Pixel 20 (1,1) verbundene gemeinsame Leitung 12 geliefert. Deshalb gleichen die Potentiale an entgegengesetzten Enden des Speicherkondensators CS im Pixel 20 (1,1) etwa VS1, wodurch die Potentialdifferenz zwischen den entgegengesetzten Enden des Speicherkondensators C1 etwa 0 ist.
Durch den Betrieb der Anodenspannungszufuhrschaltung 36 wird der Knoten b der Anodenleitung 16, die mit dem Pixel 20 (1,1) verbunden ist, auf ein Potential VA1 gesetzt. Deshalb wird eine Spannung (VS1–VA1) zwischen dem Gate G2 und dem Drain D2 des Betriebstransistors Q2 im Pixel 20 (1,1) angelegt, wodurch der parasitäre Kondensator Cdgo zwischen dem Gate 2 und dem Drain D2 aufgrund der angelegten Spannung (VS1–VA1) geladen wird.
Der Ladevorgang wird auch in den Pixeln 20 (1,2), (1,3) und (1,4) in der ersten Reihe innerhalb dieser horizontalen Abtastperiode (1H) durchgeführt.
Der gleiche Ladevorgang wird in den Pixeln 20 (2,1) bis (2,4) in der zweiten Reihe in der nächsten horizontalen Abtastperiode (1H) durch den Betrieb der vertikalen Treiberschaltung 32 und der horizontalen Treiberschaltung 34 durchgeführt. Da die Pixelauswähltransistoren Q1 in den Pixeln 20 (1,1) bis (1,4) in der ersten Reihe gesperrt sind, verbleiben die parasitären Kondensatoren Cdgo in jedem Pixel 20 in geladenem Zustand.
Der Ladevorgang wird dann in jedem Pixel 20 in der dritten Reihe und der vierten Reihe in der gleichen Weise wie vorstehend beschrieben durchgeführt, womit der Ladevorgang im ersten Block vollendet ist.
Der Lesevorgang wird im zweiten Block durchgeführt. Die Pixel 20 werden in der gleichen Weise wie im ersten Block ausgewählt. Spannung wird dem Pixel 20 (1,1) von der Ladungsleseschaltung 60 durch das Spaltenauswählgate 35 und die Source-Leitung S1 zugeführt, wodurch der in 1 gezeigte Knoten a auf ein Potential etwa gleich einem Potential VS2 der Source-Leitung 14 (S1) gesetzt wird, wie die Tabelle 1 zeigt. Das Potential des Knotens b in 1 gleicht einem Potential VA2 der Anodenleitung 16, wie in Tabelle 1 gezeigt. Deshalb wird eine Spannung (VS2–VA2) an den parasitären Kondensator Cdgo angelegt.
Das Potential VS2 wird auch der gemeinsamen Leitung 12 zugeführt, die mit dem Pixel 20 (1,1) durch die gemeinsame Schaltungsspannung-Setzschaltung 38 verbunden ist. Deshalb sind die Potentiale an den entgegengesetzten Enden des Speicherkondensators Cs im Pixel 20 (1,1) etwa gleich VS2, wodurch die Potentialdifferenz zwischen den entgegengesetzten Enden des Speicherkondensators Cs ebenso wie beim Laden etwa 0 ist.
Die Spannung VS2 der Source-Leitung 14 (S1) während des Lesens ist niedriger gesetzt als die Spannung während des Ladens, beispielsweise 0 V. In diesem Fall wird -VA2 während des Lesens an den parasitären Kondensator Cdgo angelegt. Die angelegte Spannung (-VA2) ist eine Spannung, die veranlaßt, daß der Kapazitätswert des parasitären Kondensators Cdgo in den sättigungsreichen Bereich A gesetzt wird, wie 2 zeigt. Folglich fließt ein verhältnismäßig großer Entladestrom weiterhin durch die Source-Leitung 14 (S1) durch den Pixelauswähltransistor Q1 während des Lesens, bis der parasitäre Kondensator Cdgo, der eine Kapazität im sättigungsreichen Bereich A hat, sich in einem Gleichgewichtszustand befindet. Da die an den Speicherkondensator Cs angelegte Spannung während des Ladens und Lesens nahezu konstant ist, gibt es im Speicherkondensator Cs kein Laden und Entladen.
Das ermöglicht es, den Einfluß des Speicherkondensators Cs während des Ladens und Lesens aufzuheben. Die Merkmale des parasitären Kondensators Cdgo können auf diese Weise durch Überwachen eines verhältnismäßig großen Entladestroms vom parasitären Kondensator Cdgo während des Lesens geprüft werden. Der Entladestrom von den parasitären Kondensatoren Cdgo kann in allen Pixeln dadurch überwacht werden, daß der Lesevorgang durch Auswahl jedes Pixels 20 auf die gleiche Weise wie beim Laden durchgeführt wird.
Der Entladestrom vom parasitären Kondensator Cdgo kann durch Anwenden verschiedener Verfahren gemessen werden. Der Entladestrom kann mit Hilfe eines Amperemeters gemessen werden. Da es allerdings beim vorliegenden Ausführungsbeispiel unnötig ist, den absoluten Wert des Stroms zu messen, können Fehler dadurch identifiziert werden, daß ganz einfach die parasitären Kondensatoren Cdgo in jedem Pixel 20 mit einem Vergleichswert verglichen werden.
Aus diesem Grund hat die Prüfvorrichtung des vorliegenden Ausführungsbeispiels eine Konfiguration, wie sie in 5 gezeigt ist. In 5 wird Strom von jeder der Source-Leitungen durch die Ladungsleseschaltung 60 in die A/D-Umsetzschaltung 48 eingegeben und von der A/D-Umsetzschaltung 48 in digitale Signale umgesetzt. Die Ausgabe der A/D-Umsetzschaltung 48 wird entweder in der ersten Speicherschaltung 50 oder der zweiten Speicherschaltung 52 gespeichert. Ein Vergleichswert für den Vergleich mit dem entweder in der ersten Speicherschaltung 50 oder der zweiten Speicherschaltung 52 gespeicherten Wert ist in der jeweils anderen der ersten Speicherschaltung 50 und zweiten Speicherschaltung 52 gespeichert.
Der Vergleichswert kann entweder ein im voraus gesetzter Bezugswert oder ein für das nächste Pixel 20 erfaßter Wert sein. Im letzteren Fall werden für jedes Pixel 20 der Reihe nach erfaßte Werte abwechselnd in der ersten Speicherschaltung 50 und der zweiten Speicherschaltung 52 gespeichert und mit den beim letzten Mal gespeicherten Werten verglichen.
Die in der ersten und zweiten Speicherschaltung 50 und 52 gespeicherten Daten werden von der in 5 gezeigten Subtraktionsschaltung 54 verglichen, und die Differenzergebnisse für die Daten werden in der dritten Speicherschaltung 56 gespeichert. Im einzelnen handelt es sich bei den Differenzergebnissen um den Unterschied zwischen den Werten des Entladestroms von jedem Pixel 20 und dem Vergleichswert.
Die Fehlerteststellungsschaltung 58 bestimmt anhand von in der dritten Speicherschaltung 56 gespeicherten Daten, ob ein Fehler vorliegt oder nicht. Das ermöglicht es, die in 2 gezeigten Fehler F1 bis F3 vor einer visuellen Inspektion in einem Zustand des aktiven Matrixsubstrats zu bestimmen.
7 zeigt ein Beispiel des Bestimmungsvorganges der Fehlerfeststellungsschaltung 58. Wenn die der Reihe nach gemessenen Werte des Entladestroms von den Pixeln 20 im Vergleich mit dem Vergleichswert innerhalb der zulässigen Spanne zwischen der Obergrenze und der Untergrenze liegen, wird festgestellt, daß die Pixel 20 normal sind. Da der Entladestrom vom (n+2)ten Pixel 20 aber 0 ist, liegt entweder der in 2 gezeigte Fehler F1 oder F2 vor. Wenn die gleichen Fehler ständig in der gleichen Spalte auftreten wie das (n+2)te Pixel 20, ist festzustellen, daß es sich um den Fehler F1 handelt. Wenn der Fehler nur im (n+2)ten Pixel 20 auftritt, kann der Fehler als Punktfehler F2 bestimmt werden. Die Leuchtdichteungleichmäßigkeit F3 tritt in den (n+4)ten und (n+6)ten Pixeln 20 auf, deren Entladestrom nicht 0 ist, liegt aber in gewissem Grad außerhalb der zulässigen Spanne.
Es ist wünschenswert, die nachstehend angegebene Inspektion für den Fall vorzunehmen, daß die Leuchtdichteungleichmäßigkeit F3 vorliegt. Die nachstehend gegebene Inspektion kann getrennt von der oben beschriebenen Inspektion zur Fehlerbeurteilung oder kontinuierlich zusammen mit der oben beschriebenen Inspektion zur Fehlerbeurteilung durchgeführt werden.
Einer der Gründe für die Leuchtdichteungleichmäßigkeit F3 ist eine Schwankung der Merkmale der parasitären Kondensatoren Cdgo in jedem Pixel 20, wie durch die beiden Kurven TFT-A und TFT-B in 3 angedeutet. Es kann einen Fall geben, bei dem die Schwankung der Merkmale im sättigungsreichen Bereich A gemäß 3 nicht gemessen werden kann. Eine Schwankung von Merkmalen tritt signifikant im Übergangsbereich C auf, wie 3 zeigt. Die Leuchtdichteungleichmäßigkeit F3 kann also dadurch festgestellt werden, daß mindestens während entweder des Ladens oder des Lesens an den parasitären Kondensator Cdgo verschiedene Arten von Spannungen in einem Spannungsbereich angelegt werden, in dem der Kapazitätswert des parasitären Kondensators Cdgo sich im Übergangsbereich C befindet, beispielsweise zwischen 0 V und Vc, wie in 3 gezeigt.
Das ermöglicht die Feststellung, ob der parasitäre Kondensator Cdgo in dem in 3 gezeigten Beispiel den einen oder anderen der Kurventypen TFT-A und TFT-B hat. Wenn eine Mehrheit der Pixel 20 in der Pixelmatrixanordnung 30 die Charakteristik TFT-A erfüllt, tritt eine Ungleichmäßigkeit der Leuchtdichte im Pixel 20 mit der Charakteristik TFT-B auf.
Wenn eine Inspektion zur Fehlerbeurteilung auf Ungleichförmigkeit der Leuchtdichte durchgeführt wird, ist es wünschenswert, wiederholt einen Satz durchzuführen, der aus einem mehrmaligen Ladeschritt und Leseschritt besteht, wobei die Inspektionsspannung geändert wird. Die Unterschiede in den Merkmalen der parasitären Kondensatoren Cdgo können deutlicher erfaßt werden, wenn man an einer Vielzahl von Punkten mißt.
Der Fehlerinspektionsschritt auf Punktfehler und Zeilenfehler kann in einer anfänglichen Durchführung des Satzes erfolgen. Und der Fehlerinspektionsschritt hinsichtlich der Ungleichmäßigkeit der Leuchtdichte kann nach dem anfänglichen Vollzug durchgeführt werden. In diesem Fall kann ein Pixel, von dem in der anfänglichen Durchführung festgestellt wurde, daß es fehlerhaft ist, nach der anfänglichen Durchführung nicht festgestellt werden. Der Ladeschritt und der Leseschritt sind auch für das fehlerhafte Pixel nach der anfänglichen Durchführung unnötig. Aber für den Fall, daß der Ladeschritt und der Leseschritt anhand der Funktionen der vertikalen und horizontalen Treiberschaltungen 32 und 34 durchgeführt werden, ist es schwierig, zu veranlassen, daß nur ein spezifisches Pixel geladen und entladen wird. Deshalb kann nach dem anfänglichen Vollzug der Beurteilungsschritt, den die A/D-Umsetzschaltung 48 und dergleichen gemäß 5 am fehlerhaften Pixel durchführen, weggelassen werden. Das kann erzielt werden, indem die Beurteilungsergebnisse für jedes Pixel 20 in der anfänglichen Durchführung in einem nicht gezeigten Speicher gespeichert werden und der Beurteilungsschritt nur für die Pixel 20 durchgeführt wird, die während der anfänglichen Durchführung als normal festgestellt wurden aufgrund von im Speicher nach der anfänglichen Durchführung gespeicherten Daten.
6. Pixelfehlerinspektion anderer Bereiche als des Betriebstransistors
Pixelfehler können durch Laden des Speicherkondensators Cs statt des parasitären Kondensators Cdgo gemessen werden. Der Speicherkondensator Cs wird dadurch geladen, daß zwischen dem Knoten a und der gemeinsamen Leitung 12 gemäß 1 eine Potentialdifferenz bereitgestellt wird, in dem es dem Pixelauswähltransistor Q1 erlaubt wird, durchgeschaltet zu werden. Entladestrom vom Speicherkondensator Cs kann durch die Source-Leitung 14 während des Lesens gemessen werden, in dem es dem Pixelauswähltransistor Q1 erlaubt wird, durchgeschaltet zu werden. Wenn der Wert des Entladestroms nicht normal ist, wird festgestellt, daß ein Fehler in der Mitte des Ladewegs zum Speicherkondensator Cs vorliegt. Im einzelnen kann ein Pixel, welches beim Laden und Entladen des parasitären Kondensators Cdgo nicht normal ist, dadurch einer Messung unterzogen werden, daß der Speicherkondensator Cs geladen und entladen wird. Ist das Pixel auch beim Laden und Entladen des Speicherkondensators Cs nicht normal, wird damit bestätigt, daß etwas anderes als der Betriebstransistor Q2, beispielsweise der Pixelauswähltransistor Q1 fehlerhaft ist.
In diesem Zustand wird der Ladeschritt und der Leseschritt in einem Zustand durchgeführt, bei dem der Einfluß des parasitären Kondensators Cdgo aufgehoben ist. Dies zielt darauf ab, einen Entladestrom in einem Zustand zu messen, in dem es keinen Einfluß des Betriebstransistors Q2 gibt. Der Einfluß des parasitären Kondensators Cdgo kann dadurch aufgehoben werden, daß die Potentialdifferenz zwischen dem Gate und dem Drain des Betriebstransistors Q2 (zwischen dem Knoten a und dem Knoten b in 1) so gesetzt wird, daß er während des Ladens und Lesens im wesentlichen gleich ist. Eine Spannung, die den parasitären Kondensator Cdgo veranlaßt, in den sättigungsarmen Bereich zu gehen, wie 3 zeigt, kann zwischen dem Gate und dem Drain des Betriebstransistors Q2 angelegt werden.
Die vorstehend beschriebene Inspektion kann mit Hilfe der in 5 gezeigten Inspektionsvorrichtung durchgeführt werden, indem lediglich das von der Inspektionspotentialerzeugerschaltung 44 erzeugte Potential geändert wird.
Die vorliegende Erfindung ist nicht auf das vorstehend beschriebene Ausführungsbeispiel beschränkt. Verschiedene Abwandlungen und Änderungen sind innerhalb der Idee und des Umfangs der vorliegenden Erfindung möglich. Vorstehend ist die vorliegende Erfindung unter Hinweis auf ein aktives Matrixsubstrat für eine organische EL-Anzeige als Beispiel gewählt. Die vorliegende Erfindung kann aber auch in anderen Anwendungsfällen benutzt werden, sofern das Substrat einen Betriebstransistor mit einem parasitären Kondensator in jedem Pixel hat.
Als Betriebstransistor Q2 kann statt eines N-Kanaltransistors auch ein P-Kanaltransistor benutzt werden. In diesem Fall hat der parasitäre Kondensator des Betriebstransistors Q2 Merkmale, gemäß denen die parasitäre Kapazität bei einer hohen Spannung im sättigungsreichen Bereich A liegt und bei einer niedrigen Spannung, einschließlich einer negativen Spannung im sättigungsarmen Bereich B, was sich von den in 3 gezeigten Merkmalen unterscheidet. Die angelegte Spannung kann folglich unter Berücksichtigung der Merkmale während des Ladens oder Lesens gesetzt werden.

Claims

Inspektionsverfahren für ein aktives Matrixsubstrat, aufweisend: einen ersten Schritt, bei dem ein aktives Matrixsubstrat mit einer Vielzahl von Signalleitungen (14), einer Vielzahl von Abtastleitungen (10), einer Vielzahl von Spannungszufuhrleitungen (16) und einer Vielzahl von Pixeln (20) geschaffen wird, wobei jedes der Vielzahl von Pixeln (20) mit einer der Signalleitungen (14), einer der Abtastleitungen (10) und einer der Spannungszufuhrleitungen (16) verbunden ist, wobei jedes der Vielzahl von Pixeln (20) einen Pixelauswähltransistor (Q1), der mit der einen Signalleitung (14) und der einen Abtastleitung (10) verbunden ist, und einen Betriebstransistor (Q2) umfaßt, wobei ein Gate (G2) des Betriebstransistors (Q2) mit dem Pixelauswähltransistor (Q1) verbunden ist, und eine von Source (S2) und Drain (D2) des Betriebstransistors (Q2) mit der einen Spannungszufuhrleitung (16) verbunden ist und die andere von Source (S2) und Drain (D2) des Betriebstransistors (Q2), sich in offenem Zustand befindet; einen zweiten Schritt, bei dem ein parasitärer Kondensator (Cdgo) zwischen dem Gate (G2) des Betriebstransistors (Q2) und der einen Spannungszufuhrleitung (16) durch Zuführen eines Potentials von einer Inspektionsvorrichtung geladen wird; einen dritten Schritt, bei dem der Entladestrom vom parasitären Kondensator (Cdgo) mittels der Inspektionsvorrichtung beim Entladen des parasitären Kondensators (Cdgo) gemessen wird; und einen vierten Schritt, bei dem mittels der Inspektionsvorrichtung anhand des Wertes des Entladestroms festgestellt wird, ob ein Fehler bei einem der Vielzahl von Pixeln besteht oder nicht.
Inspektionsverfahren nach Anspruch 1, bei dem jedes der Pixel (20) ferner einen Speicherkondensator (Cs) umfaßt, der mit dem Gate (G2) des Betriebstransistors (Q2) verbunden ist, und bei dem ein Einfluß des Speicherkondensators (Cs) im zweiten Schritt und im dritten Schritt aufgehoben ist.
Inspektionsverfahren nach Anspruch 2, bei dem die Potentialdifferenz zwischen entgegengesetzten Enden des Speicherkondensators (Cs) im zweiten Schritt und im dritten Schritt im wesentlichen die gleiche ist.
Inspektionsverfahren nach einem der Ansprüche 1 bis 3, bei dem eine Spanne von Kapazitätswerten des parasitären Kondensators (Cdgo) zwischen dem Gate (G2) des Betriebstransistors (Q2) und der einen Spannungszufuhrleitung (16) einen sättigungsreichen Bereich, einen sättigungsarmen Bereich und einen Übergangsbereich zwischen dem sättigungsreichen und dem sättigungsarmen Bereich hat, in dem ein Kapazitätswert sich in Abhängigkeit von einer angelegten Spannung ändert, und bei dem eine Spannung zwischen dem Gate (G2) des Betriebstransistors (Q2) und der einen Spannungszufuhrleitung (16) mindestens in einem der beiden Schritte, dem zweiten und dem dritten Schritt, angelegt wird, so daß der Kapazitätswert des parasitären Kondensators (Cdgo) zwischen dem Gate (G2) des Betriebstransistors (Q2) und der einen Spannungszufuhrleitung (16) innerhalb des sättigungsreichen Bereichs liegt.
Inspektionsverfahren nach einem der Ansprüche 1 bis 3, bei dem ein Satz von Schritten, bestehend aus dem zweiten bis vierten Schritt, mehrfach durchgeführt wird, während die zwischen dem Gate (G2) des Betriebstransistors (Q2) und der einen Spannungszufuhrleitung (16) angelegte Spannung geändert wird.
Inspektionsverfahren nach Anspruch 5, bei dem eine Spanne von Kapazitätswerten des parasitären Kondensators (Cdgo) zwischen dem Gate (G2) des Betriebstransistors (Q2) und der einen Spannungszufuhrleitung (16) einen sättigungsreichen Bereich, einen sättigungsarmen Bereich und einen Übergangsbereich zwischen dem sättigungsreichen und dem sättigungsarmen Bereich hat, in welchem ein Kapazitätswert sich in Abhängigkeit von einer angelegten Spannung ändert, und bei dem eine Spannung zwischen dem Gate (G2) des Betriebstransistors (Q2) und der einen Spannungszufuhrleitung (16) mindestens in einem der beiden Schritte, dem zweiten und dem dritten der im Satz durchgeführten Schritte angelegt wird, so daß der Kapazitätswert des parasitären Kondensators (Cdgo) zwischen dem Gate (G2) des Betriebstransistors (Q2) und der einen Spannungszufuhrleitung (16) innerhalb des Übergangsbereichs liegt.
Inspektionsverfahren nach Anspruch 5, bei dem eine Spanne von Kapazitätswerten des parasitären Kondensators (Cdgo) zwischen dem Gate (G2) des Betriebstransistors (Q2) und der einen Spannungszufuhrleitung (16) einen sättigungsreichen Bereich, einen sättigungsarmen Bereich und einen Übergangsbereich zwischen dem sättigungsreichen und dem sättigungsarmen Bereich hat, in welchem sich ein Kapazitätswert in Abhängigkeit von einer angelegten Spannung ändert; bei dem eine Spannung zwischen dem Gate (G2) des Betriebstransistors (Q2) und der einen Spannungszufuhrleitung (16) mindestens in einem der beiden Schritte, dem zweiten und dem dritten Schritt bei einer anfänglichen Durchführung des Satzes angelegt wird, so daß der Kapazitätswert des parasitären Kondensators (Cdgo) zwischen dem Gate (G2) des Betriebstransistors (Q2) und der einen Spannungszufuhrleitung (16) innerhalb des sättigungsreichen Bereichs liegt; und bei dem eine Spannung zwischen dem Gate (G2) des Betriebstransistors (Q2) und der einen Spannungszufuhrleitung (16) mindestens in einem der beiden Schritte, dem zweiten und dem dritten Schritt des Satzes, ausgeführt nach der anfänglichen Durchführung des Satzes, angelegt wird, so daß der Kapazitätswert des parasitären Kondensators (Cdgo) zwischen dem Gate (G2) des Betriebstransistors (Q2) und der einen Spannungszufuhrleitung (16) innerhalb des Übergangsbereichs liegt.
Inspektionsverfahren nach Anspruch 7, bei dem ein Pixel (20), von dem im vierten Schritt bei der anfänglichen Durchführung des Satzes festgestellt wird, daß es normal ist, im vierten Schritt des Satzes, der nach der anfänglichen Durchführung des Satzes durchgeführt wird, festgestellt wird.
Inspektionsvorrichtung für ein aktives Matrixsubstrat mit einer Vielzahl von Signalleitungen (14), einer Vielzahl von Abtastleitungen (10) einer Vielzahl von Spannungszufuhrleitungen (16) und einer Vielzahl von Pixeln (20), wobei jedes der Vielzahl von Pixeln (20) mit einer der Signalleitungen (14), einer der Abtastleitungen (10) und einer der Spannungszufuhrleitungen (16) verbunden ist, jedes der Vielzahl von Pixeln (20) einen Pixelauswähltransistor (Q1), der mit der einen Signalleitung (14) und der einen Abtastleitung (10) verbunden ist, und einen Betriebstransistor (Q2) umfaßt, ein Gate (G2) des Betriebstransistors (Q2) mit dem Pixelauswähltransistor (Q1) verbunden ist, und eine von Source (S2) und Drain (D2) des Betriebstransistors (Q2) mit der einen Spannungszufuhrleitung (16) verbunden ist und der andere von Source (S2) und Drain (D2) des Betriebstransistors (Q2), sich in offenem Zustand befindet, wobei die Inspektionsvorrichtung folgendes aufweist: eine Inspektionspotential-Generatorschaltung (44) zum Erzeugen von den Abtastleitungen (10) und den Spannungszufuhrleitungen (16) zugeführten Inspektionspotentialen; eine Ladungs-Leseschaltung (60), die mit den Signalleitungen (14) verbunden ist; eine Zeitsignal-Generatorschaltung (46), die ein Zeitsignal zum Ansteuern der Abtastleitungen (10), der Signalleitungen (14) und der Spannungszufuhrleitungen (16) erzeugt; und eine Bestimmungsschaltung (58), die anhand einer Ausgabe der Ladungsleseschaltung (60) feststellt, ob ein Fehler bei einem der Vielzahl von Pixeln (20) besteht oder nicht; wobei die Inspektionspotential-Generatorschaltung (44) und die Ladungs-Leseschaltung (60) ausgebildet sind, Potentiale zum Laden eines parasitären Kondensators (Cdgo) zwischen dem Gate (G2) des Betriebstransistors (Q2) und der einen Spannungszufuhrleitung (16) während einer Ladeperiode zu liefern, Potentiale zum Entladen des parasitären Kondensators (Cdgo) in einer Leseperiode zu liefern und den Entladestrom vom parasitären Kondensator (Cdgo) in der Leseperiode mittels der Ladungs-Leseschaltung (60) zu messen.
Inspektionsvorrichtung nach Anspruch 9, bei der das aktive Matrixsubstrat ferner eine Vielzahl gemeinsame Leitungen (12) umfaßt, jedes der Vielzahl von Pixeln (20) ferner einen Speicherkondensator (Cs) umfaßt, der zwischen das Gate (G2) des Betriebstransistors (Q2) und eine der gemeinsamen Leitungen (12) geschaltet ist, bei der die Inspektionspotential-Generatorschaltung (44) ausgebildet ist, auch den gemeinsamen Leitungen (12) ein Inspektionspotential zuzuführen, und bei dem die Inspektionspotential-Generatorschaltung (44) und die Ladungs-Leseschaltung (60) ausgebildet sind, Potentiale so zu liefern, daß die Potentialdifferenz zwischen entgegengesetzten Enden des Speicherkondensator (Cs) in der Ladeperiode und in der Leseperiode im wesentlichen die gleiche ist.
Inspektionsvorrichtung nach Anspruch 9 oder 10, bei der eine Spanne von Kapazitätswerten des parasitären Kondensators (Cdgo) zwischen dem Gate (G2) des Betriebstransistors (Q2) und der einen Spannungszufuhrleitung (16) einen sättigungsreichen Bereich, einen sättigungarmen Bereich und einen Übergangsbereich zwischen dem sättigungsreichen und dem sättigungsarmen Bereich hat, in welchem ein Kapazitätswert sich in Abhängigkeit von einer angelegten Spannung ändert, und bei der die Inspektionspotential-Generatorschaltung (44) und die Ladungs-Leseschaltung (60) ausgebildet sind, eine Spannung zwischen dem Gate (G2) des Betriebstransistors (Q2) und der einen Spannungszufuhrleitung (16) mindestens einer von Ladeperiode und Leseperiode anzulegen, so daß der Kapazitätswert des parasitären Kondensators (Cdgo) zwischen dem Gate (G2) des Betriebstransistors (Q2) und der Spannungszufuhrleitung (16) innerhalb des sättigungsreichen Bereichs liegt.
Inspektionsvorrichtung nach Anspruch 9 oder 10, bei der eine Spanne von Kapazitätswerten des parasitären Kondensators (Cdgo) zwischen dem Gate (G2) des Betriebstransistors (Q2) und der einen Spannungszufuhrleitung (16) einen sättigungsreichen Bereich, einen sättigungsarmen Bereich und einen Übergangsbereich zwischen dem sättigungsreichen und dem sättigungsarmen Bereich hat, in welchem ein Kapazitätswert sich in Abhängigkeit von einer angelegten Spannung ändert, und bei der die Inspektionspotential-Generatorschaltung (44) und die Ladungs-Leseschaltung (60) ausgebildet sind, eine Spannung zwischen dem Gate (G2) des Betriebstransistors (Q2) und der einen Spannungszufuhrleitung (16) mindestens in einer von Ladeperiode und Leseperiode anzulegen, so daß der Kapazitätswert des parasitären Kondensators (Cdgo) zwischen dem Gate (G2) des Betriebstransistors (Q2) und der einen Spannungszufuhrleitung (16) innerhalb des Übergangsbereichs liegt.
Computerlesbares Medium, welches ein Programm von Befehlen trägt, die vom Computer ausführbar sind, um das Verfahren gemäß einem der Ansprüche 1 bis 8 durchzuführen.