JPH08313396A - 液晶パネルの検査方法 - Google Patents
液晶パネルの検査方法Info
- Publication number
- JPH08313396A JPH08313396A JP12140695A JP12140695A JPH08313396A JP H08313396 A JPH08313396 A JP H08313396A JP 12140695 A JP12140695 A JP 12140695A JP 12140695 A JP12140695 A JP 12140695A JP H08313396 A JPH08313396 A JP H08313396A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- source
- signal voltage
- gate
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Of Optical Devices Or Fibers (AREA)
Abstract
(57)【要約】
【目的】 検査時間が短く、かつ、ゲート駆動用ＩＣお
よびソース駆動用ＩＣが実装されたあとの実際の表示状
態において、ゲート配線とソース配線間の短絡箇所を正
確に検出することができるアクティブマトリクス型液晶
パネルの検査方法を提供する。 【構成】 アクティブマトリクス型液晶パネル１の複数
のゲート配線１０ａ、１０ｂおよび特定のソース配線７
以外の複数のソース配線９ａ、９ｂに表示用信号電圧を
印加するとともに、前記特定のソース配線に該特定のソ
ース配線に接続される画素列の表示の輝度を変化させる
検査用信号電圧を印加し、前記複数のゲート配線のそれ
ぞれに接続される画素列の表示の輝度変化の有無を検出
することによりゲート配線およびソース配線間の短絡箇
所を検出する。
よびソース駆動用ＩＣが実装されたあとの実際の表示状
態において、ゲート配線とソース配線間の短絡箇所を正
確に検出することができるアクティブマトリクス型液晶
パネルの検査方法を提供する。 【構成】 アクティブマトリクス型液晶パネル１の複数
のゲート配線１０ａ、１０ｂおよび特定のソース配線７
以外の複数のソース配線９ａ、９ｂに表示用信号電圧を
印加するとともに、前記特定のソース配線に該特定のソ
ース配線に接続される画素列の表示の輝度を変化させる
検査用信号電圧を印加し、前記複数のゲート配線のそれ
ぞれに接続される画素列の表示の輝度変化の有無を検出
することによりゲート配線およびソース配線間の短絡箇
所を検出する。
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス型
液晶パネルの検査方法に関する。さらに詳しくは、ゲー
ト配線とソース配線との短絡の有無を表示状態で簡単に
検査するとともに、短絡があるばあいにその座標まで特
定することができるアクティブマトリクス型液晶パネル
の検査方法に関する。
液晶パネルの検査方法に関する。さらに詳しくは、ゲー
ト配線とソース配線との短絡の有無を表示状態で簡単に
検査するとともに、短絡があるばあいにその座標まで特
定することができるアクティブマトリクス型液晶パネル
の検査方法に関する。
【０００２】
【従来の技術】近年、薄膜トランジスタ（以下ＴＦＴと
いう）を用いたアクティブマトリクス型液晶表示装置
は、必要な信号電圧を正確に、かつ、独立に各画素に伝
達することができ、クロストークがなくコントラスト比
の大きい表示が可能なため、高表示容量や高解像度表示
が要求される液晶表示装置として利用されている。この
アクティブマトリクス型液晶表示装置には、数万〜数十
万個のＴＦＴが用いられており、これらのＴＦＴの１個
にゲート・ソース間の短絡があったり、ソース配線とゲ
ート配線との交差部分で短絡が生じると、その点で交差
するゲート配線とソース配線にそれぞれ接続されるＴＦ
Ｔと連結する画素は表示しなくなり、線欠陥となる。
いう）を用いたアクティブマトリクス型液晶表示装置
は、必要な信号電圧を正確に、かつ、独立に各画素に伝
達することができ、クロストークがなくコントラスト比
の大きい表示が可能なため、高表示容量や高解像度表示
が要求される液晶表示装置として利用されている。この
アクティブマトリクス型液晶表示装置には、数万〜数十
万個のＴＦＴが用いられており、これらのＴＦＴの１個
にゲート・ソース間の短絡があったり、ソース配線とゲ
ート配線との交差部分で短絡が生じると、その点で交差
するゲート配線とソース配線にそれぞれ接続されるＴＦ
Ｔと連結する画素は表示しなくなり、線欠陥となる。
【０００３】図１０はそのようなゲート配線とソース配
線との短絡の有無を検査する方法の説明図で、たとえば
特開平３−１２３３１５号公報に示された従来のアクテ
ィブマトリクス型液晶パネルの検査方法を示す構成図で
ある。図１０において２１は抵抗計、２２、２３はプロ
ーブ、Ｇ1、Ｇ2、Ｇ3、Ｇ4、・・・（一般的にＧiとす
る）はゲート配線、Ｓ1、Ｓ2、Ｓ3、Ｓ4、・・・（一般
的にＳjとする）はソース配線、Ｔij(ｉ、ｊは１、２、
３、４・・・）はＴＦＴ、Ｐij（ｉ、ｊは１、２、３、
４・・・）は画素、２６はゲート配線とソース配線の短
絡部である。
線との短絡の有無を検査する方法の説明図で、たとえば
特開平３−１２３３１５号公報に示された従来のアクテ
ィブマトリクス型液晶パネルの検査方法を示す構成図で
ある。図１０において２１は抵抗計、２２、２３はプロ
ーブ、Ｇ1、Ｇ2、Ｇ3、Ｇ4、・・・（一般的にＧiとす
る）はゲート配線、Ｓ1、Ｓ2、Ｓ3、Ｓ4、・・・（一般
的にＳjとする）はソース配線、Ｔij(ｉ、ｊは１、２、
３、４・・・）はＴＦＴ、Ｐij（ｉ、ｊは１、２、３、
４・・・）は画素、２６はゲート配線とソース配線の短
絡部である。
【０００４】従来の検査では、ソース駆動用ＩＣとゲー
ト駆動用ＩＣを接続する前にまずプローブ２２をソース
配線Ｓ1に、プローブ２３をゲート配線Ｇ1にそれぞれ圧
接して電気的に接続を行ったのち、抵抗計２１によって
前記プローブ２２とプローブ２３のあいだの抵抗値、た
とえばソース配線Ｓ1とゲート配線Ｇ1間の抵抗値を測定
する。つぎにプローブ２２をソース配線Ｓ2に移動し、
同様にソース配線Ｓ2とゲート配線Ｇ1間の抵抗値を測定
し、同様にプローブを順次ソース配線Ｓjに移動し抵抗
値を測定する。
ト駆動用ＩＣを接続する前にまずプローブ２２をソース
配線Ｓ1に、プローブ２３をゲート配線Ｇ1にそれぞれ圧
接して電気的に接続を行ったのち、抵抗計２１によって
前記プローブ２２とプローブ２３のあいだの抵抗値、た
とえばソース配線Ｓ1とゲート配線Ｇ1間の抵抗値を測定
する。つぎにプローブ２２をソース配線Ｓ2に移動し、
同様にソース配線Ｓ2とゲート配線Ｇ1間の抵抗値を測定
し、同様にプローブを順次ソース配線Ｓjに移動し抵抗
値を測定する。
【０００５】ゲート配線Ｇ1とすべてのソース配線Ｓjの
あいだの抵抗値を測定し終ると、プローブ２３を移動し
てゲート配線Ｇ2に圧接し、ゲート配線Ｇ1で行ったよう
に各ソース配線Ｓjとのあいだの抵抗値を測定する。こ
の動作を繰り返してすべてのゲート配線Ｇiに対する各
ソース配線Ｓjとのあいだの抵抗値を測定する。これら
のソース配線Ｓjとゲート配線Ｇi間の抵抗値が正常部の
抵抗値と比較し著しく低いばあい、そのソース配線Ｓj
およびゲート配線Ｇiの座標（Ｓj、Ｇiのｉ、ｊ値、た
とえば図１０において、短絡部２６があるとき、ｉ＝
３、ｊ＝３）を検出することにより、アクティブマトリ
クス型液晶表示装置のソース配線Ｓjとゲート配線Ｇiと
の短絡検査を行っている。
あいだの抵抗値を測定し終ると、プローブ２３を移動し
てゲート配線Ｇ2に圧接し、ゲート配線Ｇ1で行ったよう
に各ソース配線Ｓjとのあいだの抵抗値を測定する。こ
の動作を繰り返してすべてのゲート配線Ｇiに対する各
ソース配線Ｓjとのあいだの抵抗値を測定する。これら
のソース配線Ｓjとゲート配線Ｇi間の抵抗値が正常部の
抵抗値と比較し著しく低いばあい、そのソース配線Ｓj
およびゲート配線Ｇiの座標（Ｓj、Ｇiのｉ、ｊ値、た
とえば図１０において、短絡部２６があるとき、ｉ＝
３、ｊ＝３）を検出することにより、アクティブマトリ
クス型液晶表示装置のソース配線Ｓjとゲート配線Ｇiと
の短絡検査を行っている。
【０００６】一方、たとえば特開昭６３−１８２５７８
号公報や特開昭６３−１２３０９３号公報にはゲート・
ドレイン間やソース・ドレイン間の短絡などに起因する
画素の表示不良を検出するため、表示画面を点灯させ光
学的に検査する方法が開示されている。このように、各
画素に不良が現われる点欠陥の検査に対してはこのよう
な検査方法により簡単に検査ができ、縦、横それぞれ何
番目の場所の画素が不良かを特定することができる。
号公報や特開昭６３−１２３０９３号公報にはゲート・
ドレイン間やソース・ドレイン間の短絡などに起因する
画素の表示不良を検出するため、表示画面を点灯させ光
学的に検査する方法が開示されている。このように、各
画素に不良が現われる点欠陥の検査に対してはこのよう
な検査方法により簡単に検査ができ、縦、横それぞれ何
番目の場所の画素が不良かを特定することができる。
【０００７】しかし、ソース配線とゲート配線の短絡有
無の検査においては、もし短絡しているとそのソース配
線に接続されるＴＦＴに係る画素の列および該ソース配
線と短絡しているゲート配線に接続されるＴＦＴに係る
画素の列がそれぞれ線欠陥として表示される。これらの
線欠陥は、たとえば静電気がソース配線またはゲート配
線に流入したばあいにも現われ、線欠陥が現われたから
直ちにソース配線とゲート配線とが短絡しているという
判定をすることができない。
無の検査においては、もし短絡しているとそのソース配
線に接続されるＴＦＴに係る画素の列および該ソース配
線と短絡しているゲート配線に接続されるＴＦＴに係る
画素の列がそれぞれ線欠陥として表示される。これらの
線欠陥は、たとえば静電気がソース配線またはゲート配
線に流入したばあいにも現われ、線欠陥が現われたから
直ちにソース配線とゲート配線とが短絡しているという
判定をすることができない。
【０００８】
【発明が解決しようとする課題】従来のゲート配線とソ
ース配線間の抵抗値を測定することによってゲート配線
とソース配線間の短絡部を検出する方法においては、す
べてのゲート配線とソース配線にプローブを圧接し、マ
トリクスの組合せで抵抗値を測定することが必要とな
る。よって、配線の数が１０００本を超える近年の液晶
パネルの検査においては非常に長い時間を要する。
ース配線間の抵抗値を測定することによってゲート配線
とソース配線間の短絡部を検出する方法においては、す
べてのゲート配線とソース配線にプローブを圧接し、マ
トリクスの組合せで抵抗値を測定することが必要とな
る。よって、配線の数が１０００本を超える近年の液晶
パネルの検査においては非常に長い時間を要する。
【０００９】さらにこの短絡検査方法はゲート駆動用Ｉ
Ｃおよびソース駆動用ＩＣの装着前の製造工程おいて行
われるため、この工程ののちに発生するゲート配線およ
びソース配線間の短絡部や断線などについては検出でき
ないという問題もある。
Ｃおよびソース駆動用ＩＣの装着前の製造工程おいて行
われるため、この工程ののちに発生するゲート配線およ
びソース配線間の短絡部や断線などについては検出でき
ないという問題もある。
【００１０】さらに、液晶パネルを点灯させた状態で点
灯画素の異常を検出する方法では、前述のように、静電
気などの外部ノイズによる線欠陥との区別が難しく、ゲ
ート配線とソース配線間の短絡のような線欠陥の検査を
点灯させた状態で正確、かつ、迅速に行うことができな
いという問題がある。
灯画素の異常を検出する方法では、前述のように、静電
気などの外部ノイズによる線欠陥との区別が難しく、ゲ
ート配線とソース配線間の短絡のような線欠陥の検査を
点灯させた状態で正確、かつ、迅速に行うことができな
いという問題がある。
【００１１】本発明はこのような問題を解消するために
なされたもので、検査時間が短く、かつ、ゲート駆動用
ＩＣおよびソース駆動用ＩＣが実装されたあとの実際の
表示状態において、ゲート配線とソース配線間の短絡箇
所を正確に検出することができるアクティブマトリクス
型液晶パネルの検査方法を提供することを目的とする。
なされたもので、検査時間が短く、かつ、ゲート駆動用
ＩＣおよびソース駆動用ＩＣが実装されたあとの実際の
表示状態において、ゲート配線とソース配線間の短絡箇
所を正確に検出することができるアクティブマトリクス
型液晶パネルの検査方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明に係るアクティブ
マトリクス型液晶パネルの検査方法は、アクティブマト
リクス型液晶パネルの複数のゲート配線および特定のソ
ース配線以外の複数のソース配線に表示用信号電圧を印
加するとともに、前記特定のソース配線に該特定のソー
ス配線に接続される画素列の表示の輝度を変化させる検
査用信号電圧を印加し、前記複数のゲート配線のそれぞ
れに接続される画素列の表示の輝度変化の有無を検出す
ることによりゲート配線およびソース配線間の短絡箇所
を検出するものである。
マトリクス型液晶パネルの検査方法は、アクティブマト
リクス型液晶パネルの複数のゲート配線および特定のソ
ース配線以外の複数のソース配線に表示用信号電圧を印
加するとともに、前記特定のソース配線に該特定のソー
ス配線に接続される画素列の表示の輝度を変化させる検
査用信号電圧を印加し、前記複数のゲート配線のそれぞ
れに接続される画素列の表示の輝度変化の有無を検出す
ることによりゲート配線およびソース配線間の短絡箇所
を検出するものである。
【００１３】前記検査用信号電圧が前記特定のソース配
線に接続される画素列の表示を一定周期で点滅させる信
号であり、前記複数のゲート配線のいずれかに接続され
る画素列の点滅の有無を検出すれば、特定のソース配線
と短絡するゲート配線があるばあいに、そのゲート配線
に接続される画素列が点滅し、一目で判別し易い。
線に接続される画素列の表示を一定周期で点滅させる信
号であり、前記複数のゲート配線のいずれかに接続され
る画素列の点滅の有無を検出すれば、特定のソース配線
と短絡するゲート配線があるばあいに、そのゲート配線
に接続される画素列が点滅し、一目で判別し易い。
【００１４】前記表示用信号電圧が最大振幅の表示用信
号電圧より小さい振幅の信号電圧であり、特定のソース
配線以外のソース配線に接続される画素列が中間調表示
されることにより、検査用の点滅表示と異なる輝度の表
示状態を背景にして検査をすることができるため、点滅
状態を容易に認識し易い。
号電圧より小さい振幅の信号電圧であり、特定のソース
配線以外のソース配線に接続される画素列が中間調表示
されることにより、検査用の点滅表示と異なる輝度の表
示状態を背景にして検査をすることができるため、点滅
状態を容易に認識し易い。
【００１５】前記液晶パネルの各画素の輝度をＣＣＤエ
リアセンサで検出することが、自動化により検査をする
ことができるため、省力化の点から好ましい。
リアセンサで検出することが、自動化により検査をする
ことができるため、省力化の点から好ましい。
【００１６】前記検査用信号電圧を印加するソース配線
を前記複数のソース配線の端から順次変更することが、
各ソース配線への検査用信号電圧の供給が容易であるた
め好ましい。
を前記複数のソース配線の端から順次変更することが、
各ソース配線への検査用信号電圧の供給が容易であるた
め好ましい。
【００１７】前記特定のソース配線が前記複数のソース
配線のうちの一部の少なくとも２本であることが、検査
時間を短縮できるため好ましい。
配線のうちの一部の少なくとも２本であることが、検査
時間を短縮できるため好ましい。
【００１８】
【作用】本発明によれば検査用信号電圧として特定のソ
ース配線ごとに表示の輝度が一定期間ごとに変化する電
圧を印加しているため、検査されるソース配線は一定の
輝度変化を生じ、静電気などの外部ノイズとは区別して
該特定のソース配線に接続される画素列の異常の有無を
検出できるとともに、該特定のソース配線と直交する複
数のゲート配線のいずれかとのあいだに短絡部があると
きは、その短絡部のあるゲート配線に接続される画素列
にも前記特定のソース配線に接続される画素列と同じ輝
度の変化が生じるため、直ちに短絡部の有無を検出する
ことができ、その座標を知ることができる。
ース配線ごとに表示の輝度が一定期間ごとに変化する電
圧を印加しているため、検査されるソース配線は一定の
輝度変化を生じ、静電気などの外部ノイズとは区別して
該特定のソース配線に接続される画素列の異常の有無を
検出できるとともに、該特定のソース配線と直交する複
数のゲート配線のいずれかとのあいだに短絡部があると
きは、その短絡部のあるゲート配線に接続される画素列
にも前記特定のソース配線に接続される画素列と同じ輝
度の変化が生じるため、直ちに短絡部の有無を検出する
ことができ、その座標を知ることができる。
【００１９】
実施例１ つぎに本発明の液晶パネルの検査方法の一実施例を図１
を参照しつつ説明する。図１において、１は液晶パネ
ル、２はソース駆動用ＩＣ、３はゲート駆動用ＩＣで、
ソース駆動用ＩＣ２、ゲート駆動用ＩＣ３は、それぞれ
接続部４、５を介して液晶パネル１のソース配線および
ゲート配線と接続されている。６は表示信号および検査
用信号を発生させる信号発生回路で、パーソナルコンピ
ュータおよびタイミング信号発生回路などで構成され、
ソース駆動用ＩＣ２およびゲート駆動用ＩＣ３に駆動信
号を供給する。
を参照しつつ説明する。図１において、１は液晶パネ
ル、２はソース駆動用ＩＣ、３はゲート駆動用ＩＣで、
ソース駆動用ＩＣ２、ゲート駆動用ＩＣ３は、それぞれ
接続部４、５を介して液晶パネル１のソース配線および
ゲート配線と接続されている。６は表示信号および検査
用信号を発生させる信号発生回路で、パーソナルコンピ
ュータおよびタイミング信号発生回路などで構成され、
ソース駆動用ＩＣ２およびゲート駆動用ＩＣ３に駆動信
号を供給する。
【００２０】信号発生回路６は、たとえば図２に示され
るような点滅表示をさせる検査用信号電圧と、たとえば
図３に示されるような表示用信号電圧を発生させる。図
２〜３において実線がソース配線に供給されるソース信
号電圧で、破線がゲート配線に供給されるゲート信号電
圧を示している。図２に示される本実施例の検査用信号
電圧は図２の左側に示されるオン期間のあいだは最大振
幅に交流化された交流電圧信号であり、図２の右側に示
されるオフ期間のあいだは振幅ゼロの信号であり、暗色
表示と白色表示とが交互に繰り返されるように、たとえ
ば１秒ごとにオン期間の信号電圧とオフ期間の信号電圧
とを繰り返す点滅検査用信号電圧を供給する。このよう
に表示のための全電圧とゼロレベルとをスイッチングす
ることにより、画面が点滅し輝度の差が大きいため、検
査が容易であるという利点があるが、その中間の２つの
電圧でスイッチングさせてもよい。要はオン期間とオフ
期間とで液晶パネルの輝度が変化すればよい。
るような点滅表示をさせる検査用信号電圧と、たとえば
図３に示されるような表示用信号電圧を発生させる。図
２〜３において実線がソース配線に供給されるソース信
号電圧で、破線がゲート配線に供給されるゲート信号電
圧を示している。図２に示される本実施例の検査用信号
電圧は図２の左側に示されるオン期間のあいだは最大振
幅に交流化された交流電圧信号であり、図２の右側に示
されるオフ期間のあいだは振幅ゼロの信号であり、暗色
表示と白色表示とが交互に繰り返されるように、たとえ
ば１秒ごとにオン期間の信号電圧とオフ期間の信号電圧
とを繰り返す点滅検査用信号電圧を供給する。このよう
に表示のための全電圧とゼロレベルとをスイッチングす
ることにより、画面が点滅し輝度の差が大きいため、検
査が容易であるという利点があるが、その中間の２つの
電圧でスイッチングさせてもよい。要はオン期間とオフ
期間とで液晶パネルの輝度が変化すればよい。
【００２１】また、図３に示される本実施例の表示用信
号電圧は最大振幅の交流電圧ではなく、半分程度の中間
調表示の表示用信号電圧としている。これは検査用信号
電圧を特定のソース配線に印加して点滅させて検査する
ため、それ以外のソース配線に接続される画素を中間調
（オン状態とオフ状態の中間の輝度）の表示にしておく
ことにより、オンのばあいもオフのばあいもバックの輝
度とは異なり判別し易いからである。
号電圧は最大振幅の交流電圧ではなく、半分程度の中間
調表示の表示用信号電圧としている。これは検査用信号
電圧を特定のソース配線に印加して点滅させて検査する
ため、それ以外のソース配線に接続される画素を中間調
（オン状態とオフ状態の中間の輝度）の表示にしておく
ことにより、オンのばあいもオフのばあいもバックの輝
度とは異なり判別し易いからである。
【００２２】本発明による液晶パネルの検査方法は、図
１に示されるように、信号発生回路６からソース駆動用
ＩＣ２およびゲート駆動用ＩＣ３にそれぞれたとえば図
２および図３に示されるようなソース信号電圧およびゲ
ート信号電圧を供給する。このばあい、ソース信号電圧
はソース配線の特定の１本を除き全てのソース配線に図
３に示されるような中間調表示をすることができる表示
用信号電圧を印加し、特定の１本のソース配線には図２
に示されるような点滅表示をすることができる検査用信
号電圧を印加することができるように、信号発生回路内
の表示パターン制御回路を設定して、両信号電圧を供給
する。その結果、検査される１本のソース配線以外の全
てのソース配線には中間調表示の表示用信号電圧が印加
され、ゲート駆動用ＩＣ３から各ゲート配線に印加され
るゲート信号電圧とともに表示用信号電圧が印加された
ソース配線にＴＦＴを介して接続される画素が全て中間
の輝度で点灯する。一方、検査用信号電圧が印加された
ソース配線７にＴＦＴを介して接続される画素は検査用
信号電圧のオンオフに従って表示が点滅する。そのため
検査されるソース配線に沿った１列に画素列のみが点灯
し、その他の全ての画素は中間輝度で表示され、この状
態にあればそのソース配線はいずれのゲート配線とも短
絡がなく正常であることを示している。そののち、検査
用信号電圧を印加するソース配線を順次移動し同様に全
てのソース配線について検査をすることができる。
１に示されるように、信号発生回路６からソース駆動用
ＩＣ２およびゲート駆動用ＩＣ３にそれぞれたとえば図
２および図３に示されるようなソース信号電圧およびゲ
ート信号電圧を供給する。このばあい、ソース信号電圧
はソース配線の特定の１本を除き全てのソース配線に図
３に示されるような中間調表示をすることができる表示
用信号電圧を印加し、特定の１本のソース配線には図２
に示されるような点滅表示をすることができる検査用信
号電圧を印加することができるように、信号発生回路内
の表示パターン制御回路を設定して、両信号電圧を供給
する。その結果、検査される１本のソース配線以外の全
てのソース配線には中間調表示の表示用信号電圧が印加
され、ゲート駆動用ＩＣ３から各ゲート配線に印加され
るゲート信号電圧とともに表示用信号電圧が印加された
ソース配線にＴＦＴを介して接続される画素が全て中間
の輝度で点灯する。一方、検査用信号電圧が印加された
ソース配線７にＴＦＴを介して接続される画素は検査用
信号電圧のオンオフに従って表示が点滅する。そのため
検査されるソース配線に沿った１列に画素列のみが点灯
し、その他の全ての画素は中間輝度で表示され、この状
態にあればそのソース配線はいずれのゲート配線とも短
絡がなく正常であることを示している。そののち、検査
用信号電圧を印加するソース配線を順次移動し同様に全
てのソース配線について検査をすることができる。
【００２３】つぎにソース配線９ａとゲート配線１０ａ
とのあいだに短絡部８ａがあるばあいの表示状態につい
て説明する。短絡部８ａがあるばあいその画素の等価回
路は図４のように表せる。すなわち、ソース配線９ａと
ゲート配線１０ａとのあいだの絶縁抵抗が低下し、短絡
部８ａを介する電流経路が形成されるため、ソース配線
９ａからゲート配線１０ａに回り込み電流が流れる。そ
のため、ゲート配線１０ａに印加されるゲート信号電圧
はソース配線９ａのソース信号電圧の影響を受けて変化
する。すなわち、ソース配線９ａに図２に示されるよう
な点滅信号電圧が印加されたばあい、ゲート配線１０ａ
のゲート信号電圧は、通常のゲート配線の信号電圧（図
５参照）に比べ、図６に示されるような波形に変形す
る。ＴＦＴのソース・ドレイン間電流Ｉd-ｓとゲート・
ソース間のバイアス電圧Ｖg-sとの関係は一般に図７に
示されるような関係にあり、Ｖon−Ｖoffの中間領域で
は、ｌｏｇＩd-sとＶg-sは部分的な１次式（直線関係）
に近似できる。
とのあいだに短絡部８ａがあるばあいの表示状態につい
て説明する。短絡部８ａがあるばあいその画素の等価回
路は図４のように表せる。すなわち、ソース配線９ａと
ゲート配線１０ａとのあいだの絶縁抵抗が低下し、短絡
部８ａを介する電流経路が形成されるため、ソース配線
９ａからゲート配線１０ａに回り込み電流が流れる。そ
のため、ゲート配線１０ａに印加されるゲート信号電圧
はソース配線９ａのソース信号電圧の影響を受けて変化
する。すなわち、ソース配線９ａに図２に示されるよう
な点滅信号電圧が印加されたばあい、ゲート配線１０ａ
のゲート信号電圧は、通常のゲート配線の信号電圧（図
５参照）に比べ、図６に示されるような波形に変形す
る。ＴＦＴのソース・ドレイン間電流Ｉd-ｓとゲート・
ソース間のバイアス電圧Ｖg-sとの関係は一般に図７に
示されるような関係にあり、Ｖon−Ｖoffの中間領域で
は、ｌｏｇＩd-sとＶg-sは部分的な１次式（直線関係）
に近似できる。
【００２４】点滅させる検査用信号電圧のオン期間にお
けるゲート配線１０ａ上のＴＦＴのソース、ドレイン、
ゲートの各々の信号電圧ＳＶ、ＤＶ、ＧＶは図８のよう
になり、図８における正極性期間中にドレインを介して
画素に注入される電荷は、式（１）で表わされる。
けるゲート配線１０ａ上のＴＦＴのソース、ドレイン、
ゲートの各々の信号電圧ＳＶ、ＤＶ、ＧＶは図８のよう
になり、図８における正極性期間中にドレインを介して
画素に注入される電荷は、式（１）で表わされる。
【００２５】
【数１】
【００２６】同様に、図８の負極性期間中にドレインを
介して画素に注入される電荷は式（２）で表わされる。
介して画素に注入される電荷は式（２）で表わされる。
【００２７】
【数２】
【００２８】ここで正極性期間とはドレイン電圧が正で
あるときを示し、負極性期間とはドレイン電圧が負であ
るときを示す。図７よりＩon3＞Ｉon1、Ｉoff3＞
Ｉoff1、であるので式（１）＞式（２）となり正極性期
間中に画素に注入される電荷が負極性期間中に画素に注
入される電荷より多くなり、その結果、画素の電位の時
間平均値は高電位側に変化し、短絡部を有するゲート配
線に接続される画素の輝度がオン期間中は暗くなる。
あるときを示し、負極性期間とはドレイン電圧が負であ
るときを示す。図７よりＩon3＞Ｉon1、Ｉoff3＞
Ｉoff1、であるので式（１）＞式（２）となり正極性期
間中に画素に注入される電荷が負極性期間中に画素に注
入される電荷より多くなり、その結果、画素の電位の時
間平均値は高電位側に変化し、短絡部を有するゲート配
線に接続される画素の輝度がオン期間中は暗くなる。
【００２９】一方、点滅する検査用信号電圧のオフ期間
中は、正極性期間、負極性期間ともゲート信号は同じで
あり、画素に注入される電荷は両期間中とも次式（３）
で与えられるように一定となる。
中は、正極性期間、負極性期間ともゲート信号は同じで
あり、画素に注入される電荷は両期間中とも次式（３）
で与えられるように一定となる。
【００３０】
【数３】
【００３１】以上のように点滅する検査用信号電圧のオ
ン期間とオフ期間では、ゲート配線１０ａとＴＦＴを介
して接続される画素列の電位が異なり、その結果、ゲー
ト配線１０ａにＴＦＴを介して接続される画素列の輝度
は、ゲート配線１０ａと短絡部８ａを介して交差するソ
ース配線９ａに印加される点滅する検査用信号電圧に対
応（同期）して点滅する。すなわち、検査されているソ
ース配線に沿った画素列と直交する画素列に検査用の点
滅状態が現われるばあいは、その画素列に接続されるゲ
ート配線１０ａと検査されているソース配線９ａとのあ
いだに短絡部８ａが存在することを検出することができ
る。この点滅する画素列に接続されるゲート配線１０ａ
の位置に、カーソルを表示させ、表示カーソルの座標を
ソフト的に算出することによって、短絡部８ａのアドレ
ス（表示座標）を算出することができる。ソース配線９
ａの座標は、前記ゲート配線１０ａの座標算出のばあい
と同様に表示カーソルの座標より算出してもよいし、ま
た検査用信号電圧を入力しているソース配線９ａの座標
より算出することもできる。
ン期間とオフ期間では、ゲート配線１０ａとＴＦＴを介
して接続される画素列の電位が異なり、その結果、ゲー
ト配線１０ａにＴＦＴを介して接続される画素列の輝度
は、ゲート配線１０ａと短絡部８ａを介して交差するソ
ース配線９ａに印加される点滅する検査用信号電圧に対
応（同期）して点滅する。すなわち、検査されているソ
ース配線に沿った画素列と直交する画素列に検査用の点
滅状態が現われるばあいは、その画素列に接続されるゲ
ート配線１０ａと検査されているソース配線９ａとのあ
いだに短絡部８ａが存在することを検出することができ
る。この点滅する画素列に接続されるゲート配線１０ａ
の位置に、カーソルを表示させ、表示カーソルの座標を
ソフト的に算出することによって、短絡部８ａのアドレ
ス（表示座標）を算出することができる。ソース配線９
ａの座標は、前記ゲート配線１０ａの座標算出のばあい
と同様に表示カーソルの座標より算出してもよいし、ま
た検査用信号電圧を入力しているソース配線９ａの座標
より算出することもできる。
【００３２】同様の方法により、他のゲート配線１０ｂ
とソース配線９ｂのあいだに存在する他の短絡部８ｂの
座標を算出することができる。
とソース配線９ｂのあいだに存在する他の短絡部８ｂの
座標を算出することができる。
【００３３】実施例２ 前記実施例１では、ゲート配線１０ａと短絡部８ａを有
するソース配線９ａへの検査用信号電圧の印加により発
生するゲート配線１０ａに接続される画素列の輝度の変
化を利用して欠陥のあるゲート配線１０ａの検出を目視
で行ったが、欠陥のあるゲート配線１０ａの検出は光信
号を電気信号に変換する、たとえばＣＣＤエリアセンサ
などによっても実現でき、このばあいはアクティブマト
リクス型液晶パネルの短絡検査を自動化できるという効
果が付加される。ＣＣＤエリアセンサで検査するばあ
い、たとえば図９にブロック説明図が示されるように、
液晶パネル１の前面に直接センサ１１を設けたり（図９
（ａ））、凸レンズ１２およびスリット１３を介してセ
ンサ１１を配設し（図９（ｂ））、センサ１１の出力を
光電変換する信号処理回路１４の出力を演算処理回路１
５により画像処理することにより自動的に線欠陥を検出
することができる。
するソース配線９ａへの検査用信号電圧の印加により発
生するゲート配線１０ａに接続される画素列の輝度の変
化を利用して欠陥のあるゲート配線１０ａの検出を目視
で行ったが、欠陥のあるゲート配線１０ａの検出は光信
号を電気信号に変換する、たとえばＣＣＤエリアセンサ
などによっても実現でき、このばあいはアクティブマト
リクス型液晶パネルの短絡検査を自動化できるという効
果が付加される。ＣＣＤエリアセンサで検査するばあ
い、たとえば図９にブロック説明図が示されるように、
液晶パネル１の前面に直接センサ１１を設けたり（図９
（ａ））、凸レンズ１２およびスリット１３を介してセ
ンサ１１を配設し（図９（ｂ））、センサ１１の出力を
光電変換する信号処理回路１４の出力を演算処理回路１
５により画像処理することにより自動的に線欠陥を検出
することができる。
【００３４】実施例３ 前記実施例１〜２では、検査用信号電圧を印加するソー
ス配線７を１本づつで順次移動させたが、複数本のソー
ス配線に検査用信号電圧を同時に印加し、検査対象とな
っている画素の輝度の変化により、点滅信号を入力する
ソース配線の本数を減らして検査対象となる画素を絞っ
ていく方法で、ゲート配線と短絡部を有するソース配線
の検出を行うことができる。このばあい、ゲート配線方
向の画素列に点滅が現われたばあい、検査用信号を印加
するソース配線を１本づつに戻す必要があるが、検査さ
れる特定のソース配線に検査用信号電圧を印加して、そ
の検査時間を短縮することができ、異常が少なくソース
配線の数が多いばあいに有効である。
ス配線７を１本づつで順次移動させたが、複数本のソー
ス配線に検査用信号電圧を同時に印加し、検査対象とな
っている画素の輝度の変化により、点滅信号を入力する
ソース配線の本数を減らして検査対象となる画素を絞っ
ていく方法で、ゲート配線と短絡部を有するソース配線
の検出を行うことができる。このばあい、ゲート配線方
向の画素列に点滅が現われたばあい、検査用信号を印加
するソース配線を１本づつに戻す必要があるが、検査さ
れる特定のソース配線に検査用信号電圧を印加して、そ
の検査時間を短縮することができ、異常が少なくソース
配線の数が多いばあいに有効である。
【００３５】
【発明の効果】本発明によれば、画素列の輝度変化を検
出することにより異常を検出しているため、プローブを
ソース配線端子やゲート配線端子へ圧接する必要がなく
なり、ソース配線とゲート配線の短絡により生じる線欠
陥を静電気などの外部ノイズに起因する線欠陥と区別し
ながら表示状態で検査をすることができる。その結果、
短時間で確実にソース配線とゲート配線の短絡箇所を検
出できるとともに、ソース駆動用ＩＣおよびゲート駆動
用ＩＣを実装したあとで、ソース配線とゲート配線の短
絡箇所の検出を実現できるため、一層信頼性が向上す
る。
出することにより異常を検出しているため、プローブを
ソース配線端子やゲート配線端子へ圧接する必要がなく
なり、ソース配線とゲート配線の短絡により生じる線欠
陥を静電気などの外部ノイズに起因する線欠陥と区別し
ながら表示状態で検査をすることができる。その結果、
短時間で確実にソース配線とゲート配線の短絡箇所を検
出できるとともに、ソース駆動用ＩＣおよびゲート駆動
用ＩＣを実装したあとで、ソース配線とゲート配線の短
絡箇所の検出を実現できるため、一層信頼性が向上す
る。
【図１】本発明の液晶表示装置の検査方法の一実施例を
説明する図である。
説明する図である。
【図２】本発明の方法に使用する検査用信号電圧の一例
を示すタイミングチャートである。
を示すタイミングチャートである。
【図３】本発明の方法に使用する表示用信号電圧の一例
を示すタイミングチャートである。
を示すタイミングチャートである。
【図４】液晶パネルの１画素に短絡部があるばあいの等
価回路図である。
価回路図である。
【図５】ゲート配線の信号電圧の一例を示すタイミング
チャートである。
チャートである。
【図６】ゲート・ソース間に短絡を有するばあいのゲー
ト配線の信号電圧を示すタイミングチャートである。
ト配線の信号電圧を示すタイミングチャートである。
【図７】ＴＦＴのＶg-s−Ｉd-s特性を示す図である。
【図８】ゲート・ソース間に短絡部を有するばあいのゲ
ート配線上のＴＦＴ各部の電圧を示すタイミングチャー
トである。
ート配線上のＴＦＴ各部の電圧を示すタイミングチャー
トである。
【図９】ＣＣＤセンサを用いて表示欠陥を検査するばあ
いのブロック説明図である。
いのブロック説明図である。
【図１０】従来の液晶パネルの検査方法を説明する図で
ある。
ある。
１ 液晶パネル ６ 信号発生回路 ８ａ、８ｂ 短絡部 ９ａ、９ｂ ソース配線 １０ａ、１０ｂ ゲート配線
Claims (6)
- 【請求項１】 アクティブマトリクス型液晶パネルの複
数のゲート配線および特定のソース配線以外の複数のソ
ース配線に表示用信号電圧を印加するとともに、前記特
定のソース配線に該特定のソース配線に接続される画素
列の表示の輝度を変化させる検査用信号電圧を印加し、
前記複数のゲート配線のそれぞれに接続される画素列の
表示の輝度変化の有無を検出することによりゲート配線
およびソース配線間の短絡箇所を検出する液晶パネルの
検査方法。 - 【請求項２】 前記検査用信号電圧が前記特定のソース
配線に接続される画素列の表示を一定周期で点滅させる
信号であり、前記複数のゲート配線のいずれかに接続さ
れる画素列の点滅の有無を検出する請求項１記載の検査
方法。 - 【請求項３】 前記表示用信号電圧が最大振幅の表示用
信号電圧より小さい振幅の信号電圧であり、特定のソー
ス配線以外のソース配線に接続される画素列が中間調表
示される請求項１または２記載の検査方法。 - 【請求項４】 前記液晶パネルの各画素の輝度をＣＣＤ
エリアセンサで検出する請求項１、２または３記載の検
査方法。 - 【請求項５】 前記検査用信号電圧を印加するソース配
線を前記複数のソース配線の端から順次変更する請求項
１、２、３または４記載の検査方法。 - 【請求項６】 前記特定のソース配線が前記複数のソー
ス配線のうちの一部の少なくとも２本である請求項１、
２、３、４または５記載の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12140695A JPH08313396A (ja) | 1995-05-19 | 1995-05-19 | 液晶パネルの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12140695A JPH08313396A (ja) | 1995-05-19 | 1995-05-19 | 液晶パネルの検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08313396A true JPH08313396A (ja) | 1996-11-29 |
Family
ID=14810393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12140695A Pending JPH08313396A (ja) | 1995-05-19 | 1995-05-19 | 液晶パネルの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08313396A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003043521A (ja) * | 2001-07-31 | 2003-02-13 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置用基板及びそれを備えた液晶表示装置 |
| KR101471391B1 (ko) * | 2013-11-08 | 2014-12-10 | (주)넥스틴 | 유기발광다이오드 표시장치 검사방법 및 검사장치 |
| WO2017118201A1 (en) * | 2016-01-04 | 2017-07-13 | Boe Technology Group Co., Ltd. | Array substrate, fabrication method for forming the same, and display device containing the same |
-
1995
- 1995-05-19 JP JP12140695A patent/JPH08313396A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003043521A (ja) * | 2001-07-31 | 2003-02-13 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置用基板及びそれを備えた液晶表示装置 |
| JP4516244B2 (ja) * | 2001-07-31 | 2010-08-04 | シャープ株式会社 | アクティブマトリクス型液晶表示装置用基板及びそれを備えた液晶表示装置 |
| KR101471391B1 (ko) * | 2013-11-08 | 2014-12-10 | (주)넥스틴 | 유기발광다이오드 표시장치 검사방법 및 검사장치 |
| WO2017118201A1 (en) * | 2016-01-04 | 2017-07-13 | Boe Technology Group Co., Ltd. | Array substrate, fabrication method for forming the same, and display device containing the same |
| US10157938B2 (en) | 2016-01-04 | 2018-12-18 | Boe Technology Group Co., Ltd. | Array substrate, fabrication method for forming the same, and display device containing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100939188B1 (ko) | 액티브 매트릭스 기판의 검사방법 및 검사장치와 그에 사용되는 검사용 프로그램을 기록한 컴퓨터로 읽을 수 있는 매체 | |
| US5377030A (en) | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor | |
| JP3246704B2 (ja) | 配線基板の検査装置 | |
| US20070236244A1 (en) | Test method, semiconductor device, and display | |
| JPH055866A (ja) | アクテイブマトリクス基板の検査方法 | |
| US6014035A (en) | Test system and test method for liquid crystal display device | |
| US20230419872A1 (en) | Display detection device, detection method, and detection system | |
| JP2002318551A (ja) | アクティブマトリックス型ディスプレイの画素検査装置および画素検査方法 | |
| JPH08313396A (ja) | 液晶パネルの検査方法 | |
| JP2003337547A (ja) | アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体 | |
| JP2012078127A (ja) | Ｔｆｔアレイ検査装置およびｔｆｔアレイ検査方法 | |
| CN107818748B (zh) | 显示面板检测方法与装置 | |
| KR100206568B1 (ko) | 게이트 라인 결함 감지 수단을 구비한 액정 표시 장치 | |
| JP4465183B2 (ja) | アクティブマトリクス型液晶表示パネルおよびその不良画素判定方法、アクティブマトリクス型液晶表示パネル用素子基板およびその不良素子判定方法 | |
| JP4091537B2 (ja) | アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体 | |
| CN216671168U (zh) | 显示面板及其检测装置 | |
| JP3485166B2 (ja) | 液晶表示装置の検査方法および検査装置 | |
| JP3898037B2 (ja) | 液晶表示パネルの点灯表示検査方法及び点灯表示検査装置 | |
| JP3266502B2 (ja) | 液晶表示装置の検査方法 | |
| JP2005315776A (ja) | 平面表示装置の表示欠陥検出方法 | |
| JP2007114124A (ja) | アレイ基板の検査方法及び装置 | |
| JPS62151769A (ja) | アクテイブマトリクス基板の検査方法 | |
| JPH06100891B2 (ja) | 液晶表示装置の欠陥検査方法 | |
| JPH01117261A (ja) | 欠陥画素の検査方法 | |
| JPH11237847A (ja) | 液晶パネルの自動検査装置 |