JP2003133950A - 入力切替電圧制御発振器及びｐｌｌ制御発振器 - Google Patents

入力切替電圧制御発振器及びｐｌｌ制御発振器

Info

Publication number
JP2003133950A
JP2003133950A JP2001326776A JP2001326776A JP2003133950A JP 2003133950 A JP2003133950 A JP 2003133950A JP 2001326776 A JP2001326776 A JP 2001326776A JP 2001326776 A JP2001326776 A JP 2001326776A JP 2003133950 A JP2003133950 A JP 2003133950A
Authority
JP
Japan
Prior art keywords
voltage
controlled oscillator
oscillator
pll
voltage controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001326776A
Other languages
English (en)
Inventor
Takeo Oita
武雄 追田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2001326776A priority Critical patent/JP2003133950A/ja
Priority to US10/279,146 priority patent/US6791421B2/en
Publication of JP2003133950A publication Critical patent/JP2003133950A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
    • H03B5/368—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current the means being voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】経済性及び小型化を促進するＰＬＬ制御発振器
を提供する。 【構成】位相比較器と低域通過フィルタと電圧制御発振
器とを備え、前期電圧制御発振器の出力周波数と基準信
号とを前記位相比較器によって両者の位相を比較し、前
記両者の位相が一致するように前記低域通過フィルタか
ら前記電圧制御発振器に制御電圧を印加してなるＰＬＬ
制御発振器において、前記電圧制御発振器と前記低域通
過フィルタとの間に選択信号によって切り替えられる切
替スイッチを設け、前記切替スイッチは前記低域通過フ
ィルタからの制御電圧又は別個の直流電圧源からの制御
電圧を前記選択信号によって選択して前記電圧制御発振
器に供給した構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は入力切替電圧制御発
振器及びＰＬＬ制御発振器を産業上の技術分野とし、特
に光伝送システムの光トランスポンダーに組み込まれる
ジッターフィルタとしてのＰＬＬ制御発振器に適用され
る電圧制御発振器に関する。
【０００２】
【従来の技術】（発明の背景）ジッターフィルタは、光
伝送システムにおける電気的な同期（クロック）信号の
ジッター（時間的な波形のゆらぎ）を整形（修復）する
ものとして使用され、通常ではＰＬＬ制御による電圧制
御発振器３即ちＰＬＬ制御発振器が適用される。
【０００３】（従来技術の一例）第３図はこの種の一従
来例を説明する特にＰＬＬ制御発振器のブロック図であ
る。ＰＬＬ制御発振器は、概ね、位相検出器（ＰＤ）１
と低域通過フィルタ（ＬＰＦ）２と電圧制御発振器（Ｖ
ＣＯ）３とからなる。位相検出器１は基準信号ｆrと電
圧制御発振器３からの出力の一部である帰還周波数ｆo
との位相を比較し、両者間の位相差電圧を発生する。通
常では、位相差電圧は増幅器（未図示）によって増幅さ
れる。低域通過フィルタ２は位相差電圧から高周波分を
除去して平滑し、制御電圧Ｖc（便宜的にＰＬＬ電圧Ｖc
pとする）を生成する。
【０００４】電圧制御発振器３は、第４図に示したよう
に、例えば水晶振動子４と分割コンデンサ及び発振用増
幅器（未図示）を有する発振回路５とを備え、水晶振動
子４を含む発振閉ループに電圧可変容量素子６を挿入し
てなる。そして、電圧可変容量素子６に印加されるＰＬ
Ｌ電圧Ｖcpによって端子間容量が変化するとともに、水
晶振動子４から見た発振閉ループの直列等価容量が変化
して、発振周波数ｆoが可変する。図中の符号７は高周
波阻止抵抗である。
【０００５】このようなものでは、電圧制御発振器３か
らの出力の一部である帰還周波数ｆoと基準信号ｆrとの
位相を比較して、位相差に応じた制御電圧Ｖcが電圧制
御発振器３に供給されるので、出力周波数ｆoは基準周
波数ｆrに追従する。したがって、ＰＬＬ制御発振器
（電圧制御発振器３）の出力周波数ｆoは、基準信号ｆr
の周波数安定度に依存し、基準信号ｆrの周波数精度が
高ければ出力周波数ｆoの安定度も高い。
【０００６】ここでは、光伝送システムでのクロック信
号を基準信号ｆrとする。クロック信号は、長中距離の
光ケーブルを伝送される中、時間的なゆらぎを生じてジ
ッター特性が悪化する。ＰＬＬ制御発振器（電圧制御発
振器３）は、この悪化したジッター特性を修復するため
に適用される。すなわち、ジッター特性は電圧制御発振
器３に依存するので適用される。但し、この場合でも、
周波数安定度はクロック信号を適用した基準信号ｆrに
依存する。したがって、電圧制御発振器３にジッター特
性の良好な水晶発振器を適用すれば、周波数安定度を維
持してクロック信号のジッター特性を修復できる。
【０００７】
【発明が解決しようとする課題】（従来技術の問題点）
しかしながら、上記構成のＰＬＬ制御発振器では、基準
信号ｆrが何らかの事由によって伝送経路中で消失（消
滅）して入力されなかった場合には、ＰＬＬ制御発振器
の出力周波数に異常を招いたり、出力そのものが得られ
なくなる問題があった。
【０００８】このため、従来では、ＰＬＬ制御発振器
（ジッタフィルタ）に基準信号ｆrが入力されない場合
には、これを検出する。そして、検出信号によって、Ｐ
ＬＬ制御発振器とは別個に設けた同期信号発生器例えば
水晶発振器に切り替えて出力を得ていた。しかし、この
場合はＰＬＬ制御発振器とは別個に水晶発振器を要する
ので、不経済であるとともに、小型化等を阻害する問題
を生ずる。
【０００９】なお、予め同期信号発生器を設ければＰＬ
Ｌ制御発振器を不要にする。しかし、この場合には、既
存のシステム（規格）との整合性に欠けることから、現
実にはＰＬＬ制御発振器を必要とし、予備の同期信号発
生器を設けていた。
【００１０】（発明の目的）本発明は、経済性及び小型
化を促進する入力切替電圧制御発振器及びＰＬＬ制御発
振器を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、ＰＬＬ制御発
振器に適用される電圧制御発振器の制御電圧の供給源を
含めて制御電圧が印加される発振閉ループとは別個の発
振閉ループを形成し、複数の発振閉ループを選択信号に
よって選択したことを基本的な解決手段とし（請求項
１）、別個の発振閉ループはＰＬＬ電圧Ｖcpとは別個の
直流電圧源から供給される制御電圧Vcoによって形成さ
れ（請求項２）、さらには制御電圧の印加される電圧可
変容量素子に代えて固定容量とする（請求項３）。そし
て、これらに基づき、ＰＬＬ制御発振器を構成する（請
求項４、５）。
【００１２】
【作用】本発明では、ＰＬＬ制御発振器のＰＬＬ電圧Ｖ
cpによって形成される発振閉ループとは別個の発振閉ル
ープを形成して選択信号によって選択するので、ＰＬＬ
制御発振器に基準信号ｆrの入力がなかったとしても選
択信号によって他の発振閉ループを選択して出力を得ら
れる。以下、本発明の一実施例を説明する。
【００１３】
【第１実施例】第１図は本発明の第１実施例を説明する
図で、入力切替電圧制御発振器を適用したＰＬＬ制御発
振器のブロック図である。なお、前従来例と同一部分に
は同番号を付与してその説明は簡略又は省略する。ＰＬ
Ｌ制御発振器は、前述したように、基準信号ｆrと出力
周波数ｆoとの位相差電圧を発生する位相検出器（Ｐ
Ｄ）１と、位相差電圧から高周波分を除去して平滑した
ＰＬＬ電圧Ｖcpを生成する低域通過フィルタ（ＬＰＦ）
２と、ＰＬＬ電圧Ｖcpによって出力周波数ｆoが可変す
る電圧制御発振器（ＶＣＯ）３とを備え、本発明ではさ
らに切替スイッチ８を有する。
【００１４】切替スイッチ８は、低域通過フィルタ２と
電圧制御発振器３との間に設けられる。そして、低域通
過フィルタ２からのＰＬＬ電圧Ｖcpと、直流電圧源Ｖcc
からの制御電圧（固定制御電圧とする）Ｖcoとを選択信
号Ｓによって切り替え、電圧制御発振器３の電圧可変容
量素子６に印加する。
【００１５】選択信号Ｓは、ここでは、位相検出器１に
入力される基準信号ｆrの有無によって１、０信号を発
生し、例えば基準信号ｆrの有る場合は「１」信号を発
生してＰＬＬ電圧Ｖcpを選択し、電圧制御発振器３に供
給する。また、基準信号ｆrが無い場合は「０」信号を
発生して固定制御電圧Ｖcoを選択し、電圧制御発振器３
に供給する。
【００１６】直流電圧源９（Ｖcc）は、例えば第２図に
示したように、定電圧源Ｖ1からの電圧を抵抗１０（ａ
ｂ）によって分圧してなり、固定制御電圧Ｖc2を発生す
る。固定制御電圧Ｖcoは、ここでは一定値としてＰＬＬ
制御発振器の基準となる出力周波数ｆoとなる電圧とす
る。なお、直流電圧源９（Ｖcc）は、ここでは発振回路
の電源Ｖccとは異なる。
【００１７】このような構成であれば、ＰＬＬ制御発振
器（位相検出器１）に基準信号ｆrの入力があれば、選
択信号Ｓ（＝１）によって、電圧制御発振器３にＰＬＬ
電圧Ｖcpが供給されて通常どおりに動作し、出力周波数
ｆoを得る。また、基準信号ｆrが入力されない場合は、
選択信号Ｓ（＝０）によって固定制御電圧Ｖcoが電圧制
御発振器３に供給されて出力周波数ｆoを得る。要する
に、制御電圧Ｖcを別個にした別個の（他の）発振閉ル
ープを形成する。
【００１８】これらのことから、ＰＬＬ制御発振器（位
相検出器１）に対する基準信号ｆrの有無に拘わらず、
選択信号ＳによってＰＬＬ電圧Ｖcp又は固定制御電圧Ｖ
coを選択する換言すると別個の発振閉ループを選択する
ことにより、出力周波数ｆoを得ることができる。した
がって、従来のように、基準信号ｆrの入力が無い場合
に予備の同期信号発生器を選択することなく、選択信号
Ｓによって固定制御電圧Ｖcoを選択すればよいので、簡
素な構成で経済的になる。また、予備の同期信号発生器
を要しないので、小型化を促進する。
【００１９】
【第２実施例】第３図は本発明の第２実施例を説明する
図で、入力切替電圧制御発振器を適用したＰＬＬ制御発
振器のブロック図である。なお、前第１実施例と同一部
分の説明は省略又は簡略する。
【００２０】すなわち、第３実施例では、電圧制御発振
器の水晶振動子４と電圧可変容量素子６との間に切替ス
イッチ８を設ける。切替スイッチ８の一方には、低域通
過フィルタ２からのＰＬＬ電圧Ｖcpを印加される電圧可
変容量素子を接続する。そして、切替スイッチ８の他方
には、固定容量のコンデンサ（固定コンデンサ）１１を
接続する。固定コンデンサ１１はアース電位に接地す
る。
【００２１】このようなものでは、ＰＬＬ制御発振器に
基準信号ｆrの入力が有る場合には、選択信号Ｓ「例え
ば１信号」によって電圧可変容量素子６が水晶振動子４
と接続する。そして、第１実施例と同様にＰＬＬ制御発
振器として動作する。また、基準信号ｆrの入力が無い
場合には、選択信号Ｓ「０信号」によって固定コンデン
サが接続する。
【００２２】この場合、固定コンデンサ１１はアース電
位を経て電圧制御発振器とは別個に発振閉ループを形成
する。そして、固定コンデンサ１１の容量値に対応した
出力周波数ｆ0をえる。したがって、予め、出力周波数
ｆ0となる容量値にしておけば、ＰＬＬ制御発振器と同
一出力周波数ｆ0となる。
【００２３】
【他の事項】上記第１実施例では、直流電圧源Ｖccから
の固定制御電圧Ｖcoは一定値（定電圧）としたが、温度
に依存した温度補償電圧としてもよい。すなわち、第１
実施例では、固定制御電圧Ｖcoを電圧可変容量素子６に
印加する場合は定電圧なので、電圧制御発振器３の発振
（出力）周波数ｆoは温度変化があったとしても変動し
ない。したがって、例えば第２図に示したように、水晶
振動子４（ＡＴカットの場合）に起因した三次曲線とし
た水晶発振器の周波数温度特性に応答して発振周波数ｆ
oが変化する。なお、図中における縦軸のΔｆは中心周
波数ｆと各温度時の周波数差である。
【００２４】これらのことから、電圧可変容量素子６に
供給する固定制御電圧Ｖc2を水晶発振器の周波数温度特
性を補償する温度補償電圧としてもよい。この場合に
は、固定制御電圧Ｖcoは、周波数温度特性の三次曲線を
逆極性とする三次曲線の温度補償電圧になる。
【００２５】また、上記第２実施例例では固定コンデン
サ１１としたが、例えば図示しないサーミスタを並列に
接続し、あるいはこれらを二組直列に接続したりして、
周囲温度に対して端子間容量（等価直列容量）を変化さ
せる温度補償回路としてもよい。この場合でも、出力周
波数ｆ0の周波数温度特性を補償できる。
【００２６】また、選択信号Ｓは基準信号ｆrの有無に
よって「１」、「０」とし、ＰＬＬ電圧Ｖcp又は固定制
御電圧Ｖcoを選択するとしたが、基準信号の有無に拘わ
らず任意に選択できる。
【００２７】
【発明の効果】本発明は、ＰＬＬ制御発振器のＰＬＬ電
圧Ｖcpによって形成される発振閉ループとは別個の発振
閉ループを形成して選択信号によって選択するので、経
済性及び小型化を促進するＰＬＬ制御発振器を提供でき
る。
【図面の簡単な説明】
【図１】本発明の第１実施例を説明するＰＬＬ制御発振
器のブロック図である。
【図２】本発明の第１実施例を説明するＰＬＬ制御発振
器のブロック図で、直流電圧源を具体的にした図であ
る。
【図３】本発明の第１実施例に適用される水発振器の周
波数温度特性図である。
【図４】本発明の第２実施例を説明するＰＬＬ制御発振
器のブロック図である。
【図５】従来例を説明するＰＬＬ制御発振器のブロック
図である。
【図６】従来例を説明する電圧制御発振器のブロック図
である。
【符号の説明】
１ 位相検出回路（ＰＤ）、２ 低域通過フィルタ（Ｌ
ＰＦ）、３ 電圧制御発振器（ＶＣＯ）、４ 水晶振動
子、５ 発振回路、６ 電圧可変容量素子、７高周波阻
止抵抗、８ 切替スイッチ、９ 直流電圧源、１０ 抵
抗、１１ 固定コンデンサ．

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】基準周波数と出力周波数との位相を検出す
    る位相比較器からの出力を濾波した制御電圧が発振閉ル
    ープ内に設けた電圧可変容量素子に印加され、前記出力
    周波数が前記基準周波数に追従してなる電圧制御発振器
    において、前記制御電圧の供給源を含めて前記制御電圧
    が印加される発振閉ループとは別個の発振閉ループを形
    成し、前記複数の発振閉ループを選択信号によって選択
    したことを特徴とする入力切替電圧制御発振器。
  2. 【請求項２】前記別個の発振閉ループは、前記制御電圧
    とは別個の直流電圧源から供給される電圧である入力切
    替電圧制御発振器。
  3. 【請求項３】前記別個の発振閉ループは、前記制御電圧
    の印加される電圧可変容量素子に代えて固定容量である
    入力切替電圧制御発振器。
  4. 【請求項４】位相比較器と低域通過フィルタと電圧制御
    発振器とを備え、前期電圧制御発振器の出力周波数と基
    準信号とを前記位相比較器によって両者の位相を比較
    し、前記両者の位相が一致するように前記低域通過フィ
    ルタから前記電圧制御発振器の電圧可変容量素子に制御
    電圧を印加してなるＰＬＬ制御発振器において、前記電
    圧制御発振器と前記低域通過フィルタとの間に選択信号
    によって切り替えられる切替スイッチを設け、前記切替
    スイッチは前記低域通過フィルタからの制御電圧又は別
    個の直流電圧源からの電圧あるいは前記電圧可変容量素
    子に代えて固定容量を選択することを特徴とするＰＬＬ
    制御発振器。
  5. 【請求項５】前記選択信号は前記基準信号の有無を検出
    してなる請求項４のＰＬＬ制御発振器。
JP2001326776A 2001-10-24 2001-10-24 入力切替電圧制御発振器及びｐｌｌ制御発振器 Pending JP2003133950A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001326776A JP2003133950A (ja) 2001-10-24 2001-10-24 入力切替電圧制御発振器及びｐｌｌ制御発振器
US10/279,146 US6791421B2 (en) 2001-10-24 2002-10-23 Input-switching voltage-controlled oscillator and PLL-controlled oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001326776A JP2003133950A (ja) 2001-10-24 2001-10-24 入力切替電圧制御発振器及びｐｌｌ制御発振器

Publications (1)

Publication Number Publication Date
JP2003133950A true JP2003133950A (ja) 2003-05-09

Family

ID=19143099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001326776A Pending JP2003133950A (ja) 2001-10-24 2001-10-24 入力切替電圧制御発振器及びｐｌｌ制御発振器

Country Status (2)

Country Link
US (1) US6791421B2 (ja)
JP (1) JP2003133950A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010068065A (ja) * 2008-09-09 2010-03-25 Furuno Electric Co Ltd 基準信号発生装置
JP2010200051A (ja) * 2009-02-25 2010-09-09 Furuno Electric Co Ltd 基準周波数発生器
JP2011055035A (ja) * 2009-08-31 2011-03-17 Kyocera Kinseki Corp 発振回路
JP2013546228A (ja) * 2010-10-05 2013-12-26 クゥアルコム・インコーポレイテッド 広帯域温度補償共振器および広帯域ｖｃｏ

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903613B1 (en) 2002-12-20 2005-06-07 Cypress Semiconductor Corporation Voltage controlled oscillator
JP2004362398A (ja) * 2003-06-06 2004-12-24 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2006295362A (ja) * 2005-04-07 2006-10-26 Matsushita Electric Ind Co Ltd 電圧制御発振回路用の印加電圧制御回路
KR100972494B1 (ko) 2005-04-28 2010-07-26 쟈인 에레쿠토로닉스 가부시키가이샤 위상 동기 루프 회로
ATE535065T1 (de) * 2005-08-02 2011-12-15 Rf Magic Inc System und verfahren zum vermindern des phasenziehens in einem mehrfrequenzquellensystem
US7268632B2 (en) * 2005-09-30 2007-09-11 International Business Machines Corporation Structure and method for providing gate leakage isolation locally within analog circuits
JP4355350B2 (ja) * 2007-11-16 2009-10-28 日本電波工業株式会社 発振周波数制御回路
JP5521282B2 (ja) * 2008-05-01 2014-06-11 富士通株式会社 位相比較器、位相同期回路及び位相比較制御方法
US7911285B2 (en) * 2009-02-24 2011-03-22 Sanyo Electric Co., Ltd. Reference frequency control circuit
US8736394B2 (en) * 2010-01-13 2014-05-27 Furuno Electric Co., Ltd. Reference frequency generating device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4746879A (en) * 1986-08-28 1988-05-24 Ma John Y Digitally temperature compensated voltage-controlled oscillator
JPH06197014A (ja) * 1992-12-25 1994-07-15 Mitsubishi Electric Corp 位相同期回路
EP0744836A3 (en) * 1995-05-25 1998-03-25 Kabushiki Kaisha Meidensha Temperature compensated crystal oscillator
IL120119A0 (en) * 1997-01-31 1997-04-15 Binder Yehuda Method and system for calibrating a crystal oscillator
JP2000174616A (ja) * 1998-12-04 2000-06-23 Fujitsu Ltd 半導体集積回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010068065A (ja) * 2008-09-09 2010-03-25 Furuno Electric Co Ltd 基準信号発生装置
JP2010200051A (ja) * 2009-02-25 2010-09-09 Furuno Electric Co Ltd 基準周波数発生器
JP2011055035A (ja) * 2009-08-31 2011-03-17 Kyocera Kinseki Corp 発振回路
JP2013546228A (ja) * 2010-10-05 2013-12-26 クゥアルコム・インコーポレイテッド 広帯域温度補償共振器および広帯域ｖｃｏ

Also Published As

Publication number Publication date
US20030076184A1 (en) 2003-04-24
US6791421B2 (en) 2004-09-14

Similar Documents

Publication Publication Date Title
KR970006195B1 (ko) 위상동기회로
US6731709B2 (en) Phase locked loop and method that provide fail-over redundant clocking
JP2003133950A (ja) 入力切替電圧制御発振器及びｐｌｌ制御発振器
EP0795962A2 (en) Synthesized oscillation circuit
EP0682413B1 (en) PLL frequency synthesizer
US6538518B1 (en) Multi-loop phase lock loop for controlling jitter in a high frequency redundant system
US6466096B1 (en) Tunable oscillator with leakage compensation
US5821789A (en) Fast switching phase-locked loop
US7023249B1 (en) Phase locked loop with low phase noise and fast tune time
WO2002091578A3 (en) Phase-locked loop system
JP2006514485A (ja) 位相ロックループ回路
JPH04107011A (ja) Ｐｌｌ回路
JPH05259902A (ja) Ｐｌｌ回路
JP2002509684A (ja) 瞬時位相差出力を有する位相周波数検出器
KR950012957B1 (ko) 아날로그 위상 고정 루프(pll)를 이용한 고안정도 동기회로
JP2000232355A (ja) 位相同期回路
KR100273965B1 (ko) 주파수위상동기루프
JPH02111123A (ja) 可変周波発振器の同期化回路
JP2004096470A (ja) 位相ロックドループ回路
JPH01141419A (ja) Ｐｌｌ回路
JP2001230670A (ja) Ｐｌｌ発振回路
JPS62290214A (ja) 位相同期発振器
JP2860177B2 (ja) 位相同期回路
JPH04100412A (ja) 位相同期ループ回路
JPH08154029A (ja) 共振回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060905