JP2860177B2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JP2860177B2 JP2860177B2 JP3084801A JP8480191A JP2860177B2 JP 2860177 B2 JP2860177 B2 JP 2860177B2 JP 3084801 A JP3084801 A JP 3084801A JP 8480191 A JP8480191 A JP 8480191A JP 2860177 B2 JP2860177 B2 JP 2860177B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- loop filter
- phase
- potential
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＰＬＬ変調器におけ
る変調波出力を入力信号として、帯域制限を行うための
位相同期回路に関し、特に温度補償特性及びキャプチュ
アレンジを改善した帯域制限用の位相同期回路に関す
る。
る変調波出力を入力信号として、帯域制限を行うための
位相同期回路に関し、特に温度補償特性及びキャプチュ
アレンジを改善した帯域制限用の位相同期回路に関す
る。
【０００２】
【従来の技術】従来のＰＬＬ変調器における変調波出力
を入力信号とした位相同期回路の代表的な構成例が図３
に示されている。図３において、この種のＰＬＬ変調器
における変調波出力を入力信号とした位相同期回路は、
ＰＳＫなどの変調波入力が入力端子ＩＮから一入力端子
供給されている位相比較器１と、位相比較器１の出力に
接続されており、オペアンプ２１と抵抗Ｒ２，Ｒ３およ
びコンデンサＣ２から成るループフィルタ２と、ループ
フィルタ２｀からの出力信号をコントロール信号として
受信する電圧制御発振器（ＶＣＯ）３とを有し、ＶＣＯ
３の出力を位相比較器１の他入力端子に供給するフイー
ドバック構成とすることによって、変調波入力に同期し
た信号をＶＣＯ３から出力端子に供給している。ＶＣＯ
３は、変調波入力に同期した出力信号を発生しなければ
ならず、広帯域に渡って発振可能な発振器である必要が
ある。したがって、必然的に周波数安定度の面での問題
が生ずる。つまり、ＶＣＯ３の周波数安定度が悪いと、
温度変化に伴い同期状態でのコントロール電圧の変化が
大きくなってしまい、変調波入力に対する応答特性が劣
化し、最悪の場合にはＰＬＬが同期不能になってしま
う。
を入力信号とした位相同期回路の代表的な構成例が図３
に示されている。図３において、この種のＰＬＬ変調器
における変調波出力を入力信号とした位相同期回路は、
ＰＳＫなどの変調波入力が入力端子ＩＮから一入力端子
供給されている位相比較器１と、位相比較器１の出力に
接続されており、オペアンプ２１と抵抗Ｒ２，Ｒ３およ
びコンデンサＣ２から成るループフィルタ２と、ループ
フィルタ２｀からの出力信号をコントロール信号として
受信する電圧制御発振器（ＶＣＯ）３とを有し、ＶＣＯ
３の出力を位相比較器１の他入力端子に供給するフイー
ドバック構成とすることによって、変調波入力に同期し
た信号をＶＣＯ３から出力端子に供給している。ＶＣＯ
３は、変調波入力に同期した出力信号を発生しなければ
ならず、広帯域に渡って発振可能な発振器である必要が
ある。したがって、必然的に周波数安定度の面での問題
が生ずる。つまり、ＶＣＯ３の周波数安定度が悪いと、
温度変化に伴い同期状態でのコントロール電圧の変化が
大きくなってしまい、変調波入力に対する応答特性が劣
化し、最悪の場合にはＰＬＬが同期不能になってしま
う。
【０００３】かかる、温度変化に起因するＶＣＯ３の周
波数安定度の劣化を補償するために、図３のように、オ
ペアンプ７とサーミスタ８を用いた構成が採用されてい
る。すなわち、抵抗Ｒ６とサーミスタ８の直列回路の一
端が接地され、他端が電源＋Ｖに接続され、抵抗Ｒ６と
サーミスタ８の接続点がオペアンプ７の非反転入力端子
に接続されている。オペアンプ７の出力と反転入力端子
間には抵抗Ｒ５が挿入され、抵抗Ｒ４が接地と抵抗Ｒ５
間に接続されている。オペアンプ７の出力端子は、位相
比較器１の基準電位端子（ＧＮＤ）とオペアンプの非反
転入力端子に接続されている。このように、サーミスタ
８の温度変化に伴う抵抗変化を用いて温度補償回路を構
成し、非同期状態でのコントロール電圧が同期状態のコ
ントロール電圧と比例して変化するようにしている。
波数安定度の劣化を補償するために、図３のように、オ
ペアンプ７とサーミスタ８を用いた構成が採用されてい
る。すなわち、抵抗Ｒ６とサーミスタ８の直列回路の一
端が接地され、他端が電源＋Ｖに接続され、抵抗Ｒ６と
サーミスタ８の接続点がオペアンプ７の非反転入力端子
に接続されている。オペアンプ７の出力と反転入力端子
間には抵抗Ｒ５が挿入され、抵抗Ｒ４が接地と抵抗Ｒ５
間に接続されている。オペアンプ７の出力端子は、位相
比較器１の基準電位端子（ＧＮＤ）とオペアンプの非反
転入力端子に接続されている。このように、サーミスタ
８の温度変化に伴う抵抗変化を用いて温度補償回路を構
成し、非同期状態でのコントロール電圧が同期状態のコ
ントロール電圧と比例して変化するようにしている。
【０００４】
【発明が解決しようとする課題】上述のように、従来の
ＰＬＬ変調器における変調波出力を入力信号とした位相
同期回路では、サーミスタの温度変化に伴う抵抗変化に
基づいて温度補償を行っている。しかしながら、かかる
構成のＰＬＬ変調器における変調波出力を入力信号とし
た位相同期回路は、温度変化に対しては対応可能である
ものの、部品のバラツキや経年変化には対応不可能であ
り、キャプチュアレンジ等の特性の安定性の面で依然問
題が残っている。
ＰＬＬ変調器における変調波出力を入力信号とした位相
同期回路では、サーミスタの温度変化に伴う抵抗変化に
基づいて温度補償を行っている。しかしながら、かかる
構成のＰＬＬ変調器における変調波出力を入力信号とし
た位相同期回路は、温度変化に対しては対応可能である
ものの、部品のバラツキや経年変化には対応不可能であ
り、キャプチュアレンジ等の特性の安定性の面で依然問
題が残っている。
【０００５】そこで、この発明の目的は、温度補償だけ
でなく部品バラツキ、経年変化等に対しても対応可能
で、キャプチュアレンジを改善した、ＰＬＬ変調器にお
ける変調波出力を入力信号とし、帯域制限を行うための
位相同期回路を提供することにある。
でなく部品バラツキ、経年変化等に対しても対応可能
で、キャプチュアレンジを改善した、ＰＬＬ変調器にお
ける変調波出力を入力信号とし、帯域制限を行うための
位相同期回路を提供することにある。
【０００６】
【課題を解決するための手段】前述の課題を解決するた
め、この発明による位相同期回路は、一入力に入力信号
を受け、前記入力信号と他入力への入力信号との位相差
を出力する位相比較器と、この位相比較器の出力を入力
とするループフィルタと、このループフィルタの出力を
コントロール信号として受け、出力信号が前記位相比較
器の前記他入力信号として供給される電圧制御発振器と
を備え、ＰＬＬ変調器における変調波出力を入力信号と
して位相同期を行う位相同期回路において、前記ループ
フィルタの出力直流電位（ＳＣ）に基づいて、前記位相
比較器及び前記ループフィルタの基準電位（ＳＧ）を可
変し、かつ非同期状態時には前記ループフィルタの基準
電位をスイープし、前記ループフィルタの出力電位をス
イープするように構成されている。
め、この発明による位相同期回路は、一入力に入力信号
を受け、前記入力信号と他入力への入力信号との位相差
を出力する位相比較器と、この位相比較器の出力を入力
とするループフィルタと、このループフィルタの出力を
コントロール信号として受け、出力信号が前記位相比較
器の前記他入力信号として供給される電圧制御発振器と
を備え、ＰＬＬ変調器における変調波出力を入力信号と
して位相同期を行う位相同期回路において、前記ループ
フィルタの出力直流電位（ＳＣ）に基づいて、前記位相
比較器及び前記ループフィルタの基準電位（ＳＧ）を可
変し、かつ非同期状態時には前記ループフィルタの基準
電位をスイープし、前記ループフィルタの出力電位をス
イープするように構成されている。
【０００７】
【作用】この発明では、位相比較器と、ループフィルタ
と、電圧制御発振器とから成る通常のＰＬＬ変調器の電
圧制御発振器へのコントロール信号に基づいて位相比較
器とループフィルタの基準電位を変化させることによ
り、部品バラツキ、経年変化等に対しても対応可能とし
ている。また、非同期状態でコントロール信号と基準電
位をスイープしたり、上記ループフィルタの基準電位を
監視して一定範囲外となったときにリセットし、繰り返
しスイープするように構成できる。
と、電圧制御発振器とから成る通常のＰＬＬ変調器の電
圧制御発振器へのコントロール信号に基づいて位相比較
器とループフィルタの基準電位を変化させることによ
り、部品バラツキ、経年変化等に対しても対応可能とし
ている。また、非同期状態でコントロール信号と基準電
位をスイープしたり、上記ループフィルタの基準電位を
監視して一定範囲外となったときにリセットし、繰り返
しスイープするように構成できる。
【０００８】
【実施例】次に、この発明について図面を参照しながら
説明する。図１は、この発明によるＰＬＬ変調器におけ
る変調波出力を入力信号とし、帯域制限を行うための位
相同期回路の一実施例を示す構成例ブロック図である。
図１において、図３と同一符号が付与されている構成部
は図１と同様な構成部を示している。この実施例では、
オペアンプ４〜６を備え、ループフィルタ２の出力（コ
ントロール信号ＳＣ）がオペアンプ４の非反転入力端子
に接続されている。オペアンプ４は、その反転入力が出
力に接続され、その出力と、一端側が接地されている抵
抗Ｒ１とコンデンサＣ１の並列回路の他端面側との間に
ダイオードＤ１が挿入されている。この並列回路の他端
側は、オペアンプ５の非反転入力端子と接続されてい
る。オペアンプ５の出力は、その反転入力端子と接続さ
れるとともに、位相比較器１の基準電位端子（ＧＮＤ）
とオペアンプ２１の非反転入力端子に接続されている。
また、オペアンプ５の出力とオペアンプ６の反転入力端
子が接続され、オペアンプ６の出力は、ダイオードＤ２
を介して、図１に示すように、ダイオードＤ１のカソー
ド側に接続されている。オペアンプ６の非反転入力端子
には予め定めた基準電位Ｖ１が接続されている。
説明する。図１は、この発明によるＰＬＬ変調器におけ
る変調波出力を入力信号とし、帯域制限を行うための位
相同期回路の一実施例を示す構成例ブロック図である。
図１において、図３と同一符号が付与されている構成部
は図１と同様な構成部を示している。この実施例では、
オペアンプ４〜６を備え、ループフィルタ２の出力（コ
ントロール信号ＳＣ）がオペアンプ４の非反転入力端子
に接続されている。オペアンプ４は、その反転入力が出
力に接続され、その出力と、一端側が接地されている抵
抗Ｒ１とコンデンサＣ１の並列回路の他端面側との間に
ダイオードＤ１が挿入されている。この並列回路の他端
側は、オペアンプ５の非反転入力端子と接続されてい
る。オペアンプ５の出力は、その反転入力端子と接続さ
れるとともに、位相比較器１の基準電位端子（ＧＮＤ）
とオペアンプ２１の非反転入力端子に接続されている。
また、オペアンプ５の出力とオペアンプ６の反転入力端
子が接続され、オペアンプ６の出力は、ダイオードＤ２
を介して、図１に示すように、ダイオードＤ１のカソー
ド側に接続されている。オペアンプ６の非反転入力端子
には予め定めた基準電位Ｖ１が接続されている。
【０００９】さて、ＰＬＬ回路が変調波入力に同期して
いる場合の動作は、ループフィルタ２からのコントロー
ル電圧がオペアンプ４で構成された電圧ホロア回路に入
力され、同じ電圧が出力される。この出力電圧は、ダイ
オードＤ１の順方向電圧降下分だけ低下してオペアンプ
５で構成された電圧ホロア回路に入力され、同じ電圧が
位相比較器１の基準電位端子とオペアンプ２１の非反転
入力端子にアナロググランド電圧ＳＧ（１１で図示）と
して供給される。したがって、コントロール電圧ＳＣと
アナロググランド電圧ＳＧの電圧差は、常に一定となる
ので、温度変化や部品のバラツキでコントロール電圧Ｓ
Ｃが変化しても、その変化に追従するように動作し、変
調波入力に対するＰＬＬ回路の応答特性の変化が少なく
なる。より具体的には、位相比較器１の位相比較出力電
位をＶｏとし、２つの位相比較入力信号の位相差による
電位差をＶｐｄとすると、 Ｖｏ＝Ｖｐｄ＋ＳＧ となる。したがって、オペアンプ４〜６、ダイオードＤ
１、Ｄ２及び抵抗Ｒ１とコンデンサＣ１の並列回路によ
り、ループフィルタの基準電位ＳＧを変化させると、そ
のまま位相比較器１の出力電位Ｖｏが変化することにな
る。
いる場合の動作は、ループフィルタ２からのコントロー
ル電圧がオペアンプ４で構成された電圧ホロア回路に入
力され、同じ電圧が出力される。この出力電圧は、ダイ
オードＤ１の順方向電圧降下分だけ低下してオペアンプ
５で構成された電圧ホロア回路に入力され、同じ電圧が
位相比較器１の基準電位端子とオペアンプ２１の非反転
入力端子にアナロググランド電圧ＳＧ（１１で図示）と
して供給される。したがって、コントロール電圧ＳＣと
アナロググランド電圧ＳＧの電圧差は、常に一定となる
ので、温度変化や部品のバラツキでコントロール電圧Ｓ
Ｃが変化しても、その変化に追従するように動作し、変
調波入力に対するＰＬＬ回路の応答特性の変化が少なく
なる。より具体的には、位相比較器１の位相比較出力電
位をＶｏとし、２つの位相比較入力信号の位相差による
電位差をＶｐｄとすると、 Ｖｏ＝Ｖｐｄ＋ＳＧ となる。したがって、オペアンプ４〜６、ダイオードＤ
１、Ｄ２及び抵抗Ｒ１とコンデンサＣ１の並列回路によ
り、ループフィルタの基準電位ＳＧを変化させると、そ
のまま位相比較器１の出力電位Ｖｏが変化することにな
る。
【００１０】電源投入時等のように、ＰＬＬ回路が非同
期状態では、コントロール電圧ＳＣは、アナロググラン
ドＳＧの電圧で安定する。したがって、ダイオードＤ１
の両端の電圧は、同一となり、ダイオードＤ１には電流
が流れず、コントロール電圧ＳＣおよびアナロググラン
ドＳＧの電圧は、コンデンサＣ１の充電電位と同一とな
る。コンデンサＣ１に充電されている電荷は、抵抗Ｒ１
を介して放電され、その電位も徐々に低下する。それに
伴い、コントロール電圧ＳＣおよびアナロググランドＳ
Ｇも低下する。アナロググランドＳＧの電位が、基準電
位Ｖ１よりも低下すると、オペアンプ６から成るコンパ
レータの出力がハイレベルとなり、ダイオードＤ２を通
してコンデンサＣ１が充電される。その後、アナロググ
ランドＳＧの電位が基準電位Ｖ１より高くなってコンデ
ンサＣ１への充電が停止される。そして、また、コンデ
ンサＣ１が徐々に放電し、コントロール電圧ＳＣおよび
アナロググランドＳＧの電位が低下する。すなわち、非
同期状態では、位相比較器１に入力される２つの信号の
周波数が異なるため、その位相差による出力電位成分Ｖ
ｐｄは交流信号になり、直流成分を持たない。したがっ
て、位相比較器１の位相比較出力電位Ｖｏの直流成分は
ＳＧのみとなり、それがオペアンプ２１の反転入力端子
側に入力され、また、オペアンプ２１の非反転入力端子
側にはＳＧがそのまま入力されるから、結果としてオペ
アンプ２１の出力端子つまりループフィルタ２の出力直
流電位ＳＣはＳＧが現れる。その結果、基準電位ＳＧを
変化させるとループフィルタ２の出力直流電位が同様に
変化する。上記のように、非同期状態では基準電位ＳＧ
とループフィルタ２の出力直流電位が同じ値となり、ま
た、位相比較器１の位相比較出力電位Ｖｏの中の位相差
による出力電位成分Ｖｐｄは交流成分のみであり、ルー
プフィルタ２によって減衰されるから、ループフィルタ
の出力電位ＳＣは、 ＳＣ＝Ｖｏ≒ＳＧ となる。この場合、ダイオードＤ１の両端の電位が等し
くなるから、ダイオードＤ１には電流が流れず。Ｒ１に
よってＣ１に充電されている電荷が放電されるから、Ｃ
１の両端の電位差が低くなり、したがって、基準電位Ｓ
Ｇが低くなる。ＳＣ≒ＳＧの関係よりＳＣも低くなるた
め、双方の電位がスイープすることになる。ここで、Ｐ
ＬＬの同期状態及び引き込みが可能な状態では、ループ
フィルタの出力電位ＳＣが同期する電位に収束しようと
ＰＬＬ側で帰還がかかるのでＳＣが安定するが、非同期
状態ではＰＬＬの帰還よりも上記のスイープしようとす
る効果が大きくなるため、自然にスイープすることにな
る。したがって、非同期状態を検出する回路は特に必要
とはしないことになる。
期状態では、コントロール電圧ＳＣは、アナロググラン
ドＳＧの電圧で安定する。したがって、ダイオードＤ１
の両端の電圧は、同一となり、ダイオードＤ１には電流
が流れず、コントロール電圧ＳＣおよびアナロググラン
ドＳＧの電圧は、コンデンサＣ１の充電電位と同一とな
る。コンデンサＣ１に充電されている電荷は、抵抗Ｒ１
を介して放電され、その電位も徐々に低下する。それに
伴い、コントロール電圧ＳＣおよびアナロググランドＳ
Ｇも低下する。アナロググランドＳＧの電位が、基準電
位Ｖ１よりも低下すると、オペアンプ６から成るコンパ
レータの出力がハイレベルとなり、ダイオードＤ２を通
してコンデンサＣ１が充電される。その後、アナロググ
ランドＳＧの電位が基準電位Ｖ１より高くなってコンデ
ンサＣ１への充電が停止される。そして、また、コンデ
ンサＣ１が徐々に放電し、コントロール電圧ＳＣおよび
アナロググランドＳＧの電位が低下する。すなわち、非
同期状態では、位相比較器１に入力される２つの信号の
周波数が異なるため、その位相差による出力電位成分Ｖ
ｐｄは交流信号になり、直流成分を持たない。したがっ
て、位相比較器１の位相比較出力電位Ｖｏの直流成分は
ＳＧのみとなり、それがオペアンプ２１の反転入力端子
側に入力され、また、オペアンプ２１の非反転入力端子
側にはＳＧがそのまま入力されるから、結果としてオペ
アンプ２１の出力端子つまりループフィルタ２の出力直
流電位ＳＣはＳＧが現れる。その結果、基準電位ＳＧを
変化させるとループフィルタ２の出力直流電位が同様に
変化する。上記のように、非同期状態では基準電位ＳＧ
とループフィルタ２の出力直流電位が同じ値となり、ま
た、位相比較器１の位相比較出力電位Ｖｏの中の位相差
による出力電位成分Ｖｐｄは交流成分のみであり、ルー
プフィルタ２によって減衰されるから、ループフィルタ
の出力電位ＳＣは、 ＳＣ＝Ｖｏ≒ＳＧ となる。この場合、ダイオードＤ１の両端の電位が等し
くなるから、ダイオードＤ１には電流が流れず。Ｒ１に
よってＣ１に充電されている電荷が放電されるから、Ｃ
１の両端の電位差が低くなり、したがって、基準電位Ｓ
Ｇが低くなる。ＳＣ≒ＳＧの関係よりＳＣも低くなるた
め、双方の電位がスイープすることになる。ここで、Ｐ
ＬＬの同期状態及び引き込みが可能な状態では、ループ
フィルタの出力電位ＳＣが同期する電位に収束しようと
ＰＬＬ側で帰還がかかるのでＳＣが安定するが、非同期
状態ではＰＬＬの帰還よりも上記のスイープしようとす
る効果が大きくなるため、自然にスイープすることにな
る。したがって、非同期状態を検出する回路は特に必要
とはしないことになる。
【００１１】変調波入力がない場合には、上記の如きコ
ンデンサＣ１への充電、放電動作が繰り返されるが、通
常は、途中でコントロール電圧ＳＣがＰＬＬのロック電
圧付近に至ると、ＰＬＬが同期状態になり、コントロー
ル電圧ＳＣとアナロググランドＳＧの電位が安定する。
この非同期状態から同期状態に至るまでのコントロール
電圧ＳＣの時間的変化が図２に示されている。図２にお
いて、ＶＣＣはＰＬＬ回路の電源電圧を、τ＝Ｃ１・Ｒ
１は抵抗Ｒ１とコンデンサＣ１並列回路の時定数を示し
ている。上記グランド電圧を変えることによって、非同
期状態ではコントロール電圧とアナロググランド電圧を
スイープしたり、スイープ電圧を監視して一定範囲外に
なったときにリセットすることによって繰り返しスイー
プすることができる。ここで、「変調波入力がない場
合」には、位相比較器１の位相比較出力電位Ｖｏの中の
位相差による出力電位成分Ｖｐｄは０であり、 ＳＣ＝Ｖｏ＝ＳＧ となる。尚、ＰＬＬ変調器を用いた周波数シンセサイザ
を広帯域で発振させる例においても、コントロール電圧
をフィードバックさせて非同期時に、コントロール電圧
がスイープするような構成することによって、同様にキ
ャプチュアレンジを拡大できることは勿論である。
ンデンサＣ１への充電、放電動作が繰り返されるが、通
常は、途中でコントロール電圧ＳＣがＰＬＬのロック電
圧付近に至ると、ＰＬＬが同期状態になり、コントロー
ル電圧ＳＣとアナロググランドＳＧの電位が安定する。
この非同期状態から同期状態に至るまでのコントロール
電圧ＳＣの時間的変化が図２に示されている。図２にお
いて、ＶＣＣはＰＬＬ回路の電源電圧を、τ＝Ｃ１・Ｒ
１は抵抗Ｒ１とコンデンサＣ１並列回路の時定数を示し
ている。上記グランド電圧を変えることによって、非同
期状態ではコントロール電圧とアナロググランド電圧を
スイープしたり、スイープ電圧を監視して一定範囲外に
なったときにリセットすることによって繰り返しスイー
プすることができる。ここで、「変調波入力がない場
合」には、位相比較器１の位相比較出力電位Ｖｏの中の
位相差による出力電位成分Ｖｐｄは０であり、 ＳＣ＝Ｖｏ＝ＳＧ となる。尚、ＰＬＬ変調器を用いた周波数シンセサイザ
を広帯域で発振させる例においても、コントロール電圧
をフィードバックさせて非同期時に、コントロール電圧
がスイープするような構成することによって、同様にキ
ャプチュアレンジを拡大できることは勿論である。
【００１２】
【発明の効果】以上説明したように、この発明によるＰ
ＬＬ変調器における変調波出力を入力信号とし、帯域制
限を行うための位相同期回路は、電圧制御発振器（ＶＣ
Ｏ）のコントロール電圧をフィードバックさせて位相比
較器やループフィルタの基準（グランド）電圧を制御し
ているので、温度変化に起因する特性変化を補償できる
だけでなく、部品のバラツキや経年変化に対する補償も
可能となる。その結果、ＰＬＬ機能のキャプチャレンジ
が拡大される。
ＬＬ変調器における変調波出力を入力信号とし、帯域制
限を行うための位相同期回路は、電圧制御発振器（ＶＣ
Ｏ）のコントロール電圧をフィードバックさせて位相比
較器やループフィルタの基準（グランド）電圧を制御し
ているので、温度変化に起因する特性変化を補償できる
だけでなく、部品のバラツキや経年変化に対する補償も
可能となる。その結果、ＰＬＬ機能のキャプチャレンジ
が拡大される。
【図１】この発明によるＰＬＬ変調器の一実施例を示す
構成ブロック図である。
構成ブロック図である。
【図２】図１の実施例におけるＶＣＯのコントロール電
圧の変化を示す図である。
圧の変化を示す図である。
【図３】従来のＰＬＬ変調器の構成ブロック図である。
１ 位相比較器 ２ ループフィルタ ３ 電圧制御発振器 ４〜７、２１ オペアンプ ８ サーミスタ
Claims (2)
- 【請求項１】一入力に入力信号を受け、前記入力信号と
他入力への入力信号との位相差を出力する位相比較器
と、この位相比較器の出力を入力とするループフィルタ
と、このループフィルタの出力をコントロール信号とし
て受け、出力信号が前記位相比較器の前記他入力信号と
して供給される電圧制御発振器とを備え、ＰＬＬ変調器
における変調波出力を入力信号として位相同期を行う位
相同期回路において、 前記ループフィルタの出力直流電位（ＳＣ）に基づい
て、前記位相比較器及び前記ループフィルタの基準電位
（ＳＧ）を可変し、かつ非同期状態時には前記ループフ
ィルタの基準電位をスイープし、前記ループフィルタの
出力電位をスイープすることを特徴とする帯域制限用の
位相同期回路。 - 【請求項２】前記ループフィルタの基準電位を監視して
一定範囲外となったときにリセットし、繰り返しスイー
プすることを特徴とする請求項１に記載の位相同期回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3084801A JP2860177B2 (ja) | 1991-03-25 | 1991-03-25 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3084801A JP2860177B2 (ja) | 1991-03-25 | 1991-03-25 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04296117A JPH04296117A (ja) | 1992-10-20 |
| JP2860177B2 true JP2860177B2 (ja) | 1999-02-24 |
Family
ID=13840815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3084801A Expired - Fee Related JP2860177B2 (ja) | 1991-03-25 | 1991-03-25 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2860177B2 (ja) |
-
1991
- 1991-03-25 JP JP3084801A patent/JP2860177B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04296117A (ja) | 1992-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6392494B2 (en) | Frequency comparator and clock regenerating device using the same | |
| JPS60203007A (ja) | 周波数変調回路 | |
| US5343169A (en) | Frequency locked loop | |
| KR20080014883A (ko) | 대역폭 제어를 위한 루프 필터 캘리브레이션을 갖는 주파수합성기 | |
| US6466096B1 (en) | Tunable oscillator with leakage compensation | |
| JPS5917727A (ja) | フェ−ズロックル−プの帯域幅制御回路 | |
| US6791421B2 (en) | Input-switching voltage-controlled oscillator and PLL-controlled oscillator | |
| KR100906302B1 (ko) | 전하 펌프, 이를 포함하는 클록 복구 회로 및 수신기 | |
| US11722139B2 (en) | Frequency-locked loop and method for correcting oscillation frequency of output signal of frequency-locked loop | |
| JP2860177B2 (ja) | 位相同期回路 | |
| CA1289632C (en) | Clock-signal regenerator comprising a crystal oscillator incorporated in a phase-locked loop | |
| US6163185A (en) | Phase frequency detector having instantaneous phase difference output | |
| JPH0993125A (ja) | Ｐｌｌシンセサイザ回路 | |
| US4389621A (en) | Phase locked loop stabilized against temperature and voltage variations | |
| JP2743133B2 (ja) | 位相検出器 | |
| JP2944530B2 (ja) | 位相同期発振器 | |
| JP2002237750A (ja) | 時間的遅延の短い周波数比較装置 | |
| JPH10209859A (ja) | Ｐｌｌ回路 | |
| JP2870466B2 (ja) | 位相同期回路 | |
| JP3008938B1 (ja) | Ｐｌｌ回路 | |
| KR100235370B1 (ko) | 위상 동기 회로 | |
| KR940011376B1 (ko) | Vtr의 캐리어 주파수 자동 조정 회로 | |
| JPH1127144A (ja) | 周波数シンセサイザ | |
| JP3019657B2 (ja) | 搬送波再生回路 | |
| JPH0363249B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |