JPH04100412A - 位相同期ループ回路 - Google Patents
位相同期ループ回路Info
- Publication number
- JPH04100412A JPH04100412A JP2218845A JP21884590A JPH04100412A JP H04100412 A JPH04100412 A JP H04100412A JP 2218845 A JP2218845 A JP 2218845A JP 21884590 A JP21884590 A JP 21884590A JP H04100412 A JPH04100412 A JP H04100412A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- phase
- output
- low
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 5
- 238000009499 grossing Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入力クロック信号と出カフ０ツク信号との位
相を比較し、低域通過フィルタで平滑化した後に電圧制
御発振器を制御する位相同期ループ（Ｐ Ｌ Ｌ ：
Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に関する
。
相を比較し、低域通過フィルタで平滑化した後に電圧制
御発振器を制御する位相同期ループ（Ｐ Ｌ Ｌ ：
Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に関する
。
従来のＰＬＬ回路では、第１の例として、穂立した複数
の入カクロンク信号を入力してそれぞれ別個に分周クロ
・ツクを生成して、その中から位相比較器に入力するク
ロック信号を選択し、位相比較器で位相比較クロック信
号と位相比較した後、低域フィルタによってｙ滑止し、
電圧制御発振器を制御している。
の入カクロンク信号を入力してそれぞれ別個に分周クロ
・ツクを生成して、その中から位相比較器に入力するク
ロック信号を選択し、位相比較器で位相比較クロック信
号と位相比較した後、低域フィルタによってｙ滑止し、
電圧制御発振器を制御している。
又、第４図に示すような第２の例、あるいは、第５１３
に示すような第３の例では、まず位相比較器２７によっ
て基準入力クロック信号ａと分周器２７より出力された
位相比較クロック信号すとを位相比較し、その結果を低
域通過フィルタ２８に出力する。低域通過フィルタ２８
では、位相比較器２１からの出力と低域通過フィルタ２
８の時定数とから電圧制御発振器２６の制御信号を出力
する。電圧Ｉ１１御発振器２６は、低域通過フィルタ２
８からの制御信号をもとに出力クロックを補正し、第４
図のように出力するか、あるいは、分周器２７にクロッ
ク信号を送出する。分周器２７はこのクロｙり信号を分
周して位相比較クロック信号として出力する。
に示すような第３の例では、まず位相比較器２７によっ
て基準入力クロック信号ａと分周器２７より出力された
位相比較クロック信号すとを位相比較し、その結果を低
域通過フィルタ２８に出力する。低域通過フィルタ２８
では、位相比較器２１からの出力と低域通過フィルタ２
８の時定数とから電圧制御発振器２６の制御信号を出力
する。電圧Ｉ１１御発振器２６は、低域通過フィルタ２
８からの制御信号をもとに出力クロックを補正し、第４
図のように出力するか、あるいは、分周器２７にクロッ
ク信号を送出する。分周器２７はこのクロｙり信号を分
周して位相比較クロック信号として出力する。
上述した第１の例では、低域フィルタの時定数が固定さ
れているため、入力クロック信号が１折となり分周クロ
ックを切替える場合に、分周クロ、。
れているため、入力クロック信号が１折となり分周クロ
ックを切替える場合に、分周クロ、。
り信号相互間の位相差が大きいとＰ Ｌ、 １回路の捕
捉時間が長くなるという問題点がある。第２及び第３の
例でも、同様に、低域通過フィルタの時定数が固定され
ているため、この時定数が大きい場合、低域通過フィル
タの出力制御信号の変化が小さいのでＰＬＬ回路の捕捉
時間が長くなり、この時定数が小さい場合、低域通過フ
ィルタの出力制御信号の変化が大きいので電圧制御発振
器の出力クロック信号のりツタが大きくなり出カフ０ン
ク信号が安定しないという問題点がある。
捉時間が長くなるという問題点がある。第２及び第３の
例でも、同様に、低域通過フィルタの時定数が固定され
ているため、この時定数が大きい場合、低域通過フィル
タの出力制御信号の変化が小さいのでＰＬＬ回路の捕捉
時間が長くなり、この時定数が小さい場合、低域通過フ
ィルタの出力制御信号の変化が大きいので電圧制御発振
器の出力クロック信号のりツタが大きくなり出カフ０ン
ク信号が安定しないという問題点がある。
本発明の目的は、ＰＬＬ回路の捕捉時間が短く、出力ク
ロック信号を安定させることができる位相同期ループ回
路を提供することにある。
ロック信号を安定させることができる位相同期ループ回
路を提供することにある。
本発明の位相同期ループ回路は、入力クロック信号を「
め定められたクロ、７に−号に分子Ｍ ４−る複数の第
１の分周「段と、面記複数の第１の分周［段から出力さ
れる分周り【７・ｌりの中から１つを選択１３号大幻端
了−から入力されるｉＨ択ｆ言号によって選択し比較対
象の基準入力り【コｌり信号を出幻する選択手段と、耐
記基準入力クロ・ｌり信号と位相比較クロック信号との
位相を比較する位相比較手段と、Ｗｑ記位相比較ｆ段の
出力の低域周波数成分のみを抽出すると共に前記選択信
号が入力されたときのみ時定数が小さくなる低域通過フ
ィルタと、前記低域通過フィルタの出力に応じて発振周
波数と変動させる電圧制御発振手段と、前記電圧制御発
振手段の出力と分周する第２の分周手段とを億える構成
である。
め定められたクロ、７に−号に分子Ｍ ４−る複数の第
１の分周「段と、面記複数の第１の分周［段から出力さ
れる分周り【７・ｌりの中から１つを選択１３号大幻端
了−から入力されるｉＨ択ｆ言号によって選択し比較対
象の基準入力り【コｌり信号を出幻する選択手段と、耐
記基準入力クロ・ｌり信号と位相比較クロック信号との
位相を比較する位相比較手段と、Ｗｑ記位相比較ｆ段の
出力の低域周波数成分のみを抽出すると共に前記選択信
号が入力されたときのみ時定数が小さくなる低域通過フ
ィルタと、前記低域通過フィルタの出力に応じて発振周
波数と変動させる電圧制御発振手段と、前記電圧制御発
振手段の出力と分周する第２の分周手段とを億える構成
である。
又、本発明の位相同期ループ回路は、基準となる基準人
カクロックｆ３号と位相比較クロック信号との位相と比
較する位相比較手段と、前記位相比較手段の出力を平滑
化する時定数の大きい第１の低域通過フィルタと、前記
位相比較手段の出力を平滑化する時定数の小さい第２の
低域通過フィル夕と、前記基準入力クロック信号と前記
位相比較クロック信号との位相差を検出し位相差が予め
定められた値より小さいときには前記第１の低域通過フ
ィルタを選択するための信号を送出し位相差が予め定め
られた値より大きいときには前記第２の低域通過フィル
タを選択するための信号を送出する位相検出手段と、前
記信号を受信し前記第１及び第２の低域通過フィルタの
出力を切替える切替手段と、前記切替手段の出力により
制御される電圧制御発振手段と、前記電圧制御発振手段
の出力を受信し前記位相比較クロック信号を出力する分
周手段とを備える構成としてもよい。
カクロックｆ３号と位相比較クロック信号との位相と比
較する位相比較手段と、前記位相比較手段の出力を平滑
化する時定数の大きい第１の低域通過フィルタと、前記
位相比較手段の出力を平滑化する時定数の小さい第２の
低域通過フィル夕と、前記基準入力クロック信号と前記
位相比較クロック信号との位相差を検出し位相差が予め
定められた値より小さいときには前記第１の低域通過フ
ィルタを選択するための信号を送出し位相差が予め定め
られた値より大きいときには前記第２の低域通過フィル
タを選択するための信号を送出する位相検出手段と、前
記信号を受信し前記第１及び第２の低域通過フィルタの
出力を切替える切替手段と、前記切替手段の出力により
制御される電圧制御発振手段と、前記電圧制御発振手段
の出力を受信し前記位相比較クロック信号を出力する分
周手段とを備える構成としてもよい。
あるいは、本発明の位相同期ループ回路は、基準となる
基準入力クロック信号と位相比較クロック信号との位相
を比較する位相比較手段と、前記位相比較手段の出力を
平滑化する低域通過フィルタと、前記低域通過フィルタ
の出力によって電圧制御される電圧制御発振手段と、前
記電圧制御発振手段の出力を分周し前記位相比較クロッ
ク信号を出力する分周手段と、前記基準入力クロック信
号と前記位相比較クロック信号との位相差を検出し予め
定められた時間より引込み時間が長くなったときに前記
分周手段を補正制御する位相検出手段とを備える構成と
してもよい。
基準入力クロック信号と位相比較クロック信号との位相
を比較する位相比較手段と、前記位相比較手段の出力を
平滑化する低域通過フィルタと、前記低域通過フィルタ
の出力によって電圧制御される電圧制御発振手段と、前
記電圧制御発振手段の出力を分周し前記位相比較クロッ
ク信号を出力する分周手段と、前記基準入力クロック信
号と前記位相比較クロック信号との位相差を検出し予め
定められた時間より引込み時間が長くなったときに前記
分周手段を補正制御する位相検出手段とを備える構成と
してもよい。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を示す構成図であり、１
及び２は入力クロック信号のクロック入力端子、３及び
４は第１の分周器、５は選択器。
及び２は入力クロック信号のクロック入力端子、３及び
４は第１の分周器、５は選択器。
６は位相比較器、７は低域通過フィルタ、８は電圧制御
発振器、９及び１０は第２の分周器、１１はクロック出
力端子、１２はクロック選択信号入力端子である。
発振器、９及び１０は第２の分周器、１１はクロック出
力端子、１２はクロック選択信号入力端子である。
以下に、第１図を用いて動作を説明する。クロック入力
端子１及び２から入力した入力クロック信号は第１の分
周器３及び４へ送られる０通常、２つの大力クロック信
号は非同期信号であるため位相ずればかりでなく、時に
は周波数さえ異なる。第１の分周器３及び４では、おの
おのの入カクロソクを予め定められた値だけ分周し、位
相比較り四ｌりと同じ周波数の分周クロックを生成する
。
端子１及び２から入力した入力クロック信号は第１の分
周器３及び４へ送られる０通常、２つの大力クロック信
号は非同期信号であるため位相ずればかりでなく、時に
は周波数さえ異なる。第１の分周器３及び４では、おの
おのの入カクロソクを予め定められた値だけ分周し、位
相比較り四ｌりと同じ周波数の分周クロックを生成する
。
選択器５は、クロ／り選択信号入力端子１２から入力さ
れる選択信号によって、複数の第１の分周器から出力さ
れる分周クロックの中から１つを選択する。位相比較器
６では２選択器５から出力される基準入力クロＶり信号
ａと第２の分周器９から出力される分周された位相比較
クロックｂどの位相差を検出し、その位相差に比例した
直流レベルを出力する。
れる選択信号によって、複数の第１の分周器から出力さ
れる分周クロックの中から１つを選択する。位相比較器
６では２選択器５から出力される基準入力クロＶり信号
ａと第２の分周器９から出力される分周された位相比較
クロックｂどの位相差を検出し、その位相差に比例した
直流レベルを出力する。
低域通過フィルタ７は、可変時定数型が用いられ、位相
比較器６から出力される直流レベルに含まれる高域周波
数成分を収除き、電圧制御発振器８へ出力すると同時に
クロック選択信号入力端子１２から入力される選択信号
の入力時、すなわち、第１の分周器から出力される分周
クロ・ツクの切替え時のみ時定数か小さくなるなるよう
に構成されている。その結果、入力クロック信号が断と
なりクロックを切替える場合に、分周クロック信号相互
間の位相差が大きい場合でもＰＬＬ回路の捕捉時間を短
くすることかできる。
比較器６から出力される直流レベルに含まれる高域周波
数成分を収除き、電圧制御発振器８へ出力すると同時に
クロック選択信号入力端子１２から入力される選択信号
の入力時、すなわち、第１の分周器から出力される分周
クロ・ツクの切替え時のみ時定数か小さくなるなるよう
に構成されている。その結果、入力クロック信号が断と
なりクロックを切替える場合に、分周クロック信号相互
間の位相差が大きい場合でもＰＬＬ回路の捕捉時間を短
くすることかできる。
電圧制御発振器８では、入力電圧に比例して発振周波数
を変動させる特性を有しており、位相比較器６から出力
される位相差に応じて発振周波数を変動させこの位相差
を減少させる働きをする。
を変動させる特性を有しており、位相比較器６から出力
される位相差に応じて発振周波数を変動させこの位相差
を減少させる働きをする。
第２の分周器９では、電圧制御発振器８から出力される
発振器出力クロックを予め定められた周波数まで分周し
位相比較クロックとして位相比較器６へ出力する。又、
第２の分周器１０では、電圧制御発振器８から出力され
る発振器出力クロックを予め定められた周波数まで分周
し外部出力クロックとして出力クロック端子１１から出
力する。
発振器出力クロックを予め定められた周波数まで分周し
位相比較クロックとして位相比較器６へ出力する。又、
第２の分周器１０では、電圧制御発振器８から出力され
る発振器出力クロックを予め定められた周波数まで分周
し外部出力クロックとして出力クロック端子１１から出
力する。
前述した第１の実Ｍ例では、外部入力クロック信号が２
入力の場合を説明したが、外部入力クロｙり信号が３入
力以上の場合でも、分周クロックの切替時に時定数が小
さくなる可変時定数型の低域通過フィルタを用いること
により１本発明の基本的な考え方が適用できる。
入力の場合を説明したが、外部入力クロｙり信号が３入
力以上の場合でも、分周クロックの切替時に時定数が小
さくなる可変時定数型の低域通過フィルタを用いること
により１本発明の基本的な考え方が適用できる。
第２図は本発明の第２の実施例を示す構成図であり、２
１は位相比較器、２２は時定数の大きい低域通過フィル
タ、２３は時定数の小さい低域通過フィルタ、２４は位
相検出器、２５は切替器、２６は電圧制御発振器、２７
は分周器である。
１は位相比較器、２２は時定数の大きい低域通過フィル
タ、２３は時定数の小さい低域通過フィルタ、２４は位
相検出器、２５は切替器、２６は電圧制御発振器、２７
は分周器である。
以下に、第２図を用いて動作を説明する。まず、位相比
較器２１によってＰＬＬ回路の外部からの基準入力クロ
ック信号ａと分周器２７からの位相比較クロック信号す
とを位相比較し、この結果を低域通過フィルタ２２．２
３へ出力する。このとき、位相検出器２４では、基準入
力クロック信号ａと位相比較クロック信号すとを位相比
較し、その位相差を予め定められた値と比較する。
較器２１によってＰＬＬ回路の外部からの基準入力クロ
ック信号ａと分周器２７からの位相比較クロック信号す
とを位相比較し、この結果を低域通過フィルタ２２．２
３へ出力する。このとき、位相検出器２４では、基準入
力クロック信号ａと位相比較クロック信号すとを位相比
較し、その位相差を予め定められた値と比較する。
そして、この位相差が大きいときには、短時間で追随す
る必要があるため位相検出器２４から切替器２５へ制御
信号を送出して、切替器２５によって時定数の小さい低
域通過フィルタ２３の出力を電圧制御発Ｆｉ器２６へ入
力させ、Ｐ Ｌ ｌ−回路の捕捉時間を短くする。位相
差が小さいときには、位相検出器２４から制御信号を送
出して切替器２５によって時定数の大きい低域通過フィ
ルタ２２の出力を電圧制御発振器２６へ入力させ、Ｐ
Ｌ １回路の出カシツタを小さくすることができる。
る必要があるため位相検出器２４から切替器２５へ制御
信号を送出して、切替器２５によって時定数の小さい低
域通過フィルタ２３の出力を電圧制御発Ｆｉ器２６へ入
力させ、Ｐ Ｌ ｌ−回路の捕捉時間を短くする。位相
差が小さいときには、位相検出器２４から制御信号を送
出して切替器２５によって時定数の大きい低域通過フィ
ルタ２２の出力を電圧制御発振器２６へ入力させ、Ｐ
Ｌ １回路の出カシツタを小さくすることができる。
第３図は本発明の第３の実施例を示す構成図であり、２
１は位相比較器、２８は低域通過フィルタ、２９は位相
検出器、２６は電圧制御発振器、３０は分周器である。
１は位相比較器、２８は低域通過フィルタ、２９は位相
検出器、２６は電圧制御発振器、３０は分周器である。
以下に、第３図を用いて動作を説明する。まず、位相比
較器２１によってＰＬＬ回路の外部からの基準入力クロ
ック信号ａと分周器３０からの位相比較クロック信号す
とを位相比較し、この結果を低域通過フィルタ２８へ出
力する。低域通過フィルタ２８では、この比較結果を電
圧制御発振器２６の制御信号に変換し、電圧制御発振器
２６へ出力する。電圧制御発振器２６はこの制御信号を
もとに出力周波数を補正する。電圧制御発振器・２６か
らの出力クロック信号は分周器３０で分周される。位相
検出器２９では、補正された位相比較クロック信号すと
基準入力クロック信号ａとを取込みその位相差を検出し
、電圧制御発振器２６の引込み時間を測定する。この引
込み時間がｆめ定められた時間より長い場合、位相検出
器２９は分周器３０へ補正信号を送出し、電圧制御発振
器２６からの出力クロ７り信号を強制的に補正すること
により、ＰＬＬ回路の捕捉時間を短くすることができる
。
較器２１によってＰＬＬ回路の外部からの基準入力クロ
ック信号ａと分周器３０からの位相比較クロック信号す
とを位相比較し、この結果を低域通過フィルタ２８へ出
力する。低域通過フィルタ２８では、この比較結果を電
圧制御発振器２６の制御信号に変換し、電圧制御発振器
２６へ出力する。電圧制御発振器２６はこの制御信号を
もとに出力周波数を補正する。電圧制御発振器・２６か
らの出力クロック信号は分周器３０で分周される。位相
検出器２９では、補正された位相比較クロック信号すと
基準入力クロック信号ａとを取込みその位相差を検出し
、電圧制御発振器２６の引込み時間を測定する。この引
込み時間がｆめ定められた時間より長い場合、位相検出
器２９は分周器３０へ補正信号を送出し、電圧制御発振
器２６からの出力クロ７り信号を強制的に補正すること
により、ＰＬＬ回路の捕捉時間を短くすることができる
。
本発明は以上説明したように、ＰＬＩ−回路において、
クロック選択信号入力端子から入力される選択信号の入
力時、すなわち、第１の分周手段から出力される分周ク
ロ７りの切替時のみ時定数が小さくなる可変時定数型の
低域通過フィルタを備えることにより、入力クロック信
号が断となりクロックを切替えるときに、分周クロック
信号相互間の位相差が大きい場合でも、ＰＬＬ回路の捕
捉時間を短かくすることができる。又、時定数の大きな
低域通過フィルタ及び時定数の小さな低域通過フィルタ
と、基準入力クロック信号と位相比較クロック信号とを
位相比較し予め定めた値と比較し低域通過フィルタを選
択するための制御信号を送出する位相検出り段を設け、
位相差にあった低域ＪｔＩ過フィルタからの出力を選択
す−るように構成したり、あるいは、位相比較り段でＷ
ＡｉＥ Ｌきれない位相差を分周「段で強制的に補正す
るように構成することにより、Ｐ Ｌ １回路の捕捉時
間が短く、出力クロック信号を安定させることができる
。
クロック選択信号入力端子から入力される選択信号の入
力時、すなわち、第１の分周手段から出力される分周ク
ロ７りの切替時のみ時定数が小さくなる可変時定数型の
低域通過フィルタを備えることにより、入力クロック信
号が断となりクロックを切替えるときに、分周クロック
信号相互間の位相差が大きい場合でも、ＰＬＬ回路の捕
捉時間を短かくすることができる。又、時定数の大きな
低域通過フィルタ及び時定数の小さな低域通過フィルタ
と、基準入力クロック信号と位相比較クロック信号とを
位相比較し予め定めた値と比較し低域通過フィルタを選
択するための制御信号を送出する位相検出り段を設け、
位相差にあった低域ＪｔＩ過フィルタからの出力を選択
す−るように構成したり、あるいは、位相比較り段でＷ
ＡｉＥ Ｌきれない位相差を分周「段で強制的に補正す
るように構成することにより、Ｐ Ｌ １回路の捕捉時
間が短く、出力クロック信号を安定させることができる
。
第１図は本発明の第１の実施例を示す構成図、第２図は
本発明の第２の実施例を示す構成図、第３図は本発明の
第３の実１＠例を示す構成図、第４及び第５図は従来の
Ｐｌ、１回路を示す構成図である。 １．２−・・ ７０ツク入力端子、３．４．９１０．２
７．３０−・・・分周器、５・ ０選択器、６．２１・
・・・・位相比較器、７．２２．２３．２８・・・・・
・低域通過フィルタ、８，２６−・・・・電圧制御発振
器、１１・・・・・クロンク出力端子、１２・・・・ク
ロック選択信号入力端子、２１・・・・・・位相比較器
、２４゜ ２９・・・・・・位相検出器、 ２５・・・・・・切替器、 ・・・・・・基準入力クロック信号、 ｂ・・・・・・位相比較ク ロック信号。
本発明の第２の実施例を示す構成図、第３図は本発明の
第３の実１＠例を示す構成図、第４及び第５図は従来の
Ｐｌ、１回路を示す構成図である。 １．２−・・ ７０ツク入力端子、３．４．９１０．２
７．３０−・・・分周器、５・ ０選択器、６．２１・
・・・・位相比較器、７．２２．２３．２８・・・・・
・低域通過フィルタ、８，２６−・・・・電圧制御発振
器、１１・・・・・クロンク出力端子、１２・・・・ク
ロック選択信号入力端子、２１・・・・・・位相比較器
、２４゜ ２９・・・・・・位相検出器、 ２５・・・・・・切替器、 ・・・・・・基準入力クロック信号、 ｂ・・・・・・位相比較ク ロック信号。
Claims (1)
- 【特許請求の範囲】 １、入力クロック信号を予め定められたクロック信号に
分周する複数の第１の分周手段と、前記複数の第１の分
周手段から出力される分周クロックの中から１つを選択
信号入力端子から入力される選択信号によって選択し比
較対象の基準入力クロック信号を出力する選択手段と、
前記基準入力クロック信号と位相比較クロック信号との
位相を比較する位相比較手段と、前記位相比較手段の出
力の低域周波数成分のみを抽出すると共に前記選択信号
が入力されたときのみ時定数が小さくなる低域通過フィ
ルタと、前記低域通過フィルタの出力に応じて発振周波
数を変動させる電圧制御発振手段と、前記電圧制御発振
手段の出力を分周する第２の分周手段とを備えたことを
特徴とする位相同期ループ回路。 ２、基準となる基準入力クロック信号と位相比較クロッ
ク信号との位相を比較する位相比較手段と、前記位相比
較手段の出力を平滑化する時定数の大きい第１の低域通
過フィルタと、前記位相比較手段の出力を平滑化する時
定数の小さい第２の低域通過フィルタと、前記基準入力
クロック信号と前記位相比較クロック信号との位相差を
検出し位相差が予め定められた値より小さいときには前
記第１の低域通過フィルタを選択するための信号を送出
し位相差が予め定められた値より大きいときには前記第
２の低域通過フィルタを選択するための信号を送出する
位相検出手段と、前記信号を受信し前記第１及び第２の
低域通過フィルタの出力を切替える切替手段と、前記切
替手段の出力により制御される電圧制御発振手段と、前
記電圧制御発振手段の出力を受信し前記位相比較クロッ
ク信号を出力する分周手段とを備えたことを特徴とする
位相同期ループ回路。 ３、基準となる基準入力クロック信号と位相比較クロッ
ク信号との位相を比較する位相比較手段と、前記位相比
較手段の出力を平滑化する低域通過フィルタと、前記低
域通過フィルタの出力によって電圧制御される電圧制御
発振手段と、前記電圧制御発振手段の出力を分周し前記
位相比較クロック信号を出力する分周手段と、前記基準
入力クロック信号と前記位相比較クロック信号との位相
差を検出し予め定められた時間より引込み時間が長くな
ったときに前記分周手段を補正制御する位相検出手段と
を備えたことを特徴とする位相同期ループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2218845A JPH04100412A (ja) | 1990-08-20 | 1990-08-20 | 位相同期ループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2218845A JPH04100412A (ja) | 1990-08-20 | 1990-08-20 | 位相同期ループ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04100412A true JPH04100412A (ja) | 1992-04-02 |
Family
ID=16726246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2218845A Pending JPH04100412A (ja) | 1990-08-20 | 1990-08-20 | 位相同期ループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04100412A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9906229B2 (en) | 2015-04-27 | 2018-02-27 | Fujitsu Limited | Phase locked loop circuit and phase locked loop method |
-
1990
- 1990-08-20 JP JP2218845A patent/JPH04100412A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9906229B2 (en) | 2015-04-27 | 2018-02-27 | Fujitsu Limited | Phase locked loop circuit and phase locked loop method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101012510B1 (ko) | 자동적인 주파수 동조를 구비한 위상 고정 루프 | |
| KR100884170B1 (ko) | 위상동기루프용 디지털 위상 검출기 | |
| JPH0795072A (ja) | 位相同期発振回路 | |
| JPH07212228A (ja) | Ｐｌｌシンセサイザ及びその制御方法 | |
| JP2003133950A (ja) | 入力切替電圧制御発振器及びｐｌｌ制御発振器 | |
| JP3840468B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0340333A (ja) | チューナ選局装置 | |
| JPH04100412A (ja) | 位相同期ループ回路 | |
| JPH0786930A (ja) | 位相同期回路 | |
| JPH08125884A (ja) | Ｐｌｌ回路 | |
| KR960009972B1 (ko) | Pll회로 | |
| JPH06291644A (ja) | Ｐｌｌ回路 | |
| JPH02111123A (ja) | 可変周波発振器の同期化回路 | |
| KR20010102925A (ko) | Ｐｌｌ 회로에 의한 주파수 발생 방법 | |
| JPH0865152A (ja) | 位相同期ループ回路 | |
| JP2021145270A (ja) | 発振回路 | |
| JPH08148998A (ja) | Ｐｌｌ回路 | |
| JP2004140688A (ja) | 高速ｐｌｌ周波数シンセサイザ | |
| JP5730666B2 (ja) | Ｐｌｌ回路 | |
| KR100313920B1 (ko) | 이동통신시스템의주파수합성기에서의이중루프필터및주파수획득시간감소방법 | |
| JPH0528829Y2 (ja) | ||
| JPH05206849A (ja) | Ｐｌｌ回路の自走周波数安定化回路及び方法 | |
| JPH03101311A (ja) | 位相同期発振回路 | |
| JPH0638116A (ja) | 位相同期ループ回路 | |
| JPH1013228A (ja) | 位相同期発振回路 |