JPH01141419A - Pll回路 - Google Patents
Pll回路Info
- Publication number
- JPH01141419A JPH01141419A JP62300791A JP30079187A JPH01141419A JP H01141419 A JPH01141419 A JP H01141419A JP 62300791 A JP62300791 A JP 62300791A JP 30079187 A JP30079187 A JP 30079187A JP H01141419 A JPH01141419 A JP H01141419A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- signal
- oscillator
- phase comparator
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は通信機器などに使用されるもので、入力波と位
相を同期にした出力波を得るため入力波が断状態から復
帰したとき位相同期状態になる復帰時間が短い位相同期
ループ回路(以下PLL回路という)に関する。
相を同期にした出力波を得るため入力波が断状態から復
帰したとき位相同期状態になる復帰時間が短い位相同期
ループ回路(以下PLL回路という)に関する。
従来の技術
第2図に従来のPLL回路を示す。
第2図において、1は、入力信号、2は、後述する電圧
制御発振器(VCO)からの発振周波数を1/Nに分周
する分周器、3は、入力信号10位相と分局器2からの
信号の位相を比較し、位相差に応じた誤差信号を出力す
る位相比較器、4は、位相比較器4からスイッチ81を
介して入力する誤差信号を積分して位相差に比例した直
流電圧に変換するループフィルタ、5は、ループフィル
タ4からの直流電圧に応じた周波数の信号を発振して信
号6を出力する電圧制御発振器、7は、入力信号10オ
ン、オフを検出して後述するようにスイッチ81を制御
する入力信号断検出手段であり、したがって、とのPL
L回路では、電圧制御発振器5の出力周波数は、入力信
号1ON倍でロックされる。
制御発振器(VCO)からの発振周波数を1/Nに分周
する分周器、3は、入力信号10位相と分局器2からの
信号の位相を比較し、位相差に応じた誤差信号を出力す
る位相比較器、4は、位相比較器4からスイッチ81を
介して入力する誤差信号を積分して位相差に比例した直
流電圧に変換するループフィルタ、5は、ループフィル
タ4からの直流電圧に応じた周波数の信号を発振して信
号6を出力する電圧制御発振器、7は、入力信号10オ
ン、オフを検出して後述するようにスイッチ81を制御
する入力信号断検出手段であり、したがって、とのPL
L回路では、電圧制御発振器5の出力周波数は、入力信
号1ON倍でロックされる。
次に上記従来例の動作について説明する。入力信号1が
連続して正常に到達している場合には、入力信号断検出
手段7はスイッチ81を導通するように働き、ループフ
ィルタ4には位相比較器3の出力がそのtま加えられる
。
連続して正常に到達している場合には、入力信号断検出
手段7はスイッチ81を導通するように働き、ループフ
ィルタ4には位相比較器3の出力がそのtま加えられる
。
ここで、入力信号1が断になると、入力信号断検出手段
7は、スイッチ81を遮断するように働き、ループフィ
ルタ4には位相比較器3の出力が導通しない。従ってル
ープフィルタ4の出力は入力信号1が断となる以前の値
を維持し、電圧制御発振器5は発振周波数を維持するこ
とができる。即ち周波数の同期状態が維持されることに
なり、また入力信号1の再来時には短い時間で復帰する
ことができる。
7は、スイッチ81を遮断するように働き、ループフィ
ルタ4には位相比較器3の出力が導通しない。従ってル
ープフィルタ4の出力は入力信号1が断となる以前の値
を維持し、電圧制御発振器5は発振周波数を維持するこ
とができる。即ち周波数の同期状態が維持されることに
なり、また入力信号1の再来時には短い時間で復帰する
ことができる。
発明が解決しようとする問題点
しかしながら従来の上記のようなPLL回路では、入力
信号lが断になるとループフィルタ4への入力が断とな
シ、ループフィルタ4の出力は経時変化を起こし電圧制
御発振器5の発振周波数は同期状態から変位してしまう
ために、入力信号1の再来時には同期状態に復帰する時
間がかかるという問題がありた。
信号lが断になるとループフィルタ4への入力が断とな
シ、ループフィルタ4の出力は経時変化を起こし電圧制
御発振器5の発振周波数は同期状態から変位してしまう
ために、入力信号1の再来時には同期状態に復帰する時
間がかかるという問題がありた。
本発明はこのような従来の問題を解決するものであシ、
入力信号か断時に電圧制御発振器の発振周波数を入力信
号が断となる前の値の近傍に保持し、入力信号の再来時
には速やかに同期状態に復帰することができる優れたP
LL回路を提供することを目的とするものである。
入力信号か断時に電圧制御発振器の発振周波数を入力信
号が断となる前の値の近傍に保持し、入力信号の再来時
には速やかに同期状態に復帰することができる優れたP
LL回路を提供することを目的とするものである。
問題点を解決するための手段
本発、明は上記目的を達成するために、位相比較器の前
段に入力信号とほぼ同一周波数の信号を出力する発振器
を設け、入力信号が到来している場合には入力信号を位
相比較器に入力し、入力信号が断の場合には上記発振器
の出力を位相比較器に入力するように構成したものであ
る。
段に入力信号とほぼ同一周波数の信号を出力する発振器
を設け、入力信号が到来している場合には入力信号を位
相比較器に入力し、入力信号が断の場合には上記発振器
の出力を位相比較器に入力するように構成したものであ
る。
作用
本発明は上記のような構成により次のような作用効果を
有する。すなわち入力信号が断になると、位相比較器に
は入力信号と#1ぼ等しい周波数の信号が発振器から入
力し、したがって、PLL回路が閉ループとなっている
ために、ループフィルタへの入力が断になることによっ
て生じるループフィルタの出力の経時変化を吸収するこ
とができ、電圧制御発振器の出力信号の周波数を入力信
号が断となる前の状態の近傍に維持することができる。
有する。すなわち入力信号が断になると、位相比較器に
は入力信号と#1ぼ等しい周波数の信号が発振器から入
力し、したがって、PLL回路が閉ループとなっている
ために、ループフィルタへの入力が断になることによっ
て生じるループフィルタの出力の経時変化を吸収するこ
とができ、電圧制御発振器の出力信号の周波数を入力信
号が断となる前の状態の近傍に維持することができる。
即ち同期状態が維持されているために、入力信号の再来
時には速やかに復帰することができる。
時には速やかに復帰することができる。
また、このことは一般に経時変化の少ない電圧制御発振
や、電圧ホールド回路などを用いるのに比べて本発明の
ように通常の電圧制御発振器と、経時変化の少ない発振
器を設ける方が安価で効果的である。
や、電圧ホールド回路などを用いるのに比べて本発明の
ように通常の電圧制御発振器と、経時変化の少ない発振
器を設ける方が安価で効果的である。
実施例
第1図は本発明の一実施例の構成を示すものであり、第
2図の構成部材と同一符号を付したものは同一のものを
示している0 第1図において、1は、入力信号、9は、入力信号の周
波数と略等しい周波数の信号を発生する発振器、8は、
入力信号1又は発振器9からの信号を選択的に出力する
スイッチ、7は、端子1からの入力信号のオン、オフを
検出して後述するようにスイッチ8を制御する入力信号
断検出手段である。
2図の構成部材と同一符号を付したものは同一のものを
示している0 第1図において、1は、入力信号、9は、入力信号の周
波数と略等しい周波数の信号を発生する発振器、8は、
入力信号1又は発振器9からの信号を選択的に出力する
スイッチ、7は、端子1からの入力信号のオン、オフを
検出して後述するようにスイッチ8を制御する入力信号
断検出手段である。
2は、後述する電圧制御発振器(VCO)からの発振周
波数を1/NK分周する分周器、3は、入力信号1又は
発振器9からの信号の位相と分周器2からの信号の位相
を比較し、位相差に応じた誤差信号を出力する位相比較
器、4は、位相比較器4からの誤差信号を積分して位相
差に比例した直流電流に変換するループフィルタ、5は
、ループフィルタ4からの直流電圧に応じた周波数の信
号を発振して信号6を出力する電圧制御発振器である。
波数を1/NK分周する分周器、3は、入力信号1又は
発振器9からの信号の位相と分周器2からの信号の位相
を比較し、位相差に応じた誤差信号を出力する位相比較
器、4は、位相比較器4からの誤差信号を積分して位相
差に比例した直流電流に変換するループフィルタ、5は
、ループフィルタ4からの直流電圧に応じた周波数の信
号を発振して信号6を出力する電圧制御発振器である。
次に本実施例の動作を第1図について説明する。
入力信号1が連続して到来している場合には、入力信号
1を位相比較器3に入力するようにスイッチ8が働く。
1を位相比較器3に入力するようにスイッチ8が働く。
この場合、電圧制御発振器5の出力信号の周波数は入力
信号1のN倍でロックされる。
信号1のN倍でロックされる。
ここで、入力信号1が断になると発振器9の出力が位相
比較器3に入力するようにスイッチ8が働き、位相比較
器3には入力信号1とほぼ等しい周波数の信号が発振器
9かし入力し、従ってループフィルタ4の出力は、入力
信号1が到来している場合とほぼ同一の値となり電圧制
御発振器5の発振周波数は入力信号1が断となる前の値
を維持することができる。
比較器3に入力するようにスイッチ8が働き、位相比較
器3には入力信号1とほぼ等しい周波数の信号が発振器
9かし入力し、従ってループフィルタ4の出力は、入力
信号1が到来している場合とほぼ同一の値となり電圧制
御発振器5の発振周波数は入力信号1が断となる前の値
を維持することができる。
このように上記実施例によれば入力信号1が断の場合に
も、位相比較器3には入力信号1と同一の周波数の信号
が発振器9から入力するためループフィルタ4への入力
が断の場合に生じるループフィルタ4の出力の経時変化
が発生せず、したがって電圧制御発振器5の発振周波数
は保持される。
も、位相比較器3には入力信号1と同一の周波数の信号
が発振器9から入力するためループフィルタ4への入力
が断の場合に生じるループフィルタ4の出力の経時変化
が発生せず、したがって電圧制御発振器5の発振周波数
は保持される。
即ち同期状態が維持されているために入力信号1の再来
時に速やかに同期状態に復帰することができるという利
点がある。
時に速やかに同期状態に復帰することができるという利
点がある。
発明の効果
本発明は上記の実施例から明らかなように、入力信号が
断となっても発振器から入力信号とほぼ同一の周波数の
信号を位相比較器に出力で°きるもので、しかも電圧制
御発振器の出力信号の周波数を入力信号が断となる前の
状態の近傍に維持することができ、入力信号の再来時に
おいて位相同期状態に復帰する迄の時間が短縮できる効
果を有す名。なお、一般に使用されている経時変化の少
ない電圧制御発振器や電圧ホールド回路などを用いるの
に比べて通常の電圧制御発振器と、経時変化の少ない発
振器を設けた方が安価になる利点がある0
断となっても発振器から入力信号とほぼ同一の周波数の
信号を位相比較器に出力で°きるもので、しかも電圧制
御発振器の出力信号の周波数を入力信号が断となる前の
状態の近傍に維持することができ、入力信号の再来時に
おいて位相同期状態に復帰する迄の時間が短縮できる効
果を有す名。なお、一般に使用されている経時変化の少
ない電圧制御発振器や電圧ホールド回路などを用いるの
に比べて通常の電圧制御発振器と、経時変化の少ない発
振器を設けた方が安価になる利点がある0
第1図は本発明の一実施例におけるPLL回路のブロッ
ク図、第2図は従来のPLL回路のブロック図である。 1・・・入力信号、3・・・位相比較器、4・・・ルー
プフィルタ、5・・・電圧制御発振器、6・・・出力信
号、7・・・入力信号断検出手段、8・・・スイッチ、
9・・・発振器。
ク図、第2図は従来のPLL回路のブロック図である。 1・・・入力信号、3・・・位相比較器、4・・・ルー
プフィルタ、5・・・電圧制御発振器、6・・・出力信
号、7・・・入力信号断検出手段、8・・・スイッチ、
9・・・発振器。
Claims (1)
- 入力信号の周波数と略等しい周波数の信号を発生する発
振器と、入力信号がオンの場合に入力信号が位相比較器
に入力するように制御し、入力信号がオンの場合に前記
発振器からの信号が位相比較器に入力するように制御す
る手段とを有するPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62300791A JPH01141419A (ja) | 1987-11-27 | 1987-11-27 | Pll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62300791A JPH01141419A (ja) | 1987-11-27 | 1987-11-27 | Pll回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01141419A true JPH01141419A (ja) | 1989-06-02 |
Family
ID=17889138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62300791A Pending JPH01141419A (ja) | 1987-11-27 | 1987-11-27 | Pll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01141419A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05199107A (ja) * | 1992-01-17 | 1993-08-06 | Hitachi Ltd | システムクロックの位相制御方式 |
JPH06197015A (ja) * | 1992-12-24 | 1994-07-15 | Canon Inc | 周波数発振装置、周期エラー検出装置、フィルター装置、信号判定装置、及びそれを用いたドップラー速度計 |
JPH06197014A (ja) * | 1992-12-25 | 1994-07-15 | Mitsubishi Electric Corp | 位相同期回路 |
JP2009253733A (ja) * | 2008-04-08 | 2009-10-29 | Nippon Dempa Kogyo Co Ltd | タイミングリカバリー回路 |
-
1987
- 1987-11-27 JP JP62300791A patent/JPH01141419A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05199107A (ja) * | 1992-01-17 | 1993-08-06 | Hitachi Ltd | システムクロックの位相制御方式 |
JPH06197015A (ja) * | 1992-12-24 | 1994-07-15 | Canon Inc | 周波数発振装置、周期エラー検出装置、フィルター装置、信号判定装置、及びそれを用いたドップラー速度計 |
JPH06197014A (ja) * | 1992-12-25 | 1994-07-15 | Mitsubishi Electric Corp | 位相同期回路 |
JP2009253733A (ja) * | 2008-04-08 | 2009-10-29 | Nippon Dempa Kogyo Co Ltd | タイミングリカバリー回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01141419A (ja) | Pll回路 | |
JPS6317250B2 (ja) | ||
US5917351A (en) | Relay-race FLL/PLL high-speed timing acquisition device | |
JPS60248022A (ja) | 周波数シンセサイザ | |
JPS6157122A (ja) | Pll回路 | |
JPH0327620A (ja) | 基準信号の切替装置 | |
JPH02180473A (ja) | キード型同期検波回路 | |
JPH09252250A (ja) | 位相同期回路 | |
JPH0379888B2 (ja) | ||
JPH047911A (ja) | 位相同期発振回路 | |
KR100273965B1 (ko) | 주파수위상동기루프 | |
JPH03217124A (ja) | 位相同期回路 | |
JPH0983360A (ja) | Pll回路 | |
JPS5912049B2 (ja) | Pll回路 | |
JPH02174421A (ja) | Pll回路 | |
JPH08223038A (ja) | Pll回路 | |
JPH07240684A (ja) | フェーズロックドループ回路 | |
JPH01171369A (ja) | 標準周波数発生回路 | |
JPH03236630A (ja) | 位相同期発振回路 | |
JP2927801B2 (ja) | Pll回路 | |
JPH03101311A (ja) | 位相同期発振回路 | |
JP2000031819A (ja) | クロック同期回路 | |
JPS59225617A (ja) | 位相同期回路 | |
JPH0865152A (ja) | 位相同期ループ回路 | |
JPS6240826A (ja) | 位相同期回路 |