JP2000232355A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JP2000232355A JP2000232355A JP11031920A JP3192099A JP2000232355A JP 2000232355 A JP2000232355 A JP 2000232355A JP 11031920 A JP11031920 A JP 11031920A JP 3192099 A JP3192099 A JP 3192099A JP 2000232355 A JP2000232355 A JP 2000232355A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- phase
- capacitor
- variable lpf
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 48
- 230000004044 response Effects 0.000 abstract description 8
- 230000004043 responsiveness Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 238000001514 detection method Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 比較信号の状態に関係なく、ＬＰＦの時定数
による一定の応答性のみで、柔軟な応答性が実現不可で
あるという課題があった。 【解決手段】 ＣＰＵ６は、ＶＲＴのＯＳＤ表示制御で
使用される比較信号の信号状態に基づいて、可変ＬＰＦ
３の時定数を所定値に可変するための制御信号を生成し
可変ＬＰＦ３へ出力し、可変ＬＰＦ３の時定数を可変さ
せてＯＳＤの文字揺れを制御する。
による一定の応答性のみで、柔軟な応答性が実現不可で
あるという課題があった。 【解決手段】 ＣＰＵ６は、ＶＲＴのＯＳＤ表示制御で
使用される比較信号の信号状態に基づいて、可変ＬＰＦ
３の時定数を所定値に可変するための制御信号を生成し
可変ＬＰＦ３へ出力し、可変ＬＰＦ３の時定数を可変さ
せてＯＳＤの文字揺れを制御する。
Description
【０００１】
【発明の属する技術分野】この発明は、位相同期回路に
関し、ＶＴＲ等のオンスクリーンディスプレイ（Ｏｎ
Ｓｃｒｅｅｎ Ｄｉｓｐｌａｙ）表示の制御に使用され
る位相同期回路に関するものである。
関し、ＶＴＲ等のオンスクリーンディスプレイ（Ｏｎ
Ｓｃｒｅｅｎ Ｄｉｓｐｌａｙ）表示の制御に使用され
る位相同期回路に関するものである。
【０００２】
【従来の技術】図５は、オンスクリーンディスプレイ
（以下、ＯＳＤという）表示の制御に使用されている従
来の位相同期回路（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏ
ｐ）を示すブロック図であり、図において、５１は位相
比較器、５２はチャージポンプ、５３はローパスフィル
タ（ＬＰＦ）、５４は電圧制御発振器（ＶＣＯ）、５５
は分周器である。分周器５５の出力は、位相比較器５１
へ出力されている。
（以下、ＯＳＤという）表示の制御に使用されている従
来の位相同期回路（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏ
ｐ）を示すブロック図であり、図において、５１は位相
比較器、５２はチャージポンプ、５３はローパスフィル
タ（ＬＰＦ）、５４は電圧制御発振器（ＶＣＯ）、５５
は分周器である。分周器５５の出力は、位相比較器５１
へ出力されている。
【０００３】次に動作について説明する。位相比較器５
１は、比較信号と分周器５５の出力との間の位相差検出
を行う。位相比較器５１が実行する位相差検出で得られ
た位相差信号は、チャージポンプ５２を介して、ＬＰＦ
５３へ入力される。
１は、比較信号と分周器５５の出力との間の位相差検出
を行う。位相比較器５１が実行する位相差検出で得られ
た位相差信号は、チャージポンプ５２を介して、ＬＰＦ
５３へ入力される。
【０００４】ＬＰＦ５３は、位相差信号を入力し、その
信号レベルを平滑化する。ＬＰＦ５３により平滑された
平滑信号は、ＶＣＯ５４へ制御信号として入力される。
ＶＣＯ５４からの出力は分周器５５へ入力され、分周器
５５内で分周される。分周器５５で分周された出力は、
再び位相比較器５１へ入力され、比較信号との間の位相
差検出が行われる。
信号レベルを平滑化する。ＬＰＦ５３により平滑された
平滑信号は、ＶＣＯ５４へ制御信号として入力される。
ＶＣＯ５４からの出力は分周器５５へ入力され、分周器
５５内で分周される。分周器５５で分周された出力は、
再び位相比較器５１へ入力され、比較信号との間の位相
差検出が行われる。
【０００５】
【発明が解決しようとする課題】従来の位相同期回路は
以上のように構成されているので、比較信号の信号レベ
ル値に関係なくＬＰＦ５３の時定数に基づいた均一の応
答性のみで行うため、例えば、ＯＳＤ表示の制御用とし
て位相同期回路が用いられた場合、ＯＳＤの文字揺れ等
に適切に対応できないという課題があった。
以上のように構成されているので、比較信号の信号レベ
ル値に関係なくＬＰＦ５３の時定数に基づいた均一の応
答性のみで行うため、例えば、ＯＳＤ表示の制御用とし
て位相同期回路が用いられた場合、ＯＳＤの文字揺れ等
に適切に対応できないという課題があった。
【０００６】この発明は上記のような課題を解決するた
めになされたもので、中央演算処理装置（ＣＰＵ）の制
御のもとで、ＬＰＦの時定数を可変させ最適値に設定さ
せることで、高い応答性でＯＳＤ表示での文字揺れ制御
を効率良く実施する機能を備えた位相同期回路を得るこ
とを目的とする。
めになされたもので、中央演算処理装置（ＣＰＵ）の制
御のもとで、ＬＰＦの時定数を可変させ最適値に設定さ
せることで、高い応答性でＯＳＤ表示での文字揺れ制御
を効率良く実施する機能を備えた位相同期回路を得るこ
とを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る位相同期
回路は、位相比較手段と、前記位相比較手段に接続され
たチャージポンプ手段と、前記チャージポンプ手段に接
続され、時定数が可変の可変ＬＰＦと、前記可変ＬＰＦ
に接続された電圧制御発振手段と、前記電圧制御発振手
段に接続された分周手段と、前記可変ＬＰＦの時定数を
可変する制御信号を生成し出力する制御手段とを備え、
前記位相比較手段は、ＯＳＤ表示制御で使用される比較
信号と、前記分周手段から出力された信号とを入力し、
前記比較信号と前記分周手段から出力された信号との間
の位相差の検出を行い、前記制御手段は、ＯＳＤ表示制
御で使用される前記比較信号の信号状態に基づいて、前
記可変ＬＰＦの時定数を所定値に可変するための制御信
号を生成し前記可変ＬＰＦへ出力して、前記可変ＬＰＦ
の時定数を可変させて、前記ＯＳＤの文字揺れを制御す
ることを特徴とするものである。
回路は、位相比較手段と、前記位相比較手段に接続され
たチャージポンプ手段と、前記チャージポンプ手段に接
続され、時定数が可変の可変ＬＰＦと、前記可変ＬＰＦ
に接続された電圧制御発振手段と、前記電圧制御発振手
段に接続された分周手段と、前記可変ＬＰＦの時定数を
可変する制御信号を生成し出力する制御手段とを備え、
前記位相比較手段は、ＯＳＤ表示制御で使用される比較
信号と、前記分周手段から出力された信号とを入力し、
前記比較信号と前記分周手段から出力された信号との間
の位相差の検出を行い、前記制御手段は、ＯＳＤ表示制
御で使用される前記比較信号の信号状態に基づいて、前
記可変ＬＰＦの時定数を所定値に可変するための制御信
号を生成し前記可変ＬＰＦへ出力して、前記可変ＬＰＦ
の時定数を可変させて、前記ＯＳＤの文字揺れを制御す
ることを特徴とするものである。
【０００８】この発明に係る位相同期回路では、可変Ｌ
ＰＦが、第１の抵抗と、前記第１の抵抗に並列に接続さ
れた第３の抵抗と、前記第１の抵抗と接地電位との間に
接続された第１の容量と、前記第１の抵抗と前記接地電
位との間に接続され、互いに直列に接続された第２の抵
抗および第２の容量と、制御手段の制御のもとで、前記
第３の抵抗を前記第１の抵抗に並列に接続し、かつ、前
記第３の抵抗を前記第１の容量と、互いに直列接続され
た前記第２の抵抗および前記第２の容量とへ接続して、
前記可変ＬＰＦの時定数を所定値へ切替える第１の選択
手段とを有することを特徴とするものである。
ＰＦが、第１の抵抗と、前記第１の抵抗に並列に接続さ
れた第３の抵抗と、前記第１の抵抗と接地電位との間に
接続された第１の容量と、前記第１の抵抗と前記接地電
位との間に接続され、互いに直列に接続された第２の抵
抗および第２の容量と、制御手段の制御のもとで、前記
第３の抵抗を前記第１の抵抗に並列に接続し、かつ、前
記第３の抵抗を前記第１の容量と、互いに直列接続され
た前記第２の抵抗および前記第２の容量とへ接続して、
前記可変ＬＰＦの時定数を所定値へ切替える第１の選択
手段とを有することを特徴とするものである。
【０００９】この発明に係る位相同期回路では、可変Ｌ
ＰＦが、第４の抵抗と、前記第４の抵抗と接地電位との
間に接続された第３の容量と、前記第４の抵抗と前記接
地電位との間に接続され互いに直列に接続された第５の
抵抗および第４の容量と、前記第４の抵抗と前記接地電
位との間に接続され互いに直列に接続された第６の抵抗
および第５の容量と、制御手段の制御のもとで、前記第
５の抵抗および前記第４の容量と、前記第６の抵抗およ
び前記第５の容量とのいずれかを、前記第４の抵抗へ接
続して、前記可変ＬＰＦの時定数を所定値へ切替える第
２の選択手段とを有することを特徴とするものである。
ＰＦが、第４の抵抗と、前記第４の抵抗と接地電位との
間に接続された第３の容量と、前記第４の抵抗と前記接
地電位との間に接続され互いに直列に接続された第５の
抵抗および第４の容量と、前記第４の抵抗と前記接地電
位との間に接続され互いに直列に接続された第６の抵抗
および第５の容量と、制御手段の制御のもとで、前記第
５の抵抗および前記第４の容量と、前記第６の抵抗およ
び前記第５の容量とのいずれかを、前記第４の抵抗へ接
続して、前記可変ＬＰＦの時定数を所定値へ切替える第
２の選択手段とを有することを特徴とするものである。
【００１０】この発明に係る位相同期回路では、可変Ｌ
ＰＦが、第７の抵抗と、前記第７の抵抗に並列に接続さ
れた第８の抵抗と、前記第７の抵抗と接地電位との間に
接続された第６の容量と、前記第７の抵抗と前記接地電
位との間に接続された第７の容量と、制御手段の制御の
もとで、前記第８の抵抗を前記第７の抵抗へ並列に接続
し、かつ、前記第８の抵抗を前記第６の容量および前記
第７の容量へ接続して、前記可変ＬＰＦの時定数を所定
値へ切替える第３の選択手段とを有することを特徴とす
るものである。
ＰＦが、第７の抵抗と、前記第７の抵抗に並列に接続さ
れた第８の抵抗と、前記第７の抵抗と接地電位との間に
接続された第６の容量と、前記第７の抵抗と前記接地電
位との間に接続された第７の容量と、制御手段の制御の
もとで、前記第８の抵抗を前記第７の抵抗へ並列に接続
し、かつ、前記第８の抵抗を前記第６の容量および前記
第７の容量へ接続して、前記可変ＬＰＦの時定数を所定
値へ切替える第３の選択手段とを有することを特徴とす
るものである。
【００１１】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１は、この発明の実施の形態１による
位相同期回路を示すブロック図であり、図において、１
は位相比較器（位相比較手段）、２はチャージポンプ
（チャージポンプ手段）、３は時定数が可変である可変
ローパスフィルタ（可変ＬＰＦ）、４は電圧制御発振
器、即ち、ＶＣＯ（電圧制御発振手段）、５は分周器
（分周手段）、６は可変ＬＰＦ３の時定数を適切な値に
設定制御するためのＣＰＵ（制御手段）である。尚、実
施の形態１の位相同期回路では、分周器５は位相比較器
１と接続されているので、分周器５の出力は、位相比較
器１へ入力される。従って、位相比較器１、チャージポ
ンプ２、可変ＬＰＦ３、ＶＣＯ４、分周器５はループ回
路を形成している。
説明する。 実施の形態１．図１は、この発明の実施の形態１による
位相同期回路を示すブロック図であり、図において、１
は位相比較器（位相比較手段）、２はチャージポンプ
（チャージポンプ手段）、３は時定数が可変である可変
ローパスフィルタ（可変ＬＰＦ）、４は電圧制御発振
器、即ち、ＶＣＯ（電圧制御発振手段）、５は分周器
（分周手段）、６は可変ＬＰＦ３の時定数を適切な値に
設定制御するためのＣＰＵ（制御手段）である。尚、実
施の形態１の位相同期回路では、分周器５は位相比較器
１と接続されているので、分周器５の出力は、位相比較
器１へ入力される。従って、位相比較器１、チャージポ
ンプ２、可変ＬＰＦ３、ＶＣＯ４、分周器５はループ回
路を形成している。
【００１２】次に動作について説明する。位相比較器１
は、位相同期回路の外部から供給され、ＶＴＲのオンス
クリーンディスプレイ（Ｏｎ Ｓｃｒｅｅｎ Ｄｉｓｐ
ｌａｙ、以下では、ＯＳＤとする）表示の制御に使用さ
れる比較信号と分周器５から出力された出力信号とを入
力する。位相比較器１の出力は、チャージポンプ２を介
して可変ＬＰＦ３へ出力される。
は、位相同期回路の外部から供給され、ＶＴＲのオンス
クリーンディスプレイ（Ｏｎ Ｓｃｒｅｅｎ Ｄｉｓｐ
ｌａｙ、以下では、ＯＳＤとする）表示の制御に使用さ
れる比較信号と分周器５から出力された出力信号とを入
力する。位相比較器１の出力は、チャージポンプ２を介
して可変ＬＰＦ３へ出力される。
【００１３】比較信号の状態に応じてＣＰＵ６の制御の
もとで、可変ＬＰＦ３の時定数は適切な値に設定され切
替えられる。可変ＬＰＦ３から出力される出力信号は、
ＶＣＯ４へ送信される。ＶＣＯ４から出力された信号
は、分周器５に入力され、分周器５から出力された信号
は、再度位相比較器１へ出力される。
もとで、可変ＬＰＦ３の時定数は適切な値に設定され切
替えられる。可変ＬＰＦ３から出力される出力信号は、
ＶＣＯ４へ送信される。ＶＣＯ４から出力された信号
は、分周器５に入力され、分周器５から出力された信号
は、再度位相比較器１へ出力される。
【００１４】例えば、この発明の位相同期回路がＶＴＲ
のＯＳＤ表示制御に使用される場合、位相比較器１は、
外部から供給される比較信号と分周器５から出力された
信号との間の位相差検出を行う。
のＯＳＤ表示制御に使用される場合、位相比較器１は、
外部から供給される比較信号と分周器５から出力された
信号との間の位相差検出を行う。
【００１５】位相比較器１が生成し出力する位相差信号
は、チャージポンプ２を介して可変ＬＰＦ３内へ入力さ
れる。ＣＰＵ６の制御のもとで、所望の時定数に設定さ
れた可変ＬＰＦ３は、チャージポンプ２からの出力信号
を平滑化する。可変ＬＰＦ３は、平滑化した制御信号を
ＶＣＯ４へ出力し、ＶＣＯ４から出力された信号は、分
周器５へ入力される。分周器５は、ＶＣＯ４からの出力
信号を分周し、再度位相比較器１へ信号を出力する。
は、チャージポンプ２を介して可変ＬＰＦ３内へ入力さ
れる。ＣＰＵ６の制御のもとで、所望の時定数に設定さ
れた可変ＬＰＦ３は、チャージポンプ２からの出力信号
を平滑化する。可変ＬＰＦ３は、平滑化した制御信号を
ＶＣＯ４へ出力し、ＶＣＯ４から出力された信号は、分
周器５へ入力される。分周器５は、ＶＣＯ４からの出力
信号を分周し、再度位相比較器１へ信号を出力する。
【００１６】位相比較器１では、位相同期回路の外部か
ら供給された比較信号と分周器５からの出力信号との間
の位相差検出を行う。この位相同期回路による一連の動
作において、ＶＴＲのＯＳＤの表示制御を実施する場
合、外部から安定した比較信号が供給される場合には、
この比較信号の状態を基にしてＣＰＵ６は、可変ＬＰＦ
３の時定数を所定値へ制御することで位相同期回路の応
答性を上げ、ノイズや電源電圧の変動により生じるＯＳ
Ｄの文字揺れに対応する。
ら供給された比較信号と分周器５からの出力信号との間
の位相差検出を行う。この位相同期回路による一連の動
作において、ＶＴＲのＯＳＤの表示制御を実施する場
合、外部から安定した比較信号が供給される場合には、
この比較信号の状態を基にしてＣＰＵ６は、可変ＬＰＦ
３の時定数を所定値へ制御することで位相同期回路の応
答性を上げ、ノイズや電源電圧の変動により生じるＯＳ
Ｄの文字揺れに対応する。
【００１７】一方、外部から供給される比較信号それ自
身に、ノイズや信号抜けが存在する場合には、この比較
信号の状態を基にしてＣＰＵ６は、可変ＬＰＦ３の時定
数を制御することで位相同期回路の応答性を下げ、位相
同期回路自身の変動を抑制し、ＯＳＤ表示におけるこま
かな揺れ（ジッタ）を防ぐように機能する。
身に、ノイズや信号抜けが存在する場合には、この比較
信号の状態を基にしてＣＰＵ６は、可変ＬＰＦ３の時定
数を制御することで位相同期回路の応答性を下げ、位相
同期回路自身の変動を抑制し、ＯＳＤ表示におけるこま
かな揺れ（ジッタ）を防ぐように機能する。
【００１８】以上のように、この実施の形態１によれ
ば、比較信号の状態を基にして、ＣＰＵ６が、可変ＬＰ
Ｆ３の時定数を適切な値に設定するようにしたので、位
相同期回路の応答性を上げ、ノイズや電源電圧の変動に
より生じるＯＳＤの文字揺れに対応できる効果がある。
ば、比較信号の状態を基にして、ＣＰＵ６が、可変ＬＰ
Ｆ３の時定数を適切な値に設定するようにしたので、位
相同期回路の応答性を上げ、ノイズや電源電圧の変動に
より生じるＯＳＤの文字揺れに対応できる効果がある。
【００１９】一方、外部から供給される比較信号それ自
身に、ノイズや信号抜けが存在する場合には、この比較
信号の状態を基にしてＣＰＵ６は、可変ＬＰＦ３の時定
数を制御して、位相同期回路の応答性を適切なものに設
定し、位相同期回路自身の変動を抑制することで、ＯＳ
Ｄ表示における文字揺れ（ジッタ）を防ぐように機能す
る効果がある。
身に、ノイズや信号抜けが存在する場合には、この比較
信号の状態を基にしてＣＰＵ６は、可変ＬＰＦ３の時定
数を制御して、位相同期回路の応答性を適切なものに設
定し、位相同期回路自身の変動を抑制することで、ＯＳ
Ｄ表示における文字揺れ（ジッタ）を防ぐように機能す
る効果がある。
【００２０】実施の形態２．図２は、この発明の実施の
形態２による位相同期回路を示すブロック図であり、図
において、２３は可変ＬＰＦであり、Ｓ１はＣＰＵ６か
ら出力される制御信号に基づいて動作する切替スイッチ
（第１の選択手段）、Ｒ１は抵抗（第１の抵抗）、Ｒ２
は抵抗（第２の抵抗）、Ｒ３は抵抗（第３の抵抗）、Ｃ
１は容量（第１の容量）、Ｃ２は容量（第２の容量）で
ある。その他の構成要素、例えば、位相比較器１、チャ
ージポンプ２、ＶＣＯ４、分周器５、ＣＰＵ６の構成は
実施の形態１の位相同期回路で説明したものと同一のも
のなので、同一符号を付してここではその説明を省略す
る。
形態２による位相同期回路を示すブロック図であり、図
において、２３は可変ＬＰＦであり、Ｓ１はＣＰＵ６か
ら出力される制御信号に基づいて動作する切替スイッチ
（第１の選択手段）、Ｒ１は抵抗（第１の抵抗）、Ｒ２
は抵抗（第２の抵抗）、Ｒ３は抵抗（第３の抵抗）、Ｃ
１は容量（第１の容量）、Ｃ２は容量（第２の容量）で
ある。その他の構成要素、例えば、位相比較器１、チャ
ージポンプ２、ＶＣＯ４、分周器５、ＣＰＵ６の構成は
実施の形態１の位相同期回路で説明したものと同一のも
のなので、同一符号を付してここではその説明を省略す
る。
【００２１】実施の形態２の位相同期回路における可変
ＬＰＦ２３は、容量Ｃ１、容量Ｃ２、抵抗Ｒ１、抵抗Ｒ
２、抵抗Ｒ３、および切替スイッチＳ１から構成されて
おり、一種のラグリードフィルタである。図２に示すよ
うに、可変ＬＰＦ２３では、容量Ｃ１および容量Ｃ２の
それぞれが、抵抗Ｒ１と接地電位との間に接続されてお
り、また、切替スイッチＳ１を介して、抵抗Ｒ３が抵抗
Ｒ１と並列に接続されている。また、可変ＬＰＦ２３か
ら出力される制御信号は、ＶＣＯ４へ入力される。この
ように、実施の形態２の位相同期回路において、位相比
較器１、チャージポンプ２、可変ＬＰＦ２３、ＶＣＯ
４、分周器５は、一種のループ回路を形成する。
ＬＰＦ２３は、容量Ｃ１、容量Ｃ２、抵抗Ｒ１、抵抗Ｒ
２、抵抗Ｒ３、および切替スイッチＳ１から構成されて
おり、一種のラグリードフィルタである。図２に示すよ
うに、可変ＬＰＦ２３では、容量Ｃ１および容量Ｃ２の
それぞれが、抵抗Ｒ１と接地電位との間に接続されてお
り、また、切替スイッチＳ１を介して、抵抗Ｒ３が抵抗
Ｒ１と並列に接続されている。また、可変ＬＰＦ２３か
ら出力される制御信号は、ＶＣＯ４へ入力される。この
ように、実施の形態２の位相同期回路において、位相比
較器１、チャージポンプ２、可変ＬＰＦ２３、ＶＣＯ
４、分周器５は、一種のループ回路を形成する。
【００２２】次に動作について説明する。位相比較器１
は、比較信号および分周器５からの出力を入力する。位
相比較器１の出力は、チャージポンプ２を介して、可変
ＬＰＦ２３を構成する抵抗Ｒ１及び抵抗Ｒ３へ供給され
る。抵抗Ｒ３は、ＣＰＵ６から出力される制御信号に基
づいてオン／オフ制御される切替え可能なスイッチＳ１
を介し、抵抗Ｒ１と並列に接続される。
は、比較信号および分周器５からの出力を入力する。位
相比較器１の出力は、チャージポンプ２を介して、可変
ＬＰＦ２３を構成する抵抗Ｒ１及び抵抗Ｒ３へ供給され
る。抵抗Ｒ３は、ＣＰＵ６から出力される制御信号に基
づいてオン／オフ制御される切替え可能なスイッチＳ１
を介し、抵抗Ｒ１と並列に接続される。
【００２３】この実施の形態２の位相同期回路がＯＳＤ
表示制御に使用される場合、位相比較器１が比較信号と
分周器の出力との間の位相差の検出を行う。検出の結
果、得られた位相差信号は、チャージポンブ２を介し
て、可変ＬＰＦ２３へ入力される。
表示制御に使用される場合、位相比較器１が比較信号と
分周器の出力との間の位相差の検出を行う。検出の結
果、得られた位相差信号は、チャージポンブ２を介し
て、可変ＬＰＦ２３へ入力される。
【００２４】可変ＬＰＦ２３は、入力した位相差信号を
平滑する。平滑化された位相差信号は、ＶＣＯ４への制
御信号となる。ＶＣＯ４から出力される制御信号は、分
周器５により分周され、その後、再度位相比較器１へ出
力され、比較信号との間での位相差検出に使用される。
平滑する。平滑化された位相差信号は、ＶＣＯ４への制
御信号となる。ＶＣＯ４から出力される制御信号は、分
周器５により分周され、その後、再度位相比較器１へ出
力され、比較信号との間での位相差検出に使用される。
【００２５】上記した一連の動作を行う位相同期回路に
よるＯＳＤ表示制御を実施する際に、比較信号が安定し
ている場合には、ＣＰＵ６の制御により、可変ＬＰＦ２
３を構成するスイッチＳ１をＯＮさせ、可変ＬＰＦ２３
の時定数を所定の値に切替え、位相同期回路の応答性を
上げることで、ノイズや電源変動により生じるＯＳＤの
文字揺れに対応するように動作する。
よるＯＳＤ表示制御を実施する際に、比較信号が安定し
ている場合には、ＣＰＵ６の制御により、可変ＬＰＦ２
３を構成するスイッチＳ１をＯＮさせ、可変ＬＰＦ２３
の時定数を所定の値に切替え、位相同期回路の応答性を
上げることで、ノイズや電源変動により生じるＯＳＤの
文字揺れに対応するように動作する。
【００２６】また、比較信号自身にノイズや信号抜けが
多い場合には、ＣＰＵ６の制御の下で、スイッチＳ１を
ＯＦＦさせ、可変ＬＰＦ２３の時定数を切替え、可変Ｌ
ＰＦ２３の応答性を下げることで、位相同期回路自身が
乱れるのを抑制し、ＯＳＤ表示のこまかな揺れ（ジッ
タ）を防ぐように動作する。
多い場合には、ＣＰＵ６の制御の下で、スイッチＳ１を
ＯＦＦさせ、可変ＬＰＦ２３の時定数を切替え、可変Ｌ
ＰＦ２３の応答性を下げることで、位相同期回路自身が
乱れるのを抑制し、ＯＳＤ表示のこまかな揺れ（ジッ
タ）を防ぐように動作する。
【００２７】以上のように、この実施の形態２によれ
ば、位相同期回路の応答性を、外部から供給される比較
信号の状態に応じ、ＣＰＵ６の制御の下で可変ＬＰＦ２
３の時定数を適切な値に切替えるようにしたので、位相
同期回路の応答性を上げ、ノイズや電源電圧の変動によ
り生じるＯＳＤの文字揺れに対応できる効果がある。ま
た、外部から供給される比較信号それ自身に、ノイズや
信号抜けが存在する場合には、この比較信号の状態を基
にしてＣＰＵ６は、可変ＬＰＦ２３の時定数を切替え、
位相同期回路の応答性を適切なものに設定し、位相同期
回路自身の変動を抑制するのでＯＳＤ表示における文字
揺れ（ジッタ）を防ぐ効果がある。
ば、位相同期回路の応答性を、外部から供給される比較
信号の状態に応じ、ＣＰＵ６の制御の下で可変ＬＰＦ２
３の時定数を適切な値に切替えるようにしたので、位相
同期回路の応答性を上げ、ノイズや電源電圧の変動によ
り生じるＯＳＤの文字揺れに対応できる効果がある。ま
た、外部から供給される比較信号それ自身に、ノイズや
信号抜けが存在する場合には、この比較信号の状態を基
にしてＣＰＵ６は、可変ＬＰＦ２３の時定数を切替え、
位相同期回路の応答性を適切なものに設定し、位相同期
回路自身の変動を抑制するのでＯＳＤ表示における文字
揺れ（ジッタ）を防ぐ効果がある。
【００２８】実施の形態３．図３は、この発明の実施の
形態３による位相同期回路を示すブロック図であり、図
において、３３は可変ＬＰＦ、Ｓ２はＣＰＵ６から出力
される制御信号に基づいて動作する切替スイッチ（第２
の選択手段）、Ｒ１ａは抵抗（第４の抵抗）、Ｒ２ａは
抵抗（第５の抵抗）、Ｒ４ａは抵抗（第６の抵抗）、Ｃ
１ａは容量（第３の容量）、Ｃ２ａは容量（第４の容
量）、Ｃ４ａは容量（第５の容量）である。図３に示す
ように、可変ＬＰＦ３３では、容量Ｃ１ａが、抵抗Ｒ１
ａと接地電位との間に接続され、抵抗Ｒ２ａと容量Ｃ２
ａが、抵抗Ｒ１ａと接地電位との間に切替スイッチＳ２
を介して直列に接続され、また、抵抗Ｒ４ａと容量Ｃ４
ａが、抵抗Ｒ１ａと接地電位との間に切替スイッチＳ２
を介して直列に接続されている。
形態３による位相同期回路を示すブロック図であり、図
において、３３は可変ＬＰＦ、Ｓ２はＣＰＵ６から出力
される制御信号に基づいて動作する切替スイッチ（第２
の選択手段）、Ｒ１ａは抵抗（第４の抵抗）、Ｒ２ａは
抵抗（第５の抵抗）、Ｒ４ａは抵抗（第６の抵抗）、Ｃ
１ａは容量（第３の容量）、Ｃ２ａは容量（第４の容
量）、Ｃ４ａは容量（第５の容量）である。図３に示す
ように、可変ＬＰＦ３３では、容量Ｃ１ａが、抵抗Ｒ１
ａと接地電位との間に接続され、抵抗Ｒ２ａと容量Ｃ２
ａが、抵抗Ｒ１ａと接地電位との間に切替スイッチＳ２
を介して直列に接続され、また、抵抗Ｒ４ａと容量Ｃ４
ａが、抵抗Ｒ１ａと接地電位との間に切替スイッチＳ２
を介して直列に接続されている。
【００２９】このように、実施の形態３の位相同期回路
における可変ＬＰＦ３３は、容量Ｃ１ａ、容量Ｃ２ａ、
容量Ｃ４ａ、抵抗Ｒ１ａ、抵抗Ｒ２ａ、抵抗Ｒ４ａ、切
替スイッチＳ２から構成されており、一種のラグリード
フィルタである。可変ＬＰＦ３３から出力される制御信
号は、ＶＣＯ４へ入力される。その他の構成要素、例え
ば、位相比較器１、チャージポンプ２、ＶＣＯ４、分周
器５、ＣＰＵ６の構成は実施の形態１の位相同期回路で
説明したものと同一のものなので、同一符号を付してこ
こではその説明を省略する。このように、実施の形態３
の位相同期回路において、位相比較器１、チャージポン
プ２、可変ＬＰＦ３３、ＶＣＯ４、分周器５は、一種の
ループ回路を形成する。
における可変ＬＰＦ３３は、容量Ｃ１ａ、容量Ｃ２ａ、
容量Ｃ４ａ、抵抗Ｒ１ａ、抵抗Ｒ２ａ、抵抗Ｒ４ａ、切
替スイッチＳ２から構成されており、一種のラグリード
フィルタである。可変ＬＰＦ３３から出力される制御信
号は、ＶＣＯ４へ入力される。その他の構成要素、例え
ば、位相比較器１、チャージポンプ２、ＶＣＯ４、分周
器５、ＣＰＵ６の構成は実施の形態１の位相同期回路で
説明したものと同一のものなので、同一符号を付してこ
こではその説明を省略する。このように、実施の形態３
の位相同期回路において、位相比較器１、チャージポン
プ２、可変ＬＰＦ３３、ＶＣＯ４、分周器５は、一種の
ループ回路を形成する。
【００３０】次に動作について説明する。位相比較器１
は、比較信号および分周器５からの出力を入力する。位
相比較器１の出力は、チャージポンプ２を介して、可変
ＬＰＦ３３を構成する抵抗Ｒ１ａへ供給される。直列接
続された抵抗Ｒ２ａおよび容量Ｃ２ａと、直列接続され
た抵抗Ｒ４ａおよび容量Ｃ４ａとは並列に接続され、Ｃ
ＰＵ６から出力される制御信号に基づいてオン／オフ制
御される切替え可能なスイッチＳ２を介し、抵抗Ｒ１ａ
および容量Ｃ１ａと接続される。
は、比較信号および分周器５からの出力を入力する。位
相比較器１の出力は、チャージポンプ２を介して、可変
ＬＰＦ３３を構成する抵抗Ｒ１ａへ供給される。直列接
続された抵抗Ｒ２ａおよび容量Ｃ２ａと、直列接続され
た抵抗Ｒ４ａおよび容量Ｃ４ａとは並列に接続され、Ｃ
ＰＵ６から出力される制御信号に基づいてオン／オフ制
御される切替え可能なスイッチＳ２を介し、抵抗Ｒ１ａ
および容量Ｃ１ａと接続される。
【００３１】この実施の形態３の位相同期回路がＶＴＲ
のＯＳＤ表示制御に使用される場合、位相比較器１が比
較信号と分周器の出力との間の位相差の検出を行う。検
出の結果、得られた位相差信号は、チャージポンブ２を
介して、可変ＬＰＦ３３へ入力される。
のＯＳＤ表示制御に使用される場合、位相比較器１が比
較信号と分周器の出力との間の位相差の検出を行う。検
出の結果、得られた位相差信号は、チャージポンブ２を
介して、可変ＬＰＦ３３へ入力される。
【００３２】可変ＬＰＦ３３は、入力した位相差信号を
平滑する。平滑化された位相差信号は、ＶＣＯ４への制
御信号となる。ＶＣＯ４から出力される制御信号は、分
周器５により分周され、その後、再度位相比較器１へ出
力され、比較信号との間での位相差検出に使用される。
平滑する。平滑化された位相差信号は、ＶＣＯ４への制
御信号となる。ＶＣＯ４から出力される制御信号は、分
周器５により分周され、その後、再度位相比較器１へ出
力され、比較信号との間での位相差検出に使用される。
【００３３】上記した一連の動作を行う位相同期回路に
よるＯＳＤ表示制御を実施する際に、ＣＰＵ６の制御に
より、可変ＬＰＦ３３を構成するスイッチＳ２を切替え
て、抵抗Ｒ１ａ、抵抗Ｒ２ａ、容量Ｃ２ａで構成される
時定数と、抵抗Ｒ１ａ、抵抗Ｒ４ａ、容量Ｃ４ａで構成
される時定数とのいずれかに設定することで、位相同期
回路の応答性を変化させ、ノイズや電源変動により生じ
るＯＳＤの文字揺れ、位相同期回路自身が乱れるのを抑
制し、ＯＳＤ表示のこまかな揺れ（ジッタ）を防ぐよう
に動作する。
よるＯＳＤ表示制御を実施する際に、ＣＰＵ６の制御に
より、可変ＬＰＦ３３を構成するスイッチＳ２を切替え
て、抵抗Ｒ１ａ、抵抗Ｒ２ａ、容量Ｃ２ａで構成される
時定数と、抵抗Ｒ１ａ、抵抗Ｒ４ａ、容量Ｃ４ａで構成
される時定数とのいずれかに設定することで、位相同期
回路の応答性を変化させ、ノイズや電源変動により生じ
るＯＳＤの文字揺れ、位相同期回路自身が乱れるのを抑
制し、ＯＳＤ表示のこまかな揺れ（ジッタ）を防ぐよう
に動作する。
【００３４】以上のように、この実施の形態３によれ
ば、位相同期回路の応答性を、外部から供給される比較
信号の状態に応じ、ＣＰＵ６の制御の下で可変ＬＰＦ３
３の時定数を適切な値に切替えるようにしたので、位相
同期回路の応答性を上げ、ノイズや電源電圧の変動によ
り生じるＯＳＤの文字揺れに対応できる効果がある。ま
た、外部から供給される比較信号それ自身に、ノイズや
信号抜けが存在する場合には、この比較信号の状態を基
にしてＣＰＵ６は、可変ＬＰＦ３３の時定数を切替え、
位相同期回路の応答性を適切なものに設定し、位相同期
回路自身の変動を抑制することで、ＯＳＤ表示における
文字揺れ（ジッタ）を防ぐように機能する効果がある。
ば、位相同期回路の応答性を、外部から供給される比較
信号の状態に応じ、ＣＰＵ６の制御の下で可変ＬＰＦ３
３の時定数を適切な値に切替えるようにしたので、位相
同期回路の応答性を上げ、ノイズや電源電圧の変動によ
り生じるＯＳＤの文字揺れに対応できる効果がある。ま
た、外部から供給される比較信号それ自身に、ノイズや
信号抜けが存在する場合には、この比較信号の状態を基
にしてＣＰＵ６は、可変ＬＰＦ３３の時定数を切替え、
位相同期回路の応答性を適切なものに設定し、位相同期
回路自身の変動を抑制することで、ＯＳＤ表示における
文字揺れ（ジッタ）を防ぐように機能する効果がある。
【００３５】実施の形態４．図４は、この発明の実施の
形態４による位相同期回路を示すブロック図であり、図
において、４３は可変ＬＰＦ、Ｓ３はＣＰＵ６から出力
される制御信号に基づいて動作する切替スイッチ（第３
の選択手段）、Ｒ１ｂは抵抗（第７の抵抗）、Ｒ３ｂは
抵抗（第８の抵抗）、Ｃ１ｂは容量（第６の容量）、Ｃ
２ｂは容量（第７の容量）である。その他の構成要素、
例えば、位相比較器１、チャージポンプ２、ＶＣＯ４、
分周器５、ＣＰＵ６の構成は実施の形態１の位相同期回
路で説明したものと同一のものなので、同一符号を付し
てここではその説明を省略する。
形態４による位相同期回路を示すブロック図であり、図
において、４３は可変ＬＰＦ、Ｓ３はＣＰＵ６から出力
される制御信号に基づいて動作する切替スイッチ（第３
の選択手段）、Ｒ１ｂは抵抗（第７の抵抗）、Ｒ３ｂは
抵抗（第８の抵抗）、Ｃ１ｂは容量（第６の容量）、Ｃ
２ｂは容量（第７の容量）である。その他の構成要素、
例えば、位相比較器１、チャージポンプ２、ＶＣＯ４、
分周器５、ＣＰＵ６の構成は実施の形態１の位相同期回
路で説明したものと同一のものなので、同一符号を付し
てここではその説明を省略する。
【００３６】この実施の形態４の位相同期回路における
可変ＬＰＦ４３は、容量Ｃ１ｂ、容量Ｃ２ｂ、抵抗Ｒ１
ｂ、抵抗Ｒ３ｂ、切替スイッチＳ３から構成されてお
り、一種のラグフィルタである。図４に示すように、可
変ＬＰＦ４３では、容量Ｃ１ｂおよび容量Ｃ２ｂの各々
は、抵抗Ｒ１ｂと接地電位との間に接続され、抵抗Ｒ３
ｂは、切替スイッチＳ３を介して抵抗Ｒ１ｂと並列に接
続されている。また、可変ＬＰＦ４３から出力される制
御信号は、ＶＣＯ４へ入力される。このように、実施の
形態４の位相同期回路において、位相比較器１、チャー
ジポンプ２、可変ＬＰＦ４３、ＶＣＯ４、分周器５は、
一種のループ回路を形成する。
可変ＬＰＦ４３は、容量Ｃ１ｂ、容量Ｃ２ｂ、抵抗Ｒ１
ｂ、抵抗Ｒ３ｂ、切替スイッチＳ３から構成されてお
り、一種のラグフィルタである。図４に示すように、可
変ＬＰＦ４３では、容量Ｃ１ｂおよび容量Ｃ２ｂの各々
は、抵抗Ｒ１ｂと接地電位との間に接続され、抵抗Ｒ３
ｂは、切替スイッチＳ３を介して抵抗Ｒ１ｂと並列に接
続されている。また、可変ＬＰＦ４３から出力される制
御信号は、ＶＣＯ４へ入力される。このように、実施の
形態４の位相同期回路において、位相比較器１、チャー
ジポンプ２、可変ＬＰＦ４３、ＶＣＯ４、分周器５は、
一種のループ回路を形成する。
【００３７】次に動作について説明する。位相比較器１
は、比較信号および分周器５からの出力を入力する。位
相比較器１の出力は、チャージポンプ２を介して、可変
ＬＰＦ４３を構成する抵抗Ｒ１ｂへ供給される。抵抗Ｒ
３ｂは、ＣＰＵ６から出力される制御信号に基づいてオ
ン／オフ制御される切替え可能なスイッチＳ３を介し、
抵抗Ｒ１ｂ、容量Ｃ１ｂ、容量Ｃ２ｂと接続される。
は、比較信号および分周器５からの出力を入力する。位
相比較器１の出力は、チャージポンプ２を介して、可変
ＬＰＦ４３を構成する抵抗Ｒ１ｂへ供給される。抵抗Ｒ
３ｂは、ＣＰＵ６から出力される制御信号に基づいてオ
ン／オフ制御される切替え可能なスイッチＳ３を介し、
抵抗Ｒ１ｂ、容量Ｃ１ｂ、容量Ｃ２ｂと接続される。
【００３８】この実施の形態４の位相同期回路がＯＳＤ
表示制御に使用される場合、位相比較器１が比較信号と
分周器の出力との間の位相差の検出を行う。検出の結
果、得られた位相差信号は、チャージポンプ２を介し
て、可変ＬＰＦ４３へ入力される。
表示制御に使用される場合、位相比較器１が比較信号と
分周器の出力との間の位相差の検出を行う。検出の結
果、得られた位相差信号は、チャージポンプ２を介し
て、可変ＬＰＦ４３へ入力される。
【００３９】可変ＬＰＦ４３は、入力した位相差信号を
平滑する。平滑化された位相差信号は、ＶＣＯ４への制
御信号となる。ＶＣＯ４から出力される制御信号は、分
周器５により分周され、その後、再度位相比較器１へ出
力され、比較信号との間での位相差検出に使用される。
平滑する。平滑化された位相差信号は、ＶＣＯ４への制
御信号となる。ＶＣＯ４から出力される制御信号は、分
周器５により分周され、その後、再度位相比較器１へ出
力され、比較信号との間での位相差検出に使用される。
【００４０】上記した一連の動作を行う実施の形態４の
位相同期回路によるＶＴＲのＯＳＤ表示制御を行う場
合、比較信号が安定している場合には、ＣＰＵ６の制御
により、可変ＬＰＦ４３を構成するスイッチＳ３をＯＮ
させ、可変ＬＰＦ４３の時定数を所定の値に切替え、位
相同期回路の応答性を上ることで、ノイズや電源変動に
より生じるＯＳＤの文字揺れに対応するように動作す
る。
位相同期回路によるＶＴＲのＯＳＤ表示制御を行う場
合、比較信号が安定している場合には、ＣＰＵ６の制御
により、可変ＬＰＦ４３を構成するスイッチＳ３をＯＮ
させ、可変ＬＰＦ４３の時定数を所定の値に切替え、位
相同期回路の応答性を上ることで、ノイズや電源変動に
より生じるＯＳＤの文字揺れに対応するように動作す
る。
【００４１】また、比較信号自身にノイズや信号抜けが
多い場合には、ＣＰＵ６の制御の下で、スイッチＳ３を
ＯＦＦさせ、可変ＬＰＦ４３の時定数を切替え、可変Ｌ
ＰＦ４３の応答性を下げることで、位相同期回路自身が
乱れるのを抑制し、ＯＳＤ表示のこまかな揺れ（ジッ
タ）を防ぐように動作する。
多い場合には、ＣＰＵ６の制御の下で、スイッチＳ３を
ＯＦＦさせ、可変ＬＰＦ４３の時定数を切替え、可変Ｌ
ＰＦ４３の応答性を下げることで、位相同期回路自身が
乱れるのを抑制し、ＯＳＤ表示のこまかな揺れ（ジッ
タ）を防ぐように動作する。
【００４２】以上のように、この実施の形態４によれ
ば、位相同期回路の応答性を、外部から供給される比較
信号の状態に応じ、ＣＰＵ６の制御の下で可変ＬＰＦ４
３の時定数を適切な値に切替えるようにしたので、位相
同期回路の応答性を上げ、ノイズや電源電圧の変動によ
り生じるＯＳＤの文字揺れに対応できる効果がある。ま
た、外部から供給される比較信号それ自身に、ノイズや
信号抜けが存在する場合には、この比較信号の状態を基
にしてＣＰＵ６は、可変ＬＰＦ４３の時定数を切替え、
位相同期回路の応答性を適切なものに設定し、位相同期
回路自身の変動を抑制することで、ＯＳＤ表示における
文字揺れ（ジッタ）を防ぐように機能する効果がある。
ば、位相同期回路の応答性を、外部から供給される比較
信号の状態に応じ、ＣＰＵ６の制御の下で可変ＬＰＦ４
３の時定数を適切な値に切替えるようにしたので、位相
同期回路の応答性を上げ、ノイズや電源電圧の変動によ
り生じるＯＳＤの文字揺れに対応できる効果がある。ま
た、外部から供給される比較信号それ自身に、ノイズや
信号抜けが存在する場合には、この比較信号の状態を基
にしてＣＰＵ６は、可変ＬＰＦ４３の時定数を切替え、
位相同期回路の応答性を適切なものに設定し、位相同期
回路自身の変動を抑制することで、ＯＳＤ表示における
文字揺れ（ジッタ）を防ぐように機能する効果がある。
【００４３】
【発明の効果】以上のように、この発明によれば、位相
同期回路の応答性を、外部から供給される比較信号の状
態に応じ、制御手段であるＣＰＵの制御の下で、例え
ば、切替手段を介して、可変ＬＰＦの時定数を適切な値
に切替えるようにしたので、位相同期回路の応答性を上
げ、ノイズや電源電圧の変動により生じるＯＳＤの文字
揺れに対応できる効果がある。また、外部から供給され
る比較信号それ自身に、ノイズや信号抜けが存在する場
合には、この比較信号の状態を基にして制御手段である
ＣＰＵは、可変ＬＰＦの時定数を切替え、位相同期回路
の応答性を適切なものに設定し、位相同期回路自身の変
動を抑制することで、ＯＳＤ表示における文字揺れ（ジ
ッタ）を防ぐように機能する効果がある。
同期回路の応答性を、外部から供給される比較信号の状
態に応じ、制御手段であるＣＰＵの制御の下で、例え
ば、切替手段を介して、可変ＬＰＦの時定数を適切な値
に切替えるようにしたので、位相同期回路の応答性を上
げ、ノイズや電源電圧の変動により生じるＯＳＤの文字
揺れに対応できる効果がある。また、外部から供給され
る比較信号それ自身に、ノイズや信号抜けが存在する場
合には、この比較信号の状態を基にして制御手段である
ＣＰＵは、可変ＬＰＦの時定数を切替え、位相同期回路
の応答性を適切なものに設定し、位相同期回路自身の変
動を抑制することで、ＯＳＤ表示における文字揺れ（ジ
ッタ）を防ぐように機能する効果がある。
【図１】 この発明の実施の形態１による位相同期回路
を示すブロック図である。
を示すブロック図である。
【図２】 この発明の実施の形態２による位相同期回路
を示すブロック図である。
を示すブロック図である。
【図３】 この発明の実施の形態３による位相同期回路
を示すブロック図である。
を示すブロック図である。
【図４】 この発明の実施の形態４による位相同期回路
を示すブロック図である。
を示すブロック図である。
【図５】 ＯＳＤ表示制御に用いられる従来の位相同期
回路を示すブロック図である。
回路を示すブロック図である。
１ 位相比較器（位相比較手段）、２ チャージポンプ
（チャージポンプ手段）、３，２３，３３，４３ 可変
ＬＰＦ、４ ＶＣＯ（電圧制御発振手段）、５分周器
（分周手段）、６ ＣＰＵ（制御手段）、Ｒ１ 抵抗
（第１の抵抗）、Ｒ１ａ 抵抗（第４の抵抗）、Ｒ１ｂ
抵抗（第７の抵抗）、Ｒ２ 抵抗（第２の抵抗）、Ｒ
２ａ 抵抗（第５の抵抗）、Ｒ３ 抵抗（第３の抵
抗）、Ｒ３ｂ抵抗（第８の抵抗）、Ｒ４ａ 抵抗（第６
の抵抗）、Ｃ１ 容量（第１の容量）、Ｃ１ａ 容量
（第３の容量）、Ｃ１ｂ 容量（第６の容量）、Ｃ２
容量（第２の容量）、Ｃ２ａ 容量（第４の容量）、Ｃ
２ｂ 容量（第７の容量）、Ｃ４ａ 容量（第５の容
量）、Ｓ１ スイッチ（第１の選択手段）、Ｓ２ スイ
ッチ（第２の選択手段）、Ｓ３ スイッチ（第３の選択
手段）。
（チャージポンプ手段）、３，２３，３３，４３ 可変
ＬＰＦ、４ ＶＣＯ（電圧制御発振手段）、５分周器
（分周手段）、６ ＣＰＵ（制御手段）、Ｒ１ 抵抗
（第１の抵抗）、Ｒ１ａ 抵抗（第４の抵抗）、Ｒ１ｂ
抵抗（第７の抵抗）、Ｒ２ 抵抗（第２の抵抗）、Ｒ
２ａ 抵抗（第５の抵抗）、Ｒ３ 抵抗（第３の抵
抗）、Ｒ３ｂ抵抗（第８の抵抗）、Ｒ４ａ 抵抗（第６
の抵抗）、Ｃ１ 容量（第１の容量）、Ｃ１ａ 容量
（第３の容量）、Ｃ１ｂ 容量（第６の容量）、Ｃ２
容量（第２の容量）、Ｃ２ａ 容量（第４の容量）、Ｃ
２ｂ 容量（第７の容量）、Ｃ４ａ 容量（第５の容
量）、Ｓ１ スイッチ（第１の選択手段）、Ｓ２ スイ
ッチ（第２の選択手段）、Ｓ３ スイッチ（第３の選択
手段）。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J106 AA04 BB04 CC01 CC21 CC38 CC41 CC52 DD08 DD32 DD34 GG07 HH10 KK25
Claims (4)
- 【請求項１】 位相比較手段と、前記位相比較手段に接
続されたチャージポンプ手段と、前記チャージポンプ手
段に接続され、時定数が可変の可変ＬＰＦと、前記可変
ＬＰＦに接続された電圧制御発振手段と、前記電圧制御
発振手段に接続された分周手段と、前記可変ＬＰＦの時
定数を可変する制御信号を生成し出力する制御手段とを
備え、前記位相比較手段は、ＯＳＤ表示制御で使用され
る比較信号と、前記分周手段から出力された信号とを入
力し、前記比較信号と前記分周手段から出力された信号
との間の位相差の検出を行い、前記制御手段は、ＯＳＤ
表示制御で使用される前記比較信号の信号状態に基づい
て、前記可変ＬＰＦの時定数を所定値に可変するための
制御信号を生成し前記可変ＬＰＦへ出力して、前記可変
ＬＰＦの時定数を可変させて、前記ＯＳＤの文字揺れを
制御することを特徴とする位相同期回路。 - 【請求項２】 可変ＬＰＦは、第１の抵抗と、前記第１
の抵抗に並列に接続された第３の抵抗と、前記第１の抵
抗と接地電位との間に接続された第１の容量と、前記第
１の抵抗と前記接地電位との間に接続され、互いに直列
に接続された第２の抵抗および第２の容量と、制御手段
の制御のもとで、前記第３の抵抗を前記第１の抵抗に並
列に接続し、かつ、前記第３の抵抗を前記第１の容量
と、互いに直列接続された前記第２の抵抗および前記第
２の容量とへ接続して、前記可変ＬＰＦの時定数を所定
値へ切替える第１の選択手段とを有することを特徴とす
る請求項１項記載の位相同期回路。 - 【請求項３】 可変ＬＰＦは、第４の抵抗と、前記第４
の抵抗と接地電位との間に接続された第３の容量と、前
記第４の抵抗と前記接地電位との間に接続され互いに直
列に接続された第５の抵抗および第４の容量と、前記第
４の抵抗と前記接地電位との間に接続され互いに直列に
接続された第６の抵抗および第５の容量と、制御手段の
制御のもとで、前記第５の抵抗および前記第４の容量
と、前記第６の抵抗および前記第５の容量とのいずれか
を、前記第４の抵抗へ接続して、前記可変ＬＰＦの時定
数を所定値へ切替える第２の選択手段とを有することを
特徴とする請求項１項記載の位相同期回路。 - 【請求項４】 可変ＬＰＦは、第７の抵抗と、前記第７
の抵抗に並列に接続された第８の抵抗と、前記第７の抵
抗と接地電位との間に接続された第６の容量と、前記第
７の抵抗と前記接地電位との間に接続された第７の容量
と、制御手段の制御のもとで、前記第８の抵抗を前記第
７の抵抗へ並列に接続し、かつ、前記第８の抵抗を前記
第６の容量および前記第７の容量へ接続して、前記可変
ＬＰＦの時定数を所定値へ切替える第３の選択手段とを
有することを特徴とする請求項１項記載の位相同期回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11031920A JP2000232355A (ja) | 1999-02-09 | 1999-02-09 | 位相同期回路 |
| US09/347,269 US6466270B1 (en) | 1999-02-09 | 1999-07-06 | Phase locked loop circuit and method of controlling jitter of OSD characters |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11031920A JP2000232355A (ja) | 1999-02-09 | 1999-02-09 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000232355A true JP2000232355A (ja) | 2000-08-22 |
Family
ID=12344425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11031920A Pending JP2000232355A (ja) | 1999-02-09 | 1999-02-09 | 位相同期回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6466270B1 (ja) |
| JP (1) | JP2000232355A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3748210B2 (ja) * | 2001-02-21 | 2006-02-22 | シャープ株式会社 | 送受信回路 |
| US20050160125A1 (en) * | 2004-01-17 | 2005-07-21 | Optimum Power Technology | Dynamic filter |
| CN103905019B (zh) * | 2012-12-31 | 2017-12-12 | 比亚迪股份有限公司 | 一种igbt模块门极驱动电阻等效调节电路 |
| KR101636642B1 (ko) * | 2015-01-16 | 2016-07-05 | 엘지전자 주식회사 | 건조 감지 회로 및 건조도 감지 방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0357080B1 (en) * | 1988-09-02 | 1994-05-11 | Sanyo Electric Co., Ltd. | Phase synchronizing circuit in video signal receiver and method of establishing phase synchronization |
| JPH0834589B2 (ja) * | 1990-03-30 | 1996-03-29 | 三菱電機株式会社 | サンプリングクロック発生回路 |
| DE4013694A1 (de) * | 1990-04-28 | 1991-10-31 | Thomson Brandt Gmbh | Phasenregelschaltung |
| JPH05207326A (ja) * | 1992-01-28 | 1993-08-13 | Matsushita Electric Ind Co Ltd | 水平圧縮ｐｌｌ回路 |
| JP3307750B2 (ja) * | 1993-12-28 | 2002-07-24 | キヤノン株式会社 | 表示制御装置 |
| JP3311153B2 (ja) * | 1994-07-14 | 2002-08-05 | 三菱電機株式会社 | 自動周波数制御装置 |
| JPH08307251A (ja) | 1995-04-28 | 1996-11-22 | Hitachi Ltd | 半導体集積回路装置およびそれを用いて構成された音響映像機器 |
| JPH09121156A (ja) | 1995-10-25 | 1997-05-06 | Sony Corp | Ｐｌｌ回路およびディジタル信号再生装置 |
| JP2954043B2 (ja) * | 1996-11-15 | 1999-09-27 | 日本電気アイシーマイコンシステム株式会社 | Ｏｓｄ装置 |
| US5889500A (en) * | 1997-01-31 | 1999-03-30 | Dynacolor Inc. | Single chip display system processor for CRT based display systems |
| US5796392A (en) * | 1997-02-24 | 1998-08-18 | Paradise Electronics, Inc. | Method and apparatus for clock recovery in a digital display unit |
| JPH10303747A (ja) * | 1997-04-25 | 1998-11-13 | Matsushita Electric Ind Co Ltd | 複数周波数帯域ｐｌｌ周波数シンセサイザ |
| US5986486A (en) * | 1997-11-10 | 1999-11-16 | Adc Telecommunications, Inc. | Circuits and methods for a phase lock loop for synchronous reference clocks |
| US6177959B1 (en) * | 1997-12-31 | 2001-01-23 | Telecruz Technology, Inc. | Circuit and method for generating a clock signal synchronized with time reference signals associated with television signals |
| KR100303397B1 (ko) * | 1998-06-23 | 2001-11-22 | 윤종용 | 모든합성주파수구간들에서변하지않는루프특성을가지는주파수합성기 |
| US6133769A (en) * | 1998-11-30 | 2000-10-17 | Vantis Corporation | Phase locked loop with a lock detector |
-
1999
- 1999-02-09 JP JP11031920A patent/JP2000232355A/ja active Pending
- 1999-07-06 US US09/347,269 patent/US6466270B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6466270B1 (en) | 2002-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6704381B1 (en) | Frequency acquisition rate control in phase lock loop circuits | |
| US7180377B1 (en) | Method and apparatus for a hybrid phase lock loop frequency synthesizer | |
| JP2002158538A (ja) | 電圧制御発振器およびその方法 | |
| KR20000002717A (ko) | 모든 합성 주파수 구간들에서 변하지 않는 루프 특성을 가지는주파수 합성기 | |
| JP2003133950A (ja) | 入力切替電圧制御発振器及びｐｌｌ制御発振器 | |
| JP2000315948A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3047968B2 (ja) | Ｐｌｌ回路 | |
| JP4124511B2 (ja) | 充電ポンプ | |
| JP2000232355A (ja) | 位相同期回路 | |
| JP2002026695A (ja) | 電圧制御発振器 | |
| JP2954043B2 (ja) | Ｏｓｄ装置 | |
| JPH10271001A (ja) | 発振制御装置 | |
| US7109763B1 (en) | Phase locked loop operable over a wide frequency range | |
| US20230003525A1 (en) | Phase-locked loop for a driver circuit for operating a mems gyroscope | |
| JP2001230670A (ja) | Ｐｌｌ発振回路 | |
| JPH06291644A (ja) | Ｐｌｌ回路 | |
| JPH0730410A (ja) | フェーズ・ロックド・ループ回路 | |
| KR100306904B1 (ko) | 주파수합성기 | |
| JP2002314411A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH09153797A (ja) | Ｐｌｌ回路 | |
| KR0148180B1 (ko) | 클램프회로를 이용한 위상검출기 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JP2002044483A (ja) | Ｃｒｔモニタ水平ドライブ信号用ｐｌｌ回路 | |
| JPH1013224A (ja) | Ｐｌｌ回路 | |
| JP2003204264A (ja) | Ｐｌｌ回路 |