JP2002237185A - 半導体記憶装置、半導体記憶装置の切り替え方法 - Google Patents
半導体記憶装置、半導体記憶装置の切り替え方法Info
- Publication number
- JP2002237185A JP2002237185A JP2001035366A JP2001035366A JP2002237185A JP 2002237185 A JP2002237185 A JP 2002237185A JP 2001035366 A JP2001035366 A JP 2001035366A JP 2001035366 A JP2001035366 A JP 2001035366A JP 2002237185 A JP2002237185 A JP 2002237185A
- Authority
- JP
- Japan
- Prior art keywords
- external power
- power supply
- circuit
- semiconductor memory
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】
【課題】 外部電源電圧５Ｖ（内部降圧電位３．３Ｖ）
版と外部電源電圧３．３Ｖ単一版の異なる仕様の製品を
メタルレチクルで切り替える。 【解決手段】 外部電源１と、前記外部電源１から供給
される外部電源電圧を所望電位まで降圧する降圧回路２
と、前記降圧回路２に接続された内部メモリ回路３と、
前記外部電源１が接続されたワード線駆動回路４とから
成る第１の半導体記憶装置と、 外部電源１と、前記外
部電源１が接続された内部メモリ回路３と、前記外部電
源１から供給される外部電源電圧を所望電位まで昇圧す
るＶPP回路６と、前記ＶPP回路６に接続されたワード線
駆動回路４とから成る第２の半導体記憶装置とをメタル
レチクル切り替えする。
版と外部電源電圧３．３Ｖ単一版の異なる仕様の製品を
メタルレチクルで切り替える。 【解決手段】 外部電源１と、前記外部電源１から供給
される外部電源電圧を所望電位まで降圧する降圧回路２
と、前記降圧回路２に接続された内部メモリ回路３と、
前記外部電源１が接続されたワード線駆動回路４とから
成る第１の半導体記憶装置と、 外部電源１と、前記外
部電源１が接続された内部メモリ回路３と、前記外部電
源１から供給される外部電源電圧を所望電位まで昇圧す
るＶPP回路６と、前記ＶPP回路６に接続されたワード線
駆動回路４とから成る第２の半導体記憶装置とをメタル
レチクル切り替えする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体記憶装置に
関し、更に言えば、外部電源を降圧して内部電源を作り
動作させるＤＲＡＭ等の半導体記憶装置において、例え
ば外部電源電圧５Ｖ（内部降圧電位３．３Ｖ）版と外部
電源電圧３．３Ｖ単一版の異なる仕様の製品をメタルレ
チクル等の切り替えで作るメモリに関する。
関し、更に言えば、外部電源を降圧して内部電源を作り
動作させるＤＲＡＭ等の半導体記憶装置において、例え
ば外部電源電圧５Ｖ（内部降圧電位３．３Ｖ）版と外部
電源電圧３．３Ｖ単一版の異なる仕様の製品をメタルレ
チクル等の切り替えで作るメモリに関する。
【０００２】
【従来の技術】従来の半導体記憶装置、特にＤＲＡＭは
プロセスの微細化に伴いＬＳＩ内部の信頼性を確保する
ため、外部電源を降圧回路を用いて降圧し、内部電源を
発生させて内部回路を動作させている。
プロセスの微細化に伴いＬＳＩ内部の信頼性を確保する
ため、外部電源を降圧回路を用いて降圧し、内部電源を
発生させて内部回路を動作させている。
【０００３】この場合、ＤＲＡＭ特有のワード線電位は
内部の電源よりも高い電圧レベルが必要なため、ＶPP
（＞ＶCC）発生回路等のチャージポンプ回路を使い昇圧
電位を発生させて、ワード線駆動回路の電源として使う
のが一般的であった。
内部の電源よりも高い電圧レベルが必要なため、ＶPP
（＞ＶCC）発生回路等のチャージポンプ回路を使い昇圧
電位を発生させて、ワード線駆動回路の電源として使う
のが一般的であった。
【０００４】即ち、図２に示すように外部電源１０（例
えば、外部電源電圧５Ｖ）を降圧回路１１により所望の
内部降圧電位（例えば、内部電源電位３．３Ｖ）まで降
圧し、この内部降圧電位を用いて内部メモリ回路１２を
動作させる。また、ワード線駆動回路１４を動作させる
場合には、ＶPP発生回路１３を用いて前記内部降圧電位
を所望電位までに昇圧し、当該ワード線駆動回路１４を
動作させている。
えば、外部電源電圧５Ｖ）を降圧回路１１により所望の
内部降圧電位（例えば、内部電源電位３．３Ｖ）まで降
圧し、この内部降圧電位を用いて内部メモリ回路１２を
動作させる。また、ワード線駆動回路１４を動作させる
場合には、ＶPP発生回路１３を用いて前記内部降圧電位
を所望電位までに昇圧し、当該ワード線駆動回路１４を
動作させている。
【０００５】
【発明が解決しようとする課題】上述したようにＶPP発
生回路１３は、チャージポンプ回路から成り、ポンプの
駆動用に大きな容量が必要となる。そのため、チップサ
イズが大きくなるといった問題があった。
生回路１３は、チャージポンプ回路から成り、ポンプの
駆動用に大きな容量が必要となる。そのため、チップサ
イズが大きくなるといった問題があった。
【０００６】また、降圧回路で発生させる内部電源電圧
は、電流駆動能力がある程度制限されるため、センスア
ンプの動作時等、ピーク電流が大きく流れると、その電
位が大きく変動するといった問題もあった。
は、電流駆動能力がある程度制限されるため、センスア
ンプの動作時等、ピーク電流が大きく流れると、その電
位が大きく変動するといった問題もあった。
【０００７】
【課題を解決するための手段】そこで、本発明の半導体
記憶装置は上記課題に鑑み、外部電源と、前記外部電源
から供給される外部電源電圧を所望電位まで降圧する降
圧回路と、前記降圧回路に接続された内部メモリ回路
と、前記外部電源が接続されたワード線駆動回路とから
成る第１の半導体記憶装置と、外部電源と、前記外部電
源が接続された内部メモリ回路と、前記外部電源から供
給される外部電源電圧を所望電位まで昇圧する昇圧回路
と、前記昇圧回路に接続されたワード線駆動回路とから
成る第２の半導体記憶装置とをマスク切り替えすること
を特徴とする。
記憶装置は上記課題に鑑み、外部電源と、前記外部電源
から供給される外部電源電圧を所望電位まで降圧する降
圧回路と、前記降圧回路に接続された内部メモリ回路
と、前記外部電源が接続されたワード線駆動回路とから
成る第１の半導体記憶装置と、外部電源と、前記外部電
源が接続された内部メモリ回路と、前記外部電源から供
給される外部電源電圧を所望電位まで昇圧する昇圧回路
と、前記昇圧回路に接続されたワード線駆動回路とから
成る第２の半導体記憶装置とをマスク切り替えすること
を特徴とする。
【０００８】
【発明の実施の形態】以下、本発明の半導体記憶装置に
係る一実施形態について図面を参照しながら説明する。
係る一実施形態について図面を参照しながら説明する。
【０００９】ここで、本発明の特徴は、外部電源を降圧
して内部電源を作り動作させるＤＲＡＭ等の半導体記憶
装置において、例えば外部電源電圧５Ｖ（内部降圧電位
３．３Ｖ）版と外部電源電圧３．３Ｖ単一版の異なる仕
様の製品をメタルレチクル等で切り替え可能にしたこと
である。
して内部電源を作り動作させるＤＲＡＭ等の半導体記憶
装置において、例えば外部電源電圧５Ｖ（内部降圧電位
３．３Ｖ）版と外部電源電圧３．３Ｖ単一版の異なる仕
様の製品をメタルレチクル等で切り替え可能にしたこと
である。
【００１０】図１（ａ）は本発明の半導体記憶装置にお
ける、外部電源電圧５Ｖ（内部降圧電位３．３Ｖ）版の
実施形態で、図１（ｂ）は外部電源電圧３．３Ｖ単一版
の実施形態を説明するための図である。
ける、外部電源電圧５Ｖ（内部降圧電位３．３Ｖ）版の
実施形態で、図１（ｂ）は外部電源電圧３．３Ｖ単一版
の実施形態を説明するための図である。
【００１１】即ち、図１（ａ）に示すように外部電源電
圧５Ｖ（内部降圧電位３．３Ｖ）版の場合、外部電源１
（外部電源電圧５Ｖ）を降圧回路２により所望の内部降
圧電位（内部電源電位３．３Ｖ）まで降圧し、この内部
降圧電位を用いて内部メモリ回路３を動作させる。
圧５Ｖ（内部降圧電位３．３Ｖ）版の場合、外部電源１
（外部電源電圧５Ｖ）を降圧回路２により所望の内部降
圧電位（内部電源電位３．３Ｖ）まで降圧し、この内部
降圧電位を用いて内部メモリ回路３を動作させる。
【００１２】また、ワード線駆動回路４を動作させる場
合には、従来技術で説明したような昇圧電位の代わりに
前記外部電源１から外部電源電圧を直接供給している。
合には、従来技術で説明したような昇圧電位の代わりに
前記外部電源１から外部電源電圧を直接供給している。
【００１３】そして、使わなくなったＶP P発生回路５
内の大きな容量は、内部電源の安定化容量として用い
る。
内の大きな容量は、内部電源の安定化容量として用い
る。
【００１４】更に、低電圧版、即ち外部電源電圧３．３
Ｖ単一版の場合には、図１（ｂ）に示すように外部電源
１（外部電源電圧３．３Ｖ）を直接、内部メモリ回路３
に供給して当該内部メモリ回路３を動作させる。
Ｖ単一版の場合には、図１（ｂ）に示すように外部電源
１（外部電源電圧３．３Ｖ）を直接、内部メモリ回路３
に供給して当該内部メモリ回路３を動作させる。
【００１５】また、ワード線駆動回路４を動作させる場
合には、前記外部電源１（外部電源電圧３．３Ｖ）をＶ
PP発生回路５を用いてワード線昇圧電位まで昇圧し、当
該ワード線駆動回路４を動作させている。
合には、前記外部電源１（外部電源電圧３．３Ｖ）をＶ
PP発生回路５を用いてワード線昇圧電位まで昇圧し、当
該ワード線駆動回路４を動作させている。
【００１６】このとき、降圧回路は未使用で、内部メモ
リ回路３には外部電源が直接供給されるため、電位変動
は少なく、安定化容量は必要なくなる。
リ回路３には外部電源が直接供給されるため、電位変動
は少なく、安定化容量は必要なくなる。
【００１７】このように本発明では、外部電源５Ｖ版の
場合、内部電源電位の安定化が図れ、またＶPP発生回路
５を使用していないため、省電力化が図れる。
場合、内部電源電位の安定化が図れ、またＶPP発生回路
５を使用していないため、省電力化が図れる。
【００１８】更に、本発明では上記外部電源５Ｖ版と低
電圧版がメタル等のレチクル切り替えで生産可能とな
り、開発コストの低減化並びに納期期間の短縮化が図れ
る。
電圧版がメタル等のレチクル切り替えで生産可能とな
り、開発コストの低減化並びに納期期間の短縮化が図れ
る。
【００１９】
【発明の効果】本発明によれば、外部電源が高電圧版の
場合、内部電源電位の安定化が図れ、また昇圧回路を使
用しないため、省電力化が図れる。
場合、内部電源電位の安定化が図れ、また昇圧回路を使
用しないため、省電力化が図れる。
【００２０】また、外部電源が低電圧版の場合、内部メ
モリ回路に外部電源が直接供給されるため、電位変動が
少なくて済む。
モリ回路に外部電源が直接供給されるため、電位変動が
少なくて済む。
【００２１】更に、外部電源が異なる（高電圧版と低電
圧版）仕様の製品をメタル等のレチクル切り替えで生産
可能となり、開発コストの低減化並びに納期期間の短縮
化が図れる。
圧版）仕様の製品をメタル等のレチクル切り替えで生産
可能となり、開発コストの低減化並びに納期期間の短縮
化が図れる。
【図１】本発明の一実施形態の半導体記憶装置を示す断
面図である。
面図である。
【図２】従来の半導体記憶装置を示す図である。
１ 外部電源 ２ 降圧回路 ３ 内部メモリ回路 ４ ワード線駆動回路 ５ ＶPP発生回路
Claims (5)
- 【請求項１】 外部電源と、 前記外部電源から供給される外部電源電圧を所望電位ま
で降圧する降圧回路と、 前記降圧回路に接続された内部メモリ回路と、 前記外部電源が接続されたワード線駆動回路とから成る
ことを特徴とする半導体記憶装置。 - 【請求項２】 前記降圧回路には昇圧回路内の容量が接
続されていることを特徴とする請求項１に記載の半導体
記憶装置。 - 【請求項３】 外部電源と、 前記外部電源が接続された内部メモリ回路と、 前記外部電源から供給される外部電源電圧を所望電位ま
で昇圧する昇圧回路と、 前記昇圧回路に接続されたワード線駆動回路とから成る
ことを特徴とする半導体記憶装置。 - 【請求項４】 外部電源と、 前記外部電源から供給される外部電源電圧を所望電位ま
で降圧する降圧回路と、 前記降圧回路に接続された内部メモリ回路と、 前記外部電源が接続されたワード線駆動回路とから成る
第１の半導体記憶装置と、 外部電源と、 前記外部電源が接続された内部メモリ回路と、 前記外部電源から供給される外部電源電圧を所望電位ま
で昇圧する昇圧回路と、 前記昇圧回路に接続されたワード線駆動回路とから成る
第２の半導体記憶装置とをマスク切り替えすることを特
徴とする半導体記憶装置の切り替え方法。 - 【請求項５】 前記マスク切り替え工程は、メタルレチ
クル切り替えであることを特徴とする請求項４に記載の
半導体記憶装置の切り替え方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001035366A JP2002237185A (ja) | 2001-02-13 | 2001-02-13 | 半導体記憶装置、半導体記憶装置の切り替え方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001035366A JP2002237185A (ja) | 2001-02-13 | 2001-02-13 | 半導体記憶装置、半導体記憶装置の切り替え方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002237185A true JP2002237185A (ja) | 2002-08-23 |
Family
ID=18898816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001035366A Pending JP2002237185A (ja) | 2001-02-13 | 2001-02-13 | 半導体記憶装置、半導体記憶装置の切り替え方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002237185A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008243281A (ja) * | 2007-03-27 | 2008-10-09 | Elpida Memory Inc | 電源電圧発生回路 |
-
2001
- 2001-02-13 JP JP2001035366A patent/JP2002237185A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008243281A (ja) * | 2007-03-27 | 2008-10-09 | Elpida Memory Inc | 電源電圧発生回路 |
| US8493132B2 (en) | 2007-03-27 | 2013-07-23 | Elpida Memory, Inc. | Supply voltage generating circuit |
| US8860499B2 (en) | 2007-03-27 | 2014-10-14 | Ps4 Luxco S.A.R.L. | Supply voltage generating circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4332450B2 (ja) | 高電圧発生器 | |
| KR950002015B1 (ko) | 하나의 오실레이터에 의해 동작되는 정전원 발생회로 | |
| KR20000035227A (ko) | 내부 전압 발생기 | |
| JPH09282875A (ja) | 半導体メモリ装置のリフレッシュ別内部昇圧電源制御方法 | |
| JP2008243281A (ja) | 電源電圧発生回路 | |
| JP4032066B2 (ja) | 半導体集積回路 | |
| JP4485637B2 (ja) | 半導体装置及び半導体装置の内部電源生成方法 | |
| JP2000112547A (ja) | 基板電圧発生回路および半導体集積回路装置 | |
| JP2003168288A (ja) | 半導体昇圧回路、昇圧電源装置 | |
| KR19980079376A (ko) | 전압 발생 회로를 구비한 반도체 장치 | |
| JP2002237185A (ja) | 半導体記憶装置、半導体記憶装置の切り替え方法 | |
| KR100564584B1 (ko) | 별도의 전압 공급회로를 갖는 고전압 발생 장치 | |
| KR20040013842A (ko) | 고전압 발생회로 및 방법 | |
| JP4731532B2 (ja) | 半導体集積回路 | |
| JP2005057860A (ja) | 昇圧回路 | |
| KR100422453B1 (ko) | 부스트 회로 | |
| JP7350942B2 (ja) | 半導体装置 | |
| JPH0778470A (ja) | 半導体記憶装置 | |
| JP2005092401A (ja) | 電源回路 | |
| TWI744009B (zh) | 記憶體裝置 | |
| JP4719425B2 (ja) | 二段階内部電圧生成回路及び方法 | |
| JP6783879B2 (ja) | チャージポンプ回路 | |
| KR20010027124A (ko) | 승압 전원 발생기 | |
| KR20070022980A (ko) | 고전원전압 발생회로 및 그 방법 | |
| KR20000035092A (ko) | 승압회로장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |