JP4485637B2 - 半導体装置及び半導体装置の内部電源生成方法 - Google Patents
半導体装置及び半導体装置の内部電源生成方法 Download PDFInfo
- Publication number
- JP4485637B2 JP4485637B2 JP2000047679A JP2000047679A JP4485637B2 JP 4485637 B2 JP4485637 B2 JP 4485637B2 JP 2000047679 A JP2000047679 A JP 2000047679A JP 2000047679 A JP2000047679 A JP 2000047679A JP 4485637 B2 JP4485637 B2 JP 4485637B2
- Authority
- JP
- Japan
- Prior art keywords
- bank
- internal power
- activated
- banks
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、外部から供給される電源電圧を昇圧あるいは降圧した内部電源を生成する内部電圧生成回路に関するものである。
【０００２】
半導体装置、特にクロック同期式ＤＲＡＭ（以下ＳＤＲＡＭ）等のメモリデバイスには、ワード線に供給する昇圧電圧や、基板に供給する負電圧等を内部電源として生成する内部電圧生成回路が搭載されている。近年の半導体装置では、消費電力の低減を図るために、外部電源が低電圧化され、これにともない内部電源電圧の低電圧化が図られている。このため、内部電圧生成回路においても、外部電源の低電圧化に関わらず、必要にして十分な電流供給能力及び安定した内部電圧を確保し、かつ低消費電力化を図る必要がある。
【０００３】
【従来の技術】
図８は、第一〜第四の４つのバンクを備えたＳＤＲＡＭにおいて、昇圧電圧生成回路の動作を制御する昇圧電圧生成制御回路を示すものである。
【０００４】
制御回路１ａ〜１ｄは、各バンク毎に独立して設けられ、各バンクが活性化されると、対応する制御回路１ａ〜１ｄに活性化信号Ａ０〜Ａ３が入力される。
各制御回路１ａ〜１ｄには、例えば２つずつの昇圧電圧生成回路２ａ〜２ｈが接続される。各昇圧電圧生成回路２ａ〜２ｈは、その活性化時にクロック信号に基づくポンピング動作により、例えばワード線やその他の制御回路に供給する昇圧電源Ｖppを生成するものである。
【０００５】
そして、各制御回路１ａ〜１ｄに活性化信号Ａ０〜Ａ３が入力されると、当該制御回路１ａ〜１ｄに接続された昇圧電圧生成回路２ａ〜２ｈが活性化され、その動作に基づいて、共通の出力端子から昇圧電源Ｖppが出力される。
【０００６】
ＳＤＲＡＭでは、任意のワード線を立ち上げて読み出し動作、書き込み動作あるいはリフレッシュ動作を行った後、ワード線を立ち下げ、再び任意のワード線を立ち上げ可能な状態となるまでの１サイクルに要する時間を、ｔＲＣ（ＲＡＳサイクルタイム）として設定されている。
【０００７】
また、通常のＳＤＲＡＭでは、１サイクルのＲＡＳサイクル内で消費される電源Ｖppの消費電荷量はほぼ一定であるため、電源Ｖppの消費電流はｔＲＣが短くなるほど大きくなる。従って、動作保証範囲内において、最も短いｔＲＣで動作したとき、電源Ｖppの消費電流は最大となる。
【０００８】
このようなことから、各バンクに対応する昇圧電圧生成回路２ａ〜２ｈは、当該バンクで消費される電源Ｖppの最大消費電流を十分に供給し得る電流供給能力を備えている。
【０００９】
すなわち、例えば昇圧電圧生成回路２ａ，２ｂは、第一のバンクが活性化された時動作して、当該バンクに電源Ｖppを供給する。
また、第一〜第四のバンクが同時に活性化されると、昇圧電圧生成回路２ａ〜２ｈが同時に動作して、各バンクに電源Ｖppが供給される。
【００１０】
このような動作により、活性化されるバンク数に応じた昇圧電圧生成回路が活性化されて、消費電流に見合う十分な電流を供給可能として、電源Ｖpp電圧の安定化を図っている。
【００１１】
なお、各仕様圧電圧生成回路２ａ〜２ｈで生成された電源Ｖppは、各バンク毎に独立した電源配線に接続してもよい。
【００１２】
【発明が解決しようとする課題】
ところが、上記のような構成では、同時に活性化されるバンク数が多いほど、昇圧電圧生成回路の電流供給能力が過剰となる。
【００１３】
すなわち、図９の上段に示すように、１００ＭＨｚの動作周波数で動作する各バンクのｔＲＣの最小値は６０ｎｓである時、各バンクに対応する昇圧電圧生成回路は、６０ｎｓのｔＲＣで動作した場合の消費電流を十分に供給可能とした電流供給能力を備えている。
【００１４】
図９において、ＡＣＴは任意のバンクの活性化コマンドであり、ＰＲＥはそのバンクの非活性化コマンドである。つまり、任意のバンクのＡＣＴからＰＲＥを経て次のＡＣＴまでが、そのバンクのＲＡＳサイクルタイムとなる。
【００１５】
図９の上段に示すように、一つのバンク（バンク０）が活性化された場合と、中上段に示すように、二つのバンク（バンク０，１）が連続して同時に活性化された場合までは、それぞれのバンクが最高動作周波数で動作可能である。
【００１６】
図９の中下段に示すように、三つのバンク（バンク０，１，２）が連続して活性化する場合には、デバイス動作上の規定からそれぞれのバンク動作の動作周波数（ＡＣＴからＰＲＥを経て次のＡＣＴまで）は低下する。
【００１７】
三つのバンクが活性化された場合、各バンクのｔＲＣは７０ｎｓであり、６０ｎｓよりも１０ｎｓ延びる。
従って、同時に活性化するバンク数が増大するにつれて、昇圧電圧生成回路２ａ〜２ｈの電流供給能力が過剰となり、各昇圧電圧生成回路２ａ〜２ｈのポンピング動作により、電源Ｖppの電圧が却って不安定となるという問題点がある。
【００１８】
仮に、電源Ｖppの電圧を検出して安定化させる安定化手段を設けたとしても、過剰な電流供給能力を備えた昇圧電圧生成回路の回路面積が大きくなることから、チップ面積の増大を招き、コスト上昇の原因となる。
【００１９】
この発明の第一の目的は、活性化されたバンクの数と位置とに基づいて、活性化させる内部電源生成回路の数と位置を制御することにより、適切な電流供給能力を備えた内部電源生成回路を提供することにある。
【００２０】
この発明の第二の目的は、最大数のバンク活性時における動作周波数での各バンクの消費電流に適合した電流供給能力を備えることにより、回路面積の縮小を図り得る内部電源生成回路を提供することにある。
【００２１】
【課題を解決するための手段】
半導体装置は、複数のバンクと、前記バンクに内部電源を供給する複数の内部電源生成回路と、前記内部電源生成回路の動作を制御する制御回路とを備える。前記バンクの動作周波数は、各バンクにおいて活性から次の活性までのサイクルタイムに対応し、前記サイクルタイムは、１つのバンクが活性化された場合を最小値とし、規定によって、外部信号により活性化されるバンクの数に基づき、バンク数の増加に対して前記最小値から長くなるように変化し、各バンクの消費電流は、前記動作周波数に応じて変化し、前記制御回路は、活性化されたバンクの数に応じた前記半導体装置の消費電流の変化に応じて、活性化する前記内部電源生成回路の数を調節することにより、該内部電源生成回路の電流供給能力を調節する。
【００２２】
本発明では、活性化されるバンクの数により、内部電源生成回路の動作個数を調節する。例えば活性化バンク数が一つの場合には、内部電源生成回路１４を三つ動作させ、活性化バンク数が二つの場合には、内部電源生成回路１４を六つ動作させ、活性化バンク数が三つの場合には、内部電源生成回路１４を七つ動作させ、活性化バンク数が四つの場合には、内部電源生成回路１４を八つ動作させる。従って、内部電源生成回路１４から各バンクの消費電流に見合った電流を供給することができるので、内部電源生成回路の電流供給能力を最適化して、回路面積の縮小を図ることができる。
【００２３】
【発明の実施の形態】
（第一の実施の形態）
図２は、この発明を具体化した昇圧電圧生成制御回路の第一の実施の形態を示す。この実施の形態は、４つのバンクを備えたＳＤＲＡＭにおいて、昇圧電源Ｖppを生成するための昇圧電圧生成回路を制御する回路である。なお、各バンクの基準クロック信号は、前記従来例と同様に１００ＭＨｚである。
【００２４】
活性化信号Ａ０〜Ａ３は、４つのバンクがそれぞれ活性化される時、制御回路１１に入力される。制御回路１１には第一〜第四の昇圧電圧生成回路群１２ａ〜１２ｄが接続されている。
【００２５】
各昇圧電圧生成回路群１２ａ〜１２ｄは、それぞれ１２個の昇圧電圧生成回路１３で構成され、前記制御回路１１によりそれぞれ独立して制御される。そして、各昇圧電圧生成回路１３の電流供給能力は、各バンクが最小ｔＲＣで動作したときの消費電流を１としたとき、０．１に設定される。従って、各昇圧電圧生成回路群１２ａ〜１２ｄは、それぞれ１．２の電流供給能力を備える。
【００２６】
そして、各昇圧電圧生成回路１３で生成された電源Ｖppは、共通の電源配線を介して各バンクに供給される。
前記制御回路１１は、次に示すように動作する。例えば一つのバンクのみが活性化されて、活性化信号Ａ０が制御回路１１に入力されると、制御回路１１は第一の昇圧電圧生成回路群１２ａ内の昇圧電圧生成回路１３をすべて活性化する。
【００２７】
すると、図３に示すように、１．０の消費電流に対し、２０％のマージンを確保した１．２の電流供給能力で電源Ｖppが供給される。
二つのバンクが活性化されて、例えば制御回路１１に活性化信号Ａ０，Ａ１が入力されると、制御回路１１は第一及び第二の昇圧電圧生成回路群１２ａ，１２ｂ内の昇圧電圧生成回路１３をすべて活性化する。
【００２８】
すると、二つのバンクにおける２．０の消費電流に対し、２０％のマージンを確保した２．４の電流供給能力で電源Ｖppが供給される。
また、三つのバンクが活性化されて、制御回路１１に活性化信号Ａ０〜Ａ２が入力されると、制御回路１１は第一〜第三の昇圧電圧生成回路群１２ａ〜１２ｃ内の３１個の昇圧電圧生成回路１３を活性化する。
【００２９】
すなわち、三つのバンクが同時に活性化される場合には、各バンクのｔＲＣは７０ｎｓとなるため、三つのバンクでの電源Ｖppの最大消費電流は、
３．０×（６／７）＝２．５７
となる。この値に２０％のマージンを加味すると、
２．５７×１．２＝３．０８４
となり、３１個の昇圧電圧生成回路１３を活性化すればよいことになる。
【００３０】
このとき、制御回路１１は第一〜第三の昇圧電圧生成回路群１２ａ〜１２ｃでほぼ均等数の昇圧電圧生成回路１３を活性化し、例えば第一の昇圧電圧生成回路群１２ａで１１個の昇圧電圧生成回路１３を活性化し、第二及び第三の昇圧電圧生成回路１２ｂ，１２ｃで１０個ずつの昇圧電圧生成回路１３を活性化する。
【００３１】
また、四つのバンクが活性化されて、制御回路１１に活性化信号Ａ０〜Ａ３が入力されると、制御回路１１は第一〜第四の昇圧電圧生成回路群１２ａ〜１２ｄ内の３６個の昇圧電圧生成回路１３を活性化する。
【００３２】
すなわち、四つのバンクが同時に活性化される場合には、各バンクのｔＲＣは８０ｎｓとなるため、四つのバンクでの電源Ｖppの最大消費電流は、
４．０×（６／８）＝３．０
となる。この値に２０％のマージンを加味すると、
３．０×１．２＝３．６
となり、３６個の昇圧電圧生成回路１３を活性化すればよいことになる。
【００３３】
このとき、制御回路１１は第一〜第四の昇圧電圧生成回路群１２ａ〜１２ｄで均等数の昇圧電圧生成回路１３を活性化し、例えば９個ずつの昇圧電圧生成回路１３を活性化する。
【００３４】
上記のように構成された昇圧電圧生成制御回路では、次に示す作用効果を得ることができる。
（１）昇圧電源生成回路の電流供給能力を、活性化されているバンクの実際の消費電流に応じて設定することができるので、すべてのバンクが同時に動作した場合にも、電源Ｖppの電圧変動を抑制することができる。
【００３５】
（２）各昇圧電圧生成回路群１２ａ〜１２ｄを構成する昇圧電圧生成回路１３の数を増やし、昇圧電圧生成回路１３の１個あたりの電流供給能力を小さくすることにより、電流供給能力の調整を実際の消費電流に合わせて、さらに細かく調整することができる。
【００３６】
なお、前述の制御回路１１の動作は、バンク活性化数に応じた昇圧電圧生成回路の活性化数を制御し、生成された昇圧電圧レベルを検出して昇圧電圧生成回路の活性化数を制御する機能も備える。
【００３７】
すなわち、消費電流に対しマージンを持たせた電流供給能力で設計した昇圧電圧生成回路の電流供給能力が過剰となって、供給電圧が上昇し過ぎないように、供給電圧があらかじめ設定された電圧まで上昇した場合には、昇圧電圧生成回路の活性化数を減らすように制御する。また、供給電流の不足により供給電圧が低下しないように、供給電圧があらかじめ設定された電圧まで低下した場合には、昇圧電圧生成回路の活性化数を増やすように制御する。
（第二の実施の形態）
図４は、昇圧電圧生成制御回路の第二の実施の形態を示す。この実施の形態では、４つのバンクにそれぞれ二つずつ、計８個の昇圧電圧生成回路１４ａ〜１４ｈが設けられる。
【００３８】
各昇圧電圧生成回路１４ａ〜１４ｈの電流供給能力は、各バンクが最小ｔＲＣで動作したときの消費電流を１としたとき、０．４５に設定される。
各昇圧電圧生成回路１４ａ〜１４ｈは、それぞれ対応する第一の制御回路１５ａ〜１５ｈで制御される。そして、各バンクにおいて一つずつの第一の制御回路１５ｂ，１５ｄ，１５ｆ，１５ｈは、第二の制御回路１６で制御される。
【００３９】
活性化信号Ａ０〜Ａ３は、４つのバンクがそれぞれ活性化される時、入力される。第一のバンクの活性化信号Ａ０は、第一の制御回路１５ａと、第二の制御回路１６に入力される。第二のバンクの活性化信号Ａ１は、第一の制御回路１５ｃと、第二の制御回路１６に入力される。
【００４０】
第三のバンクの活性化信号Ａ２は、第一の制御回路１５ｅと、第二の制御回路１６に入力される。第四のバンクの活性化信号Ａ３は、第一の制御回路１５ｇと、第二の制御回路１６に入力される。
【００４１】
上記のような第一の制御回路１５ａ〜１５ｈ及び第二の制御回路１６は、次のように動作する。
例えば第一のバンクのみが活性化されて、活性化信号Ａ０が第二の制御回路１６及び第一の制御回路１５ａに入力されると、第一の制御回路１５ａの動作に基づいて昇圧電圧生成回路１４ａが活性化される。
【００４２】
また、第二の制御回路１６により第一の制御回路１５ｂ，１５ｄが活性化され、昇圧電圧生成回路１４ｂ，１４ｄが活性化される。
従って、活性化信号Ａ０に基づいて昇圧電圧生成回路１４ａ，１４ｂ，１４ｄが活性化され、電流供給能力は、図５に示すように、一つのバンクの実際の消費電流を１としたとき、
０．４５×３＝１．３５
となる。
【００４３】
また、第二のバンクのみが活性化されて、活性化信号Ａ１が第二の制御回路１６及び第一の制御回路１５ｃに入力されると、第一の制御回路１５ｃの動作に基づいて昇圧電圧生成回路１４ｃが活性化される。
【００４４】
また、第二の制御回路１６により第一の制御回路１５ｄ，１５ｆが活性化され、昇圧電圧生成回路１４ｄ，１４ｆが活性化される。
従って、活性化信号Ａ１に基づいて昇圧電圧生成回路１４ｃ，１４ｄ，１４ｆが活性化され、電流供給能力は、同様に１．３５となる。
【００４５】
また、他のバンクが一つずつ活性化される場合においても、当該バンクに対応する二つの昇圧電圧生成回路と、隣接するバンクにおいて、第二の制御回路１６で制御される一つの昇圧電圧生成回路が活性化されて、電源Ｖppが供給される。
【００４６】
一方、第一及び第二のバンクが活性化されて、活性化信号Ａ０，Ａ１が第二の制御回路１６及び第一の制御回路１５ａ，１５ｃに入力されると、第一の制御回路１５ａ，１５ｃの動作に基づいて昇圧電圧生成回路１４ａ，１４ｃが活性化される。
【００４７】
また、第二の制御回路１６により第一の制御回路１５ｂ，１５ｄ，１５ｆ，１５ｈが活性化され、昇圧電圧生成回路１４ｂ，１４ｄ，１４ｆ，１４ｈが活性化される。
【００４８】
従って、活性化信号Ａ０，Ａ１に基づいて昇圧電圧生成回路１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｆ，１４ｈが活性化され、電流供給能力は、図５に示すように、実際の消費電流が２．０であるのに対し、
０．４５×６＝２．７０
となる。
【００４９】
また、他のバンクが二つずつ活性化される場合においても、当該バンクに対応する四つの昇圧電圧生成回路と、隣接するバンクにおいて、第二の制御回路１６で制御される二つの昇圧電圧生成回路が活性化され、同様にして２．７０の電流供給能力で電源Ｖppが供給される。
【００５０】
一方、第一〜第三のバンクが活性化されて、活性化信号Ａ０，Ａ１，Ａ２が第二の制御回路１６及び第一の制御回路１５ａ，１５ｃ，１５ｅに入力されると、第一の制御回路１５ａ，１５ｃ，１５ｅの動作に基づいて昇圧電圧生成回路１４ａ，１４ｃ，１４ｅが活性化される。
【００５１】
また、第二の制御回路１６により第一の制御回路１５ｂ，１５ｄ，１５ｆ，１５ｈが活性化され、昇圧電圧生成回路１４ｂ，１４ｄ，１４ｆ，１４ｈが活性化される。
【００５２】
従って、活性化信号Ａ０，Ａ１，Ａ２に基づいて昇圧電圧生成回路１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ，１４ｈが活性化され、電流供給能力は、図５に示すように、実際の消費電流が２．５７であるのに対し
０．４５×７＝３．１５
となる。
【００５３】
また、他のバンクが三つずつ活性化される場合においても、当該バンクに対応する六つの昇圧電圧生成回路と、隣接するバンクにおいて、第二の制御回路１６で制御される一つの昇圧電圧生成回路が活性化され、同様にして３．１５の電流供給能力で電源Ｖppが供給される。
【００５４】
一方、第一〜第四のバンクが活性化されて、活性化信号Ａ０，Ａ１，Ａ２，Ａ３が第二の制御回路１６及び第一の制御回路１５ａ，１５ｃ，１５ｅ，１５ｇに入力されると、すべての昇圧電圧生成回路１４ａ〜１４ｈが活性化される。
【００５５】
従って、電流供給能力は、図５に示すように、実際の消費電流が３．０であるのに対し
０．４５×８＝３．６
となる。
【００５６】
上記のように構成された昇圧電圧生成回路では、次に示す作用効果を得ることができる。
（１）昇圧電圧生成回路の電流供給能力を、活性化されているバンクの実際の消費電流に応じて設定することができるので、すべてのバンクが同時に動作した場合にも、電源Ｖppの電圧変動を抑制することができる。
【００５７】
（２）一つから四つのいずれの数のバンクが活性化された場合にも、電源Ｖppの電流供給能力に２０％前後のマージンを確保することができる。
（３）すべてのバンクが活性化されたとき、すべての昇圧電圧生成回路１４ａ〜１４ｈを活性化して、実際の消費電流３．０に対し、３．６の電流供給能力とすることができる。従って、前記従来例における４．８の電流供給能力に対し、最大電流供給能力を抑制しながら、十分なマージンを確保することができるので、昇圧電圧生成回路を形成するための回路面積を縮小することができる。
（第三の実施の形態）
図６は、前記第二の実施の形態の昇圧電圧生成回路１４ａ〜１４ｈと、第一及び第二の制御回路１５ａ〜１５ｈ，１６のレイアウトを示す。
【００５８】
第一〜第四のバンクＢ０〜Ｂ３は、第二の制御回路１６を中心として、その一側に第一及び第二のバンクＢ０，Ｂ１がレイアウトされ、他側に第三及び第四のバンクＢ２，Ｂ３がレイアウトされる。
【００５９】
前記各バンクＢ０〜Ｂ３の両側には、前記昇圧電圧生成回路１４ａ〜１４ｈがそれぞれ配設されている。前記昇圧電圧生成回路１４ａ〜１４ｈの一側、すなわち前記第二の制御回路１６に近い側には、それぞれ第一の制御回路１５ａ〜１５ｈが配設されている。
【００６０】
そして、各バンクＢ０〜Ｂ３の近傍には、コマンド入力部１７ａ〜１７ｄがそれぞれ配設され、そのコマンド入力部１７ａ〜１７ｄから前記活性化信号Ａ０〜Ａ３が各第一の制御回路１５ａ，１５ｃ，１５ｅ，１５ｇに入力され、あるいは、第二の制御回路１６を介して各第一の制御回路１５ｂ，１５ｄ，１５ｆ，１５ｈに入力される。
【００６１】
このようにレイアウトした昇圧電圧生成制御回路を前記第二の実施の形態で説明したように動作させると、例えばバンクＢ０が活性化されると、昇圧電圧生成回路１４ａ，１４ｂ，１４ｄが活性化され、バンクＢ０，Ｂ１が活性化されると、昇圧電圧生成回路１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｆ，１４ｈが活性化される。
【００６２】
このようにして、活性化されたバンク以外のバンクの昇圧電圧生成回路が活性化される場合には、活性化されたバンクの近くにレイアウトされた昇圧電圧生成回路が活性化される。
【００６３】
このような動作により、電源Ｖppの供給電流が消費されるバンクの近傍に位置する昇圧電圧生成回路から電源Ｖppを供給することができるので、電源Ｖppを容易に安定化させることができる。
（第四の実施の形態）
図７は、前記第二の実施の形態の昇圧電圧生成回路１４ａ〜１４ｈと、第一及び第二の制御回路１５ａ〜１５ｈ，１６のレイアウトの別の実施の形態を示す。
【００６４】
第一〜第四のバンクＢ０〜Ｂ３は、それぞれ並列にレイアウトされる。前記各バンクＢ０〜Ｂ３の両側には、前記昇圧電圧生成回路１４ａ〜１４ｈがそれぞれ配設されている。
【００６５】
前記昇圧電圧生成回路１４ａ，１４ｃ間には、第一の制御回路１５ａ，１５ｃが配設され、昇圧電圧生成回路１４ｂ，１４ｄ間には第一の制御回路１５ｂ，１５ｄが配設される。
【００６６】
また、昇圧電圧生成回路１４ｅ，１４ｇ間には、第一の制御回路１５ｅ，１５ｇが配設され、昇圧電圧生成回路１４ｆ，１４ｈ間には第一の制御回路１５ｆ，１５ｈが配設される。
【００６７】
前記バンクＢ０〜Ｂ３の一側には、コマンド入力部１７ａ〜１７ｄがそれぞれ配設され、前記バンクＢ１，Ｂ２の中間部側方には第二の制御回路１６が配設される。
【００６８】
そして、コマンド入力部１７ａ〜１７ｄから前記活性化信号Ａ０〜Ａ３が各第一の制御回路１５ａ，１５ｃ，１５ｅ，１５ｇに入力され、あるいは、第二の制御回路１６を介して各第一の制御回路１５ｂ，１５ｄ，１５ｆ，１５ｈに入力される。
【００６９】
このようにレイアウトした昇圧電圧生成制御回路を前記第二の実施の形態で説明したように動作させると、例えばバンクＢ０が活性化されると、昇圧電圧生成回路１４ａ，１４ｂ，１４ｄが活性化され、バンクＢ０，Ｂ１が活性化されると、昇圧電圧生成回路１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｆ，１４ｈが活性化される。
【００７０】
このような動作により、電源Ｖppの供給電流が消費されるバンクの近傍に位置する昇圧電圧生成回路から電源Ｖppを供給することができるので、電源Ｖppを容易に安定化させることができる。
【００７１】
上記実施の形態は、次に示すように変更することもできる。
・昇圧電圧生成回路に代えて、基板電位である負電圧生成回路あるいはその他の任意の電圧を生成する内部電圧生成回路としてもよい。
・バンクの数は、任意の数にしてもよい。
【００７２】
【発明の効果】
以上詳述したように、この発明は同時に活性化されるバンク数に関わらず、適正な電流供給能力を備えた内部電源生成回路を提供することができる。
【図面の簡単な説明】
【図１】 本発明の原理説明図である。
【図２】 第一の実施の形態を示すブロック図である。
【図３】 消費電流と電流供給能力との関係を示す説明図である。
【図４】 第二の実施の形態を示すブロック図である。
【図５】 消費電流と電流供給能力との関係を示す説明図である。
【図６】 第三の実施の形態を示すレイアウト図である。
【図７】 第四の実施の形態を示すレイアウト図である。
【図８】 従来例を示すブロック図である。
【図９】 活性化バンク数とＲＡＳサイクルタイムの関係を示す説明図である。
【符号の説明】
１４ 内部電源生成回路（昇圧電圧生成回路）
１５，１６ 制御回路
Ｂ０〜Ｂ３ バンク
【発明の属する技術分野】
この発明は、外部から供給される電源電圧を昇圧あるいは降圧した内部電源を生成する内部電圧生成回路に関するものである。
【０００２】
半導体装置、特にクロック同期式ＤＲＡＭ（以下ＳＤＲＡＭ）等のメモリデバイスには、ワード線に供給する昇圧電圧や、基板に供給する負電圧等を内部電源として生成する内部電圧生成回路が搭載されている。近年の半導体装置では、消費電力の低減を図るために、外部電源が低電圧化され、これにともない内部電源電圧の低電圧化が図られている。このため、内部電圧生成回路においても、外部電源の低電圧化に関わらず、必要にして十分な電流供給能力及び安定した内部電圧を確保し、かつ低消費電力化を図る必要がある。
【０００３】
【従来の技術】
図８は、第一〜第四の４つのバンクを備えたＳＤＲＡＭにおいて、昇圧電圧生成回路の動作を制御する昇圧電圧生成制御回路を示すものである。
【０００４】
制御回路１ａ〜１ｄは、各バンク毎に独立して設けられ、各バンクが活性化されると、対応する制御回路１ａ〜１ｄに活性化信号Ａ０〜Ａ３が入力される。
各制御回路１ａ〜１ｄには、例えば２つずつの昇圧電圧生成回路２ａ〜２ｈが接続される。各昇圧電圧生成回路２ａ〜２ｈは、その活性化時にクロック信号に基づくポンピング動作により、例えばワード線やその他の制御回路に供給する昇圧電源Ｖppを生成するものである。
【０００５】
そして、各制御回路１ａ〜１ｄに活性化信号Ａ０〜Ａ３が入力されると、当該制御回路１ａ〜１ｄに接続された昇圧電圧生成回路２ａ〜２ｈが活性化され、その動作に基づいて、共通の出力端子から昇圧電源Ｖppが出力される。
【０００６】
ＳＤＲＡＭでは、任意のワード線を立ち上げて読み出し動作、書き込み動作あるいはリフレッシュ動作を行った後、ワード線を立ち下げ、再び任意のワード線を立ち上げ可能な状態となるまでの１サイクルに要する時間を、ｔＲＣ（ＲＡＳサイクルタイム）として設定されている。
【０００７】
また、通常のＳＤＲＡＭでは、１サイクルのＲＡＳサイクル内で消費される電源Ｖppの消費電荷量はほぼ一定であるため、電源Ｖppの消費電流はｔＲＣが短くなるほど大きくなる。従って、動作保証範囲内において、最も短いｔＲＣで動作したとき、電源Ｖppの消費電流は最大となる。
【０００８】
このようなことから、各バンクに対応する昇圧電圧生成回路２ａ〜２ｈは、当該バンクで消費される電源Ｖppの最大消費電流を十分に供給し得る電流供給能力を備えている。
【０００９】
すなわち、例えば昇圧電圧生成回路２ａ，２ｂは、第一のバンクが活性化された時動作して、当該バンクに電源Ｖppを供給する。
また、第一〜第四のバンクが同時に活性化されると、昇圧電圧生成回路２ａ〜２ｈが同時に動作して、各バンクに電源Ｖppが供給される。
【００１０】
このような動作により、活性化されるバンク数に応じた昇圧電圧生成回路が活性化されて、消費電流に見合う十分な電流を供給可能として、電源Ｖpp電圧の安定化を図っている。
【００１１】
なお、各仕様圧電圧生成回路２ａ〜２ｈで生成された電源Ｖppは、各バンク毎に独立した電源配線に接続してもよい。
【００１２】
【発明が解決しようとする課題】
ところが、上記のような構成では、同時に活性化されるバンク数が多いほど、昇圧電圧生成回路の電流供給能力が過剰となる。
【００１３】
すなわち、図９の上段に示すように、１００ＭＨｚの動作周波数で動作する各バンクのｔＲＣの最小値は６０ｎｓである時、各バンクに対応する昇圧電圧生成回路は、６０ｎｓのｔＲＣで動作した場合の消費電流を十分に供給可能とした電流供給能力を備えている。
【００１４】
図９において、ＡＣＴは任意のバンクの活性化コマンドであり、ＰＲＥはそのバンクの非活性化コマンドである。つまり、任意のバンクのＡＣＴからＰＲＥを経て次のＡＣＴまでが、そのバンクのＲＡＳサイクルタイムとなる。
【００１５】
図９の上段に示すように、一つのバンク（バンク０）が活性化された場合と、中上段に示すように、二つのバンク（バンク０，１）が連続して同時に活性化された場合までは、それぞれのバンクが最高動作周波数で動作可能である。
【００１６】
図９の中下段に示すように、三つのバンク（バンク０，１，２）が連続して活性化する場合には、デバイス動作上の規定からそれぞれのバンク動作の動作周波数（ＡＣＴからＰＲＥを経て次のＡＣＴまで）は低下する。
【００１７】
三つのバンクが活性化された場合、各バンクのｔＲＣは７０ｎｓであり、６０ｎｓよりも１０ｎｓ延びる。
従って、同時に活性化するバンク数が増大するにつれて、昇圧電圧生成回路２ａ〜２ｈの電流供給能力が過剰となり、各昇圧電圧生成回路２ａ〜２ｈのポンピング動作により、電源Ｖppの電圧が却って不安定となるという問題点がある。
【００１８】
仮に、電源Ｖppの電圧を検出して安定化させる安定化手段を設けたとしても、過剰な電流供給能力を備えた昇圧電圧生成回路の回路面積が大きくなることから、チップ面積の増大を招き、コスト上昇の原因となる。
【００１９】
この発明の第一の目的は、活性化されたバンクの数と位置とに基づいて、活性化させる内部電源生成回路の数と位置を制御することにより、適切な電流供給能力を備えた内部電源生成回路を提供することにある。
【００２０】
この発明の第二の目的は、最大数のバンク活性時における動作周波数での各バンクの消費電流に適合した電流供給能力を備えることにより、回路面積の縮小を図り得る内部電源生成回路を提供することにある。
【００２１】
【課題を解決するための手段】
半導体装置は、複数のバンクと、前記バンクに内部電源を供給する複数の内部電源生成回路と、前記内部電源生成回路の動作を制御する制御回路とを備える。前記バンクの動作周波数は、各バンクにおいて活性から次の活性までのサイクルタイムに対応し、前記サイクルタイムは、１つのバンクが活性化された場合を最小値とし、規定によって、外部信号により活性化されるバンクの数に基づき、バンク数の増加に対して前記最小値から長くなるように変化し、各バンクの消費電流は、前記動作周波数に応じて変化し、前記制御回路は、活性化されたバンクの数に応じた前記半導体装置の消費電流の変化に応じて、活性化する前記内部電源生成回路の数を調節することにより、該内部電源生成回路の電流供給能力を調節する。
【００２２】
本発明では、活性化されるバンクの数により、内部電源生成回路の動作個数を調節する。例えば活性化バンク数が一つの場合には、内部電源生成回路１４を三つ動作させ、活性化バンク数が二つの場合には、内部電源生成回路１４を六つ動作させ、活性化バンク数が三つの場合には、内部電源生成回路１４を七つ動作させ、活性化バンク数が四つの場合には、内部電源生成回路１４を八つ動作させる。従って、内部電源生成回路１４から各バンクの消費電流に見合った電流を供給することができるので、内部電源生成回路の電流供給能力を最適化して、回路面積の縮小を図ることができる。
【００２３】
【発明の実施の形態】
（第一の実施の形態）
図２は、この発明を具体化した昇圧電圧生成制御回路の第一の実施の形態を示す。この実施の形態は、４つのバンクを備えたＳＤＲＡＭにおいて、昇圧電源Ｖppを生成するための昇圧電圧生成回路を制御する回路である。なお、各バンクの基準クロック信号は、前記従来例と同様に１００ＭＨｚである。
【００２４】
活性化信号Ａ０〜Ａ３は、４つのバンクがそれぞれ活性化される時、制御回路１１に入力される。制御回路１１には第一〜第四の昇圧電圧生成回路群１２ａ〜１２ｄが接続されている。
【００２５】
各昇圧電圧生成回路群１２ａ〜１２ｄは、それぞれ１２個の昇圧電圧生成回路１３で構成され、前記制御回路１１によりそれぞれ独立して制御される。そして、各昇圧電圧生成回路１３の電流供給能力は、各バンクが最小ｔＲＣで動作したときの消費電流を１としたとき、０．１に設定される。従って、各昇圧電圧生成回路群１２ａ〜１２ｄは、それぞれ１．２の電流供給能力を備える。
【００２６】
そして、各昇圧電圧生成回路１３で生成された電源Ｖppは、共通の電源配線を介して各バンクに供給される。
前記制御回路１１は、次に示すように動作する。例えば一つのバンクのみが活性化されて、活性化信号Ａ０が制御回路１１に入力されると、制御回路１１は第一の昇圧電圧生成回路群１２ａ内の昇圧電圧生成回路１３をすべて活性化する。
【００２７】
すると、図３に示すように、１．０の消費電流に対し、２０％のマージンを確保した１．２の電流供給能力で電源Ｖppが供給される。
二つのバンクが活性化されて、例えば制御回路１１に活性化信号Ａ０，Ａ１が入力されると、制御回路１１は第一及び第二の昇圧電圧生成回路群１２ａ，１２ｂ内の昇圧電圧生成回路１３をすべて活性化する。
【００２８】
すると、二つのバンクにおける２．０の消費電流に対し、２０％のマージンを確保した２．４の電流供給能力で電源Ｖppが供給される。
また、三つのバンクが活性化されて、制御回路１１に活性化信号Ａ０〜Ａ２が入力されると、制御回路１１は第一〜第三の昇圧電圧生成回路群１２ａ〜１２ｃ内の３１個の昇圧電圧生成回路１３を活性化する。
【００２９】
すなわち、三つのバンクが同時に活性化される場合には、各バンクのｔＲＣは７０ｎｓとなるため、三つのバンクでの電源Ｖppの最大消費電流は、
３．０×（６／７）＝２．５７
となる。この値に２０％のマージンを加味すると、
２．５７×１．２＝３．０８４
となり、３１個の昇圧電圧生成回路１３を活性化すればよいことになる。
【００３０】
このとき、制御回路１１は第一〜第三の昇圧電圧生成回路群１２ａ〜１２ｃでほぼ均等数の昇圧電圧生成回路１３を活性化し、例えば第一の昇圧電圧生成回路群１２ａで１１個の昇圧電圧生成回路１３を活性化し、第二及び第三の昇圧電圧生成回路１２ｂ，１２ｃで１０個ずつの昇圧電圧生成回路１３を活性化する。
【００３１】
また、四つのバンクが活性化されて、制御回路１１に活性化信号Ａ０〜Ａ３が入力されると、制御回路１１は第一〜第四の昇圧電圧生成回路群１２ａ〜１２ｄ内の３６個の昇圧電圧生成回路１３を活性化する。
【００３２】
すなわち、四つのバンクが同時に活性化される場合には、各バンクのｔＲＣは８０ｎｓとなるため、四つのバンクでの電源Ｖppの最大消費電流は、
４．０×（６／８）＝３．０
となる。この値に２０％のマージンを加味すると、
３．０×１．２＝３．６
となり、３６個の昇圧電圧生成回路１３を活性化すればよいことになる。
【００３３】
このとき、制御回路１１は第一〜第四の昇圧電圧生成回路群１２ａ〜１２ｄで均等数の昇圧電圧生成回路１３を活性化し、例えば９個ずつの昇圧電圧生成回路１３を活性化する。
【００３４】
上記のように構成された昇圧電圧生成制御回路では、次に示す作用効果を得ることができる。
（１）昇圧電源生成回路の電流供給能力を、活性化されているバンクの実際の消費電流に応じて設定することができるので、すべてのバンクが同時に動作した場合にも、電源Ｖppの電圧変動を抑制することができる。
【００３５】
（２）各昇圧電圧生成回路群１２ａ〜１２ｄを構成する昇圧電圧生成回路１３の数を増やし、昇圧電圧生成回路１３の１個あたりの電流供給能力を小さくすることにより、電流供給能力の調整を実際の消費電流に合わせて、さらに細かく調整することができる。
【００３６】
なお、前述の制御回路１１の動作は、バンク活性化数に応じた昇圧電圧生成回路の活性化数を制御し、生成された昇圧電圧レベルを検出して昇圧電圧生成回路の活性化数を制御する機能も備える。
【００３７】
すなわち、消費電流に対しマージンを持たせた電流供給能力で設計した昇圧電圧生成回路の電流供給能力が過剰となって、供給電圧が上昇し過ぎないように、供給電圧があらかじめ設定された電圧まで上昇した場合には、昇圧電圧生成回路の活性化数を減らすように制御する。また、供給電流の不足により供給電圧が低下しないように、供給電圧があらかじめ設定された電圧まで低下した場合には、昇圧電圧生成回路の活性化数を増やすように制御する。
（第二の実施の形態）
図４は、昇圧電圧生成制御回路の第二の実施の形態を示す。この実施の形態では、４つのバンクにそれぞれ二つずつ、計８個の昇圧電圧生成回路１４ａ〜１４ｈが設けられる。
【００３８】
各昇圧電圧生成回路１４ａ〜１４ｈの電流供給能力は、各バンクが最小ｔＲＣで動作したときの消費電流を１としたとき、０．４５に設定される。
各昇圧電圧生成回路１４ａ〜１４ｈは、それぞれ対応する第一の制御回路１５ａ〜１５ｈで制御される。そして、各バンクにおいて一つずつの第一の制御回路１５ｂ，１５ｄ，１５ｆ，１５ｈは、第二の制御回路１６で制御される。
【００３９】
活性化信号Ａ０〜Ａ３は、４つのバンクがそれぞれ活性化される時、入力される。第一のバンクの活性化信号Ａ０は、第一の制御回路１５ａと、第二の制御回路１６に入力される。第二のバンクの活性化信号Ａ１は、第一の制御回路１５ｃと、第二の制御回路１６に入力される。
【００４０】
第三のバンクの活性化信号Ａ２は、第一の制御回路１５ｅと、第二の制御回路１６に入力される。第四のバンクの活性化信号Ａ３は、第一の制御回路１５ｇと、第二の制御回路１６に入力される。
【００４１】
上記のような第一の制御回路１５ａ〜１５ｈ及び第二の制御回路１６は、次のように動作する。
例えば第一のバンクのみが活性化されて、活性化信号Ａ０が第二の制御回路１６及び第一の制御回路１５ａに入力されると、第一の制御回路１５ａの動作に基づいて昇圧電圧生成回路１４ａが活性化される。
【００４２】
また、第二の制御回路１６により第一の制御回路１５ｂ，１５ｄが活性化され、昇圧電圧生成回路１４ｂ，１４ｄが活性化される。
従って、活性化信号Ａ０に基づいて昇圧電圧生成回路１４ａ，１４ｂ，１４ｄが活性化され、電流供給能力は、図５に示すように、一つのバンクの実際の消費電流を１としたとき、
０．４５×３＝１．３５
となる。
【００４３】
また、第二のバンクのみが活性化されて、活性化信号Ａ１が第二の制御回路１６及び第一の制御回路１５ｃに入力されると、第一の制御回路１５ｃの動作に基づいて昇圧電圧生成回路１４ｃが活性化される。
【００４４】
また、第二の制御回路１６により第一の制御回路１５ｄ，１５ｆが活性化され、昇圧電圧生成回路１４ｄ，１４ｆが活性化される。
従って、活性化信号Ａ１に基づいて昇圧電圧生成回路１４ｃ，１４ｄ，１４ｆが活性化され、電流供給能力は、同様に１．３５となる。
【００４５】
また、他のバンクが一つずつ活性化される場合においても、当該バンクに対応する二つの昇圧電圧生成回路と、隣接するバンクにおいて、第二の制御回路１６で制御される一つの昇圧電圧生成回路が活性化されて、電源Ｖppが供給される。
【００４６】
一方、第一及び第二のバンクが活性化されて、活性化信号Ａ０，Ａ１が第二の制御回路１６及び第一の制御回路１５ａ，１５ｃに入力されると、第一の制御回路１５ａ，１５ｃの動作に基づいて昇圧電圧生成回路１４ａ，１４ｃが活性化される。
【００４７】
また、第二の制御回路１６により第一の制御回路１５ｂ，１５ｄ，１５ｆ，１５ｈが活性化され、昇圧電圧生成回路１４ｂ，１４ｄ，１４ｆ，１４ｈが活性化される。
【００４８】
従って、活性化信号Ａ０，Ａ１に基づいて昇圧電圧生成回路１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｆ，１４ｈが活性化され、電流供給能力は、図５に示すように、実際の消費電流が２．０であるのに対し、
０．４５×６＝２．７０
となる。
【００４９】
また、他のバンクが二つずつ活性化される場合においても、当該バンクに対応する四つの昇圧電圧生成回路と、隣接するバンクにおいて、第二の制御回路１６で制御される二つの昇圧電圧生成回路が活性化され、同様にして２．７０の電流供給能力で電源Ｖppが供給される。
【００５０】
一方、第一〜第三のバンクが活性化されて、活性化信号Ａ０，Ａ１，Ａ２が第二の制御回路１６及び第一の制御回路１５ａ，１５ｃ，１５ｅに入力されると、第一の制御回路１５ａ，１５ｃ，１５ｅの動作に基づいて昇圧電圧生成回路１４ａ，１４ｃ，１４ｅが活性化される。
【００５１】
また、第二の制御回路１６により第一の制御回路１５ｂ，１５ｄ，１５ｆ，１５ｈが活性化され、昇圧電圧生成回路１４ｂ，１４ｄ，１４ｆ，１４ｈが活性化される。
【００５２】
従って、活性化信号Ａ０，Ａ１，Ａ２に基づいて昇圧電圧生成回路１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ，１４ｈが活性化され、電流供給能力は、図５に示すように、実際の消費電流が２．５７であるのに対し
０．４５×７＝３．１５
となる。
【００５３】
また、他のバンクが三つずつ活性化される場合においても、当該バンクに対応する六つの昇圧電圧生成回路と、隣接するバンクにおいて、第二の制御回路１６で制御される一つの昇圧電圧生成回路が活性化され、同様にして３．１５の電流供給能力で電源Ｖppが供給される。
【００５４】
一方、第一〜第四のバンクが活性化されて、活性化信号Ａ０，Ａ１，Ａ２，Ａ３が第二の制御回路１６及び第一の制御回路１５ａ，１５ｃ，１５ｅ，１５ｇに入力されると、すべての昇圧電圧生成回路１４ａ〜１４ｈが活性化される。
【００５５】
従って、電流供給能力は、図５に示すように、実際の消費電流が３．０であるのに対し
０．４５×８＝３．６
となる。
【００５６】
上記のように構成された昇圧電圧生成回路では、次に示す作用効果を得ることができる。
（１）昇圧電圧生成回路の電流供給能力を、活性化されているバンクの実際の消費電流に応じて設定することができるので、すべてのバンクが同時に動作した場合にも、電源Ｖppの電圧変動を抑制することができる。
【００５７】
（２）一つから四つのいずれの数のバンクが活性化された場合にも、電源Ｖppの電流供給能力に２０％前後のマージンを確保することができる。
（３）すべてのバンクが活性化されたとき、すべての昇圧電圧生成回路１４ａ〜１４ｈを活性化して、実際の消費電流３．０に対し、３．６の電流供給能力とすることができる。従って、前記従来例における４．８の電流供給能力に対し、最大電流供給能力を抑制しながら、十分なマージンを確保することができるので、昇圧電圧生成回路を形成するための回路面積を縮小することができる。
（第三の実施の形態）
図６は、前記第二の実施の形態の昇圧電圧生成回路１４ａ〜１４ｈと、第一及び第二の制御回路１５ａ〜１５ｈ，１６のレイアウトを示す。
【００５８】
第一〜第四のバンクＢ０〜Ｂ３は、第二の制御回路１６を中心として、その一側に第一及び第二のバンクＢ０，Ｂ１がレイアウトされ、他側に第三及び第四のバンクＢ２，Ｂ３がレイアウトされる。
【００５９】
前記各バンクＢ０〜Ｂ３の両側には、前記昇圧電圧生成回路１４ａ〜１４ｈがそれぞれ配設されている。前記昇圧電圧生成回路１４ａ〜１４ｈの一側、すなわち前記第二の制御回路１６に近い側には、それぞれ第一の制御回路１５ａ〜１５ｈが配設されている。
【００６０】
そして、各バンクＢ０〜Ｂ３の近傍には、コマンド入力部１７ａ〜１７ｄがそれぞれ配設され、そのコマンド入力部１７ａ〜１７ｄから前記活性化信号Ａ０〜Ａ３が各第一の制御回路１５ａ，１５ｃ，１５ｅ，１５ｇに入力され、あるいは、第二の制御回路１６を介して各第一の制御回路１５ｂ，１５ｄ，１５ｆ，１５ｈに入力される。
【００６１】
このようにレイアウトした昇圧電圧生成制御回路を前記第二の実施の形態で説明したように動作させると、例えばバンクＢ０が活性化されると、昇圧電圧生成回路１４ａ，１４ｂ，１４ｄが活性化され、バンクＢ０，Ｂ１が活性化されると、昇圧電圧生成回路１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｆ，１４ｈが活性化される。
【００６２】
このようにして、活性化されたバンク以外のバンクの昇圧電圧生成回路が活性化される場合には、活性化されたバンクの近くにレイアウトされた昇圧電圧生成回路が活性化される。
【００６３】
このような動作により、電源Ｖppの供給電流が消費されるバンクの近傍に位置する昇圧電圧生成回路から電源Ｖppを供給することができるので、電源Ｖppを容易に安定化させることができる。
（第四の実施の形態）
図７は、前記第二の実施の形態の昇圧電圧生成回路１４ａ〜１４ｈと、第一及び第二の制御回路１５ａ〜１５ｈ，１６のレイアウトの別の実施の形態を示す。
【００６４】
第一〜第四のバンクＢ０〜Ｂ３は、それぞれ並列にレイアウトされる。前記各バンクＢ０〜Ｂ３の両側には、前記昇圧電圧生成回路１４ａ〜１４ｈがそれぞれ配設されている。
【００６５】
前記昇圧電圧生成回路１４ａ，１４ｃ間には、第一の制御回路１５ａ，１５ｃが配設され、昇圧電圧生成回路１４ｂ，１４ｄ間には第一の制御回路１５ｂ，１５ｄが配設される。
【００６６】
また、昇圧電圧生成回路１４ｅ，１４ｇ間には、第一の制御回路１５ｅ，１５ｇが配設され、昇圧電圧生成回路１４ｆ，１４ｈ間には第一の制御回路１５ｆ，１５ｈが配設される。
【００６７】
前記バンクＢ０〜Ｂ３の一側には、コマンド入力部１７ａ〜１７ｄがそれぞれ配設され、前記バンクＢ１，Ｂ２の中間部側方には第二の制御回路１６が配設される。
【００６８】
そして、コマンド入力部１７ａ〜１７ｄから前記活性化信号Ａ０〜Ａ３が各第一の制御回路１５ａ，１５ｃ，１５ｅ，１５ｇに入力され、あるいは、第二の制御回路１６を介して各第一の制御回路１５ｂ，１５ｄ，１５ｆ，１５ｈに入力される。
【００６９】
このようにレイアウトした昇圧電圧生成制御回路を前記第二の実施の形態で説明したように動作させると、例えばバンクＢ０が活性化されると、昇圧電圧生成回路１４ａ，１４ｂ，１４ｄが活性化され、バンクＢ０，Ｂ１が活性化されると、昇圧電圧生成回路１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｆ，１４ｈが活性化される。
【００７０】
このような動作により、電源Ｖppの供給電流が消費されるバンクの近傍に位置する昇圧電圧生成回路から電源Ｖppを供給することができるので、電源Ｖppを容易に安定化させることができる。
【００７１】
上記実施の形態は、次に示すように変更することもできる。
・昇圧電圧生成回路に代えて、基板電位である負電圧生成回路あるいはその他の任意の電圧を生成する内部電圧生成回路としてもよい。
・バンクの数は、任意の数にしてもよい。
【００７２】
【発明の効果】
以上詳述したように、この発明は同時に活性化されるバンク数に関わらず、適正な電流供給能力を備えた内部電源生成回路を提供することができる。
【図面の簡単な説明】
【図１】 本発明の原理説明図である。
【図２】 第一の実施の形態を示すブロック図である。
【図３】 消費電流と電流供給能力との関係を示す説明図である。
【図４】 第二の実施の形態を示すブロック図である。
【図５】 消費電流と電流供給能力との関係を示す説明図である。
【図６】 第三の実施の形態を示すレイアウト図である。
【図７】 第四の実施の形態を示すレイアウト図である。
【図８】 従来例を示すブロック図である。
【図９】 活性化バンク数とＲＡＳサイクルタイムの関係を示す説明図である。
【符号の説明】
１４ 内部電源生成回路（昇圧電圧生成回路）
１５，１６ 制御回路
Ｂ０〜Ｂ３ バンク
Claims (8)
- 複数のバンクと、
前記バンクに内部電源を供給する複数の内部電源生成回路と、
前記内部電源生成回路の動作を制御する制御回路と
を備えた半導体装置であって、
前記バンクの動作周波数は、各バンクにおいて活性から次の活性までのサイクルタイムに対応し、前記サイクルタイムは、１つのバンクが活性化された場合を最小値とし、規定によって、外部信号により活性化されるバンクの数に基づき、バンク数の増加に対して前記最小値から長くなるように変化し、
各バンクの消費電流は、前記動作周波数に応じて変化し、
前記制御回路は、
活性化されたバンクの数に応じた前記半導体装置の消費電流の変化に応じて、活性化する前記内部電源生成回路の数を調節することにより、該内部電源生成回路の電流供給能力を調節することを特徴とする半導体装置。 - 前記制御回路は、外部信号により活性化されるバンクの位置に基づいて、活性化する前記内部電源生成回路の位置を調整することを特徴とする請求項１記載の半導体装置。
- 前記内部電源生成回路は、各バンク毎に複数設けられ、前記制御回路は、各バンクの消費電流の変化に応じて、各バンクの内部電源生成回路と当該バンクの近傍に位置するバンクの内部電源生成回路の中から活性化する内部電源生成回路を選択することを特徴とする請求項１又は２に記載の半導体装置。
- 前記制御回路は、活性化されたバンクに設けられた内部電源生成回路をすべて活性化し、さらに前記バンクの近傍のバンクの中から活性化する内部電源生成回路の少なくとも一部を選択することを特徴とする請求項３記載の半導体装置。
- 複数のバンクと、前記バンクに内部電源を供給する複数の内部電源生成回路と、前記内部電源生成回路の動作を制御する制御回路とを備え、前記バンクに供給する内部電源を生成する半導体装置の内部電源生成方法であって、
前記バンクの動作周波数は、各バンクにおいて活性から次の活性までのサイクルタイムに対応し、前記サイクルタイムは、１つのバンクが活性化された場合を最小値とし、規定によって、外部信号により活性化されるバンクの数に基づき、バンク数の増加に対して前記最小値から長くなるように変化し、
各バンクの消費電流は、前記動作周波数に応じて変化し、
前記制御回路は、活性化されたバンクの数に応じた前記半導体装置の消費電流の変化に応じて、活性化する前記内部電源生成回路の数を調節することにより、該内部電源生成回路の電流供給能力を調節することを特徴とする半導体装置の内部電源生成方法。 - 前記制御回路は、外部信号により活性化されるバンクの位置に基づいて、活性化する前記内部電源生成回路の位置を調整することを特徴とする請求項５記載の半導体装置の内部電源生成方法。
- 前記制御回路は、活性化されるバンクの消費電流に応じて、活性化する内部電源生成回路の数を選択し、その数に応じて各バンクの内部電源生成回路と当該バンクの近傍に位置するバンクの内部電源生成回路の中から、活性化する内部電源生成回路を選択することを特徴とする請求項５記載の半導体装置の内部電源生成方法。
- 前記制御回路は、一つのバンクに対して設けられる内部電源生成回路の電流供給能力は、当該バンクの活性時に必要な電流供給能力以下に設定し、一つのバンクの活性化に応じて当該バンクの内部電源生成回路とそれ以外のバンクの内部電源生成回路とを活性化させることを特徴とする請求項５記載の半導体装置の内部電源生成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000047679A JP4485637B2 (ja) | 2000-02-24 | 2000-02-24 | 半導体装置及び半導体装置の内部電源生成方法 |
| TW090103448A TW514915B (en) | 2000-02-24 | 2001-02-15 | Semiconductor device and method for generating internal power supply voltage |
| US09/783,617 US6496438B2 (en) | 2000-02-24 | 2001-02-15 | Semiconductor device and method for generating internal power supply voltage |
| KR1020010008567A KR100708261B1 (ko) | 2000-02-24 | 2001-02-21 | 반도체 장치 및 반도체 장치의 내부 전원 생성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000047679A JP4485637B2 (ja) | 2000-02-24 | 2000-02-24 | 半導体装置及び半導体装置の内部電源生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001243769A JP2001243769A (ja) | 2001-09-07 |
| JP4485637B2 true JP4485637B2 (ja) | 2010-06-23 |
Family
ID=18569893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000047679A Expired - Fee Related JP4485637B2 (ja) | 2000-02-24 | 2000-02-24 | 半導体装置及び半導体装置の内部電源生成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6496438B2 (ja) |
| JP (1) | JP4485637B2 (ja) |
| KR (1) | KR100708261B1 (ja) |
| TW (1) | TW514915B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396897B1 (ko) * | 2001-08-14 | 2003-09-02 | 삼성전자주식회사 | 페리(ｐｅｒｉ)용 전압 발생 회로와 이를 구비하는 반도체메모리 장치 및 전압 발생 방법 |
| US7426151B2 (en) * | 2001-08-14 | 2008-09-16 | Samung Electronics Co., Ltd. | Device and method for performing a partial array refresh operation |
| US7114084B2 (en) * | 2002-03-06 | 2006-09-26 | Micron Technology, Inc. | Data controlled programmable power supply |
| KR100437463B1 (ko) * | 2002-07-18 | 2004-06-23 | 삼성전자주식회사 | 반도체 메모리 장치 내부전원전압발생기를 제어하는 회로및 방법 |
| JP2004071095A (ja) * | 2002-08-08 | 2004-03-04 | Renesas Technology Corp | 半導体記憶装置 |
| KR100558475B1 (ko) * | 2003-04-16 | 2006-03-07 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 배치 방법 |
| KR100689817B1 (ko) * | 2004-11-05 | 2007-03-08 | 삼성전자주식회사 | 전압 발생 회로 및 이 회로를 구비하는 반도체 메모리 장치 |
| KR100715147B1 (ko) * | 2005-10-06 | 2007-05-10 | 삼성전자주식회사 | 전류소모를 감소시키는 내부전원전압 발생회로를 가지는멀티칩 반도체 메모리 장치 |
| US7295935B2 (en) * | 2006-01-30 | 2007-11-13 | Dell Products L.P. | Analyzing and/or displaying power consumption in redundant servers |
| KR100824192B1 (ko) * | 2006-11-07 | 2008-04-21 | 주식회사 하이닉스반도체 | 내부 전압 발생기 제어장치 |
| KR100859412B1 (ko) * | 2006-11-16 | 2008-09-22 | 주식회사 하이닉스반도체 | 반도체 장치 |
| US10049719B1 (en) * | 2017-06-12 | 2018-08-14 | Nanya Technology Corporation | Voltage system and method for operating the same |
| KR20220049653A (ko) | 2020-10-14 | 2022-04-22 | 삼성전자주식회사 | 비휘발성 메모리 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09219100A (ja) * | 1996-02-13 | 1997-08-19 | Fujitsu Ltd | 半導体記憶装置 |
| JPH10269768A (ja) * | 1997-03-26 | 1998-10-09 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPH11213667A (ja) * | 1998-01-27 | 1999-08-06 | Hitachi Ltd | 半導体記憶装置 |
| JP2000011651A (ja) * | 1998-06-29 | 2000-01-14 | Fujitsu Ltd | 半導体記憶装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105682A (ja) * | 1993-10-06 | 1995-04-21 | Nec Corp | ダイナミックメモリ装置 |
| KR100200922B1 (ko) * | 1995-12-27 | 1999-06-15 | 윤종용 | 반도체 메모리장치의 펌핑전압발생기 |
| JP3013773B2 (ja) * | 1996-03-22 | 2000-02-28 | 日本電気株式会社 | 半導体装置 |
| KR19980082461A (ko) * | 1997-05-07 | 1998-12-05 | 문정환 | 반도체 메모리 소자의 전압 조정회로 |
| JP3247647B2 (ja) * | 1997-12-05 | 2002-01-21 | 株式会社東芝 | 半導体集積回路装置 |
| JP4017248B2 (ja) * | 1998-04-10 | 2007-12-05 | 株式会社日立製作所 | 半導体装置 |
| JP4390304B2 (ja) * | 1998-05-26 | 2009-12-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US6628564B1 (en) * | 1998-06-29 | 2003-09-30 | Fujitsu Limited | Semiconductor memory device capable of driving non-selected word lines to first and second potentials |
| KR20000032290A (ko) * | 1998-11-13 | 2000-06-15 | 윤종용 | 멀티-뱅크 구조를 가지는 반도체 메모리 장치 |
| JP2001067868A (ja) * | 1999-08-31 | 2001-03-16 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
2000
- 2000-02-24 JP JP2000047679A patent/JP4485637B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-15 TW TW090103448A patent/TW514915B/zh not_active IP Right Cessation
- 2001-02-15 US US09/783,617 patent/US6496438B2/en not_active Expired - Lifetime
- 2001-02-21 KR KR1020010008567A patent/KR100708261B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09219100A (ja) * | 1996-02-13 | 1997-08-19 | Fujitsu Ltd | 半導体記憶装置 |
| JPH10269768A (ja) * | 1997-03-26 | 1998-10-09 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPH11213667A (ja) * | 1998-01-27 | 1999-08-06 | Hitachi Ltd | 半導体記憶装置 |
| JP2000011651A (ja) * | 1998-06-29 | 2000-01-14 | Fujitsu Ltd | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100708261B1 (ko) | 2007-04-17 |
| TW514915B (en) | 2002-12-21 |
| KR20010085428A (ko) | 2001-09-07 |
| JP2001243769A (ja) | 2001-09-07 |
| US20010017553A1 (en) | 2001-08-30 |
| US6496438B2 (en) | 2002-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4485637B2 (ja) | 半導体装置及び半導体装置の内部電源生成方法 | |
| US6278317B1 (en) | Charge pump system having multiple charging rates and corresponding method | |
| JP4971970B2 (ja) | 降圧回路及び半導体装置並びに降圧回路制御方法 | |
| JP2009503705A (ja) | 高速メモリ用降圧コンバータ | |
| US7652944B2 (en) | Semiconductor device for reducing soft error rate with reduced power consumption | |
| KR101620348B1 (ko) | 내부전원 발생장치, 이를 구비한 멀티채널 메모리 장치 및 이를 채용한 프로세싱 시스템 | |
| CN104345770A (zh) | 时钟发生装置、时钟发生方法以及电子装置 | |
| JP2007129810A (ja) | 電源回路 | |
| US7382677B2 (en) | Memory device having internal voltage supply providing improved power efficiency during active mode of memory operation | |
| JP5763670B2 (ja) | 半導体集積回路 | |
| KR100702124B1 (ko) | 내부전압 공급회로 | |
| JP2008159145A (ja) | 半導体記憶装置 | |
| KR20120080360A (ko) | 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 | |
| JP4680682B2 (ja) | 省電力制御装置および省電力制御方法 | |
| CN110853684B (zh) | 用于向半导体芯片供应电力供应电压的设备 | |
| KR101143396B1 (ko) | 반도체 메모리 장치의 내부전압 발생기 | |
| KR100613445B1 (ko) | 고전압 감지회로 및 이를 이용한 고전압 펌핑장치 | |
| JPS6326892A (ja) | メモリ装置 | |
| JP2786184B2 (ja) | 基板バイアス発生装置 | |
| KR100751649B1 (ko) | 반도체 장치의 내부전압 발생회로 | |
| KR20230105288A (ko) | 전압 생성기 및 이를 포함하는 반도체 장치 | |
| KR101185553B1 (ko) | 내부전압 제어회로 | |
| JP2007013190A (ja) | 半導体装置 | |
| KR20030057721A (ko) | 반도체메모리장치의 내부전원전압발생회로 | |
| JP2008090921A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090812 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100325 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |