KR20040013842A - 고전압 발생회로 및 방법 - Google Patents

고전압 발생회로 및 방법 Download PDF

Info

Publication number
KR20040013842A
KR20040013842A KR1020020046929A KR20020046929A KR20040013842A KR 20040013842 A KR20040013842 A KR 20040013842A KR 1020020046929 A KR1020020046929 A KR 1020020046929A KR 20020046929 A KR20020046929 A KR 20020046929A KR 20040013842 A KR20040013842 A KR 20040013842A
Authority
KR
South Korea
Prior art keywords
voltage
node
high voltage
substrate
boosting
Prior art date
Application number
KR1020020046929A
Other languages
English (en)
Other versions
KR100462863B1 (ko
Inventor
김규홍
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0046929A priority Critical patent/KR100462863B1/ko
Priority to US10/445,805 priority patent/US6812774B2/en
Priority to JP2003285720A priority patent/JP2004096987A/ja
Publication of KR20040013842A publication Critical patent/KR20040013842A/ko
Application granted granted Critical
Publication of KR100462863B1 publication Critical patent/KR100462863B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/078—Charge pumps of the Schenkel-type with means for reducing the back bias effect, i.e. the effect which causes the threshold voltage of transistors to increase as more stages are added to the converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 고전압 발생회로 및 방법을 공개한다. 그 회로는 프리차지 동작시에 승압 노드를 제1전압으로 프리차지하고, 승압 동작시에 승압 노드를 제2전압으로 승압하는 승압회로, 프리차지 동작시에 제어 노드를 제1전압으로 프리차지하고, 승압 동작시에 제어 노드를 제2전압보다 높은 제3전압으로 승압하는 제어회로, 승압 동작시에 제어 노드의 제3전압에 응답하여 승압 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 전하 전송 트랜지스터, 승압 노드와 전하 전송 트랜지스터의 기판사이에 연결되고 프리차지 동작시에 기판 전압을 프리차지하고 승압 노드가 승압되는 동안 전하 전송 트랜지스터의 기판 전압을 고전압 발생단자의 레벨 변화에 따라 증가하는 제1기판 전압 제어 트랜지스터, 및 전하 전송 트랜지스터의 기판과 고전압 발생단자사이에 연결되고 전하 공유 동작이 수행되는 동안 전하 전송 트랜지스터의 기판 전압을 승압 노드의 레벨 변화에 따라 증가하는 제2기판 전압 제어 트랜지스터로 구성되어 있다. 따라서, 고전압 발생단자의 전압 증가에 따라 전하 전송 트랜지스터의 기판 전압을 증가함으로써 전하 전송 트랜지스터의 문턱전압의 증가를 방지함으로써 전하 전송 효율을 높일 수 있다.

Description

고전압 발생회로 및 방법{High voltage generating circuit and method}
본 발명은 고전압 발생회로에 관한 것으로, 특히 전하 전송 트랜지스터의 전하 전송 효율을 증가시킬 수 있는 고전압 발생회로 및 방법에 관한 것이다.
종래의 고전압 발생회로는 승압 노드에 연결된 드레인과 제어 노드에 연결된 게이트와 고전압 발생단자에 연결된 소스와 접지전압이 인가되는 기판을 가진 전하 전송 트랜지스터를 구비하여 구성된다.
전하 전송 트랜지스터는 일반적으로 NMOS트랜지스터로 구성되며, 제어 노드의 전압에 응답하여 승압 노드의 전하를 고전압 발생단자로 전달한다.
그런데, 종래의 고전압 발생회로는 승압 동작시에 NMOS트랜지스터의 기판 전압이 접지전압으로 고정된 상태에서 소스 전압이 증가함으로써 NMOS트랜지스터의 문턱전압이 증가하게 된다. 기판과 소스사이의 전압 차가 커짐에 따라 NMOS트랜지스터의 문턱전압이 커지는 것은 NMOS트랜지스터가 가지는 특성이다. 이때, NMOS트랜지스터의 게이트 전압이 고정되어 있기 때문에 NMOS트랜지스터가 승압 노드의 전하를 고전압 발생단자로 충분하게 전달할 수 없다.
즉, 종래의 고전압 발생회로는 승압 동작시에 전하 전송 트랜지스터인 NMOS트랜지스터의 문턱전압이 증가함으로써 승압 노드의 전하를 고전압 발생단자로 빠르고 충분하게 전달할 수 없다는 문제가 있다.
본 발명의 목적은 전하 전송 트랜지스터의 문턱전압의 증가를 방지함으로써 전하 전송 효율을 증가할 수 있는 고전압 발생회로를 제공하는데 있다.
본 발명의 다른 목적은 상기 목적을 달성하기 위한 고전압 발생회로의 고전압 발생방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 고전압 발생회로의 제1형태는 프리차지 동작시에 승압 노드를 프리차지하고, 승압 동작시에 상기 승압 노드를 승압하는 승압 수단, 프리차지 동작시에 제어 노드를 프리차지하고, 승압 동작시에 상기 제어 노드를 승압하는 제어 수단, 상기 제어 노드의 전압에 응답하여 상기 승압 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 전하 전송 트랜지스터, 및 고전압 발생단자의 전압이 상승함에 따라 상기 전하 전송 트랜지스터의 기판 전압을 상승하는 기판 전압 제어수단을 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 고전압 발생회로의 제2형태는 프리차지 동작시에 승압 노드를 제1전압으로 프리차지하고, 승압 동작시에 상기 승압 노드를 제2전압으로 승압하는 승압 수단, 프리차지 동작시에 제어 노드를 상기 제1전압으로 프리차지하고, 승압 동작시에 상기 제어 노드를 상기 제2전압보다 높은 제3전압으로 승압하는 제어 수단, 상기 승압 동작시에 상기 제어 노드의 상기 제3전압에 응답하여 상기 승압 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 전하 전송 트랜지스터, 상기 승압 노드와 상기 전하 전송 트랜지스터의 기판사이에 연결되고 상기 프리차지 동작시에 상기 기판 전압을 프리차지하고 상기 승압 노드가 승압되는 동안 상기 전하 전송 트랜지스터의 기판 전압을 상기 고전압 발생단자의 레벨 변화에 따라 증가하는 제1기판 전압 제어 트랜지스터, 및 상기 전하 전송 트랜지스터의 기판과 상기 고전압 발생단자사이에 연결되고 상기 전하 공유 동작이 수행되는 동안 상기 전하 전송 트랜지스터의 기판 전압을 상기 승압 노드의 레벨 변화에 따라 증가하는 제2기판 전압 제어 트랜지스터를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 고전압 발생회로의 고전압 발생방법은 제어 노드의 전압에 응답하여 승압 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 전하 전송 트랜지스터를 구비한 고전압 발생회로의 고전압 발생방법에 있어서, 프리차지 동작시에 승압 노드 및 제어 노드를 프리차지하고, 상기 고전압 발생단자의 전압에 응답하여 상기 전하 전송 트랜지스터의 기판 전압을프리차지하는 프리차지 단계, 승압 동작시에 상기 승압 노드를 제1전압으로 승압하고, 상기 승압 노드가 상기 제1전압으로 승압되는 동안 상기 고전압 발생단자의 전압 레벨 변화에 따라 상기 전하 전송 트랜지스터의 기판 전압을 증가하는 단계, 및 승압 동작시에 상기 제어 노드를 상기 제1전압보다 높은 제2전압으로 승압하고, 상기 전하 전송 트랜지스터가 상기 전하 공유 동작을 수행하는 동안 상기 승압 노드의 전압 레벨 변화에 따라 상기 전하 전송 트랜지스터의 기판 전압을 증가하는 단계를 구비하는 것을 특징으로 한다.
도1은 종래의 고전압 발생회로의 일예의 회로도이다.
도2는 도1에 나타낸 회로의 각 노드의 신호 파형을 나타내는 것이다.
도3은 본 발명의 고전압 발생회로의 실시예의 회로도이다.
도4는 도3에 나타낸 회로의 각 노드의 신호 파형을 나타내는 것이다.
도5는 본 발명의 고전압 발생회로의 전하 전송 트랜지스터의 수직 구조를 나타내는 것이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 고전압 발생회로 및 방법을 설명하기 전에 종래의 고전압 발생회로를 설명하면 다음과 같다.
도1은 종래의 고전압 발생회로의 일예의 회로도로서, 인버터들(I1, I2, I3, I4), NMOS캐패시터들(C1, C2, C3), 및 NMOS트랜지스터들(N1 ~ N6)로 구성되어 있다.
도1에서, 인버터들(I1, I2)로는 전원전압(VCC)이 인가되고, 인버터들(I3, I4)로는 고전압(VPP)이 인가된다. 그리고, NMOS트랜지스터들(N1 ~ N6)의 기판 전압으로 접지전압이 인가된다.
도1에 나타낸 고전압 발생회로의 기능을 설명하면 다음과 같다.
인버터(I1)는 신호(CON1)를 반전한다. 인버터(I2)는 인버터(I1)의 출력신호를 반전한다. 캐패시터(C1)는 인버터(I1)의 전원전압(VCC) 레벨의 출력신호에 응답하여 노드(A)의 전압을 승압한다. NMOS트랜지스터(N1)는 노드(A)를 전압(VCC-Vth)레벨로 만든다. 초기에 노드(A)는 전압(VCC-Vth) 레벨로 있다가 캐패시터(C1)에 의해서 승압되면 전압(2VCC-Vth) 레벨까지 승압된다. NMOS트랜지스터(N2)는 노드(A)의 전압이 전압(VCC+Vth) 레벨이상이 되면 노드(B)를 전압(VCC) 레벨로 만든다. NMOS트랜지스터(N3)는 노드(B)를 전압(VCC-Vth) 레벨로 만든다. 캐패시터(C2)는 인버터(I2)의 전원전압(VCC) 레벨의 출력신호에 응답하여 노드(B)의 전압을 승압한다. 즉, 초기에 노드(B)는 전압(VCC-Vth) 레벨을 유지하다가 노드(A)의 전압이 전압(VCC+Vth) 레벨이상이 되면 전압(VCC) 레벨로 된다. 그리고, 캐패시터(C2)에 의해서 승압되면 전압(2VCC) 레벨까지 승압된다. 인버터(I3)는 신호(CON2)를 반전한다. 인버터(I4)는 인버터(I3)의 출력신호를 반전한다. NMOS트랜지스터(N4)는 인버터(I3)의 고전압(VPP) 레벨의 출력신호에 응답하여 노드(C)를 전원전압(VCC) 레벨로 만든다. NMOS트랜지스터(N5)는 노드(C)를 전압(VCC-Vth) 레벨로 만든다. 캐패시터(C3)는 인버터(I4)의 고전압(VPP) 레벨의 출력신호에 응답하여 노드(C)의 전압을 승압한다. 초기에 노드(C)는 전압(VCC-Vth) 레벨을 유지하다가 인버터(I3)의 출력전압이 전압(VCC+Vth) 레벨이상이 되면 전압(VCC) 레벨로 된다. 그리고, 노드(C)의 전압은 캐패시터(C3)에 의해서 전압(VCC+VPP) 레벨까지 승압된다. NMOS트랜지스터(N6)는 노드(C)의 전압에 응답하여 온되어 노드(B)와 고전압 발생단자(VPP)사이에 전하 공유 동작을 수행한다.
도2는 도1에 나타낸 고전압 발생회로의 각 노드의 신호 파형을 나타내는 것으로, 도2를 이용하여 도1에 나타낸 고전압 발생회로의 동작을 설명하면 다음과 같다. 도2에서, Vth로 나타낸 것은 NMOS트랜지스터들(N1 ~ N6) 각각의 문턱전압을 나타낸다.
먼저, 접지전압 레벨의 신호들(CON1, CON2)이 인가되면, 노드들(A, B, C) 각각이 전압(2VCC-Vth), 전압(VCC), 및 전압(VCC)으로 프리차지된다.
이 상태에서, 전원전압(VCC) 레벨의 신호들(CON1, CON2)이 인가되면, 노드(A)의 전압이 전압(VCC-Vth)으로 되고, 노드(C)의 전압이 전압(VCC+VPP)으로 승압된다. 그리고, 노드(B)의 전압이 전압(2VCC)으로 승압된다. 이때, 노드(C)의 전압이 전압(VCC+VPP)이므로 NMOS트랜지스터(N6)가 온되어 노드(B)와 고전압 발생단자(VPP)사이에 전하 공유 동작이 수행되어 고전압 발생단자(VPP)의 전압이 증가한다.
이와같이 전하 공유 동작이 수행되는 동안 고전압 발생단자(VPP)의 전압이 증가하게 되고, 이에 따라 NMOS트랜지스터(N6)의 소스와 기판사이의 전압 차가 커지게 됨으로써 NMOS트랜지스터(N6)의 문턱전압이 증가하게 된다. 그런데, 이때, NMOS트랜지스터(N6)의 게이트로 인가되는 노드(C)의 전압은 전압(VCC+VPP)으로 고정되어 있으므로 NMOS트랜지스터(N6)가 노드(B)로부터 고전압 발생단자(VPP)로 전하를 충분하게 전송할 수 없다.
즉, 도1에 나타낸 종래의 고전압 발생회로의 NMOS트랜지스터(N6)는 기판이 접지전압이고 소스가 고전압(VPP) 또는 전압(2VCC)이 되어 소스와 기판사이의 전압 차가 고전압(VPP) 또는 전압(2VCC)이 된다. 따라서, NMOS트랜지스터(N6)의 문턱전압(Vth)이 소스와 기판사이의 전압 차가 0인 경우보다 수백 V정도 높아지게 된다. 그런데, NMOS트랜지스터(N6)의 게이트로 인가되는 전압이 전압(VPP+VCC) 레벨을 유지하므로 노드(B)와 고전압 발생단자(VPP)사이에 전하 전송 효율이 떨어지게 된다.
만일 NMOS트랜지스터(N6)의 소스와 기판사이의 전압 차를 일정하게 유지할 수 있다면 NMOS트랜지스터(N6)의 문턱전압이 증가되지 않고, 이에 따라 전하 전송 효율이 떨어지지 않게 될 것이다. 즉, 소스의 전압 증가에 따라 기판의 전압이 증가한다면 전하 전송 효율이 떨어지지 않게 된다.
도3은 본 발명의 고전압 발생회로의 실시예의 회로도로서, 도1에 나타낸 회로에 NMOS트랜지스터들(N7, N8)을 추가하여 구성되어 있다.
도3에서, NMOS트랜지스터(N7)의 드레인이 NMOS트랜지스터(N6)의 드레인에 연결되고, NMOS트랜지스터(N7)의 게이트가 고전압 발생단자(VPP)에 연결되고, NMOS트랜지스터(N7)의 소스가 노드(D)에 연결되어 있다. NMOS트랜지스터(N8)의 소스가 노드(D)에 연결되고, NMOS트랜지스터(N8)의 게이트가 노드(B)에 연결되고, NMOS트랜지스터(N8)의 드레인이 고전압 발생단자(VPP)에 연결되어 있다. 그리고, 노드(D)가 NMOS트랜지스터(N6)의 기판에 연결되어 있다.
도3에 추가되는 NMOS트랜지스터들(N7, N8)의 기능을 설명하면 다음과 같다.
신호들(CON1, CON2)이 모두 접지전압 레벨인 경우에 노드(B)는 전압(VCC) 레벨이고, 고전압 발생단자(VPP)는 고전압이다. 이 경우에, 고전압(VPP)이 전압(VCC+Vth)보다 크므로 NMOS트랜지스터(N7)가 온되어 노드(D)의 전압은 전압(VCC) 레벨로 된다.
신호(CON1)가 전원전압(VCC) 레벨로 천이되면, 노드(B)의 전압이 전압(2VCC) 레벨까지 가게 된다. 이때, 고전압 발생단자(VPP)의 전압에서 노드(D)의 전압을 뺀전압이 NMOS트랜지스터(N7)의 문턱전압(Vth)보다 크면 NMOS트랜지스터(N7)가 온되어 노드(D)의 전압이 전압(VPP-Vth) 레벨까지 증가하게 된다. 그리고, 고전압 발생단자(VPP)의 전압에서 노드(D)의 전압을 뺀 전압이 NMOS트랜지스터(N7)의 문턱전압(Vth)보다 작으면 NMOS트랜지스터(N7)가 오프된다.
그리고, 신호(CON2)가 전원전압(VCC) 레벨로 천이되면, 노드(C)의 전압이 전압(VCC+VPP) 레벨로 승압된다. 그러면, NMOS트랜지스터(N6)가 온되어 노드(B)와 고전압 발생단자(VPP)사이에 전하 공유 동작이 수행된다. 전하 공유 동작이 수행되면 노드(B)의 전압이 낮아지는 반면에 고전압 발생단자(VPP)의 전압이 증가한다. 그러면, NMOS트랜지스터(N8)가 온되어 노드(D)의 전압을 전압(2VCC-Vth) 레벨까지 증가한다. 즉, 노드(B)의 전압에서 노드(D)의 전압을 뺀 전압이 NMOS트랜지스터(N8)의 문턱전압(Vth)보다 크면 NMOS트랜지스터(N8)가 온되어 노드(D)의 전압이 전압(2VCC-Vth) 레벨까지 증가하게 된다. 그리고, 노드(B)의 전압에서 노드(D)의 전압을 뺀 전압이 NMOS트랜지스터(N8)의 문턱전압(Vth)보다 작으면 NMOS트랜지스터(N8)가 오프된다.
도4는 도3에 나타낸 고전압 발생회로의 각 노드의 신호 파형을 나타내는 것으로, 도4를 이용하여 도3에 나타낸 고전압 발생회로의 동작을 설명하면 다음과 같다. 도4에서, Vth로 나타낸 것은 NMOS트랜지스터들(N1 ~ N8) 각각의 문턱전압을 나타낸다.
먼저, 접지전압 레벨의 신호들(CON1, CON2)이 인가되면, 노드들(A, B, C) 각각이 전압(2VCC-Vth), 전압(VCC), 및 전압(VCC)으로 프리차지되고, 노드(D)의 전압은 전압(VCC) 레벨로 된다.
이 상태에서, 전원전압(VCC) 레벨의 신호(CON1)가 인가되면, 노드(A)의 전압이 전압(VCC-Vth)으로 되고, 노드(B)의 전압이 전압(2VCC)으로 승압된다. 그러면, NMOS트랜지스터(N7)가 온되어 노드(D)의 전압이 전압(VPP-Vth) 레벨로 된다.
그리고, 전원전압 레벨의 신호(CON2)가 인가되면, 노드(A)의 전압이 전압(VCC-Vth) 레벨로 되고, 노드(C)의 전압이 전압(VCC+VPP) 레벨로 된다. 그러면, NMOS트랜지스터(N6)가 온되어 노드(B)와 고전압 발생단자(VPP)사이에 전하 공유 동작이 수행되어 고전압 발생단자(VPP)의 전압 레벨이 증가한다. NMOS트랜지스터(N8)가 온되어 고전압 발생단자(VPP)의 전압이 서서히 증가하게 된다. 즉, 전하 공유 동작이 수행되는 동안 NMOS트랜지스터(N8)가 온되어 고전압 발생단자(VPP)의 전압 레벨이 증가함에 따라 노드(D)의 전압 레벨이 증가한다.
즉, 본 발명의 고전압 발생회로는 신호(CON1)가 전원전압(VCC) 레벨로 천이하면 NMOS트랜지스터(N7)가 온되어 NMOS트랜지스터(N6)의 기판인 노드(D)의 전압을 증가함으로써 NMOS트랜지스터(N6)의 소스와 기판사이의 전압 차를 줄이고, 신호(CON2)가 전원전압(VCC) 레벨로 천이하여 고전압 발생단자(VPP)의 전압이 증가하면 NMOS트랜지스터(N8)가 온되어 NMOS트랜지스터(N6)의 기판인 노드(D)의 전압을 증가함으로써 NMOS트랜지스터(N6)의 소스와 기판사이의 전압 차를 줄이게 된다.
따라서, 본 발명의 고전압 발생회로는 NMOS트랜지스터(N6)의 기판 전압이 소스 전압의 증가에 따라 증가됨으로써 NMOS트랜지스터(N6)의 문턱전압이 증가되지 않게 됨으로써 노드(B)로부터 고전압 발생단자(VPP)로 전하가 빠르고 충분하게 전송할 수 있다.
그런데, 본 발명의 고전압 발생회로의 NMOS트랜지스터(N5)의 기판을 일반적인 싱글(single) 및 트윈(twin) 구조로 할 경우에는 분리할 수가 없다. 그래서, 본 발명의 고전압 발생회로의 NMOS트랜지스터(N5)는 트리플(triple) 구조로 하여야 한다.
도5는 본 발명의 고전압 발생회로의 전하 전송 트랜지스터의 수직 구조를 나타내는 것이다.
먼저, P형 기판(10) 위에 딥 N 웰(deep N well)(12)을 형성하고, 딥 N 웰(12)내에 포켓 P 웰(pocket P well)(14)을 형성한다. 그리고, 딥 N 웰(12) 내에 N+ 액티브 영역(16)을 형성하고, 포켓 P 웰(14)내에 P+ 액티브 영역(18) 및 N+ 액티브 영역들(20, 22)을 형성한다. 그리고, N+ 액티브 영역들(20, 22)사이의 위에 게이트 영역(24)을 형성한다.
이때, N+ 액티브 영역들(16, 22)은 고전압 발생단자(VPP)에 연결되고, P+ 액티브 영역(18)은 노드(D)에 연결되고, N+ 액티브 영역(20)은 노드(B)에 연결되고, 게이트 영역(24)은 노드(C)에 연결된다.
이와같이 본 발명의 고전압 발생회로의 전하 전송 트랜지스터가 트리플 웰 구조로 구성되고, 딥 N 웰(12) 내의 N+ 액티브 영역(16)이 고전압 발생단자(VPP)에 연결되고, 포켓 P 웰(14)내의 P+ 액티브 영역(18)이 노드(D)에 연결되어 전압(2VCC-Vth)까지 될 수 있으므로 래치 업(Latch up) 등의 문제가 발생되지 않는다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 고전압 발생회로 및 방법은 전하 전송 트랜지스터의 소스의 전압 증가에 따라 기판 전압을 증가함으로써 전하 전송 트랜지스터의 문턱전압이 증가되지 않게 됨으로써 전하 전송 효율을 높일 수 있다.
따라서, 본 발명의 고전압 발생회로가 적용되는 반도체 장치의 신뢰성이 향상될 수 있다.

Claims (13)

  1. 프리차지 동작시에 승압 노드를 프리차지하고, 승압 동작시에 상기 승압 노드를 승압하는 승압 수단;
    프리차지 동작시에 제어 노드를 프리차지하고, 승압 동작시에 상기 제어 노드를 승압하는 제어 수단;
    상기 제어 노드의 전압에 응답하여 상기 승압 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 전하 전송 트랜지스터; 및
    고전압 발생단자의 전압이 상승함에 따라 상기 전하 전송 트랜지스터의 기판 전압을 상승하는 기판 전압 제어수단을 구비하는 것을 특징으로 하는 고전압 발생회로.
  2. 제1항에 있어서, 상기 기판 전압 제어수단은
    상기 프리차지 동안 상기 기판 전압을 프리차지하고, 상기 승압 노드가 승압되는 동안 상기 기판 전압을 상기 고전압 발생단자의 전압 레벨 변화에 따라 증가하고, 상기 전하 공유 동작이 수행되는 동안 상기 기판 전압을 상기 승압 노드의 전압 레벨 변화에 따라 증가하는 것을 특징으로 하는 고전압 발생회로.
  3. 제2항에 있어서, 상기 기판 전압 제어수단은
    상기 전하 전송 트랜지스터의 기판과 상기 고전압 발생단자사이에 연결되고상기 승압 노드의 전압에 응답하여 상기 기판 전압을 상승하는 제1트랜지스터; 및
    상기 승압 노드와 상기 전하 전송 트랜지스터의 기판사이에 연결되고 상기 고전압 발생단자의 전압에 응답하여 상기 기판 전압을 상승하는 제2트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생회로.
  4. 제3항에 있어서, 상기 제1트랜지스터는
    NMOS트랜지스터인 것을 특징으로 하는 고전압 발생회로.
  5. 제3항에 있어서, 상기 제2트랜지스터는
    NMOS트랜지스터인 것을 특징으로 하는 고전압 발생회로.
  6. 제1항에 있어서, 상기 전하 전송 트랜지스터는
    NMOS트랜지스터인 것을 특징으로 하는 고전압 발생회로.
  7. 제6항에 있어서, 상기 전하 전송 트랜지스터는
    P형 기판내에 딥 N 웰을 형성하고,
    상기 딥 N 웰 내에 포켓 P 웰을 형성하고,
    상기 딥 N 웰내에 N+ 액티브 영역을 형성하고,
    상기 포켓 P 웰 내에 P+ 액티브 영역 및 두 개의 N+ 액티브 영역들을 형성하고,
    상기 두 개의 N+ 액티브 영역들사이의 위에 게이트 영역을 형성하고,
    상기 딥 N 웰내의 N+ 액티브 영역 및 포켓 P 웰내의 두 개의 N+ 액티브 영역들중 하나의 N+ 액티브 영역을 고전압 발생단자에 연결하고, 상기 P+ 액티브 영역에 상기 기판 전압을 연결하고, 상기 두 개의 N+ 액티브 영역들중 다른 하나의 액티브 영역에 상기 승압 노드를 연결하는 것을 특징으로 하는 고전압 발생회로.
  8. 프리차지 동작시에 승압 노드를 제1전압으로 프리차지하고, 승압 동작시에 상기 승압 노드를 제2전압으로 승압하는 승압 수단;
    프리차지 동작시에 제어 노드를 상기 제1전압으로 프리차지하고, 승압 동작시에 상기 제어 노드를 상기 제2전압보다 높은 제3전압으로 승압하는 제어 수단;
    상기 승압 동작시에 상기 제어 노드의 상기 제3전압에 응답하여 상기 승압 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 전하 전송 트랜지스터;
    상기 승압 노드와 상기 전하 전송 트랜지스터의 기판사이에 연결되고 상기 프리차지 동작시에 상기 기판 전압을 프리차지하고 상기 승압 노드가 승압되는 동안 상기 전하 전송 트랜지스터의 기판 전압을 상기 고전압 발생단자의 레벨 변화에 따라 증가하는 제1기판 전압 제어 트랜지스터; 및
    상기 전하 전송 트랜지스터의 기판과 상기 고전압 발생단자사이에 연결되고 상기 전하 공유 동작이 수행되는 동안 상기 전하 전송 트랜지스터의 기판 전압을 상기 승압 노드의 레벨 변화에 따라 증가하는 제2기판 전압 제어 트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생회로.
  9. 제8항에 있어서, 상기 전하 전송 트랜지스터는
    NMOS트랜지스터인 것을 특징으로 하는 고전압 발생회로.
  10. 제9항에 있어서, 상기 전하 전송 트랜지스터는
    P형 기판내에 딥 N 웰을 형성하고,
    상기 딥 N 웰 내에 포켓 P 웰을 형성하고,
    상기 딥 N 웰내에 N+ 액티브 영역을 형성하고,
    상기 포켓 P 웰 내에 P+ 액티브 영역 및 두 개의 N+ 액티브 영역들을 형성하고,
    상기 두 개의 N+ 액티브 영역들사이의 위에 게이트 영역을 형성하고,
    상기 딥 N 웰내의 N+ 액티브 영역 및 포켓 P 웰내의 두 개의 N+ 액티브 영역들중 하나의 N+ 액티브 영역을 고전압 발생단자에 연결하고, 상기 P+ 액티브 영역에 상기 기판 전압을 연결하고, 상기 두 개의 N+ 액티브 영역들중 다른 하나의 액티브 영역에 상기 승압 노드를 연결하는 것을 특징으로 하는 고전압 발생회로.
  11. 제8항에 있어서, 상기 제1기판 전압 제어 트랜지스터는
    NMOS트랜지스터로 구성된 것을 특징으로 하는 고전압 발생회로.
  12. 제8항에 있어서, 상기 제2기판 전압 제어 트랜지스터는
    NMOS트랜지스터로 구성된 것을 특징으로 하는 고전압 발생회로.
  13. 제어 노드의 전압에 응답하여 승압 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 전하 전송 트랜지스터를 구비한 고전압 발생회로의 고전압 발생방법에 있어서,
    프리차지 동작시에 승압 노드 및 제어 노드를 프리차지하고, 상기 고전압 발생단자의 전압에 응답하여 상기 전하 전송 트랜지스터의 기판 전압을 프리차지하는 프리차지 단계;
    승압 동작시에 상기 승압 노드를 제1전압으로 승압하고, 상기 승압 노드가 상기 제1전압으로 승압되는 동안 상기 고전압 발생단자의 전압 레벨 변화에 따라 상기 전하 전송 트랜지스터의 기판 전압을 증가하는 단계; 및
    승압 동작시에 상기 제어 노드를 상기 제1전압보다 높은 제2전압으로 승압하고, 상기 전하 전송 트랜지스터가 상기 전하 공유 동작을 수행하는 동안 상기 승압 노드의 전압 레벨 변화에 따라 상기 전하 전송 트랜지스터의 기판 전압을 증가하는 단계를 구비하는 것을 특징으로 하는 고전압 발생회로의 고전압 발생방법.
KR10-2002-0046929A 2002-08-08 2002-08-08 고전압 발생회로 및 방법 KR100462863B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0046929A KR100462863B1 (ko) 2002-08-08 2002-08-08 고전압 발생회로 및 방법
US10/445,805 US6812774B2 (en) 2002-08-08 2003-05-28 Method and apparatus for generating a high voltage
JP2003285720A JP2004096987A (ja) 2002-08-08 2003-08-04 高電圧発生方法及び回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0046929A KR100462863B1 (ko) 2002-08-08 2002-08-08 고전압 발생회로 및 방법

Publications (2)

Publication Number Publication Date
KR20040013842A true KR20040013842A (ko) 2004-02-14
KR100462863B1 KR100462863B1 (ko) 2004-12-17

Family

ID=31492844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0046929A KR100462863B1 (ko) 2002-08-08 2002-08-08 고전압 발생회로 및 방법

Country Status (3)

Country Link
US (1) US6812774B2 (ko)
JP (1) JP2004096987A (ko)
KR (1) KR100462863B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914791B1 (en) * 2002-11-06 2005-07-05 Halo Lsi, Inc. High efficiency triple well charge pump circuit
TWI267863B (en) * 2004-04-12 2006-12-01 Samsung Electronics Co Ltd High voltage generating circuit preserving charge pumping efficiency
KR100610013B1 (ko) * 2004-08-23 2006-08-09 삼성전자주식회사 반도체 메모리에 채용하기 적합한 차아지 펌프회로
TWI263404B (en) * 2005-03-30 2006-10-01 Novatek Microelectronics Corp Electronic switch and the operating method of transistor
KR100752656B1 (ko) * 2006-02-23 2007-08-29 삼성전자주식회사 전하 전달 소자의 바디 바이어스 전압을 선택적으로제어하는 전하 전달 스위치 회로 및 이를 포함하는 승압전압 발생 회로
KR100790997B1 (ko) 2006-09-19 2008-01-03 삼성전자주식회사 승압전압 발생회로
CN101821929A (zh) * 2007-11-13 2010-09-01 夏普株式会社 电源电路及具备电源电路的显示装置
WO2009084278A1 (ja) * 2007-12-28 2009-07-09 Sharp Kabushiki Kaisha 電源回路およびそれを備える表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689209A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Low-side bidirectional battery disconnect switch
KR0144055B1 (ko) * 1995-04-17 1998-08-17 문정환 반도체 소자의 기판전압 발생회로
KR0146076B1 (ko) * 1995-06-28 1998-08-01 문정환 반도체 소자의 기판 전압 레규레이터 장치
KR100206183B1 (ko) * 1996-10-09 1999-07-01 윤종용 반도체 메모리 장치의 고전압 발생 회로
KR100257866B1 (ko) * 1997-04-11 2000-06-01 윤종용 챠아지 펌핑 회로를 가지는 불 휘발성 메모리 장치
KR100327568B1 (ko) * 1998-09-16 2002-04-17 박종섭 기판 바이어스 전압 제어회로
IT1314178B1 (it) * 1999-09-17 2002-12-04 St Microelectronics Srl Circuito di polarizzazione del terminale di bulk di un transistoremos.

Also Published As

Publication number Publication date
US6812774B2 (en) 2004-11-02
US20040027102A1 (en) 2004-02-12
KR100462863B1 (ko) 2004-12-17
JP2004096987A (ja) 2004-03-25

Similar Documents

Publication Publication Date Title
US5521547A (en) Boost voltage generating circuit
KR100725380B1 (ko) 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법
US6198340B1 (en) High efficiency CMOS pump circuit
US5901055A (en) Internal boosted voltage generator of semiconductor memory device
KR100336254B1 (ko) 승압 회로
JP2003318270A (ja) バイアス電圧発生回路および半導体集積回路装置
US4731552A (en) Boost signal generator with bootstrap means
KR100462863B1 (ko) 고전압 발생회로 및 방법
JP4746380B2 (ja) チャージポンプ回路
US6225853B1 (en) Booster circuit
JP2005117619A (ja) 半導体素子の高電圧スイッチ回路
KR960042726A (ko) 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치
KR100456593B1 (ko) 저전압 승압 회로
JPH08205526A (ja) 半導体集積回路の内部電圧昇圧回路
JP3190940B2 (ja) 昇圧回路
US20060097771A1 (en) Pumping circuit of semiconductor device
KR101447917B1 (ko) 차지 펌핑 동작을 수행하는 반도체 장치
KR0170286B1 (ko) 반도체 메모리장치의 전압 승압회로
KR100238867B1 (ko) 반도체 메모리 장치의 승압회로
JP2003517694A (ja) 改良されたワードラインブースト回路
KR200326693Y1 (ko) 반도체 메모리 장치의 차아지 펌프회로
KR100594286B1 (ko) 승압회로 및 이를 이용하는 다단 승압회로
KR950004559B1 (ko) 반도체 메모리의 승압장치
KR20010084857A (ko) 반도체 메모리 장치의 승압 회로
KR20010070342A (ko) 출력 버퍼 회로와 그 회로를 구동하는 구동 회로를포함하는 반도체 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 10