JPH0778470A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH0778470A JPH0778470A JP5224833A JP22483393A JPH0778470A JP H0778470 A JPH0778470 A JP H0778470A JP 5224833 A JP5224833 A JP 5224833A JP 22483393 A JP22483393 A JP 22483393A JP H0778470 A JPH0778470 A JP H0778470A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- word line
- supply voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】
【目的】外部から供給される外部電源電圧を降圧して内
部電源電圧を発生する内部電源電圧発生回路と、この内
部電源電圧発生回路が発生する内部電源電圧よりも高電
圧のワード線駆動用電圧を発生するワード線駆動用電圧
発生回路とを設けて構成される半導体記憶装置に関し、
内部電源電圧及びワード線駆動用電圧の一方が降下して
しまった場合においても、他方の電圧は降下しないよう
にし、動作の安定性を確保すると共に、降下した電圧の
回復に要する電力の低減化を図る。 【構成】ワード線駆動用電圧発生回路(SVII発生回
路)19は外部電源電圧VCCを降圧してワード線駆動
用電圧SVIIを発生するように構成する。
部電源電圧を発生する内部電源電圧発生回路と、この内
部電源電圧発生回路が発生する内部電源電圧よりも高電
圧のワード線駆動用電圧を発生するワード線駆動用電圧
発生回路とを設けて構成される半導体記憶装置に関し、
内部電源電圧及びワード線駆動用電圧の一方が降下して
しまった場合においても、他方の電圧は降下しないよう
にし、動作の安定性を確保すると共に、降下した電圧の
回復に要する電力の低減化を図る。 【構成】ワード線駆動用電圧発生回路(SVII発生回
路)19は外部電源電圧VCCを降圧してワード線駆動
用電圧SVIIを発生するように構成する。
Description
【0001】
【産業上の利用分野】本発明は、外部から供給される外
部電源電圧を降圧して内部電源電圧を発生する内部電源
電圧発生回路と、この内部電源電圧発生回路が発生する
内部電源電圧よりも高電圧のワード線駆動用電圧を発生
するワード線駆動用電圧発生回路とを設けて構成される
半導体記憶装置に関する。
部電源電圧を降圧して内部電源電圧を発生する内部電源
電圧発生回路と、この内部電源電圧発生回路が発生する
内部電源電圧よりも高電圧のワード線駆動用電圧を発生
するワード線駆動用電圧発生回路とを設けて構成される
半導体記憶装置に関する。
【0002】
【従来の技術】従来、ダイナミック・ランダム・アクセ
ス・メモリ(dynamic random accessmemory.以下、D
RAMという)として、図13に、その要部を示すよう
なものが知られている。
ス・メモリ(dynamic random accessmemory.以下、D
RAMという)として、図13に、その要部を示すよう
なものが知られている。
【0003】図中、1は外部から供給される外部電源電
圧VCCを降圧してなる内部電源電圧VIIを発生する
内部電源電圧発生回路(以下、VII発生回路という)
である。
圧VCCを降圧してなる内部電源電圧VIIを発生する
内部電源電圧発生回路(以下、VII発生回路という)
である。
【0004】また、2はVII発生回路1から発生され
る内部電源電圧VIIを昇圧してなるワード線駆動用電
圧SVII(スーパーVII)を発生するワード線駆動
用電圧発生回路(以下、SVII発生回路という)であ
る。
る内部電源電圧VIIを昇圧してなるワード線駆動用電
圧SVII(スーパーVII)を発生するワード線駆動
用電圧発生回路(以下、SVII発生回路という)であ
る。
【0005】また、3はVII発生回路1から発生され
る内部電源電圧VIIを電源電圧として供給される内部
回路、4はSVII発生回路2から発生されるワード線
駆動用電圧SVIIが供給されるワード線選択回路であ
る。
る内部電源電圧VIIを電源電圧として供給される内部
回路、4はSVII発生回路2から発生されるワード線
駆動用電圧SVIIが供給されるワード線選択回路であ
る。
【0006】なお、5は外部から供給される外部電源電
圧VCCをVII発生回路1に供給するVCC線、6は
VII発生回路1から発生される内部電源電圧VIIを
SVII発生回路2及び内部回路3に供給するVII
線、7はSVII発生回路2から発生されるワード線駆
動用電圧SVIIをワード線選択回路4に供給するSV
II線である。
圧VCCをVII発生回路1に供給するVCC線、6は
VII発生回路1から発生される内部電源電圧VIIを
SVII発生回路2及び内部回路3に供給するVII
線、7はSVII発生回路2から発生されるワード線駆
動用電圧SVIIをワード線選択回路4に供給するSV
II線である。
【0007】ここに、SVII発生回路2は、図14に
示すように構成されている。図中、9はリング発振回路
であり、10〜12は電源電圧を内部電源電圧VIIと
するインバータである。
示すように構成されている。図中、9はリング発振回路
であり、10〜12は電源電圧を内部電源電圧VIIと
するインバータである。
【0008】また、13は一端13Aをリング発振回路
9の出力電圧でポンピング(たたき上げ)されるキャパ
シタ、14はキャパシタ13の他端13Bの電圧、即
ち、このSVII発生回路2から出力されるワード線駆
動用電圧SVIIをVII+VTH(エンハンスメント
形のnMOSトランジスタのスレッショルド電圧)に固
定するためのnMOSトランジスタである。
9の出力電圧でポンピング(たたき上げ)されるキャパ
シタ、14はキャパシタ13の他端13Bの電圧、即
ち、このSVII発生回路2から出力されるワード線駆
動用電圧SVIIをVII+VTH(エンハンスメント
形のnMOSトランジスタのスレッショルド電圧)に固
定するためのnMOSトランジスタである。
【0009】また、図15は、ワード線選択回路4を構
成するワード線駆動トランジスタの1個を示しており、
16はワード線駆動トランジスタをなすエンハンスメン
ト形のpMOSトランジスタ、WLはワード線であり、
このワード線WLが選択されると、このワード線WLに
はワード線駆動用電圧SVIIが供給される。
成するワード線駆動トランジスタの1個を示しており、
16はワード線駆動トランジスタをなすエンハンスメン
ト形のpMOSトランジスタ、WLはワード線であり、
このワード線WLが選択されると、このワード線WLに
はワード線駆動用電圧SVIIが供給される。
【0010】
【発明が解決しようとする課題】ここに、SVII発生
回路2は、内部電源電圧VIIを昇圧して、ワード線駆
動用電圧SVIIとして、VII+VTHなる電圧を発
生させるように構成されている。
回路2は、内部電源電圧VIIを昇圧して、ワード線駆
動用電圧SVIIとして、VII+VTHなる電圧を発
生させるように構成されている。
【0011】このため、たとえば、特定のモード時、内
部回路3に多大な電流が流れ、内部電源電圧VIIが降
下してしまうと、ワード線駆動用電圧SVIIも、内部
電源電圧VIIに追随して降下してしまうことになる。
部回路3に多大な電流が流れ、内部電源電圧VIIが降
下してしまうと、ワード線駆動用電圧SVIIも、内部
電源電圧VIIに追随して降下してしまうことになる。
【0012】また、製造プロセスにおける不良のために
物理的に接地されているワード線がある場合、このワー
ド線が選択されると、ワード線駆動用電圧SVIIが降
下し、このワード線駆動用電圧SVIIが依存している
内部電源電圧VIIも降下してしまう場合がある。
物理的に接地されているワード線がある場合、このワー
ド線が選択されると、ワード線駆動用電圧SVIIが降
下し、このワード線駆動用電圧SVIIが依存している
内部電源電圧VIIも降下してしまう場合がある。
【0013】このように、図13に示すDRAMにおい
ては、内部電源電圧VIIが降下すると、ワード線駆動
用電圧SVIIも降下してしまい、また、ワード線駆動
用電圧SVIIが降下すると、内部電源電圧VIIも降
下してしまう場合があり、安定な動作を確保することが
できない場合があるという問題点があった。
ては、内部電源電圧VIIが降下すると、ワード線駆動
用電圧SVIIも降下してしまい、また、ワード線駆動
用電圧SVIIが降下すると、内部電源電圧VIIも降
下してしまう場合があり、安定な動作を確保することが
できない場合があるという問題点があった。
【0014】また、このように、内部電源電圧VII及
びワード線駆動用電圧SVIIの両方の電圧が降下して
しまうと、内部電源電圧VII及びワード線駆動用電圧
SVIIの両方の電圧を回復させなければならないの
で、この電圧の回復に多大な電力を消費してしまうとい
う問題点があった。
びワード線駆動用電圧SVIIの両方の電圧が降下して
しまうと、内部電源電圧VII及びワード線駆動用電圧
SVIIの両方の電圧を回復させなければならないの
で、この電圧の回復に多大な電力を消費してしまうとい
う問題点があった。
【0015】本発明は、かかる点に鑑み、内部電源電圧
VII及びワード線駆動用電圧SVIIの一方が降下し
てしまった場合においても、他方の電圧は降下しないよ
うにし、動作の安定性を確保すると共に、降下した電圧
の回復に要する電力の低減化を図ることができるように
した半導体記憶装置を提供することを目的とする。
VII及びワード線駆動用電圧SVIIの一方が降下し
てしまった場合においても、他方の電圧は降下しないよ
うにし、動作の安定性を確保すると共に、降下した電圧
の回復に要する電力の低減化を図ることができるように
した半導体記憶装置を提供することを目的とする。
【0016】
【課題を解決するための手段】本発明による半導体記憶
装置は、外部から供給される外部電源電圧VCCを降圧
して内部電源電圧VIIを発生するVII電圧発生回路
と、内部電源電圧VIIよりも高電圧のワード線駆動用
電圧SVIIを発生するSVII発生回路とを設け、内
部電源電圧VIIを所定の内部回路に供給すると共に、
ワード線駆動用電圧SVIIをワード線の選択を行うワ
ード線選択回路に供給するように構成される半導体記憶
装置を改良するものであり、SVII発生回路は、外部
電源電圧VCCを降圧又は昇圧してワード線駆動用電圧
を発生するように構成するというものである。
装置は、外部から供給される外部電源電圧VCCを降圧
して内部電源電圧VIIを発生するVII電圧発生回路
と、内部電源電圧VIIよりも高電圧のワード線駆動用
電圧SVIIを発生するSVII発生回路とを設け、内
部電源電圧VIIを所定の内部回路に供給すると共に、
ワード線駆動用電圧SVIIをワード線の選択を行うワ
ード線選択回路に供給するように構成される半導体記憶
装置を改良するものであり、SVII発生回路は、外部
電源電圧VCCを降圧又は昇圧してワード線駆動用電圧
を発生するように構成するというものである。
【0017】
【作用】本発明においては、SVII発生回路は、外部
電源電圧VCCを降圧又は昇圧してワード線駆動用電圧
を発生するように構成するとしたことにより、何らかの
原因で内部電源電圧VIIが降下したとしても、ワード
線駆動用電圧SVIIは、この影響を受けることはな
い。
電源電圧VCCを降圧又は昇圧してワード線駆動用電圧
を発生するように構成するとしたことにより、何らかの
原因で内部電源電圧VIIが降下したとしても、ワード
線駆動用電圧SVIIは、この影響を受けることはな
い。
【0018】また、同様の理由により、製造プロセスに
おける不良で物理的に接地されているワード線を選択し
た場合等、何らかの原因でワード線駆動用電圧SVII
が降下したとしても、内部電源電圧VIIは、この影響
を受けることはない。
おける不良で物理的に接地されているワード線を選択し
た場合等、何らかの原因でワード線駆動用電圧SVII
が降下したとしても、内部電源電圧VIIは、この影響
を受けることはない。
【0019】このように、本発明によれば、内部電源電
圧VII又はワード線駆動用電圧SVIIの一方が降下
した場合においても、他方の電圧は、この影響を受ける
ことはないので、動作の安定性を確保することができ
る。
圧VII又はワード線駆動用電圧SVIIの一方が降下
した場合においても、他方の電圧は、この影響を受ける
ことはないので、動作の安定性を確保することができ
る。
【0020】また、この場合、内部電源電圧VII及び
ワード線駆動用電圧SVIIのうち、一方の電圧を回復
させれば足りるので、降下した電圧の回復に要する電力
の低減化を図ることができる。
ワード線駆動用電圧SVIIのうち、一方の電圧を回復
させれば足りるので、降下した電圧の回復に要する電力
の低減化を図ることができる。
【0021】
【実施例】以下、図1〜図12を参照して、本発明の第
1実施例〜第3実施例について、本発明をDRAMに適
用した場合を例にして説明する。
1実施例〜第3実施例について、本発明をDRAMに適
用した場合を例にして説明する。
【0022】第1実施例・・図1〜図5 図1は本発明の第1実施例の要部を示す回路図である。
図中、18は外部から供給される外部電源電圧VCCを
降圧してなる内部電源電圧VIIを発生するVII発生
回路、19は外部電源電圧VCCを降圧してなるワード
線駆動用電圧SVIIを発生するSVII発生回路であ
る。
図中、18は外部から供給される外部電源電圧VCCを
降圧してなる内部電源電圧VIIを発生するVII発生
回路、19は外部電源電圧VCCを降圧してなるワード
線駆動用電圧SVIIを発生するSVII発生回路であ
る。
【0023】また、20はVII発生回路18から発生
される内部電源電圧VIIを供給される内部回路、21
はSVII発生回路19から発生されるワード線駆動用
電圧SVIIが供給されるワード線選択回路である。
される内部電源電圧VIIを供給される内部回路、21
はSVII発生回路19から発生されるワード線駆動用
電圧SVIIが供給されるワード線選択回路である。
【0024】なお、22は外部から供給される外部電源
電圧VCCをVII発生回路18に供給するVCC線、
23はVII発生回路18から発生される内部電源電圧
VIIを内部回路20に供給するVII線、24はSV
II発生回路19から発生される電圧SVIIをワード
線選択回路21に供給するSVII線である。
電圧VCCをVII発生回路18に供給するVCC線、
23はVII発生回路18から発生される内部電源電圧
VIIを内部回路20に供給するVII線、24はSV
II発生回路19から発生される電圧SVIIをワード
線選択回路21に供給するSVII線である。
【0025】ここに、VII発生回路18は、図2に、
その回路図を示すように構成されている。図中、26〜
28はそれぞれダイオード接続されたエンハンスメント
形のnMOSトランジスタ、29は抵抗である。
その回路図を示すように構成されている。図中、26〜
28はそれぞれダイオード接続されたエンハンスメント
形のnMOSトランジスタ、29は抵抗である。
【0026】このVII発生回路18は、ノード30に
内部電源電圧VIIとして、VCC−3×VTHなる電
圧を得るとするものである。
内部電源電圧VIIとして、VCC−3×VTHなる電
圧を得るとするものである。
【0027】また、SVII発生回路19は、図3に、
その回路図を示すように構成されている。図中、32は
ダイオード接続されたエンハンスメント形のnMOSト
ランジスタ、33は抵抗である。
その回路図を示すように構成されている。図中、32は
ダイオード接続されたエンハンスメント形のnMOSト
ランジスタ、33は抵抗である。
【0028】このSVII発生回路19は、ノード34
にワード線駆動用電圧SVIIとして、VCC−VTH
なる電圧を得るとするものである。
にワード線駆動用電圧SVIIとして、VCC−VTH
なる電圧を得るとするものである。
【0029】この第1実施例においては、外部電源電圧
VCCと、内部電源電圧VIIと、ワード線駆動用電圧
SVIIとの関係は、図4に示すようになる。
VCCと、内部電源電圧VIIと、ワード線駆動用電圧
SVIIとの関係は、図4に示すようになる。
【0030】即ち、内部電源電圧VIIは、外部電源電
圧VCC−3×VTHの関係を持って外部電源電圧VC
Cに追随して変化し、ワード線駆動電圧SVIIは、V
CC−VTHの関係を持って外部電源電圧VCCに追随
して変化する。
圧VCC−3×VTHの関係を持って外部電源電圧VC
Cに追随して変化し、ワード線駆動電圧SVIIは、V
CC−VTHの関係を持って外部電源電圧VCCに追随
して変化する。
【0031】また、図5は、ワード線選択回路21を構
成するワード線駆動トランジスタの1個を示しており、
36はワード線駆動トランジスタをなすエンハンスメン
ト形のnMOSトランジスタ、WLはワード線である。
成するワード線駆動トランジスタの1個を示しており、
36はワード線駆動トランジスタをなすエンハンスメン
ト形のnMOSトランジスタ、WLはワード線である。
【0032】このワード線WLが選択されると、このワ
ード線WLに対して、SVII−VTH=VCC−VT
H−VTH=VCC−2×VTHが供給される。
ード線WLに対して、SVII−VTH=VCC−VT
H−VTH=VCC−2×VTHが供給される。
【0033】なお、ワード線選択回路21を構成するワ
ード線駆動トランジスタは、図15に示すように構成す
ることもでき、この場合には、ワード線駆動用電圧SV
II=VII+VTHであれば足りる。
ード線駆動トランジスタは、図15に示すように構成す
ることもでき、この場合には、ワード線駆動用電圧SV
II=VII+VTHであれば足りる。
【0034】この第1実施例においては、SVII発生
回路19は、外部電源電圧VCCを降圧してワード線駆
動用電圧を発生するように構成されているので、何らか
の原因で内部電源電圧VIIが降下したとしても、ワー
ド線駆動用電圧SVIIは、この影響を受けることはな
い。
回路19は、外部電源電圧VCCを降圧してワード線駆
動用電圧を発生するように構成されているので、何らか
の原因で内部電源電圧VIIが降下したとしても、ワー
ド線駆動用電圧SVIIは、この影響を受けることはな
い。
【0035】また、同様の理由により、製造プロセスに
おける不良で物理的に接地されているワード線を選択し
た場合等、何らかの原因でワード線駆動用電圧SVII
が降下したとしても、内部電源電圧VIIは、この影響
を受けることはない。
おける不良で物理的に接地されているワード線を選択し
た場合等、何らかの原因でワード線駆動用電圧SVII
が降下したとしても、内部電源電圧VIIは、この影響
を受けることはない。
【0036】このように、この第1実施例によれば、内
部電源電圧VII又はワード線駆動用電圧SVIIの一
方が降下した場合においても、他方の電圧は、この影響
を受けることはないので、動作の安定性を確保すること
ができる。
部電源電圧VII又はワード線駆動用電圧SVIIの一
方が降下した場合においても、他方の電圧は、この影響
を受けることはないので、動作の安定性を確保すること
ができる。
【0037】また、この場合、内部電源電圧VII及び
ワード線駆動用電圧SVIIのうち、一方の電圧を回復
させれば足りるので、降下した電圧の回復に要する電力
の低減化を図ることができる。
ワード線駆動用電圧SVIIのうち、一方の電圧を回復
させれば足りるので、降下した電圧の回復に要する電力
の低減化を図ることができる。
【0038】第2実施例・・図6〜図8 本発明の第2実施例は、図1に示すVII発生回路18
については、図6に示すように構成し、SVII発生回
路19については、図7に示すように構成し、その他に
ついては、図1に示す第1実施例と同様に構成するとい
うものである。
については、図6に示すように構成し、SVII発生回
路19については、図7に示すように構成し、その他に
ついては、図1に示す第1実施例と同様に構成するとい
うものである。
【0039】図6において、38は基準電圧発生回路で
あり、39は抵抗、40、41はダイオード接続された
エンハンスメント形のnMOSトランジスタである。こ
の基準電圧発生回路38は、ノード42に基準電圧VR
1として、2VTHを得るというものである。
あり、39は抵抗、40、41はダイオード接続された
エンハンスメント形のnMOSトランジスタである。こ
の基準電圧発生回路38は、ノード42に基準電圧VR
1として、2VTHを得るというものである。
【0040】また、43はオペアンプ、44はシリーズ
レギュレータをなすエンハンスメント形のpMOSトラ
ンジスタ、45は抵抗であり、このVII発生回路18
は、ノード46に内部電源電圧VIIとして、2VTH
(VR1)を得るというものである。
レギュレータをなすエンハンスメント形のpMOSトラ
ンジスタ、45は抵抗であり、このVII発生回路18
は、ノード46に内部電源電圧VIIとして、2VTH
(VR1)を得るというものである。
【0041】また、図7において、48は基準電圧発生
回路であり、49は抵抗、50〜53はダイオード接続
されたエンハンスメント形のnMOSトランジスタであ
る。この基準電圧発生回路48は、ノード54に基準電
圧VR2として、4×VTHを得るというものである。
回路であり、49は抵抗、50〜53はダイオード接続
されたエンハンスメント形のnMOSトランジスタであ
る。この基準電圧発生回路48は、ノード54に基準電
圧VR2として、4×VTHを得るというものである。
【0042】また、55はオペアンプ、56はシリーズ
レギュレータをなすエンハンスメント形のpMOSトラ
ンジスタ、57は抵抗であり、このSVII発生回路1
9は、ノード58にワード線駆動用電圧SVIIとし
て、4×VTH(VR2)を得るというものである。
レギュレータをなすエンハンスメント形のpMOSトラ
ンジスタ、57は抵抗であり、このSVII発生回路1
9は、ノード58にワード線駆動用電圧SVIIとし
て、4×VTH(VR2)を得るというものである。
【0043】この第2実施例においては、外部電源電圧
VCCと、内部電源電圧VIIと、ワード線駆動用電圧
SVIIとの関係は、図8に示すようになる。
VCCと、内部電源電圧VIIと、ワード線駆動用電圧
SVIIとの関係は、図8に示すようになる。
【0044】即ち、外部電源電圧VCCが2×VTHに
上昇するまでは、内部電源電圧VII=VCCとなり、
外部電源電圧VCCが2×VTH以上に上昇すると、内
部電源電圧VII=2×VTHとなる。
上昇するまでは、内部電源電圧VII=VCCとなり、
外部電源電圧VCCが2×VTH以上に上昇すると、内
部電源電圧VII=2×VTHとなる。
【0045】また、外部電源電圧VCCが4×VTHに
上昇するまでは、ワード線駆動用電圧SVII=VCC
となり、外部電源電圧VCC=4×VTH以上に上昇す
ると、ワード線駆動用電圧SVII=4×VTHとな
る。
上昇するまでは、ワード線駆動用電圧SVII=VCC
となり、外部電源電圧VCC=4×VTH以上に上昇す
ると、ワード線駆動用電圧SVII=4×VTHとな
る。
【0046】この第2実施例においても、SVII発生
回路19は、外部電源電圧VCCを降圧してワード線駆
動用電圧を発生するように構成されているので、何らか
の原因で内部電源電圧VIIが降下したとしても、ワー
ド線駆動用電圧SVIIは、この影響を受けることはな
い。
回路19は、外部電源電圧VCCを降圧してワード線駆
動用電圧を発生するように構成されているので、何らか
の原因で内部電源電圧VIIが降下したとしても、ワー
ド線駆動用電圧SVIIは、この影響を受けることはな
い。
【0047】また、同様の理由により、製造プロセスに
おける不良で物理的に接地されているワード線を選択し
た場合等、何らかの原因でワード線駆動用電圧SVII
が降下したとしても、内部電源電圧VIIは、この影響
を受けることはない。
おける不良で物理的に接地されているワード線を選択し
た場合等、何らかの原因でワード線駆動用電圧SVII
が降下したとしても、内部電源電圧VIIは、この影響
を受けることはない。
【0048】このように、この第2実施例によっても、
内部電源電圧VII又はワード線駆動用電圧SVIIの
一方が降下した場合においても、他方の電圧は、この影
響を受けることはないので、動作の安定性を確保するこ
とができる。
内部電源電圧VII又はワード線駆動用電圧SVIIの
一方が降下した場合においても、他方の電圧は、この影
響を受けることはないので、動作の安定性を確保するこ
とができる。
【0049】また、この場合、内部電源電圧VII及び
ワード線駆動用電圧SVIIのうち、一方の電圧を回復
させれば足りるので、降下した電圧の回復に要する電力
の低減化を図ることができる。
ワード線駆動用電圧SVIIのうち、一方の電圧を回復
させれば足りるので、降下した電圧の回復に要する電力
の低減化を図ることができる。
【0050】第3実施例・・図9〜図12 本発明の第3実施例は、図1に示すVII発生回路18
については、図6に示すように構成し、SVII発生回
路19については、図9に示すように構成し、その他に
ついては、図1に示す第1実施例と同様に構成するとい
うものである。
については、図6に示すように構成し、SVII発生回
路19については、図9に示すように構成し、その他に
ついては、図1に示す第1実施例と同様に構成するとい
うものである。
【0051】図9において、60は外部電源電圧VCC
を昇圧してなるワード線駆動用電圧SVIIを発生する
SVII発生回路、61は図7に示すSVII発生回路
と同一の回路構成を有するSVII発生回路である。
を昇圧してなるワード線駆動用電圧SVIIを発生する
SVII発生回路、61は図7に示すSVII発生回路
と同一の回路構成を有するSVII発生回路である。
【0052】また、62はSVII発生回路60から出
力されるワード線駆動用電圧SVIIと、SVII発生
回路61から出力されるワード線駆動用電圧SVIIと
を選択して出力する選択回路である。
力されるワード線駆動用電圧SVIIと、SVII発生
回路61から出力されるワード線駆動用電圧SVIIと
を選択して出力する選択回路である。
【0053】ここに、SVII発生回路60において、
63はリング発振回路であり、64〜66は電源電圧を
外部電源電圧VCCとするインバータである。
63はリング発振回路であり、64〜66は電源電圧を
外部電源電圧VCCとするインバータである。
【0054】また、67は一端67Aをリング発振回路
61の出力電圧でポンピングされるキャパシタ、68は
キャパシタ67の他端67Bの電圧、即ち、このSVI
I発生回路60から出力されるワード線駆動用電圧SV
IIをVII+VTHに固定するためのnMOSトラン
ジスタである。
61の出力電圧でポンピングされるキャパシタ、68は
キャパシタ67の他端67Bの電圧、即ち、このSVI
I発生回路60から出力されるワード線駆動用電圧SV
IIをVII+VTHに固定するためのnMOSトラン
ジスタである。
【0055】ここに、SVII発生回路60において
は、外部電源電圧VCCと、ワード線駆動用電圧SVI
Iとの関係は、図10に示すようになり、SVII発生
回路61においては、外部電源電圧VCCと、ワード線
駆動用電圧SVIIとの関係は、図11に示すようにな
る。
は、外部電源電圧VCCと、ワード線駆動用電圧SVI
Iとの関係は、図10に示すようになり、SVII発生
回路61においては、外部電源電圧VCCと、ワード線
駆動用電圧SVIIとの関係は、図11に示すようにな
る。
【0056】即ち、SVII発生回路60においては、
ワード線駆動用電圧SVIIは、VCC+VTHの関係
を持って外部電源電圧VCCに追随して変化する。
ワード線駆動用電圧SVIIは、VCC+VTHの関係
を持って外部電源電圧VCCに追随して変化する。
【0057】また、SVII発生回路61においては、
外部電源電圧VCCが4×VTHに上昇するまでは、ワ
ード線駆動用電圧SVII=VCCとなり、外部電源電
圧VCCが4×VTH以上に上昇すると、ワード線駆動
用電圧SVII=4×VTHとなる。
外部電源電圧VCCが4×VTHに上昇するまでは、ワ
ード線駆動用電圧SVII=VCCとなり、外部電源電
圧VCCが4×VTH以上に上昇すると、ワード線駆動
用電圧SVII=4×VTHとなる。
【0058】ここに、選択回路62は、外部電源電圧V
CCが4×VTHとなるまでは、SVII発生回路60
から出力されるワード線駆動用電圧SVIIを選択して
出力し、外部電源電圧VCCが4×VTH以上になる
と、SVII発生回路61から出力されるワード線駆動
用電圧SVIIを選択して出力する。
CCが4×VTHとなるまでは、SVII発生回路60
から出力されるワード線駆動用電圧SVIIを選択して
出力し、外部電源電圧VCCが4×VTH以上になる
と、SVII発生回路61から出力されるワード線駆動
用電圧SVIIを選択して出力する。
【0059】したがって、このSVII発生回路19に
おいては、外部電源電圧VCCと、内部電源電圧VII
と、ワード線駆動用電圧SVIIとの関係は、図12に
示すようになる。
おいては、外部電源電圧VCCと、内部電源電圧VII
と、ワード線駆動用電圧SVIIとの関係は、図12に
示すようになる。
【0060】即ち、外部電源電圧VCCが4×VTHに
上昇するまでは、ワード線駆動用電圧SVII=VCC
+VTHとなり、外部電源電圧VCCが4×VTH以上
に上昇すると、ワード線駆動用電圧SVII=4×VT
Hとなる。
上昇するまでは、ワード線駆動用電圧SVII=VCC
+VTHとなり、外部電源電圧VCCが4×VTH以上
に上昇すると、ワード線駆動用電圧SVII=4×VT
Hとなる。
【0061】また、外部電源電圧VCCが2×VTHに
上昇するまでは、内部電源電圧VII=VCCとなり、
外部電源電圧VCCが2×VTH以上に上昇すると、内
部電源電圧VII=2×VTHとなる。
上昇するまでは、内部電源電圧VII=VCCとなり、
外部電源電圧VCCが2×VTH以上に上昇すると、内
部電源電圧VII=2×VTHとなる。
【0062】即ち、この第3実施例においては、外部電
源電圧VCCが4×VTHに上昇するまでの間において
も、ワード線駆動用電圧SVII=VII+VTHの関
係を得ることができるので、動作範囲を拡大することが
できる。
源電圧VCCが4×VTHに上昇するまでの間において
も、ワード線駆動用電圧SVII=VII+VTHの関
係を得ることができるので、動作範囲を拡大することが
できる。
【0063】この第3実施例においても、SVII発生
回路19は、外部電源電圧VCCを降圧させてワード線
駆動用電圧を発生するように構成されているので、何ら
かの原因で内部電源電圧VIIが降下したとしても、ワ
ード線駆動用電圧SVIIは、この影響を受けることは
ない。
回路19は、外部電源電圧VCCを降圧させてワード線
駆動用電圧を発生するように構成されているので、何ら
かの原因で内部電源電圧VIIが降下したとしても、ワ
ード線駆動用電圧SVIIは、この影響を受けることは
ない。
【0064】また、同様の理由により、製造プロセスに
おける不良で物理的に接地されているワード線を選択し
た場合等、何らかの原因でワード線駆動用電圧SVII
が降下したとしても、内部電源電圧VIIは、この影響
を受けることはない。
おける不良で物理的に接地されているワード線を選択し
た場合等、何らかの原因でワード線駆動用電圧SVII
が降下したとしても、内部電源電圧VIIは、この影響
を受けることはない。
【0065】このように、この第3実施例によっても、
内部電源電圧VII又はワード線駆動用電圧SVIIの
一方が降下した場合においても、他方の電圧は、この影
響を受けることはないので、動作の安定性を確保するこ
とができる。
内部電源電圧VII又はワード線駆動用電圧SVIIの
一方が降下した場合においても、他方の電圧は、この影
響を受けることはないので、動作の安定性を確保するこ
とができる。
【0066】また、この場合、内部電源電圧VII及び
ワード線駆動用電圧SVIIのうち、一方の電圧を回復
させれば足りるので、降下した電圧の回復に要する電力
の低減化を図ることができる。
ワード線駆動用電圧SVIIのうち、一方の電圧を回復
させれば足りるので、降下した電圧の回復に要する電力
の低減化を図ることができる。
【0067】
【発明の効果】以上のように、本発明によれば、SVI
I発生回路は、外部電源電圧VCCを降圧又は昇圧して
ワード線駆動用電圧を発生するように構成するとしたこ
とにより、何らかの原因で内部電源電圧VII又はワー
ド線駆動用電圧SVIIの一方が降下した場合において
も、他方の電圧は、この降下の影響を受けることはない
ので、動作の安定性を確保することができると共に、降
下した電圧の回復に要する電力の低減化を図ることがで
きる。
I発生回路は、外部電源電圧VCCを降圧又は昇圧して
ワード線駆動用電圧を発生するように構成するとしたこ
とにより、何らかの原因で内部電源電圧VII又はワー
ド線駆動用電圧SVIIの一方が降下した場合において
も、他方の電圧は、この降下の影響を受けることはない
ので、動作の安定性を確保することができると共に、降
下した電圧の回復に要する電力の低減化を図ることがで
きる。
【図1】本発明の第1実施例の要部を示す回路図であ
る。
る。
【図2】本発明の第1実施例が内蔵するVII発生回路
を示す回路図である。
を示す回路図である。
【図3】本発明の第1実施例が内蔵するSVII発生回
路を示す回路図である。
路を示す回路図である。
【図4】本発明の第1実施例における外部電源電圧と、
内部電源電圧と、ワード線駆動用電圧との関係を示す図
である。
内部電源電圧と、ワード線駆動用電圧との関係を示す図
である。
【図5】本発明の第1実施例が備えるワード線駆動トラ
ンジスタを示す図である。
ンジスタを示す図である。
【図6】本発明の第2実施例が内蔵するVII発生回路
を示す回路図である。
を示す回路図である。
【図7】本発明の第2実施例が内蔵するSVII発生回
路を示す回路図である。
路を示す回路図である。
【図8】本発明の第2実施例における外部電源電圧と、
内部電源電圧と、ワード線駆動用電圧との関係を示す図
である。
内部電源電圧と、ワード線駆動用電圧との関係を示す図
である。
【図9】本発明の第3実施例が内蔵するSVII発生回
路を示す回路図である。
路を示す回路図である。
【図10】本発明の第3実施例が内蔵するSVII発生
回路を構成する一方のSVII発生回路における外部電
源電圧と、ワード線駆動用電圧との関係を示す図であ
る。
回路を構成する一方のSVII発生回路における外部電
源電圧と、ワード線駆動用電圧との関係を示す図であ
る。
【図11】本発明の第3実施例が内蔵するSVII発生
回路を構成する他方のSVII発生回路における外部電
源電圧と、ワード線駆動用電圧との関係を示す図であ
る。
回路を構成する他方のSVII発生回路における外部電
源電圧と、ワード線駆動用電圧との関係を示す図であ
る。
【図12】本発明の第3実施例における外部電源電圧
と、内部電源電圧と、ワード線駆動用電圧との関係を示
す図である。
と、内部電源電圧と、ワード線駆動用電圧との関係を示
す図である。
【図13】従来のDRAMの一例の要部を示す回路図で
ある。
ある。
【図14】図13に示すDRAMが備えるSVII発生
回路を示す回路図である。
回路を示す回路図である。
【図15】図13に示すDRAMが備えるワード線駆動
トランジスタを示す図である。
トランジスタを示す図である。
18 VII発生回路 19 SVII発生回路 20 内部回路 21 ワード線選択回路 22 VCC線 23 VII線 24 SVII線
Claims (4)
- 【請求項1】外部から供給される外部電源電圧を降圧し
て内部電源電圧を発生する内部電源電圧発生回路と、前
記内部電源電圧よりも高電圧のワード線駆動用電圧を発
生するワード線駆動用電圧発生回路とを設け、前記内部
電源電圧を所定の内部回路に供給すると共に、前記ワー
ド線駆動用電圧をワード線の選択を行うワード線選択回
路に供給するように構成される半導体記憶装置におい
て、 前記ワード線駆動用電圧発生回路は、前記外部電源電圧
を降圧又は昇圧して前記ワード線駆動用電圧を発生する
ように構成されていることを特徴とする半導体記憶装
置。 - 【請求項2】前記内部電源電圧発生回路は、前記外部電
源電圧に追随する内部電源電圧を発生し、前記ワード線
駆動用電圧発生回路は、前記外部電源電圧に追随するワ
ード線駆動用電圧を発生するように構成されていること
を特徴とする請求項1記載の半導体記憶装置。 - 【請求項3】外部から供給される外部電源電圧を降圧し
て内部電源電圧を発生する内部電源電圧発生回路と、前
記内部電源電圧よりも高電圧のワード線駆動用電圧を発
生するワード線駆動用電圧発生回路とを設け、前記内部
電源電圧を所定の内部回路に供給すると共に、前記ワー
ド線駆動用電圧をワード線の選択を行うワード線選択回
路に供給するように構成される半導体記憶装置におい
て、 前記内部電源電圧発生回路は、前記外部電源電圧が第1
の電圧に上昇するまでは、内部電源電圧として前記外部
電源電圧と同一電圧を発生し、前記外部電源電圧が前記
第1の電圧以上に上昇すると、内部電源電圧として前記
第1の電圧と同一電圧を発生し、 前記ワード線駆動用電圧発生回路は、前記外部電源電圧
が前記第1の電圧よりも高電圧の第2の電圧に上昇する
までは、ワード線駆動用電圧として前記外部電源電圧と
同一電圧を発生し、前記外部電源電圧が前記第2の電圧
以上に上昇すると、ワード線駆動用電圧として前記第2
の電圧と同一電圧を発生するように構成されていること
を特徴とする半導体記憶装置。 - 【請求項4】外部から供給される外部電源電圧を降圧し
て内部電源電圧を発生する内部電源電圧発生回路と、前
記内部電源電圧よりも高電圧のワード線駆動用電圧を発
生するワード線駆動用電圧発生回路とを設け、前記内部
電源電圧を所定の内部回路に供給すると共に、前記ワー
ド線駆動用電圧をワード線の選択を行うワード線選択回
路に供給するように構成される半導体記憶装置におい
て、 前記内部電源電圧発生回路は、前記外部電源電圧が第1
の電圧に上昇するまでは、内部電源電圧として前記外部
電源電圧と同一電圧を発生し、前記外部電源電圧が前記
第1の電圧以上に上昇すると、内部電源電圧として前記
第1の電圧と同一電圧を発生し、 前記ワード線駆動用電圧発生回路は、前記外部電源電圧
を昇圧してなるワード線駆動用電圧を発生する第1のワ
ード線駆動電圧発生回路と、前記外部電源電圧が前記第
1の電圧よりも高電圧の第2の電圧に上昇するまでは、
ワード線駆動用電圧として前記外部電源電圧と同一電圧
を発生し、前記外部電源電圧が前記第2の電圧以上に上
昇すると、ワード線駆動用電圧として前記第2の電圧と
同一電圧を発生する第2のワード線駆動用電圧発生回路
と、前記外部電源電圧が前記第2の電圧に上昇するまで
は、前記第1のワード線駆動電圧発生回路から出力され
るワード線駆動用電圧を選択して出力し、前記外部電源
電圧が前記第2の電圧以上に上昇すると、前記第2のワ
ード線駆動電圧発生回路から出力されるワード線駆動用
電圧を選択して出力する選択回路とを設けて構成されて
いることを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5224833A JPH0778470A (ja) | 1993-09-10 | 1993-09-10 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5224833A JPH0778470A (ja) | 1993-09-10 | 1993-09-10 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0778470A true JPH0778470A (ja) | 1995-03-20 |
Family
ID=16819903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5224833A Pending JPH0778470A (ja) | 1993-09-10 | 1993-09-10 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0778470A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5973548A (en) * | 1997-01-07 | 1999-10-26 | Mitsubishi Denki Kabushiki Kaisha | Internal supply voltage generating circuit for generating internal supply voltage less susceptible to variation of external supply voltage |
US5977253A (en) * | 1998-03-02 | 1999-11-02 | Occidental Chemical Corporation | Phenolic thermosetting resins containing polyols |
WO2011118119A1 (ja) * | 2010-03-26 | 2011-09-29 | パナソニック株式会社 | 半導体集積回路 |
-
1993
- 1993-09-10 JP JP5224833A patent/JPH0778470A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5973548A (en) * | 1997-01-07 | 1999-10-26 | Mitsubishi Denki Kabushiki Kaisha | Internal supply voltage generating circuit for generating internal supply voltage less susceptible to variation of external supply voltage |
US5977253A (en) * | 1998-03-02 | 1999-11-02 | Occidental Chemical Corporation | Phenolic thermosetting resins containing polyols |
WO2011118119A1 (ja) * | 2010-03-26 | 2011-09-29 | パナソニック株式会社 | 半導体集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2604530B2 (ja) | 基板電圧及び昇圧電圧を発生する電圧発生回路 | |
KR100381832B1 (ko) | 내부 전압 발생기 | |
JP4332450B2 (ja) | 高電圧発生器 | |
JPH04212782A (ja) | 半導体集積回路装置 | |
US7751230B2 (en) | Negative voltage generating device | |
US20070046381A1 (en) | High voltage generator in semiconductor memory device | |
JP2002343082A (ja) | 半導体メモリ装置のネガティブ電圧発生器 | |
JP2006146421A (ja) | レギュレータ回路 | |
KR100761369B1 (ko) | 온도변화 적응형 내부 전원 발생 장치 | |
US5532640A (en) | Voltage generator circuit generating stable negative potential | |
JPH07201174A (ja) | 半導体記憶装置 | |
JP2001216780A (ja) | 半導体装置の駆動電力供給方法、半導体装置、半導体記憶装置の駆動電力供給方法及び半導体記憶装置 | |
US7816976B2 (en) | Power supply circuit using insulated-gate field-effect transistors | |
JPH09330590A (ja) | 内部電圧検出回路、および基板電圧検出回路 | |
JP2005174432A (ja) | 半導体記憶装置 | |
KR100416792B1 (ko) | 반도체 메모리 장치 및 이 장치의 전압 발생방법 | |
JPH0778470A (ja) | 半導体記憶装置 | |
JP4166014B2 (ja) | 高電圧感知器 | |
JPH0778471A (ja) | 半導体集積回路 | |
JPH1074394A (ja) | 半導体記憶装置 | |
JP3096541B2 (ja) | 半導体集積回路のための内部降圧回路 | |
JP2005122837A (ja) | 半導体集積回路装置 | |
KR0174767B1 (ko) | 승압 전위 발생 기능을 갖는 반도체 기억장치 | |
JPH07226075A (ja) | 半導体記憶装置 | |
KR100291846B1 (ko) | 전원보조회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020611 |