KR20070022980A - 고전원전압 발생회로 및 그 방법 - Google Patents
고전원전압 발생회로 및 그 방법 Download PDFInfo
- Publication number
- KR20070022980A KR20070022980A KR1020050077075A KR20050077075A KR20070022980A KR 20070022980 A KR20070022980 A KR 20070022980A KR 1020050077075 A KR1020050077075 A KR 1020050077075A KR 20050077075 A KR20050077075 A KR 20050077075A KR 20070022980 A KR20070022980 A KR 20070022980A
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- node
- precharge
- voltage level
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2227—Standby or low power modes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
Abstract
고전원전압 발생 회로 및 그 방법이 개시되어 있다. 본 발명의 고전압 발생회로는 외부전원전압을 공급받고, 프리차지모드에서는 제1노드를 외부전원전압레벨로 프리차징하고, 펌핑모드에서는 상기 외부전원전압레벨보다 높은 전압레벨로 펌핑하는 외부전원전압 펌핑 회로부; 내부전원전압을 공급받고, 프리차지모드에서 제2노드를 상기 내부전원전압 에 따라 결정되는 전압레벨로 프리차징하는 프리차지 회로부; 상기 제 1노드와 제2노드 사이에 연결되고, 상기 프리차지 펌핑부의 프리차지 동작모드에 응답하여 턴온되는 전달 트랜지스터; 및 고전원전압을 공급받고, 펌핑모드에서 상기 제2노드를 상기 고전원전압레벨보다 높은 전압레벨로 펌핑하여, 상기 제1노드에 펌핑된 상기 외부전원전압레벨보다 높은 전압을 고전원전압용 커패시터로 완전하게 전달시키는 고전원전압 펌핑회로부로 구성된다. 따라서, 본 발명은 내부 전원 전압을 이용하여 전달 트랜지스터의 게이트 전압을 제공하므로 하이 EVC 영역에서 리플이 커지는 현상을 완화해주는 효과가 있다. 또한, 절전모드시 VPP 레벨을 VPP∼0V까지 낮추어 주므로 전류 소모를 최소화하는데 효과적이다.
Description
도 1a는 일반적인 차지 펌핑 회로를 나타내는 도면,
도 1b는 도 1a의 각 입력 위상에 따라 변화되는 노드들의 위상에 관한 파형도,
도 2a는 본 발명의 바람직한 실시예에 따른 차지 펌핑 회로를 나타내는 도면,
도 2b는 도 2a의 각 입력 위상에 따라 변화되는 노드들의 위상에 관한 파형도,
도 2c는 도 2a의 프리차지 트랜지스터의 변화된 형태를 나타내는 도면.
*도면의 주요부분에 대한 부호의 간단한 설명*
100 : 외부전원전압 펌핑 회로부 EVC : 외부전원전압
200 : 프리차지 회로부 IVC : 내부전원전압
300 : 고전원전압 펌핑회로부 VPP : 승압전압
MN15 : 전달 트랜지스터
본 발명은 고전압 발생회로에 관한 것으로, 좀더 상세하게는 차지 펌핑(charge pumping) 회로의 전달 트랜지스터의 게이트 전압을 별도의 내부 전원 전압을 이용하여 조절할 수 있도록 하는 고전압 발생 회로 및 그 방법에 관한 것이다.
최근들어 반도체 메모리 장치는 일반적으로 저전압 저전력화를 위하여, 외부 전원전압(EVC : External Voltage Source)을 입력하여 이보다 낮은 내부전원전압(IVC : Internal Voltage Source)을 발생하는 내부 전원전압 발생 회로를 채용하고 있다. 이렇게 반도체 메모리 장치에서 내부 전압 발생회로는 외부에서 공급되는 전원레벨을 임의의 레벨로 낮추어 칩 내부의 전원으로 공급해주는 회로를 의미한다. 상기 내부전원전압 발생회로는 외부 전원전압 변동 시 칩 내부로 안정된 전원공급을 보장할 수 있을 뿐 만 아니라 온도나 공정조건에 따른 변동에 대해서도 능동적인 대처를 하도록 하여 칩의 일정한 성능을 담보할 수 있어야 한다.
그런데, 메모리 내의 셀 데이터를 빨리 읽어내기 위해서는 차지 펌핑 회로와 같은 승압 장치를 이용하여 외부전원전압보다 높은 레벨의 고전압(VPP)을 얻어야 하는데, 내부 전원전압(이하, 'IVC'라 칭함)차지 펌핑으로는 VPP 레벨을 얻기 힘든 문제점이 있어, 외부 전원전압(이하, 'EVC'라 칭함) 차지 펌핑 구조를 채택하고 있다.
이하, 도면을 참조하여 종래의 EVC 차지 펌핑 구조 및 동작을 설명하기로 한다.
도 1a는 일반적인 차지 펌핑 회로를 나타내는 도면이고, 도 1b는 도 1a의 각 입력 위상에 따라 변화되는 노드들의 위상에 관한 파형도이다.
도 1a에 도시된 바와 같이 종래의 차지 펌핑 회로는 기준 전압으로 EVC를 사용하고 있고, P1과 P2의 위상에 따라 동작하는 메인 차지 펌핑 회로부와, 전달 트랜지스터와, P3의 위상에 따라 동작하며 전달 트랜지스터의 게이트 전압을 발생하기 위한 제어 신호 발생부로 구성된다. 3개의 클럭 신호 중에서 P1은 P2 및 P3와 non-overlapping 클럭이고, P2와 P3는 non-overlap 시간을 제외하고는 기본적으로 같은 위상을 가진다.
상기와 같이 구성된 종래의 차지 펌핑 회로 동작은 도 1b에 도시된 바와 같이, 먼저 P1이 0 이고 P2는 EVC이고 P4가 VPP일 때 N1은 EVC+ α로 프리차지되고, N2 및 N3는 각각 EVC로 프리차지된다. 이후 P1이 EVC이고 P2와 P3가 0이 되면, N2와 N3는 EVC+ α와 VPP+EVC로 각각 차지된다. 그래서 노드 N4에 저장된 차지는 전달 트랜지스터를 통해 VPP 노드로 완전히 전달된다.
상기와 같이 EVC 만을 이용하여 VPP 레벨을 얻게 되면, 와이드 EVC 어플리케이션을 사용하는 반도체 장치 내부의 여러 블록 중 하이(high) EVC로 동작하는 블록에서는 VPP 전압 리플이 커지는 문제점이 있다. 또한, 전류 소모를 최소화하기 위한 절전 모드(Deep Power Down : DPD 모드)에서는 승압 전압 레벨이 VPP∼(EVC-2*Vt)로 유지하게 되므로 최소 동작 전압이 상대적으로 높다는 단점이 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 펌핑 노드와 승압전압 노드간에 차지 셰어링 시 전달 트랜지스터의 게이트 전압 레벨을 조절할 때 내부 전 원 전압을 이용하도록 하여 하이 EVC 블록에서는 일정한 펌핑 차지를 제공하여 전압 공급을 안정적으로 제공할 수 있도록 하는데 목적이 있다.
또한 본 발명은 절전모드에서 내부 전원 전압이 0V로 다운되는 점을 이용하여 VPP 노드의 전압을 VPP~0V까지 다운시키므로써 전력 소모를 최소화하는데 다른 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 고전원전압 발생회로는 외부전원전압을 공급받고, 프리차지모드에서는 제1노드를 외부전원전압레벨로 프리차징하고, 펌핑모드에서는 상기 외부전원전압레벨보다 높은 전압레벨로 펌핑하는 외부전원전압 펌핑 회로부; 내부전원전압을 공급받고, 프리차지모드에서 제2노드를 상기 내부전원전압 에 따라 결정되는 전압레벨로 프리차징하는 프리차지 회로부; 상기 제 1노드와 제2노드 사이에 연결되고, 상기 프리차지 펌핑부의 프리차지 동작모드에 응답하여 턴온되는 전달 트랜지스터; 및 고전원전압을 공급받고, 펌핑모드에서 상기 제2노드를 상기 고전원전압레벨보다 높은 전압레벨로 펌핑하여, 상기 제1노드에 펌핑된 상기 외부전원전압레벨보다 높은 전압을 고전원전압용 커패시터로 완전하게 전달시키는 고전원전압 펌핑회로부를 구비하는 것을 특징으로 한다.
상기 프리차지 회로부는 상기 내부전원전압을 공급받고, 제1클럭신호를 반전 출력하는 제1인버터; 상기 내부전원전압을 공급받고, 제2클럭신호를 반전 출력하는 제2인버터; 상기 외부전원전압과 상기 제2노드 사이에 연결된 제1트랜지스터; 상기 내부전원전압과 상기 제1트랜지스터의 게이트 사이에 연결된 제2 트랜지스터; 상기 제1트랜지스터의 게이트와 상기 제2인버터의 출력단 사이에 연결된 제1커패시터; 및 상기 제2트랜지스터의 게이트와 상기 제1인버터의 출력단 사이에 연결된 제2커패시터를 포함한다.
상기 전달 트랜지스터의 게이트는 상기 프리차지 회로부의 제1트랜지스터의 게이트와 공통 연결된다.
또한 상기의 목적을 달성하기 위한 본 발명에 따른 고전원전압 발생방법은 외부전원전압을 공급받고, 프리차지모드에서는 제1노드를 외부전원전압레벨로 프리차징하고, 펌핑모드에서는 상기 외부전원전압레벨보다 높은 전압레벨로 펌핑하는 단계; 내부전원전압을 공급받고, 상기 프리차지모드에서 제2노드를 상기 내부전원전압에 따라 결정되는 전압레벨로 프리차징하는 단계; 상기 프리차지 펌핑부의 프리차지 동작모드에 응답하여 상기 제 1노드와 제2노드 사이를 연결하는 단계; 및 고전원전압을 공급받고, 펌핑모드에서 상기 제2노드를 상기 고전원전압레벨보다 높은 전압레벨로 펌핑하여, 상기 제1노드에 펌핑된 상기 외부전원전압레벨보다 높은 전압을 고전원전압용 커패시터로 완전하게 전달시키는 단계를 구비하는 것을 특징으로 한다.
상기 제2노드에 프리차징되는 전압레벨은 외부전원전압이 소정 치 이상으로 높은 레벨을 유지할 경우에는 상기 내부전원전압에 따라 결정된다.
또한 상기 고전원전압 발생방법은 절전모드에서는 상기 내부전원전압의 0V 레벨에 의해 고전원전압이 고레벨에서 0V까지 낮아지는 특징이 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하 게 설명하고자 한다.
도 2a는 본 발명의 바람직한 실시예에 따른 차지 펌핑 회로를 나타내는 도면이다. 도 2a를 참조하면, 본 발명의 차지 펌핑 회로는 외부전원전압 펌핑 회로부(100)와, 프리차지 회로부(200)와, 전달 트랜지스터(MN15)와, 고전원전압 펌핑회로부(300)을 포함한다.
상기 외부전원전압 펌핑 회로부(100)는 외부전원전압(EVC)을 공급받고 클럭신호(P11)를 반전 출력하는 인버터(INV1)와, 외부전원전압을 공급받고 클럭신호(P12)를 반전 출력하는 인버터(INV2)와, 외부전원전압과 노드 N12 사이에 연결된 트랜지스터(MN12)와, 외부전원전압과 상기 트랜지스터(MN12)의 게이트 사이에 연결된 트랜지스터(MN11)와, 상기 트랜지스터(MN11)의 게이트와 상기 인버터(INV1)의 출력단 사이에 연결된 커패시터(C11)와, 상기 트랜지스터(MN12)의 게이트와 상기 인버터(INV2)의 출력단 사이에 연결된 커패시터(C12)로 구성된다.
상기 프리차지 회로부(200)는 내부전원전압(IVC)을 공급받고 클럭신호(P12)를 반전 출력하는 인버터(INV3)와, 내부전원전압을 공급받고 클럭신호(P11)를 반전 출력하는 인버터(INV4)와, 외부전원전압과 노드 N13 사이에 연결된 트랜지스터(MN14)와, 내부전원전압과 상기 트랜지스터(MN14)의 게이트 사이에 연결된 트랜지스터(MN13)와, 상기 트랜지스터(MN14)의 게이트와 상기 인버터(INV4)의 출력단 사이에 연결된 커패시터(C14)와, 상기 트랜지스터(MN13)의 게이트와 상기 인버터(INV3)의 출력단 사이에 연결된 커패시터(C13)로 구성된다.
상기 전달 트랜지스터(MN15)는 노드 N12와 노드 N13 사이에 연결된다.
상기 고전원전압 펌핑회로부(300)는 고전원전압(VPP)을 공급받고 클럭신호(P13)를 반전 출력하는 인버터(INV5)와, 노드 15와 노드 N14 사이에 연결된 트랜지스터(MN16)와, 상기 트랜지스터(MN16)의 게이트와 상기 인버터(INV5)의 출력단 사이에 연결된 커패시터(C15)로 구성된다.
그리고 3개의 클럭 신호 중에서 P11은 P12 및 P13과 non-overlapping 클럭이고, P12와 P13은 non-overlap 시간을 제외하고는 기본적으로 같은 위상을 가진다.
상기와 같이 구성된 본 발명에 따른 차지 펌핑 회로의 동작을 도 2b를 참조하여 설명하면 다음과 같다. 도 2b는 도 2a의 각 입력 위상에 따라 변화되는 노드들의 위상에 관한 파형도이다.
도 2b에 도시된 바와 같이, 먼저 프리차지 모드에서는 외부전원전압 펌핑 회로부(100)의 노드 12가 EVC로 프리차지되고, N11은 EVC보다 높은 전압 레벨로 프리차지된다. 그리고, 프리차지 회로부(200)의 노드 N13은 내부전원전압에 비례하는 값(2*IVC로 예시함)으로 프리차지된다.
프리차지 이후 펌핑모드에서는 외부전원전압 펌핑 회로부(100)의 노드 12는 EVC+α로 펌핑되고, 고전원전압 발생 회로부(300)의 노드 14는 VPP+2*IVC-Vt로 펌핑되고 노드 15는 2.7*EVC 레벨까지 펌핑된다. 따라서, 노드 N15에 펌핑되어 있는
여기서, 프리차지 회로부(200)의 노드 N13은 프리차지모드에서 상기 내부전원전압에 따라 전압레벨이 결정된다.
그리고 상기 전달 트랜지스터(MN15)는 상기 프리차지 펌핑부(200)의 프리차 지 동작모드에 응답하여 턴온된다.
따라서, 상기 고전원전압 펌핑 회로부(300)는 전압공급원으로 VPP를 이용하여, 펌핑모드에서 상기 노드N14를 상기 고전원전압(VPP)레벨보다 높은 전압레벨(VPP+2*IVC-Vt)로 펌핑하여, 상기 노드 N12에 펌핑된 상기 외부전원전압레벨보다 높은 전압(2.7EVC)을 고전원전압용 커패시터(Cpp)로 완전하게 전달시킨다.
그리고 절전 모드시 내부전원전압 발생 회로(미도시)가 디스에이블(disable)상태로 되면, IVC는 0V로 다운되게 되어 전달 트랜지스터의 게이트 전압을 구동하는 트랜지스터들이 턴 오프된다. 따라서 VPP 노드로 전원이 공급되지 못하여 시간이 지남에 따라 VPP 노드의 전위가 점점 다운되어 0V가지 내려가게 된다.
그리고, 상기 프리차지 회로부(200)의 내부전원전압 이용형태를 여러 가지로 다양하게 변형 실시할 수 있는데, 일 예로 도 2c와 같이 구성할 수 있다.
도 2c는 도 2a의 프리차지 트랜지스터의 변화된 형태를 나타내는 도면이다. 도 2c에 도시된 바와 같이 도 2a의 210 부분을 IVC를 두 개로 구성하는 경우, 소스의 전위는 IVC-2*Vt가 된다. 이 경우도 IVC을 이용하는 것이므로 노드 N13은 프리차지모드에서 상기 내부전원전압에 따라 전압레벨이 결정된다.
이상 본 발명에 대하여 그 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시켜 실시할 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
이상 설명한 바와 같이, 본 발명에 따른 고전압 발생회로는 내부 전원 전압을 이용하여 전달 트랜지스터의 게이트 전압을 제공하므로 하이 EVC 영역에서 리플이 커지는 현상을 완화해주는 효과가 있다. 또한, 절전모드시 VPP 레벨을 VPP∼0V까지 낮추어 주므로 전류 소모를 최소화하는데 효과적이다.
Claims (6)
- 외부전원전압을 공급받고, 프리차지모드에서는 제1노드를 외부전원전압레벨로 프리차징하고, 펌핑모드에서는 상기 외부전원전압레벨보다 높은 전압레벨로 펌핑하는 외부전원전압 펌핑 회로부;내부전원전압을 공급받고, 프리차지모드에서 제2노드를 상기 내부전원전압 에 따라 결정되는 전압레벨로 프리차징하는 프리차지 회로부;상기 제 1노드와 제2노드 사이에 연결되고, 상기 프리차지 펌핑부의 프리차지 동작모드에 응답하여 턴온되는 전달 트랜지스터; 및고전원전압을 공급받고, 펌핑모드에서 상기 제2노드를 상기 고전원전압레벨보다 높은 전압레벨로 펌핑하여, 상기 제1노드에 펌핑된 상기 외부전원전압레벨보다 높은 전압을 고전원전압용 커패시터로 완전하게 전달시키는 고전원전압 펌핑회로부를 구비한 것을 특징으로 하는 고전원전압 발생회로.
- 제 1항에 있어서, 상기 프리차지 회로부는상기 내부전원전압을 공급받고, 제1클럭신호를 반전 출력하는 제1인버터;상기 내부전원전압을 공급받고, 제2클럭신호를 반전 출력하는 제2인버터;상기 외부전원전압과 상기 제2노드 사이에 연결된 제1트랜지스터;상기 내부전원전압과 상기 제1트랜지스터의 게이트 사이에 연결된 제2 트랜지스터;상기 제1트랜지스터의 게이트와 상기 제2인버터의 출력단 사이에 연결된 제1커패시터; 및상기 제2트랜지스터의 게이트와 상기 제1인버터의 출력단 사이에 연결된 제2커패시터를 포함하는 것을 특징으로 하는 고전원전압 발생회로.
- 제 2항에 있어서, 상기 전달 트랜지스터의 게이트는상기 프리차지 회로부의 제1트랜지스터의 게이트와 공통 연결된 것을 특징으로 하는 고전원전압 발생회로.
- 외부전원전압을 공급받고, 프리차지모드에서는 제1노드를 외부전원전압레벨로 프리차징하고, 펌핑모드에서는 상기 외부전원전압레벨보다 높은 전압레벨로 펌핑하는 단계;내부전원전압을 공급받고, 상기 프리차지모드에서 제2노드를 상기 내부전원전압에 따라 결정되는 전압레벨로 프리차징하는 단계;상기 프리차지 펌핑부의 프리차지 동작모드에 응답하여 상기 제 1노드와 제2노드 사이를 연결하는 단계; 및고전원전압을 공급받고, 펌핑모드에서 상기 제2노드를 상기 고전원전압레벨보다 높은 전압레벨로 펌핑하여, 상기 제1노드에 펌핑된 상기 외부전원전압레벨보다 높은 전압을 고전원전압용 커패시터로 완전하게 전달시키는 단계를 구비하는 것을 특징으로 하는 고전원전압 발생방법.
- 제 4항에 있어서, 상기 제2노드에 프리차징되는 전압레벨은외부전원전압이 소정 치 이상으로 높은 레벨을 유지할 경우에는 상기 내부전원전압에 따라 결정되는 것을 특징으로 하는 고전원전압 발생방법.
- 제 4항에 있어서, 상기 방법은절전모드에서는 상기 내부전원전압의 0V 레벨에 의해 고전원전압이 고레벨에서 0V까지 낮아지는 것을 특징으로 하는 고전원전압 발생방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050077075A KR20070022980A (ko) | 2005-08-23 | 2005-08-23 | 고전원전압 발생회로 및 그 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050077075A KR20070022980A (ko) | 2005-08-23 | 2005-08-23 | 고전원전압 발생회로 및 그 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070022980A true KR20070022980A (ko) | 2007-02-28 |
Family
ID=43654505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050077075A KR20070022980A (ko) | 2005-08-23 | 2005-08-23 | 고전원전압 발생회로 및 그 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070022980A (ko) |
-
2005
- 2005-08-23 KR KR1020050077075A patent/KR20070022980A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4288434B2 (ja) | 高電圧発生回路 | |
US6064275A (en) | Internal voltage generation circuit having ring oscillator whose frequency changes inversely with power supply voltage | |
US9013229B2 (en) | Charge pump circuit | |
KR20000035227A (ko) | 내부 전압 발생기 | |
CN110612660B (zh) | Vboost信号生成 | |
JP2006314130A (ja) | 低電力発振器 | |
KR19980077548A (ko) | 동기식 승압전압 발생기 | |
KR100279296B1 (ko) | 승압 전압 발생 회로 | |
JP2000112547A (ja) | 基板電圧発生回路および半導体集積回路装置 | |
JPWO2005001938A1 (ja) | 半導体集積回路 | |
TWI408691B (zh) | 內部電壓產生器 | |
JP2005117619A (ja) | 半導体素子の高電圧スイッチ回路 | |
US6240025B1 (en) | Voltage generator | |
KR100773348B1 (ko) | 고전압 발생회로 및 이를 구비한 반도체 메모리 장치 | |
KR100379555B1 (ko) | 반도체 소자의 내부 전원 발생기 | |
JP2006059440A (ja) | 電圧生成回路 | |
US6736474B1 (en) | Charge pump circuit | |
KR20070022980A (ko) | 고전원전압 발생회로 및 그 방법 | |
US5587956A (en) | Semiconductor memory device having function of generating boosted potential | |
KR101447917B1 (ko) | 차지 펌핑 동작을 수행하는 반도체 장치 | |
US20060097771A1 (en) | Pumping circuit of semiconductor device | |
CN102263499B (zh) | 时钟产生电路和电荷泵*** | |
KR100271712B1 (ko) | 고전압 발생기 | |
JP2005044203A (ja) | 電源回路 | |
KR20010025819A (ko) | 반도체 메모리 장치의 내부전원전압 발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |