JP2002222952A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JP2002222952A JP2002222952A JP2001018013A JP2001018013A JP2002222952A JP 2002222952 A JP2002222952 A JP 2002222952A JP 2001018013 A JP2001018013 A JP 2001018013A JP 2001018013 A JP2001018013 A JP 2001018013A JP 2002222952 A JP2002222952 A JP 2002222952A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base layer
- type
- ring
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 230000015556 catabolic process Effects 0.000 claims abstract description 48
- 230000002093 peripheral effect Effects 0.000 claims description 45
- 239000004020 conductor Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 3
- 239000011253 protective coating Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 description 27
- 230000004048 modification Effects 0.000 description 23
- 238000012986 modification Methods 0.000 description 23
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- -1 for example Inorganic materials 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
する。 【解決手段】 n−型ベース層1の第1主面内にp型ベ
ース層2を形成し、前記ベース層2内にn+型エミッタ
層3を形成し、前記ベース層1、前記ベース層2及び前
記エミッタ層3表面にゲート絶縁膜7を介してゲート電
極6を設置し、また前記ベース層1の第1主面内に、前
記ベース層2と離間してp+型リング層11を配置し、
前記ベース層2、前記エミッタ層3及び前記リング層1
1にエミッタ電極9を電気的接続し、前記ベース層1の
第2主面にp+型エミッタ層5をn型バッファ層4を介
して形成し、前記エミッタ層5にコレクタ電極10を設
けたIGBTにおいて、前記n−型ベース層1から前記
p+型リング層11を通して前記エミッタ電極9に流れ
る前記p+型リング層11内の電流通路に、当該p+型
リング層11より低抵抗を有する低抵抗領域13を設け
た。
Description
有する高耐圧半導体装置、特に、絶縁ゲート型バイポー
ラトランジスタ(Insulated Gate Bipolar Transist
or:以下、単にIGBTと称する)に関する。
速スイッチング特性とバイポーラトランジスタの高出力
特性とを兼ね備えた電圧駆動素子で、近年、インバータ
やスイッチング電源などのパワーエレクトロニクスの分
野で多く利用されている。
して縦型nチャンネルIGBTを挙げ、その構造につい
て図14及び図15を用いて説明する。この種のIGB
Tは、半導体基板の周縁端部(接合終端領域に相当)を
除いた中央領域にIGBTの単位セルの集合体が短冊状
に配列されているが、ここでは、説明を簡単化するた
め、IGBTの要部について説明する。図14は、IG
BTの要部を模式的に示す断面図、図15は、図14の
A―A’線に沿う平面図を示す。
に、n−型ベース層101の表面には、p型ベース層1
02が拡散形成されている。前記p型ベース層102内
には、n+型エミッタ層103が拡散形成されている。
前記n−型ベース層101、前記p型ベース層102、
前記n+型エミッタ層103の表面上には、ゲート絶縁
膜107を介してゲート電極106が形成されている。
また、前記n+型エミッタ層103及び前記p型ベース
層102に跨ってエミッタ電極109が形成されてい
る。
裏面には、n型バッファ層104を介してp+型エミッ
タ層105が形成されている。前記p+型エミッタ層1
05上には、コレクタ電極110が形成されている。
部領域には、p+型リング層111が、素子領域及びI
GBT単位セルの集合体Sを取囲むように形成されてい
る。また、前記周縁端部には、該周縁端部に沿ってリン
グ状のn+型拡散層114が形成され、且つ前記n+型
拡散層114上には、リング状の電極115が形成さ
れ、前記n+型拡散層114と前記電極115とでリン
グ状の等電位層116が構成されている。また、前記p
+型リング層111と前記n+拡散層114との間に
は、前記p+型リング層111と接してp−型リサーフ
層112が形成されている。図中、108は、絶縁保護
被膜を示す。
る。即ち、前記コレクタ電極110と前記エミッタ電極
109間に、正バイアス(コレクタ電極110がプラス)
が印加された状態で、前記エミッタ電極109に対して
前記ゲート電極106に、正の電圧(正バイアス)を印加
すると、前記p型ベース層102と前記ゲート絶縁膜1
07の界面付近にn型の反転層が形成され(図示せず)、
前記n+型エミッタ層103から前記n型ベース層10
1中に電子が注入される。この電子の注入量に応じて正
孔が前記p+型エミッタ層105から前記n−型ベース
層101中に注入され、前記n−型ベース層101中に
キャリアが充満して伝導度変調を起こし、前記n−型ベ
ース層101の抵抗が低下してIGBTがターンオン状
態になる。
る。即ち、上記ターンオン状態において、前記ゲート電
極106に負バイアスを印加すると、前記p型ベース層
102と前記ゲート絶縁膜107との界面付近のn型反
転層が消失し、前記n+型エミッタ層103から前記n
−型ベース層101中への電子の注入が停止する。その
結果、前記p+型エミッタ層105中から前記n−型ベ
ース層101中への正孔の注入が止まる。その後、前記
n−型ベース層101中に充満したキャリアは排出さ
れ、前記p型ベース層102と前記n型ベース層101
との接合から空乏層が広がり、IGBTは阻止状態とな
る。
01中に蓄積された正孔は、前記p型ベース層102を
通って前記エミッタ電極109に排出されると共に前記
p+型リング層111を通って前記エミッタ電極109
に排出されるが、前記p+型リング層111は通常面積
をかなり広く取るため、正孔電流は、前記p+型リング
層111と前記エミッタ電極109とのコンタクト部に
集中する。更に、前記コンタクト部で流しきれなくなっ
た過剰な正孔電流は、隣接する前記p型ベース層102
に集中して流れるようになる。この集中した電流によっ
て前記p型ベース層102の電位が上昇し、前記n+型
エミッタ層103との間の接合電位(通常0.7V程度)
以上に上昇すると、前記n+型エミッタ層103から前
記n−型ベース層101中へ電子が直接注入されるラッ
チアップ状態に移行する。この結果、ラッチアップした
部分に電流が、更に、集中し、IGBTの熱破壊を起こ
すに至るという問題があった。
のIGBTでは、p+型リング層に集中した電流が隣接
するp型ベース層に流れ込んでラッチアップを引き起こ
しやすくなるという問題があった。
で、その目的とするところは、装置周辺からの電流集中
によるラッチアップを防ぎ、高破壊耐量を実現し得る高
耐圧半導体装置を提供することにある。
に、第1の発明(請求項1)に係る高耐圧半導体装置
は、対向する第1及び第2主面と周縁端部とを有する第
1導電型の第1ベース層と、前記第1ベース層の前記第
1主面内に選択的に形成された第2導電型の第2ベース
層と、前記第2ベース層内に選択的に形成された第1導
電型の第1エミッタ層と、前記第1ベース層、前記第2
ベース層及び前記第1エミッタ層表面にゲート絶縁膜を
介して設置されたゲート電極と、前記第1ベース層の第
1主面内に、前記第2ベース層と離間して近接配置され
た第2導電型のリング層と、前記第2ベース層、前記第
1エミッタ層及び前記リング層に電気的に接続された第
1主電極と、前記第1ベース層の前記第2主面に形成さ
れた第2導電型の第2エミッタ層または第1導電型のド
レイン層と、前記第2エミッタ層または前記ドレイン層
に形成された第2主電極とを具備し、前記第1ベース層
から前記リング層を通して前記第1主電極に流れる前記
リング層内の電流通路に、当該リング層より低抵抗を有
する低抵抗領域を設けたことを特徴としている。
発明(請求項2)に係わる高耐圧半導体装置では、対向
する第1主面及び第2主面と周縁端部とを有する第1導
電型の第1ベース層と、前記第1ベース層の前記第1主
面内に選択的に形成された第2導電型の第2ベース層
と、前記第2ベース層内に選択的に形成された第1導電
型の第1エミッタ層と、前記第1ベース層、前記第2ベ
ース層及び前記第1エミッタ層表面にゲート絶縁膜を介
して設置されたゲート電極と、前記第1ベース層及び前
記第1ベース層の周縁端部間の前記第1主面内に形成さ
れた第2導電型のリング層と、前記リング層及び前記第
1ベース層の周縁端部間の前記第1主面内に形成された
絶縁保護被膜と、前記第2ベース層、前記第1エミッタ
層及び前記リング層に電気的に接続された第1主電極
と、前記第1ベース層の前記第2主面に形成された第2
導電型の第2エミッタ層または第1導電型のドレイン層
と、前記第2エミッタ層または前記ドレイン層に形成さ
れた第2主電極とを具備し、前記第1ベース層から前記
リング層を通して前記第1主電極に流れる前記リング層
内の電流通路に、当該リング層より低抵抗を有する低抵
抗領域を設けたことを特徴としている。
前記第1ベース層から前記リング層を通して前記第1主
電極に流れる前記リング層内の電流通路に、当該リング
層より低抵抗を有する低抵抗領域を設けているため、前
記リング層に集中する正孔電流を、より多く、前記低抵
抗領域を通じて前記第1主電極に流すことができる。
昇を防ぐことができ、装置の破壊耐量を向上させること
ができる。
においては、絶縁保護被膜として、半絶縁性物質、例え
ばSIPOSを用いることが好ましい。この構成によれ
ば、外部からの電界の影響SIPOSにより遮断するこ
とができる。
ス層上における膜厚が前記第2ベース層と前記第1エミ
ッタ層との間における膜厚より厚く形成されてもよい。
発明(請求項4)に係わる高耐圧半導体装置では、対向
する第1主面及び第2主面と周縁端部とを有する第1導
電型の第1ベース層と、前記第1ベース層の前記第1主
面に間隔をもって埋め込まれた絶縁ゲートと、前記絶縁
ゲートで挟まれた前記第1ベース層内に、前記絶縁ゲー
トと接して形成された第2導電型の第2ベース層と、前
記第2ベース層内に選択的に設けられ、且つ前記絶縁ゲ
ートと接して形成された第1導電型の第1エミッタ層
と、最外側の前記絶縁ゲートと前記第1ベース層の周縁
端部と間の第1主面内に、前記絶縁ゲートと接して形成
された第2導電型のリング層と、前記第2ベース層、前
記第1エミッタ層及び前記リング層に電気的に接続され
た第1主電極と、前記第1ベース層の前記第2主面に形
成された第2導電型の第2エミッタ層と、前記第2エミ
ッタ層に形成された第2主電極とを具備し、前記第1ベ
ース層から前記リング層を通して前記第1主電極に流れ
る前記リング層内の電流通路に、当該リング層より低抵
抗を有する低抵抗領域を設けたことを特徴としている。
層から前記リング層を通して前記第1主電極に流れる前
記リング層内の電流通路に、当該リング層より低抵抗を
有する低抵抗領域を設けているため、前記リング層に集
中する正孔電流を、より多く、前記低抵抗領域を通じて
前記第1主電極に流すことができる。そのため、隣接す
る第2ベース層の電位上昇を防ぐことができ、装置の破
壊耐量を向上させることができる。
において、好ましい実施形態としては、次のものが挙げ
られる。 (1)前記第1主電極は、全ての前記絶縁ゲート間の前
記第2べース層及び前記第1エミッタ層に電気的接続さ
れてなること。 (2)前記第1主電極は、全ての前記絶縁ゲート間のう
ち、選択された絶縁ゲート間の前記第2べース層及び前
記第1エミッタ層のみに電気的接続されてなること。
耐圧半導体装置において、次のように構成してもよい。 (1)前記第1ベース層の周縁端部に、第1導電型の等
電位層を形成してもよい。 (2)前記リング層と前記第1ベース層の周縁端部間の
前記第1主面内に、前記リング層と同導電型で、且つ低
不純物濃度の第2導電型のリサーフ層を、前記リング層
から前記第1ベース層の周縁端部に向かって延在形成し
てもよい。 (3)前記絶縁保護被膜上に、一端部が前記第1主電極
と電気的に接続され、且つ他端部が前記第1ベース層の
周縁端部方向に延在するフィールドプレートを形成して
もよい。 (4)前記リング層と前記第1ベース層の周縁端部間の
前記第1主面内に、前記リング層と同導電型で、且つ高
不純物濃度を有する少なくとも1条のガードリング層を
形成してもよい。 (5)前記第1主電極と前記第2ベース層及び前記第1
エミッタ層との電気的接続は、各当該層表面より下方に
位置する層内部にて行ってもよい。 (6)前記第1主電極と前記第2ベース層、前記第1エ
ミッタ層及び前記リング層内の前記低抵抗領域との電気
的接続は、各当該層表面より下方に位置する層内部にて
行ってもよい。 (7)前記低抵抗領域は、導電性物質からなることが好
ましい。 (8)前記導電性物質は、前記第1主電極と同種金属、
又は前記リング層と同導電型で、且つ高不純物濃度のを
有する半導体からなることが好ましい。 (9)前記低抵抗領域は、前記リング層の中央部より前
記第2ベース層側に配置されてなることが好ましい。 (10)前記低抵抗領域は、前記リング層内に設けられたト
レンチと、前記トレンチ内部に形成され、且つ前記第1
主電極と電気的に接続された導電性物質とから構成され
てなることが好ましい。
4の発明(請求項19)に係わる高耐圧半導体装置で
は、対向する第1及び第2主面を有する第1導電型の第
1ベース層と、前記第1ベース層の前記第1主面内に、
互いに離間して選択的に形成された複数の第2導電型の
第2ベース層と、各前記第2ベース層内に選択的に形成
された第1導電型の第1エミッタ層と、前記第1ベース
層間の第1主面内に、前記第2ベース層と離間して形成
された第2導電型のリング層と、前記第1ベース層、前
記第2ベース層及び前記第1エミッタ層上に、各々、ゲ
ート絶縁膜を介して設置されたゲート電極と、前記第2
ベース層及び前記第1エミッタ層の各々と電気的に接続
され、且つ前記リング層内の当該第2ベース層側におい
て、各々、電気的に接続された第1主電極と、前記第1
ベース層の前記第2主面に形成された第2導電型の第2
エミッタ層または第1導電型ドレイン層と、前記第2エ
ミッタ層または前記ドレイン層に形成された第2主電極
とを具備し、前記第1ベース層から前記リング層を通し
て各前記第1主電極に流れる前記リング層内の電流通路
に、各々、当該リング層より低抵抗を有する低抵抗領域
を設けたことを特徴としている。
層から前記リング層を通して前記第1主電極に流れる前
記リング層内の電流通路に、当該リング層より低抵抗を
有する低抵抗領域を設けているため、前記リング層に集
中する正孔電流を、より多く、前記低抵抗領域を通じて
前記第1主電極に流すことができる。
昇を防ぐことができ、装置の破壊耐量を向上させること
ができる。
において、好ましい実施形態としては、次のものが挙げ
られる。 (1)前記低抵抗領域が、導電性物質からなること。 (2)前記導電性物質が、前記第1主電極と同種の金
属、又は前記第2導電型リング層と同導電型で、且つ高
不純物濃度のを有する半導体からなること。 (4)前記低抵抗領域が、前記第2導電型リング層の中
央部より前記第2ベース層側に配置されてなること。 (5)前記低抵抗領域は、前記リング層内に設けられた
トレンチと、前記トレンチ内部に形成され、且つ前記第
1主電極と電気的に接続された導電性物質とから構成し
てなること。 (6)前記トレンチは、前記リング層の中央部より前記
第2ベース層側に配置されてなること。 (7)前記導電性物質は、前記トレンチ内部に埋め込ま
れてなること。
下、実施形態と称する)について、図面を参照して説明
する。
の周縁端部領域(接合終端領域に相当)を除いた中央領
域に装置の単位セルの集合体が短冊状に配列されてなる
が、以下、各実施形態としては、説明を簡単化するた
め、装置の要部について説明する。また、以下の説明に
おいて、第1導電型をn型、第2導電型をp型とする。
実施形態に係わるIGBTについて、図1及び図2を用
いて説明する。図1は、そのIGBTの主要部分を模式
的に示す断面図、図2は、図1のA−A’に沿う平面図
である。
うに、n−型ベース層(第1ベース層)1は、対向する
第1主面(上面)及び第2主面(裏面)を有しており、前
記主面はIGBTの単位セルの集合体が配列される中央
領域とその中央領域を取り囲む周縁端部領域を有してい
る。前記n−型ベース層1上面の中央領域には、複数個
のストライプ状のp型ベース層(第2ベース層)2が選
択的に拡散形成されている。
プ状のn+型エミッタ層(第1エミッタ層)3が選択的
に拡散形成されている。隣接する一方の前記p型ベース
層2内の前記n+型エミッタ層3及び他方の前記p型ベ
ース層3内の前記n+型エミッタ層3間には、ゲート絶
縁膜7を介してゲート電極6が形成されている。
記p型ベース層2及び前記n+型エミッタ層3に跨って
エミッタ電極(第1主電極)9がオーミックコンタクト
されている。
面には、n型バッファ層4を介してp+型エミッタ層5
(第2エミッタ層)が形成されている。前記p+型エミ
ッタ層5上には、コレクタ電極(第2主電極)10がオ
ーミックコンタクトされている。
領域には、p+型リング層11が、中央領域(素子領
域)及びIGBT単位セルの集合体Sを取囲むように形
成されている。また、前記周縁端部には、該周縁端部に
沿ってリング状のn+型拡散層14が形成され、且つ前
記n+型拡散層14上には、リング状の電極15が形成
され、前記n+型拡散層14と前記電極15とでリング
状の等電位層16が構成されている。
拡散層14との間には、前記p+型リング層11と接し
てp−型リサーフ層12が形成されている。また、前記
p+型リング層11と最外側の前記p型ベース層2内の
前記n+型エミッタ層3との間にも、前記ゲート絶縁膜
7を介して前記ゲート電極6が形成されてる。
該p+型リング層より低抵抗の低抵抗領域13が各セル
集合体Sにおける最外側の前記p型ベース層3に沿って
形成されている。また、前記低抵抗領域13は、前記エ
ミッタ電極9に電気的に接続されている。
13は、トレンチ13aと前記トレンチ13a内に埋め
込まれた導電物質13bとから構成されている。前記導
電物質13bとしては、前記エミッタ電極9と同種金
属、例えば通常用いられるアルミニウム(Al)を用い
ると前記エミッタ電極との接触抵抗が無視できるため好
ましいが、後工程における熱処理を考慮する必要がある
場合には、高融点金属、例えばMo,Ti,Wを用いる
ことが好ましい。また、前記導電性物質としては、金属
に限らず、前記p+型リング層11と同導電型で、且つ
高不純物濃度を有する半導体、例えばポリシリコンを用
いてもよい。
ベース層1と前記p+型リング層11とのpn接合に接
近させて形成すれば、前記p+型リング層11に集中す
る正孔電流を速やかに前記エミッタ電極9に流すことが
できる。
リング層11の中央部より前記p型ベース層2側に変移
させて配置すれば、前記p型ベース層2に流れる正孔電
流をより少なくできる。なお、図中、8は、絶縁保護被
膜を示す。
いて説明するが、動作は従来のIGBTと同じであり、
ここでは、簡単に説明する。
タ電極10と前記エミッタ電極9間に、正バイアスを印
加した状態で、前記エミッタ電極9に対して前記ゲート
電極6に、正の電圧を印加するこにより、前記p型ベー
ス層2と前記ゲート絶縁膜7の界面付近にn型反転層が
形成され、前記n+型エミッタ層3から前記n−型ベー
ス層1中に電子が注入され、前記p+型エミッタ層3か
ら前記n−型ベース層1中に正孔が注入されて、前記n
−型ベース層1中にキャリアが充満して伝導度変調を起
し、前記n−型ベース層1の抵抗が低下してIGBTが
ターンオン状態になる。
オン状態において、前記ゲート電極6に負バイアスを印
加することにより、前記n型反転層が消失し、前記n+
型エミッタ層3から前記n−型ベース層1中への電子の
注入が停止し、その結果、前記p+型エミッタ層5中か
ら前記n−型ベース層1中への正孔の注入が止まり、そ
の後、前記n−型ベース層1中に蓄積された正孔は、前
記p+型リング層11中の前記低抵抗領域13を通って
前記エミッタ電極9に排出されると共に前記p型ベース
層2を通って前記エミッタ電極9に排出され、前記p型
ベース層2と前記n−型ベース層1との接合から空乏層
が広がり、IGBTはターンオフ状態となる。
リング層11中に低抵抗領域13を設け、前記p+型リ
ング層11に集中する正孔電流を前記低抵抗領域13を
通してエミッタ電極9に、より多く、流すことができ
る。そのため、隣接する第2導電型ベース層の電位上昇
を防ぐことができ、装置の破壊耐量を向上させることが
できる。
層1との間のpn接合と低抵抗領域13との間の距離
を、IGBTのターンオフ状態の静耐圧保持時おいて前
記pn接合から前記p+型リング層11内に伸びる空乏
層が達する距離にすることによって、IGBTに過電圧
が掛かった時の保護装置として利用することができる。
態に係わるIGBTについて、図3を用いて説明する。
図3は、そのIGBTの主要部分を模式的に示す断面図
である。ここでは、上記第1の実施形態と同一構成部分
には、同一符号を付して、詳細な説明は省略する。
点は、上記第1の実施形態における前記p−型リサーフ
層12の代わりに、フィールドプレート17が形成され
ていることである。即ち、前記フィールドプレート17
が、前記絶縁保護被膜8上に形成され、その一端部が前
記低抵抗領域13及び前記エミッタ電極9に電気的に接
続され、且つ他端部が前記n−型ベース層1の周端縁部
方向に延在されてなる。
層11中に前記低抵抗領域13を設けているので、IG
BTの破壊耐量を向上させることができることは勿論、
上記第1の実施形態における前記p−型リサーフ層12
と同様に、前記フィールドプレート17は、ターンオフ
状態において、等電位面を横方向に広げる機能を有して
おり、電界集中を緩和でき、耐圧向上を図ることができ
る。
態に係わるIGBTについて、図4を用いて説明する。
図4は、そのIGBTの主要部分を模式的に示す断面図
である。ここでは、上記第1の実施形態と同一構成部分
には、同一符号を付して、詳細な説明は省略する。
は、上記第1の実施形態における前記p−型リサーフ層
12の代わりに、複数条のp+型ガードリング層18が
形成されていることである。即ち、前記p+型リング層
11と前記n−型ベース層1の周縁端部間の前記n−型
ベース層1上面に、前記p+リング層11と同導電型
で、且つ高不純物濃度を有する複数条の前記p+型ガー
ドリング層18が形成されてなる。そして、この実施形
態では、前記p+型ガードリング層18の間隔は、前記
周縁端部に向かうにしたがって、大きくなっている。
層11中に前記低抵抗領域13を設けているので、IG
BTの破壊耐量を向上させることができることは勿論、
IGBTのターンオフ状態において、前記p+型ガード
リング層18は、前記p+型リング層11から前記等電
位層16に向かうにしたがって電位が徐々に上昇するの
で、上記第1の実施形態における前記p−型リサーフ層
12と同様に、等電位面を横方向に広げる働きがあり、
電界集中を緩和でき、耐圧向上を図ることができる。ま
た、前記p+型ガードリング層18の個数を変えること
により、耐圧を制御できる。
施形態に係わるIGBTの変形例について、図5を用い
て説明する。図5は、そのIGBTの主要部分を模式的
に示す断面図である。ここでは、上記第3の実施形態と
同一構成部分には、同一符号を付して、詳細な説明は省
略する。
上記第3の実施形態において、周縁端部領域上に形成し
た前記絶縁保護被膜としての酸化膜8の代わりに、例え
ば、SIPOSのような半絶縁性物質等の高抵抗膜19
を設けた点にある。
1中に前記低抵抗領域13を設けているので、IGBT
の破壊耐量を向上させることができることは勿論、前記
高抵抗膜19により、IGBT外部の電荷の影響を設け
にくくなり、IGBTの耐圧劣化を防止することができ
る。
の実施形態に係わるIGBTの別の変形例について、図
6を用いて説明する。図6は、そのIGBTの主要部分
を模式的に示す断面図である。ここでは、上記第3の実
施形態と同一構成部分には、同一符号を付して、詳細な
説明は省略する。
は、前記エミッタ電極9と前記p型ベース層2及び前記
n+型エミッタ層3、並びに前記低抵抗領域13とのコ
ンタクト構造である。即ち、前記p型ベース層2及び前
記n+型エミッタ層3において、前記エミッタ電極9と
のコンタクト部分の表面をエッチングして、約1.0μ
mのトレンチ20を形成し、前記トレンチ20内で、前
記p型ベース層2及び前記n+型エミッタ層3と前記エ
ミッタ電極9とを接続している。
記導電性物質13bの上部を前記トレンチ20と同じ深
さエッチングし、前記エミッタ電極9との接続も、前記
p+型リング層11表面より下方に位置する層内部にて
接続している点である。
層11中に前記低抵抗領域13を設けているので、IG
BTの破壊耐量を向上させることができることは勿論、
前記トレンチ20内において前記p型ベース層2と前記
エミッタ電極9を接続しているので、コンタクト性が増
加すると共に、前記n−型ベース層1と前記エミッタ電
極9との距離が短くなり、前記p型ベース層2の横方向
抵抗が小さくなるため、ラッチアップを引き起こす電流
値を向上させることができる。即ち、更に、ラッチアッ
プ耐量を向上できる。
域13と前記トレンチ20を別に設けたが、前記トレン
チ20内に埋め込み形成された前記エミッタ電極9を前
記低抵抗領域13の代わりに使用しても同様の効果が得
られる。即ち、別途前記低抵抗領域13を設けなくても
良い。
第3の実施形態に係わるIGBTの、更に別の変形例に
ついて、図7を用いて説明する。図7は、そのIGBT
の主要部分を模式的に示す断面図である。ここでは、上
記第3の実施形態と同一構成部分には、同一符号を付し
て、詳細な説明は省略する。
は、ゲート絶縁膜21について、前記ゲート電極6直下
の前記ゲート絶縁膜7のうち前記p型ベース層2と接す
る部分以外の部分を厚くしたことである。即ち、前記n
−型ベース層1と前記n+型エミッタ層3とに挟まれた
前記p型ベース層3上のゲート絶縁膜部分21aの膜厚
に比べて、前記p型ベース層2間の前記n−型ベース層
1上のゲート絶縁膜部分21bの前記ゲート絶縁膜21
の膜厚を厚く形成している点である。
1中に前記低抵抗領域13を設けているので、IGBT
の破壊耐量を向上させることができることは勿論、ゲー
ト・コレクタ間の容量を低減させることができ、IGB
Tの動作の均一性および高速性を向上させることができ
る。
実施形態に係わるトレンチゲート型IGBTについて、
図8を用いて説明する。 図8は、そのトレンチゲート
型IGBTの主要部分の構成を模式的に示す断面図、図
9は、図8のA−A’に沿う平面図である。
に、前記n−型ベース層(第1ベース層)31は、対向
する第1主面(上面)及び第2主面(裏面)を有してお
り、前記主面はIGBTの単位セルの集合体が配列され
る中央領域とその中央領域を取り囲む周縁端部領域を有
している。前記n−型ベース層31上面の中央領域に
は、複数個のストライプ状のp型ベース層(第2ベース
層)32が選択的に拡散形成されている。前記n−型ベ
ース層31及び前記p型ベース層32内には、前記p型
ベース層32を貫通し、前記n−型ベース層31の途中
まで達する深さの複数個のトレンチ45が形成されてい
る。前記トレンチ45内には、ゲート絶縁膜47を介し
てゲート電極46が埋め込み形成されている。前記トレ
ンチ45、ゲート絶縁膜47及び前記ゲート電極46に
よって、トレンチゲート44が形成される。
トレンチゲート44の側面に接してn+エミッタ層(第
1エミッタ層)33が選択的に拡散形成されている。
において、前記p型ベース層32及び前記n+型エミッ
タ層33に跨って第1主電極としてのエミッタ電極39
がオーミックコンタクトされている。
裏面には、n型バッファ層34を介してp+型エミッタ
層(第2エミッタ層)35が形成されている。前記p+
型エミッタ層35上には、第2主電極としてのコレクタ
電極40がオーミックコンタクトされている。
領域には、p+型リング層41が、中央領域(素子領
域)及びIGBT単位セルの集合体Sを取囲むように形
成されている。前記p+型リング層41は、最外側のト
レンチゲート44と接して形成されている。また、前記
周縁端部には、該周縁端部に沿ってリング状のn+型拡
散層54が形成され、且つ前記n+型拡散層54上に
は、リング状の電極55が形成され、前記n+型拡散層
54と前記電極55とでリング状の等電位層56が構成
されている。また、前記p+型リング層41と前記n+
拡散層54との間には、前記p+型リング層41と接し
てp−型リサーフ層42が形成されている。
該p+型リング層41より低抵抗の低抵抗領域43が各
セル集合体Sにおける最外側の前記p型ベース層32に
沿って形成されている。また、前記低抵抗領域43は、
前記エミッタ電極39に電気的に接続されている。
態と同様に、前記低抵抗領域43は、前記トレンチ43
aと前記トレンチ43a内に埋め込まれた導電物質43
bとから構成されている。
タ電極39と同種金属、例えば通常用いられるアルミニ
ウム(Al)を用いると前記エミッタ電極39との接触
抵抗が無視できるため好ましいが、後工程における熱処
理を考慮する必要がある場合には、高融点金属、例えば
Mo,Ti,Wを用いることが好ましい。また、前記導
電性物質としては、金属に限らず、前記p+型リング層
41と同導電型で、且つ高不純物濃度を有する半導体、
例えばポリシリコンを用いてもよい。
ベース層31と前記p+型リング層41とのpn接合に
接近させて形成すれば、前記p+型リング層41に集中
する正孔電流を速やかに前記エミッタ電極39に流すこ
とができる。
リング層41の中央部より前記p型ベース層32側に変
移させて配置すれば、前記p型ベース層32に流れる正
孔電流をより少なくできる。なお、図中、38は、絶縁
保護被膜を示す。
の動作は、上記第1の実施形態とのIGBTと同様であ
るので、説明は省略する。
によれば、上記第1の実施形態と同様に、前記p+型リ
ング層41中に前記低抵抗領域43を設け、前記p+型
リング層41に集中する正孔電流を前記低抵抗領域43
を通して前記エミッタ電極39に、より多く、流すこと
ができる。そのため、隣接する前記第2ベース層32の
電位上昇を防ぐことができ、装置の破壊耐量を向上させ
ることができる。
施形態に係わるトレンチゲート型IGBTの変形例につ
いて、図10を用いて説明する。図10は、そのトレン
チゲート型IGBTの主要部分を模式的に示す断面図で
ある。ここでは、上記第4の実施形態と同一構成部分に
は、同一符号を付して、詳細な説明は省略する。
は、上記第4の実施形態では、各トレンチゲート44間
において、前記エミッタ電極39をオーミックコンタク
トさせたが、本実施形態では、選択されたトレンチゲー
ト44間でエミッタ電極59をオーミックコンタクトさ
せ、間引き領域58を設けた点にある。
ミッタ電極59を、1つ置きの前記トレンチゲート44
間において、前記p型ベース層32及び前記n+型エミ
ッタ層33とオーミックコンタクトさせて、1つ置きに
間引き領域58を設けている。
1中に前記低抵抗領域43を設けているので、トレンチ
ゲート型IGBTの破壊耐量を向上させることができる
ことは勿論、前記間引き部分58が実質的にトレンチゲ
ート44と同じ働きをするので、幅の広いトレンチゲー
ト44を設けたことと同じになる。その結果、前記p型
ベース層32を通って前記エミッタ電極59に排出され
る正孔の抵抗が高くなるので、前記n型ベース層31の
キャリア密度が高くなり、更に、抵抗が低減される効果
がある。
実施形態に係わるIGBTについて、図11及び図12
を用いて説明する。図11は、そのIGBTの主要部の
構成を模式的に示す断面図、図12は、図11のA−
A’線に沿う平面図である。
号の遅延を防ぐためにエミッタ電極をいくつかの領域に
区切り、ゲート配線をエミッタ電極の周囲に配置するこ
とがある。このような構造のIGBTでは、耐圧劣化を
防ぐために。p型リング層をゲート配線下に配置するこ
とが多い。
のIGBTに適用した例を示す。即ち、この半導体装置
においては、図11及び図12に示すように、n−型ベ
ース層(第1ベース層)61は、対向する第1主面(上
面)及び第2主面(裏面)を有しており、前記主面にお
いて、周縁端部に取囲まれた中央領域には、IGBTの
単位セルの集合体Sが短冊状に配列されている。
ス層61上面に、複数個のストライプ状のp型ベース層
(第2ベース層)62が選択的に拡散形成されている。
各p型ベース層62内には、2個のストライプ状のn+
型エミッタ層(第1エミッタ層)63が選択的に拡散形
成されている。隣接する一方の前記p型ベース層62内
の前記+型エミッタ層63及び他方の前記p型ベース層
63内の前記n+型エミッタ層63間には、ゲート絶縁
膜67を介してゲート電極66が形成されている。
前記p型ベース層62及び前記n+型エミッタ層63に
跨ってエミッタ電極(第1主電極)69がオーミックコ
ンタクトされ、各エミッタ電極69は、絶縁保護被膜6
8を介して前記ゲート電極66上に配設されている。
裏面には、n型バッファ層64を介してp+型エミッタ
層(第2エミッタ層)65が形成されている。前記p+
型エミッタ層65上には、コレクタ電極(第2主電極)
70がオーミックコンタクトされている。
単位セルの集合体S間の前記n−型ベース層61の主面
には、p+型リング層71が、前記IGBT単位セルの
集合体Sを取囲むように形成されている。また、前記p
+型リング層71と該p+型リング層71に隣接する前
記p型ベース層62内の前記n+型エミッタ層63との
間にも、前記ゲート絶縁膜67を介して前記ゲート電極
66が形成されてる。
該p+型リング層71より低抵抗の低抵抗領域73が各
セル集合体Sに沿って形成されている。前記低抵抗領域
73は、前記絶縁保護被膜68上に配設された前記エミ
ッタ電極69に電気的に接続されている。
トレンチ73aと前記トレンチ73a内に埋め込まれた
導電物質73bとから構成されている。
タ電極69と同種金属、例えば通常用いられるアルミニ
ウム(Al)を用いると前記エミッタ電極69との接触
抵抗が無視できるため好ましいが、後工程における熱処
理を考慮する必要がある場合には、高融点金属、例えば
Mo,Ti,Wを用いることが好ましい。また、前記導
電性物質73bとしては、金属に限らず、前記p+型リ
ング層71と同導電型で、且つ高不純物濃度を有する半
導体、例えばポリシリコンを用いてもよい。
ベース層61と前記p+型リング層71とのpn接合に
接近させて形成すれば、前記p+型リング層71に集中
する正孔電流を速やかに前記エミッタ電極69に流すこ
とができる。
リング層71の中央部より前記p型ベース層62側に変
移させて配置すれば、前記p型ベース層62に流れる正
孔電流をより少なくできる。
各IGBT集合体Sを取囲むように前記絶縁保護被膜6
8を介して前記ゲート電極66に電位を供給するゲート
配線74が配設されている。
いて説明するが、動作は従来のIGBTと同じであり、
ここでは、簡単に説明する。
タ電極70と前記エミッタ電極69間に、正バイアスを
印加した状態で、前記エミッタ電極69に対して前記ゲ
ート電極66に、正の電圧を印加するこにより、前記p
型ベース層62と前記ゲート絶縁膜67の界面付近にn
型反転層が形成され、前記n+型エミッタ層63から前
記n−型ベース層61中に電子が注入され、前記p+型
エミッタ層65から前記n−型ベース層61中に正孔が
注入されて、前記n−型ベース層61中にキャリアが充
満して伝導度変調を起こし、前記n−型ベース層61の
抵抗が低下してIGBTがターンオン状態になる。
オン状態において、前記ゲート電極66に負バイアスを
印加することにより、前記n型反転層が消失し、前記n
+型エミッタ層63から前記n−型ベース層61中への
電子の注入が停止し、その結果、前記p+型エミッタ層
65中から前記n−型ベース層61中への正孔の注入が
止まり、その後、前記n−型ベース層61中に蓄積され
た正孔は、前記p+型リング層71中の前記低抵抗領域
73を通って前記エミッタ電極69に排出されると共に
前記p型ベース層62を通って前記エミッタ電極69に
排出され、前記p型ベース層62と前記n−型ベース層
61との接合から空乏層が広がり、IGBTはターンオ
フ状態となる。
+型リング層71中に前記低抵抗領域73を設け、前記
p+型リング層71に集中する正孔電流を前記低抵抗領
域73を通して前記エミッタ電極69に、より多く、流
すことができる。そのため、隣接するp型ベース層62
の電位上昇を防ぐことができ、装置の破壊耐量を向上さ
せることができる。
型ベース層61との間のpn接合と前記低抵抗領域73
との間の距離を、IGBTのターンオフ状態の静耐圧保
持時おいて前記pn接合から前記p+型リング層71内
に伸びる空乏層が達する距離にすることによって、IG
BTに過電圧が掛かった時の保護装置として利用するこ
とができる。
実施形態に係わるパワーMOSFETについて、図13
を用いて説明する。図13は、そのパワーMOSFET
の主要部の構成を模式的に示す断面図である。
ように、n−型ベース層(第1ベース層)81は、対向
する第1主面(上面)及び第2主面(裏面)を有してお
り、前記主面はMOSFETの単位セルの集合体が配列
される中央領域とその中央領域を取り囲む周縁端部領域
を有している。前記n−型ベース層81上面の中央領域
には、複数個のストライプ状のp型ベース層(第2ベー
ス層)82が選択的に拡散形成されている。各p型ベー
ス層82内には、2個のストライプ状のn+型エミッタ
層(第1エミッタ層)83が選択的に拡散形成されてい
る。隣接する一方の前記p型ベース層82内の前記+型
エミッタ層83及び他方の前記p型ベース層82内の前
記n+型エミッタ層83間には、ゲート絶縁膜87を介
してゲート電極86が形成されている。
前記p型ベース層82及び前記n+型エミッタ層83に
跨ってエミッタ電極(第1主電極)89がオーミックコ
ンタクトされている。
裏面には、n+型ドレイン層99が形成されている。前
記n+型ドレイン層99上には、コレクタ電極(第2主
電極)90がオーミックコンタクトされている。
ング層91が、中央領域(素子領域)及びMOSFET
単位セルの集合体Sを取囲むように形成されている。ま
た、前記周縁端部には、該周縁端部に沿ってリング状の
n+型拡散層94が形成され、且つ前記n+型拡散層9
4上には、リング状の電極95が形成され、前記n+型
拡散層94と前記電極95とでリング状の等電位層96
が構成されている。
拡散層94との間のn−型ベース層81上面には、前記
p+リング層91と同導電型で、且つ高不純物濃度を有
する複数条のp+型ガードリング層98が形成されてな
る。そして、この実施形態では、前記p+型ガードリン
グ層98の間隔は、前記周縁端部に向かうにしたがっ
て、大きくなっている。
型ベース層82内の前記n+型エミッタ層83との間に
も、前記ゲート絶縁膜87を介して前記ゲート電極86
が形成されてる。
該p+型リング層91より低抵抗の低抵抗領域93が各
セル集合体における最外側の前記p型ベース層82に沿
って形成されている。また、前記低抵抗領域93は、前
記エミッタ電極89に電気的に接続されている。
トレンチ93aと前記トレンチ93a内に埋め込まれた
導電物質93bとから構成されている。
タ電極89と同種金属、例えば通常用いられるアルミニ
ウム(Al)を用いると前記エミッタ電極89との接触
抵抗が無視できるため好ましいが、後工程における熱処
理を考慮する必要がある場合には、高融点金属、例えば
Mo,Ti,Wを用いることが好ましい。また、前記導
電性物質93bとしては、金属に限らず、前記p+型リ
ング層91と同導電型で、且つ高不純物濃度を有する半
導体、例えばポリシリコンを用いてもよい。
ベース層81と前記p+型リング層91とのpn接合に
接近させて形成すれば、前記p+型リング層91に集中
する正孔電流を速やかに前記エミッタ電極89に流すこ
とができる。
リング層91の中央部より前記p型ベース層82側に変
移させて配置すれば、前記p型ベース層82に流れる正
孔電流をより少なくできる。なお、図中、88は、絶縁
保護被膜を示す。
の動作について説明する。まず、ターンオン時の動作
は、前記コレクタ電極90と前記エミッタ電極89間
に、正バイアスを印加した状態で、前記エミッタ電極8
9に対して前記ゲート電極86に、正の電圧を印加する
こにより、前記p型ベース層82と前記ゲート絶縁膜8
7の界面付近にn型反転層が形成され、前記n+型エミ
ッタ層83から前記n−型ベース層81中に電子が注入
される。この電子が前記n−型ベース層81から前記n
+型ドレイン層99に流れ込み、装置がターンオン状態
になる。
オン状態において、前記ゲート電極86を、前記エミッ
タ電極89に対して0バイアス、或いは負バイアスを印
加することにより、前記n型反転層が消失し、ターンオ
フ状態となる。
おいては、正孔電流が発生しないので、正孔電流の集中
によるラッチアップに起因する破壊は生じない。しかし
ながら、通常の使用用途であるインバータ回路において
は、前記p型ベース層82、前記n型ドレイン層99か
らなる寄生ダイオードが動作する。すなわち、前記エミ
ッタ電極89に前記コレクタ電極90に対して正バイア
スが印加される状態が生じ、前記p型ベース層82から
正孔が、前記n型ドレイン層99からは電子が前記n型
ベース層81中のそれぞれ注入され、寄生ダイオードが
オン状態となる。
前記エミッタ電極89が前記コレクタ電極90に対して
負バイアス状態になると、前記n型ベース層81中に蓄
積された正孔が前記エミッタ電極89を通って装置外に
排出されることになる。この動作状態で、正孔電流が前
記p+型リング層91に集中する。
れば、前記p+型リング層91中に前記低抵抗領域93
を設け、前記p+型リング層91に集中する正孔電流を
前記低抵抗領域93を通して前記エミッタ電極89に、
より多く、流すことができる。そのため、隣接するp型
ベース層82の電位上昇を防ぐことができ、装置の破壊
耐量を向上させることができる。
前記p+型ガードリング層98は、前記p+型リング層
91から前記等電位層96に向かうにしたがって電位が
徐々に上昇するので、上記第1の実施形態における前記
p−型リサーフ層12と同様に、等電位面を横方向に広
げる働きがあり、電界集中を緩和でき、耐圧向上を図る
ことができる。また、前記p+型ガードリング層98の
個数を変えることにより、耐圧を制御できる。
るものではなく、その要旨を逸脱しない範囲で、種々、
変形し実施できることは勿論である。
変形例による発明は、上記各実施形態と組合わせて実施
することができる。
形例による発明も、上記各実施形態と組合わせて実施す
ることができる。
の変形例による発明は、上記第1、2、3、5及び第6
の実施形態と組合わせて実施することができる。
耐量の高い高耐圧半導体装置を得ることができる。
BTの主要部の構成を模式的に示す断面図である。
BTの主要部の構成を模式的に示す断面図である。
BTの主要部の構成を模式的に示す断面図である。
BTの変形例を示す断面図である。
GBTの別の変形例を示す断面図である。
BTの更に別の変形例を示す断面図である。
レンチゲート型IGBTの主要部の構成を模式的に示す
断面図である。
る。
IGBTの変更例を示す断面図である。
るIGBTの主要部の構成を模式的に示す断面図であ
る。
である。
るパワーMOSFETの主要部の構成を模式的に示す断
面図である。
模式的に示す断面図である。
である。
ベース層) 2、32、62、82、102…p型ベース層(第2ベ
ース層) 3、33、63、83、103…n+型エミッタ層(第
1エミッタ層) 4、34、64、104…n型バッファ層 5、35、65、105…p+型エミッタ層(第2エミ
ッタ層) 6.46、66、86、106…ゲート電極 7、21、47、67、87、107…ゲート絶縁膜 8、38、68、88、108…絶縁保護被膜 9、39、59、69、89、109…エミッタ電極
(第1主電極) 10、40、70、90、110…コレクタ電極(第2
主電極) 11、41、71、91、111…p+型リング層(リ
ング層) 12、42、112…p−型リサーフ層(リサーフ層) 13、43、73、93…低抵抗領域 13a、43a、45、73a、93a…トレンチ 13b、43b、73b、93b…導電性物質 14、54、94、114…n+型拡散層 15、55、95、115…電極 16、56、96、116…等電位層 17…フィールドプレート 18…p+型ガードリング層 19…高抵抗膜 20…トレンチ 21a…膜厚の薄い部分 21b…膜厚の厚い部分 44…トレンチゲート 58…間引き領域 74…ゲート配線 99…n+型ドレイン層
Claims (26)
- 【請求項1】対向する第1及び第2主面と周縁端部とを
有する第1導電型の第1ベース層と、 前記第1ベース層の前記第1主面内に選択的に形成され
た第2導電型の第2のベース層と、 前記第2ベース層内に選択的に形成された第1導電型の
第1エミッタ層と、 前記第1ベース層、前記第2ベース層及び前記第1エミ
ッタ層表面にゲート絶縁膜を介して設置されたゲート電
極と、 前記第1ベース層の第1主面内に、前記第2ベース層と
離間して近接配置された第2導電型のリング層と、 前記第2ベース層、前記第1エミッタ層及び前記リング
層に電気的に接続された第1主電極と、 前記第1ベース層の前記第2主面に形成された第2導電
型の第2エミッタ層または第1導電型のドレイン層と、 前記第2エミッタ層または前記ドレイン層に形成された
第2主電極とを具備し、 前記第1ベース層から前記リング層を通して前記第1主
電極に流れる前記リング層内の電流通路に、当該リング
層より低抵抗を有する低抵抗領域を設けたことを特徴と
する高耐圧半導体装置。 - 【請求項2】対向する第1主面及び第2主面と周縁端部
とを有する第1導電型の第1ベース層と、 前記第1ベース層の前記第1主面内に選択的に形成され
た第2導電型の第2ベース層と、 前記第2ベース層内に選択的に形成された第1導電型の
第1エミッタ層と、 前記第1ベース層、前記第2ベース層及び前記第1エミ
ッタ層表面にゲート絶縁膜を介して設置されたゲート電
極と、 前記第1ベース層及び前記第1ベース層の周縁端部間の
前記第1主面内に形成された第2導電型のリング層と、 前記リング層及び前記第1ベース層の周縁端部間の前記
第1主面内に形成された絶縁保護被膜と、 前記第2ベース層、前記第1エミッタ層及び前記リング
層に電気的に接続された第1主電極と、 前記第1ベース層の前記第2主面に形成された第2導電
型の第2エミッタ層または第1導電型のドレイン層と、 前記第2エミッタ層または前記ドレイン層に形成された
第2主電極とを具備し、 前記第1ベース層から前記リング層を通して前記第1主
電極に流れる前記リング層内の電流通路に、当該リング
層より低抵抗を有する低抵抗領域を設けたことを特徴と
する高耐圧半導体装置。 - 【請求項3】前記絶縁保護被膜は、半絶縁性物質からな
ることを特徴とする請求項2に記載の高耐圧半導体装
置。 - 【請求項4】対向する第1主面及び第2主面と周縁端部
とを有する第1導電型の第1ベース層と、 前記第1ベース層の前記第1主面に間隔をもって埋め込
まれた絶縁ゲートと、 前記絶縁ゲートで挟まれた前記第1ベース層内に、前記
絶縁ゲートと接して形成された第2導電型の第2ベース
層と前記第2ベース層内に選択的に設けられ、且つ前記
絶縁ゲートと接して形成された第1導電型の第1エミッ
タ層と、 最外側の前記絶縁ゲートと前記第1ベース層の周縁端部
と間の第1主面内に、前記絶縁ゲートと接して形成され
た第2導電型のリング層と、 前記第2ベース層、前記第1エミッタ層及び前記リング
層に電気的に接続された第1主電極と、 前記第1ベース層の前記第2主面に形成された第2導電
型の第2エミッタ層と、 前記第2エミッタ層に形成された第2主電極とを具備
し、 前記第1ベース層から前記リング層を通して前記第1主
電極に流れる前記リング層内の電流通路に、当該リング
層より低抵抗を有する低抵抗領域を設けたことを特徴と
する高耐圧半導体装置。 - 【請求項5】前記第1主電極は、全ての前記絶縁ゲート
間の前記第2べース層及び前記第1エミッタ層に電気的
接続されてなることを特徴とする請求項4に記載の高耐
圧半導体装置。 - 【請求項6】前記第1主電極は、全ての前記絶縁ゲート
間のうち、選択された絶縁ゲート間の前記第2べース層
及び前記第1エミッタ層のみに電気的接続されてなるこ
とを特徴とする請求項4に記載の高耐圧半導体装置。 - 【請求項7】前記第1ベース層の周縁端部には、第1導
電型の等電位層が形成されてなることを特徴とする請求
項1乃至6のいずれか1項に記載の高耐圧半導体装置。 - 【請求項8】前記リング層と前記第1ベース層の周縁端
部間の前記第1主面内には、前記リング層と同導電型
で、且つ低不純物濃度の第2導電型のリサーフ層が、前
記リング層から前記第1ベース層の周縁端部に向かって
延在して形成されてなることを特徴とする請求項1乃至
7のいずれか1項に記載の高耐圧半導体装置。 - 【請求項9】前記絶縁保護被膜上に、一端部が前記第1
主電極と電気的に接続され、且つ他端部が前記第1ベー
ス層の周縁端部方向に延在するフィールドプレートが形
成されてなることを特徴とする請求項1乃至7のいずれ
か1項に記載の高耐圧半導体装置。 - 【請求項10】前記リング層と前記第1ベース層の周縁
端部間の前記第1主面内には、前記リング層と同導電型
で、且つ高不純物濃度を有する少なくとも1条のガード
リング層が形成されてなることを特徴とする請求項1乃
至7のいずれか1項に記載の高耐圧半導体装置。 - 【請求項11】前記第1主電極と前記第2ベース層及び
前記第1型エミッタ層との電気的接続は、各当該層表面
より下方に位置する層内部にて行われてなることを特徴
とする請求項1乃至10のいずれか1項に記載の高耐圧
半導体装置。 - 【請求項12】前記第1主電極と前記第2ベース層、前
記第1エミッタ層及び前記リング層内の前記低抵抗領域
との電気的接続は、各当該層表面より下方に位置する層
内部にて行われてなることを特徴とする請求項1乃至1
0のいずれか1項に記載の高耐圧半導体装置。 - 【請求項13】前記ゲート絶縁膜は、前記第1ベース層
上における膜厚が前記第2ベース層と前記第1エミッタ
層との間における膜厚より厚く形成されてなること特徴
とする請求項1、2、3、7、8、9、10、11また
は12に記載の高耐圧半導体装置。 - 【請求項14】前記低抵抗領域が、導電性物質からなる
ことを特徴とする請求項1乃至13のいずれか1項に記
載の高耐圧半導体装置。 - 【請求項15】前記導電性物質が、前記第1主電極と同
種金属からなることを特徴とする請求項14に記載の高
耐圧半導体装置。 - 【請求項16】前記導電性物質が、前記リング層と同導
電型で、且つ高不純物濃度を有する半導体からなること
を特徴とする請求項14に記載の高耐圧半導体装置。 - 【請求項17】前記低抵抗領域が、前記リング層の中央
部より前記第2ベース層側に配置されてなることを特徴
とする請求項1乃至16のいずれか1項に記載の高耐圧
半導体装置。 - 【請求項18】前記低抵抗領域は、前記第2リング層内
に設けられたトレンチと、前記トレンチ内部に形成さ
れ、且つ前記第1主電極と電気的に接続された導電性物
質とを具備してなることを特徴とする請求項1乃至17
のいずれか1項に記載の高耐圧半導体装置。 - 【請求項19】対向する第1及び第2主面を有する第1
導電型の第1ベース層と、 前記第1ベース層の前記第1主面内に、互いに離間して
選択的に形成された複数の第2導電型の第2ベース層
と、 各前記第2ベース層内に選択的に形成された第1導電型
の第1エミッタ層と、 前記第1ベース層間の第1主面内に、前記第2ベース層
と離間して形成された第2導電型のリング層と、 前記第1ベース層、前記第2ベース層及び前記第1エミ
ッタ層上に、各々、ゲート絶縁膜を介して設置されたゲ
ート電極と、 前記第2ベース層及び前記第1エミッタ層の各々と電気
的に接続され、且つ前記リング層内の当該第2ベース層
側において、各々、電気的に接続された第1主電極と、 前記第1型ベース層の前記第2主面に形成された第2導
電型の第2エミッタ層または第1導電型ドレイン層と、 前記第2エミッタ層または前記ドレイン層に形成された
第2主電極とを具備し、 前記第1ベース層から前記リング層を通して各第1主電
極に流れる前記リング層内の電流通路に、各々、当該リ
ング層より低抵抗を有する低抵抗領域を設けたことを特
徴とする高耐圧半導体装置。 - 【請求項20】前記低抵抗領域が、導電性物質からなる
ことを特徴とする請求項19に記載の高耐圧半導体装
置。 - 【請求項21】前記導電性物質が、前記第1主電極と同
種の金属からなることを特徴とする請求項20に記載の
高耐圧半導体装置。 - 【請求項22】前記導電性物質が、前記リング層と同導
電型で、且つ高不純物濃度を有する半導体からなること
を特徴とする請求項20に記載の高耐圧半導体装置。 - 【請求項23】前記低抵抗領域が、前記リング層の中央
部より前記第2ベース層側に配置されてなることを特徴
とする請求項19乃至22のいずれか1項に記載の高耐
圧半導体装置。 - 【請求項24】前記低抵抗領域は、前記リング層内に設
けられたトレンチと、前記トレンチ内部に形成され、且
つ前記第1主電極と電気的に接続された導電性物質とを
具備してなることを特徴とする請求項19乃至22のい
ずれか1項に記載の高耐圧半導体装置。 - 【請求項25】前記トレンチは、前記リング層の中央部
より前記第2ベース層側に配置されてなることを特徴と
する請求項24に記載の高耐圧半導体装置。 - 【請求項26】前記導電性物質は、前記トレンチ内部に
埋め込まれてなることを特徴とする請求項24又は25
に記載の高耐圧半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001018013A JP4357753B2 (ja) | 2001-01-26 | 2001-01-26 | 高耐圧半導体装置 |
US10/053,660 US6667515B2 (en) | 2001-01-26 | 2002-01-24 | High breakdown voltage semiconductor device |
EP02001150A EP1227522B1 (en) | 2001-01-26 | 2002-01-25 | High breakdown voltage semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001018013A JP4357753B2 (ja) | 2001-01-26 | 2001-01-26 | 高耐圧半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002222952A true JP2002222952A (ja) | 2002-08-09 |
JP4357753B2 JP4357753B2 (ja) | 2009-11-04 |
Family
ID=18884105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001018013A Expired - Fee Related JP4357753B2 (ja) | 2001-01-26 | 2001-01-26 | 高耐圧半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6667515B2 (ja) |
EP (1) | EP1227522B1 (ja) |
JP (1) | JP4357753B2 (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004519103A (ja) * | 2001-02-15 | 2004-06-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置及びそれらの周辺端末処理 |
JP2006332127A (ja) * | 2005-05-23 | 2006-12-07 | Toshiba Corp | 電力用半導体装置 |
JP2007287988A (ja) * | 2006-04-18 | 2007-11-01 | Toyota Motor Corp | 半導体装置 |
JP2007294556A (ja) * | 2006-04-24 | 2007-11-08 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
JP2009021557A (ja) * | 2007-06-14 | 2009-01-29 | Denso Corp | 半導体装置 |
WO2009075149A1 (ja) * | 2007-12-10 | 2009-06-18 | Toyota Jidosha Kabushiki Kaisha | 半導体装置 |
JP2009283556A (ja) * | 2008-05-20 | 2009-12-03 | Toyota Central R&D Labs Inc | 縦型igbt |
JP2010118548A (ja) * | 2008-11-13 | 2010-05-27 | Mitsubishi Electric Corp | 半導体装置 |
JP2012182302A (ja) * | 2011-03-01 | 2012-09-20 | Toyota Motor Corp | 半導体装置 |
JP5047805B2 (ja) * | 2005-11-22 | 2012-10-10 | 新電元工業株式会社 | トレンチゲートパワー半導体装置 |
JP2012199587A (ja) * | 2012-06-15 | 2012-10-18 | Mitsubishi Electric Corp | 高耐圧半導体装置 |
KR101311537B1 (ko) * | 2011-09-23 | 2013-09-25 | 주식회사 케이이씨 | 반도체 소자 |
US9209296B2 (en) | 2011-03-17 | 2015-12-08 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2016197678A (ja) * | 2015-04-06 | 2016-11-24 | 三菱電機株式会社 | 半導体装置 |
JP2017147418A (ja) * | 2016-02-19 | 2017-08-24 | トヨタ自動車株式会社 | 半導体装置 |
JP2018504778A (ja) * | 2014-12-23 | 2018-02-15 | アーベーベー・シュバイツ・アーゲー | 逆導通半導体装置 |
JP2018107303A (ja) * | 2016-12-27 | 2018-07-05 | 三菱電機株式会社 | 半導体装置、電力変換装置および半導体装置の製造方法 |
JP2021153127A (ja) * | 2020-03-24 | 2021-09-30 | 株式会社東芝 | 半導体装置 |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2259325B1 (en) * | 2002-02-20 | 2013-12-25 | Shindengen Electric Manufacturing Co., Ltd. | Transistor device |
JP3634830B2 (ja) * | 2002-09-25 | 2005-03-30 | 株式会社東芝 | 電力用半導体素子 |
US7652326B2 (en) | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
JP4326835B2 (ja) * | 2003-05-20 | 2009-09-09 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法 |
JP4292964B2 (ja) * | 2003-08-08 | 2009-07-08 | 三菱電機株式会社 | 縦型半導体装置 |
JP4253558B2 (ja) * | 2003-10-10 | 2009-04-15 | 株式会社豊田中央研究所 | 半導体装置 |
EP1531497A1 (en) * | 2003-11-17 | 2005-05-18 | ABB Technology AG | IGBT cathode design with improved safe operating area capability |
JP4398719B2 (ja) * | 2003-12-25 | 2010-01-13 | 株式会社東芝 | 半導体装置 |
CN103199017B (zh) * | 2003-12-30 | 2016-08-03 | 飞兆半导体公司 | 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法 |
JP4757449B2 (ja) * | 2004-01-29 | 2011-08-24 | 三菱電機株式会社 | 半導体装置 |
JP4721653B2 (ja) * | 2004-05-12 | 2011-07-13 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置 |
JP2005354031A (ja) * | 2004-05-13 | 2005-12-22 | Mitsubishi Electric Corp | 半導体装置 |
JP4703138B2 (ja) * | 2004-06-18 | 2011-06-15 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
JP2006140372A (ja) * | 2004-11-15 | 2006-06-01 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2006278826A (ja) * | 2005-03-30 | 2006-10-12 | Toshiba Corp | 半導体素子及びその製造方法 |
JP4930894B2 (ja) * | 2005-05-13 | 2012-05-16 | サンケン電気株式会社 | 半導体装置 |
US7679111B2 (en) * | 2005-09-16 | 2010-03-16 | International Rectifier Corporation | Termination structure for a power semiconductor device |
US7655977B2 (en) * | 2005-10-18 | 2010-02-02 | International Rectifier Corporation | Trench IGBT for highly capacitive loads |
US7541660B2 (en) * | 2006-04-20 | 2009-06-02 | Infineon Technologies Austria Ag | Power semiconductor device |
JP5052091B2 (ja) * | 2006-10-20 | 2012-10-17 | 三菱電機株式会社 | 半導体装置 |
JP5196766B2 (ja) * | 2006-11-20 | 2013-05-15 | 株式会社東芝 | 半導体装置 |
JP2008227474A (ja) * | 2007-02-13 | 2008-09-25 | Toshiba Corp | 半導体装置 |
WO2008156071A1 (ja) * | 2007-06-19 | 2008-12-24 | Rohm Co., Ltd. | 半導体装置 |
US9153674B2 (en) * | 2009-04-09 | 2015-10-06 | Infineon Technologies Austria Ag | Insulated gate bipolar transistor |
JP5376365B2 (ja) * | 2009-04-16 | 2013-12-25 | 三菱電機株式会社 | 半導体装置 |
CN102484131B (zh) * | 2009-08-28 | 2015-06-17 | 三垦电气株式会社 | 半导体装置 |
JP5182766B2 (ja) * | 2009-12-16 | 2013-04-17 | 三菱電機株式会社 | 高耐圧半導体装置 |
US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
JP5606240B2 (ja) * | 2010-09-22 | 2014-10-15 | 三菱電機株式会社 | 半導体装置 |
US8803251B2 (en) * | 2011-07-19 | 2014-08-12 | Alpha And Omega Semiconductor Incorporated | Termination of high voltage (HV) devices with new configurations and methods |
JP2013038329A (ja) * | 2011-08-10 | 2013-02-21 | Toshiba Corp | 半導体装置 |
US8872278B2 (en) | 2011-10-25 | 2014-10-28 | Fairchild Semiconductor Corporation | Integrated gate runner and field implant termination for trench devices |
US20130168765A1 (en) * | 2012-01-04 | 2013-07-04 | Vishay General Semiconductor Llc | Trench dmos device with improved termination structure for high voltage applications |
JP5765251B2 (ja) * | 2012-01-24 | 2015-08-19 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2015185656A (ja) * | 2014-03-24 | 2015-10-22 | サンケン電気株式会社 | 半導体装置 |
KR102296733B1 (ko) * | 2014-11-06 | 2021-09-01 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
JP6588363B2 (ja) * | 2016-03-09 | 2019-10-09 | トヨタ自動車株式会社 | スイッチング素子 |
JP6756125B2 (ja) * | 2016-03-16 | 2020-09-16 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7337619B2 (ja) * | 2019-09-17 | 2023-09-04 | 株式会社東芝 | 半導体装置 |
CN112909093B (zh) * | 2021-01-21 | 2022-09-16 | 杰华特微电子股份有限公司 | 半导体器件 |
JP2023035433A (ja) * | 2021-09-01 | 2023-03-13 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法、および電力変換装置 |
JP2023042866A (ja) * | 2021-09-15 | 2023-03-28 | 株式会社東芝 | 半導体装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2111745B (en) * | 1981-12-07 | 1985-06-19 | Philips Electronic Associated | Insulated-gate field-effect transistors |
US4672407A (en) * | 1984-05-30 | 1987-06-09 | Kabushiki Kaisha Toshiba | Conductivity modulated MOSFET |
US4742377A (en) * | 1985-02-21 | 1988-05-03 | General Instrument Corporation | Schottky barrier device with doped composite guard ring |
JP2858404B2 (ja) * | 1990-06-08 | 1999-02-17 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
US5448083A (en) * | 1991-08-08 | 1995-09-05 | Kabushiki Kaisha Toshiba | Insulated-gate semiconductor device |
US5795793A (en) | 1994-09-01 | 1998-08-18 | International Rectifier Corporation | Process for manufacture of MOS gated device with reduced mask count |
US5969400A (en) * | 1995-03-15 | 1999-10-19 | Kabushiki Kaisha Toshiba | High withstand voltage semiconductor device |
DE19616605C2 (de) * | 1996-04-25 | 1998-03-26 | Siemens Ag | Schottkydiodenanordnung und Verfahren zur Herstellung |
US5747853A (en) * | 1996-08-07 | 1998-05-05 | Megamos Corporation | Semiconductor structure with controlled breakdown protection |
US5859465A (en) * | 1996-10-15 | 1999-01-12 | International Rectifier Corporation | High voltage power schottky with aluminum barrier metal spaced from first diffused ring |
US6022790A (en) | 1998-08-05 | 2000-02-08 | International Rectifier Corporation | Semiconductor process integration of a guard ring structure |
-
2001
- 2001-01-26 JP JP2001018013A patent/JP4357753B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-24 US US10/053,660 patent/US6667515B2/en not_active Expired - Lifetime
- 2002-01-25 EP EP02001150A patent/EP1227522B1/en not_active Expired - Lifetime
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004519103A (ja) * | 2001-02-15 | 2004-06-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置及びそれらの周辺端末処理 |
JP2006332127A (ja) * | 2005-05-23 | 2006-12-07 | Toshiba Corp | 電力用半導体装置 |
JP5047805B2 (ja) * | 2005-11-22 | 2012-10-10 | 新電元工業株式会社 | トレンチゲートパワー半導体装置 |
JP2007287988A (ja) * | 2006-04-18 | 2007-11-01 | Toyota Motor Corp | 半導体装置 |
JP2007294556A (ja) * | 2006-04-24 | 2007-11-08 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
JP2009021557A (ja) * | 2007-06-14 | 2009-01-29 | Denso Corp | 半導体装置 |
JP4605251B2 (ja) * | 2007-06-14 | 2011-01-05 | 株式会社デンソー | 半導体装置 |
WO2009075149A1 (ja) * | 2007-12-10 | 2009-06-18 | Toyota Jidosha Kabushiki Kaisha | 半導体装置 |
JP2009141256A (ja) * | 2007-12-10 | 2009-06-25 | Toyota Motor Corp | 半導体装置 |
JP2009283556A (ja) * | 2008-05-20 | 2009-12-03 | Toyota Central R&D Labs Inc | 縦型igbt |
JP2010118548A (ja) * | 2008-11-13 | 2010-05-27 | Mitsubishi Electric Corp | 半導体装置 |
JP2012182302A (ja) * | 2011-03-01 | 2012-09-20 | Toyota Motor Corp | 半導体装置 |
US9209296B2 (en) | 2011-03-17 | 2015-12-08 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
US9502496B2 (en) | 2011-03-17 | 2016-11-22 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
KR101311537B1 (ko) * | 2011-09-23 | 2013-09-25 | 주식회사 케이이씨 | 반도체 소자 |
JP2012199587A (ja) * | 2012-06-15 | 2012-10-18 | Mitsubishi Electric Corp | 高耐圧半導体装置 |
JP2018504778A (ja) * | 2014-12-23 | 2018-02-15 | アーベーベー・シュバイツ・アーゲー | 逆導通半導体装置 |
JP7030515B2 (ja) | 2014-12-23 | 2022-03-07 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | 逆導通半導体装置 |
JP2016197678A (ja) * | 2015-04-06 | 2016-11-24 | 三菱電機株式会社 | 半導体装置 |
JP2017147418A (ja) * | 2016-02-19 | 2017-08-24 | トヨタ自動車株式会社 | 半導体装置 |
JP2018107303A (ja) * | 2016-12-27 | 2018-07-05 | 三菱電機株式会社 | 半導体装置、電力変換装置および半導体装置の製造方法 |
JP2021153127A (ja) * | 2020-03-24 | 2021-09-30 | 株式会社東芝 | 半導体装置 |
JP7263286B2 (ja) | 2020-03-24 | 2023-04-24 | 株式会社東芝 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20020100935A1 (en) | 2002-08-01 |
EP1227522A3 (en) | 2004-06-30 |
EP1227522B1 (en) | 2011-11-30 |
US6667515B2 (en) | 2003-12-23 |
EP1227522A2 (en) | 2002-07-31 |
JP4357753B2 (ja) | 2009-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4357753B2 (ja) | 高耐圧半導体装置 | |
JP3927111B2 (ja) | 電力用半導体装置 | |
US5548133A (en) | IGBT with increased ruggedness | |
JPH11345969A (ja) | 電力用半導体装置 | |
CN111081770B (zh) | 半导体装置 | |
US11398563B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US6650001B2 (en) | Lateral semiconductor device and vertical semiconductor device | |
JPH08306937A (ja) | 高耐圧半導体装置 | |
JP2000223707A (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
US11349020B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
US8766317B2 (en) | Semiconductor device | |
JP3435635B2 (ja) | 絶縁ゲート型半導体装置、およびその製造方法ならびにインバータ回路 | |
JP2001077357A (ja) | 半導体装置 | |
US20220157976A1 (en) | Semiconductor device and semiconductor apparatus | |
JP5261893B2 (ja) | トレンチ型絶縁ゲートバイポーラトランジスタ | |
JP3257394B2 (ja) | 電圧駆動型半導体装置 | |
JPH03194974A (ja) | Mos型半導体装置 | |
JP4852188B2 (ja) | 半導体装置 | |
JPH0851197A (ja) | 電流飽和特性を有するmos制御サイリスタ | |
JP2019087730A (ja) | 半導体装置 | |
US7446376B2 (en) | IGBT cathode design with improved safe operating area capability | |
JP3935343B2 (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
CN111668212A (zh) | 半导体装置 | |
JP4177229B2 (ja) | 半導体装置とその製造方法 | |
WO1998012755A1 (fr) | Dispositif semi-conducteur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090805 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4357753 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |