JP4721653B2 - 絶縁ゲート型半導体装置 - Google Patents

絶縁ゲート型半導体装置 Download PDF

Info

Publication number
JP4721653B2
JP4721653B2 JP2004141825A JP2004141825A JP4721653B2 JP 4721653 B2 JP4721653 B2 JP 4721653B2 JP 2004141825 A JP2004141825 A JP 2004141825A JP 2004141825 A JP2004141825 A JP 2004141825A JP 4721653 B2 JP4721653 B2 JP 4721653B2
Authority
JP
Japan
Prior art keywords
trench
region
semiconductor device
trench portion
insulated gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004141825A
Other languages
English (en)
Other versions
JP2005327762A (ja
Inventor
秀史 高谷
康嗣 大倉
晃 黒柳
規仁 戸倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2004141825A priority Critical patent/JP4721653B2/ja
Priority to CNB2005800150455A priority patent/CN100487916C/zh
Priority to US11/578,949 priority patent/US7586151B2/en
Priority to EP05740925A priority patent/EP1745517B1/en
Priority to PCT/JP2005/009022 priority patent/WO2005109514A2/en
Publication of JP2005327762A publication Critical patent/JP2005327762A/ja
Application granted granted Critical
Publication of JP4721653B2 publication Critical patent/JP4721653B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Description

本発明は，トレンチゲート構造を有する絶縁ゲート型半導体装置に関する。さらに詳細には，トレンチの下方にフローティング領域を有するものであって，半導体層にかかる電界を緩和することにより，高耐圧化を確実に図ることができる絶縁ゲート型半導体装置に関するものである。
従来から，パワーデバイス用の絶縁ゲート型半導体装置として，トレンチゲート構造を有するトレンチゲート型半導体装置が提案されている。このトレンチゲート型半導体装置では，一般的に高耐圧化と低オン抵抗化とがトレードオフの関係にある。
本出願人は，この問題を解決したトレンチゲート型半導体装置として，図１１に示すような絶縁ゲート型半導体装置９００を提案している（特願２００３−３４９８０６号）。この絶縁ゲート型半導体装置９００では，Ｎ+ ソース領域３１と，Ｎ+ ドレイン領域１１と，Ｐ- ボディ領域４１と，Ｎ- ドリフト領域１２とが設けられている。また，半導体基板の上面側の一部を掘り込むことによりＮ+ ソース領域３１およびＰ- ボディ領域４１を貫通するゲートトレンチ２１が形成されている。また，ゲートトレンチ２１の底部には，絶縁物の堆積による堆積絶縁層２３が形成されている。さらに，堆積絶縁層２３上には，ゲート電極２２が形成されている。そして，ゲート電極２２は，ゲートトレンチ２１の壁面に形成されているゲート絶縁膜２４を介して，Ｎ+ ソース領域３１およびＰ- ボディ領域４１と対面している。さらに，Ｎ- ドリフト領域１２内には，Ｐフローティング領域５１が形成されている。そして，ゲートトレンチ２１の下端は，Ｐフローティング領域５１内に位置している。
この絶縁ゲート型半導体装置９００は，Ｎ- ドリフト領域１２内にＰフローティング領域５１が設けられていることにより，それを有しない絶縁ゲート型半導体装置と比較して，次のような特性を有する。すなわち，ゲート電圧のスイッチオフ時には，ドレイン−ソース間（以下，「ＤＳ間」とする）の電圧によって，Ｎ- ドリフト領域１２内ではＰ- ボディ領域４１との間のＰＮ接合箇所から空乏層が形成される。そして，そのＰＮ接合箇所の近傍が電界強度のピークとなる。空乏層の先端がＰフローティング領域５１に到達すると，Ｐフローティング領域５１がパンチスルー状態となってその電位が固定される。さらに，ＤＳ間の印加電圧が高い場合には，Ｐフローティング領域５１の下端部からも空乏層が形成される。そして，Ｐ- ボディ領域４１との間のＰＮ接合箇所とは別に，Ｐフローティング領域５１の下端部の近傍も電界強度のピークとなる。すなわち，電界のピークを２箇所に形成でき，最大ピーク値を低減することで高耐圧化を図ることができる。また，高耐圧であることから，Ｎ- ドリフト領域１２の不純物濃度を上げて低オン抵抗化を図ることができる。
また，絶縁ゲート型半導体装置９００では，図１２に示すようにセルエリア内（図１２中の破線枠Ｘ内）のゲートトレンチ２１がストライプ状に配置されている。そして，終端エリア（図１２中の破線枠Ｘ外）には，セルエリアを取り囲む終端トレンチ６２が形成されている。さらに，終端トレンチの下方にもＰフローティング領域が形成されている。これにより，絶縁ゲート型半導体装置９００の全体の高耐圧化が図られている。なお，セルエリアを取り囲むトレンチが形成された半導体装置としては，例えば特許文献１に開示されたダイオード素子がある。
特開２００３−２４３６７１号公報
しかしながら，前記した絶縁ゲート型半導体装置９００には，次のような問題があった。すなわち，絶縁ゲート型半導体装置９００は，Ｎ- ドリフト領域１２内とＰ- ボディ領域４１との間のＰＮ接合箇所から形成される空乏層がＰフローティング領域５１から形成される空乏層と結合することにより厚さ方向の電界集中が緩和される。さらに，Ｐフローティング領域５１から形成される空乏層が他のＰフローティング領域から形成される空乏層と結合することにより板面方向の電界集中が緩和される。
そこで，Ｎ- ドリフト領域１２とＰ- ボディ領域４１との間のＰＮ接合箇所から形成される空乏層がＰフローティング領域５１から形成される空乏層と結合するか否かは，半導体基板の厚さ方向の構造設計に依存する。そのため，あらかじめ空乏層の厚さ方向への広がり方を考慮した設計を行うことで高耐圧化が確実に図られる。一方，Ｐフローティング領域から形成される空乏層同士が結合するか否かは，半導体基板の板面方向の構造設計に依存する。そのため，あらかじめ空乏層の板面方向への広がり方を考慮した設計を行うことで高耐圧化が図られる。しかしながら，Ｐフローティング領域間の距離にばらつきがあると，空乏層が繋がらないことがある。その結果，空乏層が繋がらなかった部位で耐圧が低下するおそれがある。
例えば，絶縁ゲート型半導体装置９００のうち，次のような部位で耐圧が低下する。すなわち，絶縁ゲート型半導体装置９００では，図１２で示したように終端エリア内の終端トレンチ６２がセルエリア内のゲートトレンチ２１と繋がらないように形成されている。従って，ゲートトレンチ２１には切れ目が存在する。そして，その切れ目の付近（図１２中の実線枠Ｙ内）では，図１３に示すように終端トレンチ６２の壁面とゲートトレンチ２１の端部との間隔が長い部分が存在する（図１３では，Ｌ１＜Ｌ２）。これに伴って，終端トレンチ６２下のＰフローティング領域とゲートトレンチ２１下のＰフローティング領域との間隔にばらつきが生じる。
また，ゲートトレンチ２１の切れ目のうち，終端トレンチ６２の角付近（図１２中の実線枠Ｚ内）では，図１４に示すようにゲートトレンチ２１の端部と終端トレンチ６２の側壁との間隔に明らかなばらつきが生じる。これは，ストライプ状に形成された各ゲートトレンチ２１が均一の長さとなるように形成され，その端部の位置がゲートトレンチ２１の長手方向について揃えられているためである（図１２参照）。具体的に，終端トレンチ６２の角付近では，終端トレンチ６２の角に近いゲートトレンチ２１ほど終端トレンチ６２との間隔が狭い（図１４では，Ｌ１＜Ｌ２＜Ｌ３）。これに伴って，終端トレンチ６２の下方のＰフローティング領域５３とゲートトレンチ２１の下方のＰフローティング領域５１との間隔も，終端トレンチ６２の角に近いゲートトレンチ２１ほど狭い。
また，これらの問題を解消するため，図１５に示すように終端トレンチ６２とゲートトレンチ２１とを繋ぎ合わせることも考えられる。各トレンチをこのように配置することで，トレンチの切れ目をなくすことができる。しかしながらトレンチの繋ぎ目をドライエッチングで形成する場合，その繋ぎ目部分とそれ以外の部分とでエッチングガスの入りやすさが異なる。そのため，その繋ぎ目部分でエッチングが進行し易く，その結果としてトレンチの深さが不均一となる。図１６は，図１５に示した半導体装置のＣ−Ｃ部の断面を示す図である。図１６に示すようにトレンチの繋ぎ目では，他の部位と比べてトレンチの深さが深い。そのため，トレンチの下方に存在するＰフローティング領域の深さも深くなり，その結果として耐圧の低下を招いてしまう。
また，トレンチとトレンチとを繋ぎ合わせると，その繋ぎ目ではトレンチの幅も広くなる。そのため，Ｐフローティング領域のサイズが設計値よりも大きくなる。その結果，Ｎ- ドリフト領域１２のサイズが減少し，高オン抵抗化を招いてしまう。
さらに，絶縁ゲート型半導体装置９００では，ゲートトレンチ２１内に絶縁物を埋め込んだ後，その絶縁物をエッチバックし，エッチバック後のスペースに導体を埋め込むことによりゲート電極２２を形成している。ここで，トレンチの幅が広いと絶縁物の埋め込みを確実に行うことができず，堆積絶縁層内にボイド等が発生してしまうことがある。そして，ボイドが存在する堆積絶縁層に対してエッチバックを行うと，ボイド部分でエッチングが急速に進行し，堆積絶縁層にくさび状の溝が形成される。そして，そのくさび状の溝にゲート材が進入することで，空乏層の広がり方が設計と異なってしまう。これらにより，一般的なトレンチゲート型半導体装置と異なり，絶縁ゲート型半導体装置９００では，繋ぎ目部を有する配置は好ましくない。
本発明は，前記した従来の絶縁ゲート型半導体装置が有する問題点を解決するためになされたものである。すなわちその課題とするところは，トレンチ部の下方にフローティング領域を有するものであって，高耐圧化を確実に図ることができる絶縁ゲート型半導体装置を提供することにある。
この課題の解決を目的としてなされた絶縁ゲート型半導体装置は，半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，そのボディ領域の下方に接し第２導電型半導体であるドリフト領域とを有する絶縁ゲート型半導体装置であって，ボディ領域を貫通するとともに上面から見てストライプ状に形成され，ゲート電極を内蔵する第１トレンチ部群と，上面から見て円弧状に形成された部位を有する第２トレンチ部と，ドリフト領域に囲まれるとともに第１トレンチ部群のうちの少なくとも１つのトレンチ部の底部を包含し，第１導電型半導体である第１フローティング領域と，ドリフト領域に囲まれるとともに第２トレンチ部の底部を包含し，半導体基板の厚さ方向の位置が第１フローティング領域と等しく，第１導電型半導体である第２フローティング領域とを有し，第１トレンチ部群は，上面から見て各トレンチ部の端部が第２トレンチ部の壁面と対向し，その対向箇所では，各第１フローティング領域について，その端部から第２フローティング領域までの最短距離が一定であることを特徴とするものである。
すなわち，本発明の絶縁ゲート型半導体装置では，ストライプ状に形成された第１トレンチ部群と，少なくとも一部が円弧状に形成された第２トレンチ部とが設けられており，それぞれのトレンチ部の下方にはフローティング領域が設けられている。そして，このフローティング領域によって電界集中を緩和することができる。
また，第１トレンチ部群の各トレンチの端部は，第２トレンチ部の壁面と対向している。すなわち，第１トレンチ部群の各トレンチ部と第２トレンチ部とは繋ぎ合わせられていない。そのため，繋ぎ目による耐圧の低下は生じない。また，第１トレンチ部群の各トレンチ部は，それらの端部と第２トレンチ部の壁面との間隔が一定となるように配置されている。よって，第１フローティング領域と第２フローティング領域との間隔にばらつきはなく，切れ目による耐圧の低下は生じない。
特に，第１トレンチ部群を構成するトレンチ部のうち，全部または一部のトレンチ部の端部が，第２トレンチ部のうちの円弧状の部位の壁面と対向している場所であっても，それらの端部と第２トレンチ部の壁面との間隔が一定となるように配置されている。すなわち，その円弧状の曲面に沿って第１トレンチ部の各トレンチの端部が配置されている。よって，そのような場所であっても，第１トレンチ部群の各トレンチ部の端部と第２トレンチ部の壁面との間隔にばらつきがなく，切れ目による耐圧の低下は生じない。このように第１トレンチ部群の各トレンチの端部と第２トレンチ部の壁面との間隔を一定に保つためには，例えば第１トレンチ部群の各トレンチ部の長手方向の長さを第２トレンチ部の曲率に合わせて設計する。
なお，第１トレンチ部群のトレンチ部の端部と第２トレンチ部の壁面との最短の間隔と比べ，トレンチ間の間隔が広い部位が存在する場合に，その部位にもフローティング領域を設けることとするとよい。これにより，耐圧の低下を確実に抑制することができる。また，第１トレンチ部群の隣り合うトレンチ部は，その端部で繋がった状態（図１０参照）であってもよい。
また，前記の絶縁ゲート型半導体装置の第２トレンチ部は，上面から見て環状構造を有しており，第１トレンチ部群は，第２トレンチ部にて区画された環状領域内に配置されていることとするとよりよい。すなわち，第２トレンチ部を環状に形成し，その環状領域内にストライプ状の第１トレンチ部群を形成すると，第１トレンチ部群の各トレンチ部の端部と第２トレンチ部の壁面との間隔にばらつきが生じ易い。そのため，本発明の第１トレンチ部群のようにトレンチ部の端部と第２トレンチ部の壁面との間隔を一定することは，耐圧の低下を抑制する点で特に有効である。
また，本発明の別の絶縁ゲート型半導体装置は，半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，そのボディ領域の下方に接し第２導電型半導体であるドリフト領域とを有する絶縁ゲート型半導体装置であって，ボディ領域を貫通するとともに上面から見てストライプ状に形成され，ゲート電極を内蔵する第１トレンチ部群と，第１トレンチ部群のうちの隣り合うトレンチ部間に位置し，第１トレンチ部群の各トレンチ部と非接合であり，第１トレンチ部群のゲート電極と電気的に接続されるゲート電極を内蔵し，第１トレンチ部群のトレンチ部の長手方向に複数存在する第２トレンチ部と，ドリフト領域に囲まれるとともに第１トレンチ部群のうちの少なくとも１つのトレンチ部の底部を包含し，第１導電型半導体である第１フローティング領域と，ドリフト領域に囲まれるとともに第２トレンチ部の底部を包含し，半導体基板の厚さ方向の位置が第１フローティング領域と等しく，第１導電型半導体である第２フローティング領域とを有することを特徴とするものである。
すなわち，本発明の別の絶縁ゲート型半導体装置では，ストライプ状に形成された第１トレンチ部群と，第１トレンチ部群のうちの隣り合うトレンチ間に形成された第２トレンチ部とが設けられ，それぞれのトレンチ部の下方にはフローティング領域が設けられている。このフローティング領域によって電界集中を緩和することができ，高耐圧化を図ることができる。さらに，第２トレンチ部内にゲート電極を設けることで，セルエリア中にチャネル領域を増やすことができる。よって，チャネル抵抗の低減を図ることができる。
また，第１トレンチ部群の各トレンチ部と第２トレンチ部とは非接合である。すなわち，第１トレンチ部群の各トレンチ部と第２トレンチ部とは繋ぎ合わせられていない。そのため，繋ぎ目による耐圧の低下は生じない。よって，チャネル抵抗の低減を図るにあたり，耐圧が低下することはない。
また，前記の絶縁ゲート型半導体装置は，上面から見て円弧状に形成された部位を有する第３トレンチ部と，ドリフト領域に囲まれるとともに第３トレンチ部の底部を包含し，半導体基板の厚さ方向の位置が第１フローティング領域と等しく，第１導電型半導体である第３フローティング領域とを有し，第１トレンチ部群は，上面から見て各トレンチ部の端部が第３トレンチ部の壁面と対向し，その対向箇所では，各第１フローティング領域について，その端部から第３フローティング領域までの最短距離が一定であるとよりよい。また，その第３トレンチ部は，上面から見て環状構造を有しており，第１トレンチ部群および第２トレンチ部は，第３トレンチ部にて区画された環状領域内に配置されていることとするとよりよい。
本発明によれば，第１トレンチ部群の各トレンチの端部と第２トレンチ部の壁面との間隔を一定としている。そのため，トレンチ部の切れ目で耐圧が低下することが抑制される。また，トレンチ部同士は非接合であるため，トレンチ部の繋ぎ目がなく耐圧が低下することはない。従って，トレンチ部の下方にフローティング領域を有するものであって，高耐圧化を確実に図ることができる絶縁ゲート型半導体装置が実現されている。
以下，本発明を具体化した実施の形態について，添付図面を参照しつつ詳細に説明する。なお，本実施の形態は，ゲートへの電圧印加により，ドレイン−ソース間（ＤＳ間）の導通をコントロールするパワーＭＯＳに本発明を適用したものである。
［第１の形態］
第１の形態に係る絶縁ゲート型半導体装置１００（以下，「半導体装置１００」とする）は，図１の平面透視図および図２の断面図に示す構造を有している。なお，本明細書においては，出発基板と，出発基板上にエピタキシャル成長により形成した単結晶シリコンの部分とを合わせた全体を半導体基板と呼ぶこととする。
本形態の半導体装置１００は，図１に示すように電流が流れるセルエリア（図１中の破線枠Ｘ内）と，そのセルエリアを囲む終端エリア（図１中の破線枠Ｘ外）とによって構成されている。すなわち，半導体装置１００内のセルエリアは終端エリアによって区画されている。そして，半導体装置１００には，セルエリアに複数のゲートトレンチ２１が，終端エリアに複数の終端トレンチ６２がそれぞれ設けられている。さらに，ゲートトレンチ２１はストライプ形状に，終端トレンチ６２は同心環状にそれぞれ配置されている。また，ゲートトレンチ２１と終端トレンチ６２とが繋がらないように配置されている。そのため，半導体装置１００には，トレンチの繋ぎ目が設けられていない。従って，半導体装置１００内の各トレンチについて，その深さの不均一や幅の不均一は生じていない。
図２は，図１に示した半導体装置１００のＡ−Ａ部の断面を示す図である。本形態の半導体装置１００では，図２中の半導体基板の上面側にソース電極３０が，下面側にドレイン電極１０がそれぞれ設けられている。また，半導体基板内には，Ｎ+ ソース領域３１と，Ｎ+ ドレイン領域１１とが設けられている。また，Ｎ+ ソース領域３１とＮ+ ドレイン領域１１との間には上面側から順に，Ｐ- ボディ領域４１およびＮ- ドリフト領域１２が設けられている。なお，Ｐ- ボディ領域４１およびＮ- ドリフト領域１２を合わせた領域の厚さは，およそ５．５μｍ（そのうち，Ｐ- ボディ領域４１の厚さは，およそ１．２μｍ）である。
また，半導体基板の上面側の一部を掘り込むことによりゲートトレンチ２１および終端トレンチ６２が形成されている。各トレンチの深さはおよそ２．３μｍであり，各トレンチはＰ- ボディ領域４１を貫通している。また，ゲートトレンチ２１の底部には，絶縁物の堆積による堆積絶縁層２３が形成されている。具体的に，本形態の堆積絶縁層２３は，ゲートトレンチ２１の底部からおよそ１．１μｍの高さの位置まで酸化シリコンが堆積してできたものである。さらに，堆積絶縁層２３上には，ゲート電極２２が形成されている。ゲート電極２２の下端は，Ｐ- ボディ領域４１の下面より下方に位置している。そして，ゲート電極２２は，ゲートトレンチ２１の壁面に形成されているゲート絶縁膜２４を介して，半導体基板のＮ+ ソース領域３１およびＰ- ボディ領域４１と対面している。すなわち，ゲート電極２２は，ゲート絶縁膜２４によりＮ+ ソース領域３１およびＰ- ボディ領域４１から絶縁されている。また，終端トレンチ６２内は酸化シリコン等の絶縁物で充填されている。
このような構造を持つ半導体装置１００では，ゲート電極２２への電圧印加によりＰ- ボディ領域４１にチャネル効果を生じさせ，もってＮ+ ソース領域３１とＮ+ ドレイン領域１１との間の導通をコントロールしている。
さらに，半導体装置１００には，Ｎ- ドリフト領域１２に囲まれたＰフローティング領域５１，５３が形成されている。なお，Ｐフローティング領域５１はゲートトレンチ２１の底面から，Ｐフローティング領域５３は終端トレンチ６２の底面から，それぞれ不純物を注入することにより形成された領域である。各Ｐフローティング領域の断面は，各トレンチの底部を中心とした半径０．６μｍの略円形形状となっている。なお，隣り合うＰフローティング領域５１，５１間には，キャリアが移動できるスペースが十分にある。よって，ゲート電圧のスイッチオン状態において，Ｐフローティング領域５１の存在がドレイン電流に対する妨げとなることはない。
また，各Ｐフローティング領域５１の半径（およそ０．６μｍ）は，堆積絶縁層２３の厚さ（およそ１．７μｍ）の１／２以下である。従って，堆積絶縁層２３の上端は，Ｐフローティング領域５１の上端よりも上方に位置する。よって，堆積絶縁層２３上に堆積するゲート電極２２とＰフローティング領域５１とは対面していない。そのため，素子特性には影響がない。
また，半導体装置１００では，ゲートトレンチ２１の長さをゲートトレンチ２１の端部と終端トレンチ６２の壁面との間隔に応じて変更している。図３は，半導体装置１００の終端トレンチ６２の角付近（図１中の実線枠Ｚ内）を示している。半導体装置１００では，ゲートトレンチ２１の端部から終端トレンチ６２の壁面までの最短距離が一定となるように各ゲートトレンチ２１を配置している。すなわち，終端トレンチ６２の角部の曲率に合わせてゲートトレンチ２１の長さ，つまりゲートトレンチ２１の端部の位置を変更することにより，ゲートトレンチ２１と終端トレンチ６２との間隔のばらつきを抑制している。これにより，Ｐフローティング領域５１とＰフローティング領域５３との間隔のばらつきもなくなり，耐圧の低下が抑制される。
また，図４は，半導体装置１００のゲートトレンチ２１の切れ目部分（図１中の実線枠Ｙ内）を示している。半導体装置１００では，ゲートトレンチ２１の端部から終端トレンチ６２の壁面までの間隔がセルエリアのゲートトレンチ２１，２１の間隔よりも広い部位については，ドット形状の耐圧保持トレンチ６８が設けられている。図５は，図４に示した半導体装置１００のＢ−Ｂ断面を示す図である。耐圧保持トレンチ６８は，図５に示すように酸化シリコン等の絶縁物で充填されている。また，耐圧保持トレンチ６８の下方には，Ｎ- ドリフト領域１２に囲まれたＰフローティング領域５８が設けられている。すなわち，Ｐフローティング領域５１とＰフローティング領域５３と間の間隔が広い部位については，その間の位置にＰフローティング領域５８を設けている。これにより，Ｐフローティング領域間の間隔のばらつきを抑制している。
なお，半導体装置１００の上面から見た耐圧保持トレンチ６８の形状は，図４に示したようなドット形状に限る必要はない。すなわち，図６に示すように長方形であってもよい。勿論，矩形に限らず，円形等であってもよい。
続いて，半導体装置１００におけるＤＳ間の耐圧のシミュレーション結果について説明する。図７は，ゲートトレンチ２１の端部から終端トレンチ６２の壁面までの最短距離Ｌｘを変えた場合の，ＤＳ間の耐圧のシミュレーション結果を示している。図７に示すように距離Ｌｘが設計値よりも長いと耐圧が低下することがわかる。これは，距離Ｌｘが長くなるとともに，Ｐフローティング領域５１から形成される空乏層がＰフローティング領域５３から形成される空乏層と繋がり難くなるためであると考えられる。また，間隔Ｌｘが設計値よりも短いと耐圧が低下することもわかる。これにより，距離Ｌｘが設計値よりも長くなっても短くなっても耐圧が低下することがわかる。すなわち，距離Ｌｘは，設計値に保つことが重要である。具体的には，耐圧の許容範囲を１０％とするならば，距離Ｌｘの許容範囲は±１５％となる。
以上詳細に説明したように第１の形態の半導体装置１００は，ストライプ状に設けられたゲートトレンチ２１の端部を環状に設けられた終端トレンチ６２の壁面と対向するように配置することとしている。さらには，ゲートトレンチ２１ごとの，ゲートトレンチ２１の端部から終端トレンチ６２の壁面までの最短距離が一定となるように配置することとしている。具体的にその間隔は，Ｐフローティング領域同士が接触しない程度の距離を確保している。正確にはエピタキシャル層の不純物濃度等により異なるが，Ｐフローティング領域同士が接触しない距離にできる限り近づけることが耐圧向上となる。なお，接触させないのは空乏層の伸び代を確保するためである。これにより，ゲートトレンチ２１下のＰフローティング領域５１から形成される空乏層を終端トレンチ６２下のＰフローティング領域５３から形成される空乏層に確実に繋げることができる。よって，ゲートトレンチ２１の切れ目付近（終端トレンチ６２の角付近を含む）での耐圧の低下を抑制することができている。従って，トレンチ部の下方にフローティング領域を有するものであって，高耐圧化を確実に図ることができる絶縁ゲート型半導体装置が実現されている。
例えば，終端トレンチ６２の角付近であれば，ゲートトレンチ２１の端部を終端トレンチ６２の円弧部分に沿って，ゲートトレンチ２１の端部と終端トレンチ６２の側壁との間隔（最短距離）が一定となるように設けることとしている。これにより，Ｐフローティング領域５１とＰフローティング領域５３との間隔が一定となり，終端トレンチ６２の角付近での耐圧の低下が抑制される。
また，ゲートトレンチ２１の切れ目付近では，ゲートトレンチ２１の端部と終端トレンチ６２の側壁との間隔が広い部位に耐圧保持トレンチ６８を設けることとしている。この耐圧保持トレンチ６８下にもＰフローティング領域５８を設けることとしている。これにより，Ｐフローティング領域５１から形成される空乏層をＰフローティング領域５８から形成される空乏層と繋げることができる。従って，ゲートトレンチ２１の切れ目付近での耐圧の低下が抑制される。
［第２の形態］
第２の形態の半導体装置２００では，図８に示すようにはしご状に配置されたゲートトレンチ２１が設けられている。また，ゲートトレンチ２１は，図８中の縦方向に並行配置されたゲートトレンチ２１１と，図８中の横方向にゲートトレンチ２１１と交差しないように配置されたゲートトレンチ２１２とを有している。すなわち，ゲートトレンチ２１は，トレンチの繋ぎ目を設けることなくはしご状に配置されている。勿論，ゲートトレンチ２１１およびゲートトレンチ２１２ともにゲート電極が内蔵されている。
本形態の半導体装置２００では，ゲートトレンチ２１をはしご状に配置することでチャネル領域を増やすことができる。よって，チャネル抵抗の低減が図られる。さらに，この半導体装置２００では，横方向のゲートトレンチ２１２が縦方向のゲートトレンチ２１１と繋げられていない。すなわち，ゲートトレンチ２１の繋ぎ目が設けられていない。そのため，ゲートトレンチ２１の深さは均一である。また，その幅も均一である。従って，ゲートトレンチの下方のＰフローティング領域について，その位置およびサイズにばらつきは生じない。
すなわち，第２の形態の半導体装置２００では，ゲートトレンチ２１をはしご状に配置することにより，チャネル抵抗の低減が図られている。さらに，ゲートトレンチ２１内の，縦方向のゲートトレンチ２１１と横方向のゲートトレンチ２１２とを繋ぎ合わせないように配置している。これにより，ゲートトレンチ２１下のＰフローティング領域５１の厚さ方向の位置にばらつきは生じない。また，ゲートトレンチ２１の幅も均一であるため，Ｐフローティング領域５１のサイズも設計と異ならない。よって，チャネル抵抗の低減とともに，耐圧の低下を確実に抑制することができる絶縁ゲート型半導体装置が実現されている。
なお，本実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。例えば，各半導体領域については，Ｐ型とＮ型とを入れ替えてもよい。また，ゲート絶縁膜２４については，酸化膜に限らず，窒化膜等の他の種類の絶縁膜でもよいし，複合膜でもよい。また，半導体についても，シリコンに限らず，他の種類の半導体（ＳｉＣ，ＧａＮ，ＧａＡｓ等）であってもよい。また，実施の形態の絶縁ゲート型半導体装置は，Ｐ型基板を用いた伝導度変調型パワーＭＯＳに対しても適用可能である。
また，実施の形態では，ゲートトレンチ２１の切れ目による耐圧の低下を抑制するために耐圧保持トレンチ６８を設けているが，これに限るものではない。すなわち，図９に示すように終端トレンチ６２の形状をゲートトレンチ２１の端部との間隔を一定に保つように曲線形状としてもよい。すなわち，終端トレンチ６２を曲線形状とすることにより，ゲートトレンチ２１と終端トレンチ６２との間隔が均等になる。よって，Ｐフローティング領域５１とＰフローティング領域５３との間隔も均等になり，耐圧の低下を抑制することができる。
また，図１０に示すように隣接するゲートトレンチ２１同士をその端部にて繋げる形状としてもよい。これにより，ゲートトレンチ２１と終端トレンチ６２との間隔を均等にすることができる。なお，ゲートトレンチ２１同士を繋げた部分については耐圧の低下が抑制されるが，その繋がったゲートトレンチ２１と隣接するゲートトレンチ２１との間では，耐圧が低下するおそれがある。そのため，繋がっていない部分については，第１の形態のように耐圧保持トレンチ６８を配置して耐圧の低下を抑制する。あるいは，図９に示したように曲線形状の終端トレンチ６２を設けて耐圧の低下を抑制する。
第１の形態にかかる絶縁ゲート型半導体装置の構造を示す平面図である。 図１に示した絶縁ゲート型半導体装置のＡ−Ａ断面を示す図である。 図２に示した絶縁ゲート型半導体装置の終端トレンチの角付近を示す図である。 図２に示した絶縁ゲート型半導体装置のゲートトレンチの切れ目部分を示す図（その１）である。 図４に示した絶縁ゲート型半導体装置のＢ−Ｂ断面を示す図である。 図２に示した絶縁ゲート型半導体装置のゲートトレンチの切れ目部分を示す図（その２）である。 間隔ＬｘとＤＳ間の耐圧との関係（ゲート電圧一定）を示すグラフである。 第２の形態にかかる絶縁ゲート型半導体装置の構造を示す平面図である。 変形例にかかる絶縁ゲート型半導体装置の構造（その１）を示す平面図である。 変形例にかかる絶縁ゲート型半導体装置の構造（その２）を示す平面図である。 従来の絶縁ゲート型半導体装置の構造を示す断面図である。 従来の絶縁ゲート型半導体装置の構造（切れ目有り）を示す平面図である。 図１２に示した絶縁ゲート型半導体装置のゲートトレンチの切れ目部分を示す図である。 図１２に示した絶縁ゲート型半導体装置の終端トレンチの角付近を示す図である。 従来の絶縁ゲート型半導体装置の構造（繋ぎ目有り）を示す平面図である。 図１５に示した絶縁ゲート型半導体装置のＣ−Ｃ断面を示す図である。
符号の説明
１１ Ｎ+ ドレイン領域
１２ Ｎ- ドリフト領域
２１ ゲートトレンチ
２２ ゲート電極
２３ 堆積絶縁層
２４ ゲート絶縁膜
３１ Ｎ+ ソース領域
４１ Ｐ- ボディ領域
５１ Ｐフローティング領域
５３ Ｐフローティング領域
６２ 終端トレンチ
６８ 耐圧保持トレンチ
１００ 絶縁ゲート型半導体装置

Claims (8)

  1. 半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，前記ボディ領域の下方に接し第２導電型半導体であるドリフト領域とを有する絶縁ゲート型半導体装置において，
    前記ボディ領域を貫通するとともに上面から見てストライプ状に形成され，ゲート電極を内蔵する第１トレンチ部群と，
    上面から見て円弧状に形成された部位を有する第２トレンチ部と，
    前記ドリフト領域に囲まれるとともに前記第１トレンチ部群のうちの少なくとも１つのトレンチ部の底部を包含し，第１導電型半導体である第１フローティング領域と，
    前記ドリフト領域に囲まれるとともに前記第２トレンチ部の底部を包含し，半導体基板の厚さ方向の位置が前記第１フローティング領域と等しく，第１導電型半導体である第２フローティング領域とを有し，
    前記第１トレンチ部群は，上面から見て各トレンチ部の端部が前記第２トレンチ部の壁面と対向し，その対向箇所では，各第１フローティング領域について，その端部から前記第２フローティング領域までの最短距離が一定であることを特徴とする絶縁ゲート型半導体装置。
  2. 請求項１に記載する絶縁ゲート型半導体装置において，
    前記第１トレンチ部群のうち，全部もしくは一部のトレンチ部の端部は，前記第２トレンチ部のうちの円弧状に形成された部位の壁面と対向していることを特徴とする絶縁ゲート型半導体装置。
  3. 請求項１または請求項２に記載する絶縁ゲート型半導体装置において，
    前記第２トレンチ部は，上面から見て環状構造を有しており，
    前記第１トレンチ部群は，前記第２トレンチ部にて区画された環状領域内に配置されていることを特徴とする絶縁ゲート型半導体装置。
  4. 半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，前記ボディ領域の下方に接し第２導電型半導体であるドリフト領域とを有する絶縁ゲート型半導体装置において，
    前記ボディ領域を貫通するとともに上面から見てストライプ状に形成され，ゲート電極を内蔵する第１トレンチ部群と，
    前記第１トレンチ部群のうちの隣り合うトレンチ部間に位置し，前記第１トレンチ部群の各トレンチ部と非接合であり，前記第１トレンチ部群の前記ゲート電極と電気的に接続されるゲート電極を内蔵し，前記第１トレンチ部群のトレンチ部の長手方向に複数存在する第２トレンチ部と，
    前記ドリフト領域に囲まれるとともに前記第１トレンチ部群のうちの少なくとも１つのトレンチ部の底部を包含し，第１導電型半導体である第１フローティング領域と，
    前記ドリフト領域に囲まれるとともに前記第２トレンチ部の底部を包含し，半導体基板の厚さ方向の位置が前記第１フローティング領域と等しく，第１導電型半導体である第２フローティング領域とを有することを特徴とする絶縁ゲート型半導体装置。
  5. 請求項４に記載する絶縁ゲート型半導体装置において，
    上面から見て円弧状に形成された部位を有する第３トレンチ部と，
    前記ドリフト領域に囲まれるとともに前記第３トレンチ部の底部を包含し，半導体基板の厚さ方向の位置が前記第１フローティング領域と等しく，第１導電型半導体である第３フローティング領域とを有し，
    前記第１トレンチ部群は，上面から見て各トレンチ部の端部が前記第３トレンチ部の壁面と対向し，その対向箇所では，各第１フローティング領域について，その端部から前記第３フローティング領域までの最短距離が一定であることを特徴とする絶縁ゲート型半導体装置。
  6. 請求項５に記載する絶縁ゲート型半導体装置において，
    前記第１トレンチ部群のうち，全部もしくは一部のトレンチ部の端部は，前記第３トレンチ部のうちの円弧状に形成された部位の壁面と対向していることを特徴とする絶縁ゲート型半導体装置。
  7. 請求項５または請求項６に記載する絶縁ゲート型半導体装置において，
    前記第３トレンチ部は，上面から見て環状構造を有しており，
    前記第１トレンチ部群および前記第２トレンチ部は，前記第３トレンチ部にて区画された環状領域内に配置されていることを特徴とする絶縁ゲート型半導体装置。
  8. 請求項１から請求項７のいずれか１つに記載する絶縁ゲート型半導体装置において，
    前記第１トレンチ部群の各トレンチの底部に位置し，絶縁物を堆積してなる堆積絶縁層を有し，
    前記ゲート電極は，前記堆積絶縁層上に位置し，
    ゲートオフ時に，半導体基板の厚さ方向上に，前記第１フローティング領域と前記ドリフト領域とのｐｎ接合箇所と，前記ボディ領域と前記ドリフト領域とのｐｎ接合箇所との２箇所に電界のピークが形成される構造をなすことを特徴とする絶縁ゲート型半導体装置。
JP2004141825A 2004-05-12 2004-05-12 絶縁ゲート型半導体装置 Expired - Fee Related JP4721653B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004141825A JP4721653B2 (ja) 2004-05-12 2004-05-12 絶縁ゲート型半導体装置
CNB2005800150455A CN100487916C (zh) 2004-05-12 2005-05-11 绝缘栅半导体器件
US11/578,949 US7586151B2 (en) 2004-05-12 2005-05-11 Insulated gate semiconductor device
EP05740925A EP1745517B1 (en) 2004-05-12 2005-05-11 Insulated gate semiconductor device
PCT/JP2005/009022 WO2005109514A2 (en) 2004-05-12 2005-05-11 Insulated gate semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004141825A JP4721653B2 (ja) 2004-05-12 2004-05-12 絶縁ゲート型半導体装置

Publications (2)

Publication Number Publication Date
JP2005327762A JP2005327762A (ja) 2005-11-24
JP4721653B2 true JP4721653B2 (ja) 2011-07-13

Family

ID=34968132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004141825A Expired - Fee Related JP4721653B2 (ja) 2004-05-12 2004-05-12 絶縁ゲート型半導体装置

Country Status (5)

Country Link
US (1) US7586151B2 (ja)
EP (1) EP1745517B1 (ja)
JP (1) JP4721653B2 (ja)
CN (1) CN100487916C (ja)
WO (1) WO2005109514A2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4735237B2 (ja) * 2005-12-20 2011-07-27 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4830732B2 (ja) * 2006-09-06 2011-12-07 トヨタ自動車株式会社 半導体装置
JP4561747B2 (ja) * 2007-01-11 2010-10-13 富士電機システムズ株式会社 半導体装置
JP5233158B2 (ja) * 2007-04-25 2013-07-10 富士電機株式会社 炭化珪素半導体装置
JP5315638B2 (ja) * 2007-07-24 2013-10-16 サンケン電気株式会社 半導体装置
US8421148B2 (en) * 2007-09-14 2013-04-16 Cree, Inc. Grid-UMOSFET with electric field shielding of gate oxide
US8084813B2 (en) * 2007-12-03 2011-12-27 Cree, Inc. Short gate high power MOSFET and method of manufacture
JP5511308B2 (ja) * 2009-10-26 2014-06-04 三菱電機株式会社 半導体装置およびその製造方法
CN102479800B (zh) * 2010-11-23 2013-10-23 上海华虹Nec电子有限公司 超级结器件的终端保护结构
JP6037499B2 (ja) 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
JP6022777B2 (ja) * 2012-02-28 2016-11-09 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法
CN103022015B (zh) * 2012-12-27 2015-07-01 成都芯源***有限公司 静电放电保护单元及半导体器件
JP5694285B2 (ja) * 2012-12-28 2015-04-01 トヨタ自動車株式会社 半導体装置
TW201442253A (zh) * 2013-04-19 2014-11-01 Economic Semiconductor Corp 半導體裝置及其終端區結構
JP6139355B2 (ja) * 2013-09-24 2017-05-31 トヨタ自動車株式会社 半導体装置
US9136368B2 (en) * 2013-10-03 2015-09-15 Texas Instruments Incorporated Trench gate trench field plate semi-vertical semi-lateral MOSFET
JP5842896B2 (ja) * 2013-11-12 2016-01-13 トヨタ自動車株式会社 半導体装置
JP2015126193A (ja) * 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置
TWI555208B (zh) 2014-05-20 2016-10-21 力祥半導體股份有限公司 線型架構之功率半導體元件
US9450082B2 (en) * 2014-06-09 2016-09-20 Texas Instruments Incorporated Integrated termination for multiple trench field plate
JP6488204B2 (ja) * 2015-07-07 2019-03-20 株式会社豊田中央研究所 半導体装置の製造方法
JP6301882B2 (ja) * 2015-08-21 2018-03-28 トヨタ自動車株式会社 半導体装置の製造方法と半導体装置
CN105762147B (zh) * 2016-04-14 2018-10-26 株洲中车时代电气股份有限公司 一种半导体功率器件版图
JP6740759B2 (ja) * 2016-07-05 2020-08-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2019046991A (ja) * 2017-09-04 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7319754B2 (ja) * 2020-08-19 2023-08-02 株式会社東芝 半導体装置
CN114267739A (zh) * 2022-01-05 2022-04-01 北京昕感科技有限责任公司 一种双沟槽型SiC MOSFET元胞结构、器件及制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999052152A1 (fr) * 1998-04-07 1999-10-14 Hitachi, Ltd. Dispositif semi-conducteur et convertisseur de puissance
JP2003517725A (ja) * 1999-08-10 2003-05-27 イノベイティブ・テクノロジー・ライセンシング・エルエルシー ユニポーラ電界効果トランジスタ
JP2003298054A (ja) * 2002-03-29 2003-10-17 Nissan Motor Co Ltd 半導体装置
JP2004055968A (ja) * 2002-07-23 2004-02-19 Nissan Motor Co Ltd 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3275536B2 (ja) * 1994-05-31 2002-04-15 三菱電機株式会社 半導体装置及びその製造方法
JP3307785B2 (ja) 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
JP3618517B2 (ja) * 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
JPH1197689A (ja) 1997-09-17 1999-04-09 Nec Corp 半導体装置
JP3851776B2 (ja) * 1999-01-11 2006-11-29 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン パワーｍｏｓ素子及びｍｏｓ素子の製造方法
JP2001284584A (ja) 2000-03-30 2001-10-12 Toshiba Corp 半導体装置及びその製造方法
JP4357753B2 (ja) * 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
GB0122120D0 (en) * 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in MOS transistors
JP3914785B2 (ja) 2002-02-20 2007-05-16 新電元工業株式会社 ダイオード素子
JP4274771B2 (ja) * 2002-10-04 2009-06-10 新電元工業株式会社 半導体装置
US7169634B2 (en) * 2003-01-15 2007-01-30 Advanced Power Technology, Inc. Design and fabrication of rugged FRED
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP3906181B2 (ja) * 2003-05-26 2007-04-18 株式会社東芝 電力用半導体装置
JP4538211B2 (ja) 2003-10-08 2010-09-08 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
US7470953B2 (en) * 2003-10-08 2008-12-30 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device and manufacturing method thereof
JP3689419B1 (ja) * 2004-03-29 2005-08-31 新電元工業株式会社 半導体装置、半導体装置の製造方法
JP4703138B2 (ja) * 2004-06-18 2011-06-15 株式会社東芝 絶縁ゲート型半導体装置
JP4414863B2 (ja) * 2004-10-29 2010-02-10 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
DE102004052610B4 (de) * 2004-10-29 2020-06-18 Infineon Technologies Ag Leistungstransistor mit einem Halbleitervolumen
US7449354B2 (en) * 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
JP5048273B2 (ja) * 2006-05-10 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999052152A1 (fr) * 1998-04-07 1999-10-14 Hitachi, Ltd. Dispositif semi-conducteur et convertisseur de puissance
JP2003517725A (ja) * 1999-08-10 2003-05-27 イノベイティブ・テクノロジー・ライセンシング・エルエルシー ユニポーラ電界効果トランジスタ
JP2003298054A (ja) * 2002-03-29 2003-10-17 Nissan Motor Co Ltd 半導体装置
JP2004055968A (ja) * 2002-07-23 2004-02-19 Nissan Motor Co Ltd 半導体装置

Also Published As

Publication number Publication date
US7586151B2 (en) 2009-09-08
JP2005327762A (ja) 2005-11-24
CN1950948A (zh) 2007-04-18
CN100487916C (zh) 2009-05-13
EP1745517A2 (en) 2007-01-24
EP1745517B1 (en) 2011-05-11
WO2005109514A3 (en) 2006-06-29
WO2005109514A2 (en) 2005-11-17
US20070241394A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
JP4721653B2 (ja) 絶縁ゲート型半導体装置
JP4414863B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
KR100767078B1 (ko) 절연 게이트형 반도체 장치 및 그 제조 방법
JP4453671B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP4404709B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP3721172B2 (ja) 半導体装置
JP4538211B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP6139355B2 (ja) 半導体装置
JP4735224B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP5701913B2 (ja) 半導体装置
JP4500530B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
WO2007069571A1 (ja) トレンチ構造半導体装置
JP4735235B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP4498796B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP7420485B2 (ja) 炭化珪素半導体装置およびその製造方法
US11362207B2 (en) Semiconductor device
US11189703B2 (en) Semiconductor device with trench structure having differing widths
JP5512455B2 (ja) 半導体装置
JP4735237B2 (ja) 絶縁ゲート型半導体装置
JP2006093457A (ja) 絶縁ゲート型半導体装置
JP4734968B2 (ja) 絶縁ゲート型半導体装置
KR101760688B1 (ko) 파워 반도체 디바이스 및 그 제조방법
JP6058712B2 (ja) 半導体装置
JP5774744B2 (ja) 半導体装置
KR102464348B1 (ko) 듀얼 쉴드 구조를 가지는 실리콘 카바이드 전력 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4721653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees