JP2002043508A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002043508A
JP2002043508A JP2000223917A JP2000223917A JP2002043508A JP 2002043508 A JP2002043508 A JP 2002043508A JP 2000223917 A JP2000223917 A JP 2000223917A JP 2000223917 A JP2000223917 A JP 2000223917A JP 2002043508 A JP2002043508 A JP 2002043508A
Authority
JP
Japan
Prior art keywords
connection
semiconductor device
semiconductor chip
insulating substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000223917A
Other languages
English (en)
Other versions
JP4226200B2 (ja
Inventor
Yuzuru Konishi
譲 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000223917A priority Critical patent/JP4226200B2/ja
Publication of JP2002043508A publication Critical patent/JP2002043508A/ja
Application granted granted Critical
Publication of JP4226200B2 publication Critical patent/JP4226200B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 温度サイクルによる導体接合部の劣化の抑
制、素子損傷による絶縁耐圧低下の防止、通電容量の増
加および製造時間の短縮が可能な半導体装置およびその
製造方法を提供する。 【解決手段】 この半導体装置では、半導体チップ１あ
るいは電極３を含む接続対象が上面に設けられた複数の
絶縁基板２Ａ，２Ｂの下面がベース板４上に接合され、
前記半導体チップ１と電極３とが接続導体５で接続され
ている。絶縁基板２Ａ，２Ｂの表面には半導体チップ１
と熱膨張率が略同一あるいは近似した金属箔７が設けら
れる。前記接続導体５は、板状性の高剛性を有する導電
性部材からなり、その接続端部５ｂが半導体チップ１と
電極３とにロー付けされている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、パワー半導体モ
ジュール等の半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】図９および図１０は、従来のパワー半導
体モジュールの概略構成を示す平面図および側面図であ
る。ベース板（放熱板）２４上には、複数の絶縁基板２
２Ａ，２２Ｂが半田により接合されている。絶縁基板２
２Ａには半導体チップ２１が半田により接合され、絶縁
基板２２Ｂには電極２３が半田により接合されている。
また、電極２３と半導体チップ２１との間や、絶縁基板
２２Ｂ同士あるいは電極２３同士の間は、アルミニウム
ワイヤ２５で接続されている。
【０００３】このパワー半導体モジュールの組立は以下
のように行われる。すなわち、放熱板２４は、銅板の表
面をＮｉメッキしたものであり、その表面には絶縁基板
２２Ａ，２２Ｂを容易に位置決めできるようにレジスト
パターンが施される。この放熱板２４のＮｉ面上にクリ
ーム半田を塗布したうえで、絶縁基板２２Ａ，２２Ｂが
セットされる。これらの絶縁基板２２Ａ，２２ＢはＡｌ
2Ｎ3よりなり、その表裏面上には活性金属法またはダイ
レクトボンディング法によりＣｕ箔が接合されており、
そのＣｕ箔上はＮｉメッキされ、かつ表面にはレジスト
パターンが施されている。その表面のＮｉ面上にクリー
ム半田を塗布したうえで、半導体チップ２１およびＣｕ
の電極２３がセットされる。
【０００４】このようにセットしたものを不活性雰囲気
の炉中で加熱することにより、前記半田が溶融して、絶
縁基板２２Ａ，２２Ｂおよび半導体チップ２１、電極２
３が接合される。この後に、例えば半導体チップ２１の
アルミニウム接続パッド面と、電極２３の表面とが、ア
ルミニウムワイヤ２５を用いてワイヤボンディングによ
り接続される。
【０００５】前記ワイヤボンディングは、アルミニウム
ワイヤツールを介して大きな荷重と超音波を印加するこ
とにより、ワイヤと接合相手材を変形させ、両部材の酸
化膜を除去し両部材に清浄な新生面を露出させるという
原理により接合するものである。
【０００６】
【発明が解決しようとする課題】しかし、前記構成のパ
ワー半導体モジュールでは、半導体チップ２１と電極２
３とをワイヤボンディングにより接続しているので、以
下に挙げるような問題点がある。
【０００７】第１に、シリコン半導体チップ２１とＡｌ
2Ｎ3の絶縁基板２２Ａの間で熱膨張係数が大きく異なる
ことに起因して、長期にわたる温度サイクルにともない
ワイヤボディング部にクラックが入り剥離が生じる。
【０００８】第２に、ワイヤボンディング時に半導体チ
ップ２１に大きな荷重と超音波が印加さるので、半導体
チップ２１の絶縁層が破壊され、耐圧低下を招く。
【０００９】第３に、ワイヤによる接続であるため、配
線の電気抵抗を低減し難く、通電容量の増加に対応でき
ない。
【００１０】第４に、ワイヤボンディング工程に時間が
かかる。
【００１１】そこで、この発明の目的は、温度サイクル
による接続導体接合部の劣化の抑制、素子損傷による絶
縁耐圧低下の防止、通電容量の増加、および製造時間の
短縮が可能な半導体装置およびその製造方法を提供する
ことである。
【００１２】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体チップあるいは電極を含む接続対象が上面
に設けられた複数の絶縁基板の下面がベース板上に接合
され、異なる前記絶縁基板上の前記接続対象が接続導体
で接続された半導体装置であって、前記絶縁基板の表面
には前記半導体チップと熱膨張率が略同一の金属箔が設
けられ、前記接続導体は、両端に接続端部を有するよう
に曲折された板状性部材よりなり、前記接続端部が前記
接続対象にロー付けされている。
【００１３】前記半導体チップがシリコン半導体チップ
で、前記絶縁基板の表面の金属箔がＣｕ−Ｍｏ箔であっ
ても良い。
【００１４】また、前記接続導体の接続端部は、櫛歯状
に形成されているものでも良い。
【００１５】また、同一の前記接続対象間が高さ方向に
配列された前記接続導体の複数本で接続されていても良
い。
【００１６】また、同一の前記接続対象間が平面方向に
配列された前記接続導体の複数本で接続されていても良
い。
【００１７】また、前記接続導体が複数本の丸形導電性
線材を板状に１つに束ねて形成されているものでも良
い。
【００１８】一方、この発明に係る半導体装置の製造方
法は、前記したいずれかの構成の半導体装置の製造方法
であって、前記接続対象への前記接続導体の接合だけで
なく、前記ベース板への前記絶縁基板の接合、および前
記絶縁基板への前記接続対象の接合もロー付けで行い、
これらのロー付け接合を１回の工程で行うことを特徴と
するものである。
【００１９】
【発明の実施の形態】以下、この発明をその実施の形態
を示す図面に基づいて具体的に説明する。
【００２０】実施の形態１．図１はこの発明の実施の形
態１による半導体装置の概略の構成を示す平面図、図２
はその側面図である。この半導体装置は、上面にシリコ
ン半導体チップ１が接合された絶縁基板２Ａと、上面に
電極３が接合された絶縁基板２Ｂとがベース板（放熱
板）４上に接合され、半導体チップ１と電極３とが接続
導体５で接続されているパワー半導体モジュールであ
る。
【００２１】放熱板４は、シリコンと熱伝導率が略同一
あるいは近似した材料、例えばＣｕ−ＭｏあるいはＳｉ
Ｃ／Ａｌからなり、その表面にはＮｉメッキが施され、
さらにその表面にはレジストパターンが設けられてい
る。この放熱板４の上面への前記各絶縁基板２Ａ，２Ｂ
の接合はロー付けにより行われる。この場合のロー材６
としては、例えばＳｎ−Ｉｎ−Ａｇや半田が用いられ
る。
【００２２】絶縁基板２ＡはＡｌ2Ｎ3からなり、図３に
拡大して示すように、その表裏面にはシリコンと熱膨張
率が略同一あるいは近い厚み０．３ｍｍのＣｕ−Ｍｏ箔
７，８が活性金属法により接合されるとともに、その上
にＮｉメッキが施されている。絶縁基板２Ａの表面には
シリコン半導体チップ１が、ロー付けにより接合されて
いる。この場合のロー材９にも、例えばＳｎ−Ｉｎ−Ａ
ｇや半田が用いられる。半導体チップ１のパッド表面に
はロー付けが可能なＴｉ−Ｎｉ−Ａｕのメタライズ層１
０が形成されている。
【００２３】また、絶縁基板２ＢはＡｌ2Ｏ3あるいはＳ
ｉ3Ｎ4からなり、その表裏面にもシリコンと熱膨張率が
略同一あるいは近い厚み０．３ｍｍのＣｕ−Ｍｏ箔７，
８が活性金属法により接合されるとともに、その上にＮ
ｉメッキが施されている。絶縁基板２Ｂの表面にはＣｕ
の電極３が、ロー付けにより接合されている。この場合
のロー材９にも、例えばＳｎ−Ｉｎ−Ａｇや半田が用い
られる。
【００２４】前記半導体チップ１の表面と、絶縁基板２
Ｂの上面に形成された電極３とを接続する接続導体５
は、高剛性を有する高導電性部材である銅板からなり、
その表面にはＮｉメッキが施されている。また、この接
続導体５は、その本体５ａの両端部から折り曲げられて
下向きに立ち下がる立下り部５ｂ1と、その立下り部５
ｂ1の下端から折り曲げられてほぼ水平に延びる水平部
５ｂ2とからなる断面概形がＬ字状の一対の接続端部５
ｂを有し、接続端部５ｂを構成する前記水平部５ｂ 2の
下面にはロー材１１が印刷されている。この場合のロー
材１１にも、例えばＳｎ−Ｉｎ−Ａｇや半田が用いられ
る。
【００２５】なお、図１に示すように、絶縁基板２Ａ，
２Ａ同士の間や、絶縁基板２Ｂの上面に形成された電極
３，３同士の間も、前記半導体チップ１・電極３間と同
様の構造の接続導体５を用いてロー付けにより接続され
ている。
【００２６】前記半導体装置の組立では、放熱板４の上
にクリーム半田などからなるロー材６を介して絶縁基板
２Ａ，２Ｂをセットし、また絶縁基板２Ａ，２Ｂの上に
もクリーム半田などからなるロー材９を介して半導体チ
ップ１，電極３をセットし、また半導体チップ１０の上
面と電極３との間には接続導体５を架け渡し、さらに絶
縁基板２Ａ，２Ａ同士の間、および電極３，３同士の間
にも接続導体５をそれぞれ架け渡した状態のもとに、不
活性ガス雰囲気炉で加熱して、前記各ロー材６，９，１
１を溶融させることにより、各部のロー付けが１回の工
程で同時に行われる。
【００２７】この半導体装置の場合、絶縁基板２Ａ，２
Ｂの表面にシリコンと略同一あるいは近似した熱伝導率
のＣｕ−Ｍｏ箔７が接合されており、その絶縁基板２Ａ
の上面にシリコン半導体チップ１が接合されているの
で、温度変化によりこれらの接合部や接続導体５の接合
部に発生する熱歪を小さくでき、接続導体接合部の劣化
を抑制することができる。また、前記絶縁基板２Ａ，２
Ｂの裏面にもＣｕ−Ｍｏ箔８が接合されており、これら
絶縁基板２Ａ，２Ｂが接合される放熱板４も同じ金属材
つまりＣｕ−Ｍｏからなるので、前記熱歪をさらに低減
できる。
【００２８】また、半導体チップ１と電極３とを板状で
高剛性の導電性部材からなる接続導体５のロー付けによ
り接続しているので、従来例のようにアルミニウムワイ
ヤを用いて超音波ボンディング法により接続する場合に
比べて、半導体チップ１の損傷が少なくなり、半導体装
置の長寿命化が可能となる。さらに、接続導体５が板状
性を有するので、通電容量の増加を図れる。さらに、前
記各接合部を１回のロー付け工程で同時に行うことがで
きるので、製造時間の短縮が可能となる。
【００２９】実施の形態２．図４はこの発明の実施の形
態２による半導体装置の部分拡大平面図を示す。この半
導体装置では、接続導体５の両端の接続端部５ｂを、図
５に斜視図で示すように櫛歯状としている。その他の構
成は実施の形態１の場合と同様であり、ここではその説
明を省略する。
【００３０】この半導体装置では、半導体チップ１や電
極３に接続される接続導体５の接続端部５ｂが櫛歯状と
されているので、接続部が多点構造となり、接続部にお
ける電流分布の均一化を図ることができる。
【００３１】実施の形態３．図６および図７はそれぞ
れ、この発明の実施の形態３による半導体装置の部分平
面図および部分正面図を示す。この半導体装置では、例
えば半導体チップ１と電極３とが、高さ方向に配列され
た前記接続導体５の複数本（図６）で、あるいは平面方
向に配列された前記接続導体５の複数本（図７）で、多
段にわたって接続されている。絶縁基板２Ａ，２Ａ間
や、電極３，３間についても同様である。その他の構成
は実施の形態１の場合と同様であり、ここではその説明
を省略する。
【００３２】この半導体装置では、接続部間が並列に配
置された複数本の接続導体５で接続されるので、接続部
が多点構造となる実施の形態２の場合と同様に、接続部
における電流分布の均一化を図ることができるととも
に、通電容量の増加を図ることができる。
【００３３】実施の形態４．前記各実施の形態１〜３で
は、接続導体５が平板より形成される板状性の場合につ
いて説明したが、これに限らず、例えば図７に示すよう
に、複数本の丸形導電性線材１２をバンド１３で板状に
１つに束ねて板状性の接続導体５としても良い。この場
合には、剛性の低い丸形導電性線材１２を用いて高剛性
を有する接続導体５を簡単に形成できる。
【００３４】なお、前記各実施の形態では、各接合部の
ロー付けするロー材６，９としてクリーム半田を用いた
場合を示したが、板ロー材を用いても同様にロー付けで
きる。
【００３５】また、前記各実施形態では、絶縁基板２
Ａ，２Ｂの表裏面をＣｕ−Ｍｏ箔７（表面をＮｉメッ
キ）で形成したが、これに代えて絶縁基板２Ａ，２Ｂの
表裏面にＭｏ板（表面をＮｉメッキ）をロー付けしても
よく、その場合にも上記実施例と同様の結果を得ること
ができる。
【００３６】
【発明の効果】第１の発明に係る半導体装置は、半導体
チップあるいは電極を含む接続対象が上面に設けられた
複数の絶縁基板の下面がベース板上に接合され、異なる
前記絶縁基板上の前記接続対象が接続導体で接続された
半導体装置であって、前記絶縁基板の表面には前記半導
体チップと熱膨張率が略同一の金属箔が設けられ、前記
接続導体は、両端に接続端部を有するように曲折された
板状性部材よりなり、前記接続端部が前記接続対象にロ
ー付けされているので、温度サイクルによる導体接合部
の劣化の抑制、素子損傷による絶縁耐圧低下の防止、通
電容量の増加を図ることができる。
【００３７】第２の発明に係る半導体装置は、前記第１
の発明に係る半導体装置において、前記半導体チップが
シリコン半導体チップであり、前記絶縁基板の表面の金
属箔をＣｕ−Ｍｏ箔としたので、シリコン半導体チップ
を搭載した半導体装置において、温度サイクルによる導
体接合部の劣化の抑制、素子損傷による絶縁耐圧低下の
防止を図ることができる。
【００３８】第３の発明に係る半導体装置は、前記第１
または第２の発明に係る半導体装置において、前記接続
導体の接続端部が櫛歯状に形成されているので、接続部
が多点構造となり、接続部における電流分布の均一化を
図ることができる。
【００３９】第４の発明に係る半導体装置は、前記第１
または第２の発明に係る半導体装置において、同一の前
記接続対象間が高さ方向に配列された前記接続導体の複
数本で接続されているので、接続部が多点構造となる第
３の発明に係る半導体装置の場合と同様に、接続部にお
ける電流分布の均一化を図ることができるとともに、通
電容量の増加を図ることができる。
【００４０】第５の発明に係る半導体装置は、前記第１
または第２の発明に係る半導体装置において、同一の前
記接続対象間が平面方向に配列された前記接続導体の複
数本で接続されているので、接続部が多点構造となる第
３の発明に係る半導体装置の場合と同様に、接続部にお
ける電流分布の均一化を図ることができるとともに、通
電容量の増加を図ることができる。
【００４１】第６の発明に係る半導体装置は、前記第１
〜第５のいずれかの発明に係る半導体装置において、前
記接続導体が複数本の丸形導電性線材を板状に１つに束
ねて形成されているので、剛性の低い丸形導電性線材を
用いて高剛性を有する導体を簡単に形成できる。
【００４２】第７の発明に係る半導体装置の製造方法
は、前記第１〜第６のいずれかの発明に係る半導体装置
についての製造方法であって、前記接続対象への前記接
続導体の接合だけでなく、前記ベース板への前記絶縁基
板の接合、および前記絶縁基板への前記接続対象の接合
もロー付けで行い、これらのロー付け接合を１回の工程
で行うので、製造時間を大幅に短縮できる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体装置を
示す平面図である。
【図２】 この発明の実施の形態１による半導体装置の
側面図である。
【図３】 この発明の実施の形態１による半導体装置の
要部を拡大して示す側面図である。
【図４】 この発明の実施の形態２による半導体装置の
要部拡大平面図である。
【図５】 この発明の実施の形態２による半導体装置に
用いる接続導体を示す斜視図である。
【図６】 この発明の実施の形態３による接続導体を示
す部分正面図である。
【図７】 この発明の実施の形態３による半導体装置を
示す部分平面図である。
【図８】 この発明の実施の形態４による半導体装置に
用いる接続導体を示す斜視図である。
【図９】 従来の半導体装置を示す平面図である。
【図１０】 従来の半導体装置を示す側面図である。
【符号の説明】
１ シリコン半導体チップ、２Ａ，２Ｂ 絶縁基板、３
電極、４ ベース板、５ 接続導体、６ ロー材、７
Ｃｕ−Ｍｏ箔（金属箔）、１１ ロー材、１２ 丸形
導電性線材。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップあるいは電極を含む接続対
    象が上面に設けられた複数の絶縁基板の下面がベース板
    上に接合され、異なる前記絶縁基板上の前記接続対象が
    接続導体で接続された半導体装置において、 前記絶縁基板の表面には前記半導体チップと熱膨張率が
    略同一の金属箔が設けられ、 前記接続導体は、両端に接続端部を有するように曲折さ
    れた板状性部材よりなり、前記接続端部が前記接続対象
    にロー付けされている半導体装置。
  2. 【請求項２】 前記半導体チップがシリコン半導体チッ
    プであり、前記絶縁基板の表面の前記金属箔がＣｕ−Ｍ
    ｏ箔である請求項１に記載の半導体装置。
  3. 【請求項３】 前記接続導体の前記接続端部が櫛歯状に
    形成されている請求項１または２に記載の半導体装置。
  4. 【請求項４】 同一の前記接続対象間が高さ方向に配列
    された前記接続導体の複数本で接続されている請求項１
    または２に記載の半導体装置。
  5. 【請求項５】 同一の前記接続対象間が平面方向に配列
    された前記接続導体の複数本で接続されている請求項１
    または２に記載の半導体装置。
  6. 【請求項６】 前記接続導体が複数本の丸形導電性線材
    を板状に１つに束ねて形成されている請求項１から５ま
    でのいずれかに記載の半導体装置。
  7. 【請求項７】 請求項１から６までのいずれかに記載の
    半導体装置の製造方法であって、前記接続対象への前記
    接続導体の接合だけでなく、前記ベース板への前記絶縁
    基板の接合、および前記絶縁基板への前記接続対象の接
    合もロー付けで行い、これらのロー付け接合を１回の工
    程で行うことを特徴とする半導体装置の製造方法。
JP2000223917A 2000-07-25 2000-07-25 半導体装置およびその製造方法 Expired - Fee Related JP4226200B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000223917A JP4226200B2 (ja) 2000-07-25 2000-07-25 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000223917A JP4226200B2 (ja) 2000-07-25 2000-07-25 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002043508A true JP2002043508A (ja) 2002-02-08
JP4226200B2 JP4226200B2 (ja) 2009-02-18

Family

ID=18717953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000223917A Expired - Fee Related JP4226200B2 (ja) 2000-07-25 2000-07-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4226200B2 (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1406298A1 (en) * 2002-10-03 2004-04-07 Kabushiki Kaisha Toyota Jidoshokki Semiconductor module and plate-shaped lead
US6992409B2 (en) 2002-03-15 2006-01-31 Denso Corporation Liquid-cooled rotary electric machine integrated with an inverter
JP2006109576A (ja) * 2004-10-04 2006-04-20 Hitachi Ltd インバータ装置およびそれを用いた車両駆動装置
JP2006295158A (ja) * 2005-04-12 2006-10-26 Semikron Elektronik Gmbh & Co Kg 材料結合式で配設された端子要素を有するパワー半導体モジュール
JP2006313821A (ja) * 2005-05-09 2006-11-16 Toyota Industries Corp 半導体装置
JP2007095984A (ja) * 2005-09-29 2007-04-12 Hitachi Ltd 半導体モジュール
JP2007157863A (ja) * 2005-12-02 2007-06-21 Hitachi Ltd パワー半導体装置及びその製造方法
JP2008078240A (ja) * 2006-09-19 2008-04-03 Toyota Motor Corp 半導体素子の配線接続方法および半導体装置
JP2008530807A (ja) * 2005-02-17 2008-08-07 インフィネオン テクノロジーズ アクチエンゲゼルシャフト パワー半導体アセンブリ
US7504729B2 (en) 2005-03-02 2009-03-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with extraction electrode
JP2009272351A (ja) * 2008-04-30 2009-11-19 Nippon Inter Electronics Corp パワー半導体モジュールの製造方法
JP2010192496A (ja) * 2009-02-16 2010-09-02 Kyocera Corp 素子搭載用基板
JP2010193714A (ja) * 2010-05-31 2010-09-02 Hitachi Automotive Systems Ltd インバータ装置およびそれを用いた車両駆動装置
JP2011142361A (ja) * 2011-04-22 2011-07-21 Renesas Electronics Corp 半導体装置
DE10221085B4 (de) * 2002-05-11 2012-07-26 Robert Bosch Gmbh Baugruppe mit einer Verbindungseinrichtung zum Kontaktieren eines Halbleiter-Bauelements und Herstellungsverfahren
JP2013235882A (ja) * 2012-05-07 2013-11-21 Mitsubishi Electric Corp 半導体装置
WO2014068937A1 (ja) * 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール
CN104332458A (zh) * 2014-11-05 2015-02-04 中国电子科技集团公司第四十三研究所 功率芯片互连结构及其互连方法
JPWO2013179638A1 (ja) * 2012-05-29 2016-01-18 日本精工株式会社 半導体モジュール及びその製造方法
JPWO2016071982A1 (ja) * 2014-11-06 2017-04-27 三菱電機株式会社 半導体モジュールおよび半導体モジュール用の導電部材
CN110400755A (zh) * 2018-04-24 2019-11-01 财团法人工业技术研究院 半导体封装结构
JP2020205380A (ja) * 2019-06-18 2020-12-24 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281737A (ja) * 1989-04-24 1990-11-19 Toshiba Corp 半田バンプ型半導体装置
JPH0936186A (ja) * 1995-07-24 1997-02-07 Hitachi Ltd パワー半導体モジュール及びその実装方法
JPH0992771A (ja) * 1995-09-22 1997-04-04 Hitachi Cable Ltd ボンディングピース、ボンディングピースブロック、半導体装置用リードフレームおよび半導体装置
JPH09148491A (ja) * 1995-09-19 1997-06-06 Tokyo Tungsten Co Ltd パワー半導体基板及びその製造方法
JP2000049280A (ja) * 1998-07-31 2000-02-18 Toshiba Corp 半導体装置とその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281737A (ja) * 1989-04-24 1990-11-19 Toshiba Corp 半田バンプ型半導体装置
JPH0936186A (ja) * 1995-07-24 1997-02-07 Hitachi Ltd パワー半導体モジュール及びその実装方法
JPH09148491A (ja) * 1995-09-19 1997-06-06 Tokyo Tungsten Co Ltd パワー半導体基板及びその製造方法
JPH0992771A (ja) * 1995-09-22 1997-04-04 Hitachi Cable Ltd ボンディングピース、ボンディングピースブロック、半導体装置用リードフレームおよび半導体装置
JP2000049280A (ja) * 1998-07-31 2000-02-18 Toshiba Corp 半導体装置とその製造方法

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992409B2 (en) 2002-03-15 2006-01-31 Denso Corporation Liquid-cooled rotary electric machine integrated with an inverter
DE10221085B4 (de) * 2002-05-11 2012-07-26 Robert Bosch Gmbh Baugruppe mit einer Verbindungseinrichtung zum Kontaktieren eines Halbleiter-Bauelements und Herstellungsverfahren
EP1406298A1 (en) * 2002-10-03 2004-04-07 Kabushiki Kaisha Toyota Jidoshokki Semiconductor module and plate-shaped lead
JP4566678B2 (ja) * 2004-10-04 2010-10-20 日立オートモティブシステムズ株式会社 パワーモジュール
JP2006109576A (ja) * 2004-10-04 2006-04-20 Hitachi Ltd インバータ装置およびそれを用いた車両駆動装置
US8472949B2 (en) 2005-02-17 2013-06-25 Infineon Technologies Ag Semiconductor assembly
JP2008530807A (ja) * 2005-02-17 2008-08-07 インフィネオン テクノロジーズ アクチエンゲゼルシャフト パワー半導体アセンブリ
JP4685884B2 (ja) * 2005-02-17 2011-05-18 インフィネオン テクノロジーズ アクチエンゲゼルシャフト パワー半導体アセンブリ
DE102006005050B4 (de) * 2005-03-02 2013-05-08 Mitsubishi Denki K.K. Halbleitervorrichtung mit Extraktionselektrode und Verfahren
US7504729B2 (en) 2005-03-02 2009-03-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with extraction electrode
JP2006295158A (ja) * 2005-04-12 2006-10-26 Semikron Elektronik Gmbh & Co Kg 材料結合式で配設された端子要素を有するパワー半導体モジュール
JP2006313821A (ja) * 2005-05-09 2006-11-16 Toyota Industries Corp 半導体装置
JP4572736B2 (ja) * 2005-05-09 2010-11-04 株式会社豊田自動織機 半導体装置
JP2007095984A (ja) * 2005-09-29 2007-04-12 Hitachi Ltd 半導体モジュール
JP2007157863A (ja) * 2005-12-02 2007-06-21 Hitachi Ltd パワー半導体装置及びその製造方法
JP2008078240A (ja) * 2006-09-19 2008-04-03 Toyota Motor Corp 半導体素子の配線接続方法および半導体装置
JP2009272351A (ja) * 2008-04-30 2009-11-19 Nippon Inter Electronics Corp パワー半導体モジュールの製造方法
JP2010192496A (ja) * 2009-02-16 2010-09-02 Kyocera Corp 素子搭載用基板
JP2010193714A (ja) * 2010-05-31 2010-09-02 Hitachi Automotive Systems Ltd インバータ装置およびそれを用いた車両駆動装置
JP2011142361A (ja) * 2011-04-22 2011-07-21 Renesas Electronics Corp 半導体装置
JP2013235882A (ja) * 2012-05-07 2013-11-21 Mitsubishi Electric Corp 半導体装置
JPWO2013179638A1 (ja) * 2012-05-29 2016-01-18 日本精工株式会社 半導体モジュール及びその製造方法
WO2014068937A1 (ja) * 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール
US9397030B2 (en) 2012-11-05 2016-07-19 Nsk Ltd. Semiconductor module
CN104332458A (zh) * 2014-11-05 2015-02-04 中国电子科技集团公司第四十三研究所 功率芯片互连结构及其互连方法
CN107078126A (zh) * 2014-11-06 2017-08-18 三菱电机株式会社 半导体模块以及半导体模块用的导电构件
JPWO2016071982A1 (ja) * 2014-11-06 2017-04-27 三菱電機株式会社 半導体モジュールおよび半導体モジュール用の導電部材
US20170309498A1 (en) * 2014-11-06 2017-10-26 Mitsubishi Electric Corporation Semiconductor module and conductive member for semiconductor module
EP3217430A4 (en) * 2014-11-06 2018-07-04 Mitsubishi Electric Corporation Semiconductor module and conductive member for semiconductor module
US10475667B2 (en) * 2014-11-06 2019-11-12 Mitsubishi Electric Corporation Semiconductor module and conductive member for semiconductor module including cut in bent portion
CN110400755A (zh) * 2018-04-24 2019-11-01 财团法人工业技术研究院 半导体封装结构
JP2020205380A (ja) * 2019-06-18 2020-12-24 株式会社東芝 半導体装置
JP7222822B2 (ja) 2019-06-18 2023-02-15 株式会社東芝 半導体装置
US11688711B2 (en) 2019-06-18 2023-06-27 Kabushiki Kaisha Toshiba Semiconductor device having second connector that overlaps a part of first connector

Also Published As

Publication number Publication date
JP4226200B2 (ja) 2009-02-18

Similar Documents

Publication Publication Date Title
JP2002043508A (ja) 半導体装置およびその製造方法
JP2002203942A (ja) パワー半導体モジュール
JP3333409B2 (ja) 半導体モジュール
JP2005507157A (ja) 薄膜基板を有する熱電モジュール
JP2504610B2 (ja) 電力用半導体装置
WO2008053736A1 (en) Thermoelectric module and metallized substrate
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
JPH1154673A (ja) 半導体装置
JP2000349353A (ja) ペルチェモジュールおよびそれを備えた光通信用モジュール
JP4085563B2 (ja) パワー半導体モジュールの製造方法
JP2009147123A (ja) 半導体装置及びその製造方法
JP2004319740A (ja) パワー半導体装置およびその製造方法
JPH10144967A (ja) 冷却用熱電素子モジュール
JPH06268027A (ja) 半導体装置
JP2000277557A (ja) 半導体装置
JP3350299B2 (ja) 熱電変換装置の製造方法
JPH07105460B2 (ja) 半導体装置
US5998239A (en) Method of manufacturing a semiconductor device with a brazing mount
KR101388492B1 (ko) 골격형 열전 모듈 제조방법 그리고 골격형 열전 모듈이 적용된 열전 유닛 및 그 제조방법
JP3813180B2 (ja) 電力半導体素子のための電流接続部
WO2021229733A1 (ja) 半導体装置及びその製造方法
GB2308736A (en) Mounting a semiconductor element
JPS6315430A (ja) 半導体装置の製造方法
AU722964B2 (en) Semiconductor device and method for manufacture thereof
JPS5828362Y2 (ja) ハイブリツド集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080124

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4226200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees