JP2004319740A - パワー半導体装置およびその製造方法 - Google Patents

パワー半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004319740A
JP2004319740A JP2003111236A JP2003111236A JP2004319740A JP 2004319740 A JP2004319740 A JP 2004319740A JP 2003111236 A JP2003111236 A JP 2003111236A JP 2003111236 A JP2003111236 A JP 2003111236A JP 2004319740 A JP2004319740 A JP 2004319740A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor device
conductor
flexible conductor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003111236A
Other languages
English (en)
Inventor
Masanobu Nozawa
正信 野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2003111236A priority Critical patent/JP2004319740A/ja
Publication of JP2004319740A publication Critical patent/JP2004319740A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37025Plural core members
    • H01L2224/37026Plural core members being mutually engaged together, e.g. through inserts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005Shape
    • H01L2224/4009Loop shape
    • H01L2224/40095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73263Layer and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】パッケージに組み込んだパワー半導体チップ,絶縁基板の回路パターンと外部導出端子との間に配線する接続導体の半田接合に伴うトラブルを回避して製品歩留りの向上化を図る。
【解決手段】パッケージの金属ベース板1に絶縁基板2を介してIGBT3(パワー半導体チップ)をマウントした上で、IGBTの上面電極,絶縁基板の回路パターンと外囲ケース4から引き出した外部導出端子5との間に接続導体を内部配線したパワー半導体装置において、前記の接続導体として軟銅細線を素線とした束線,撚線,編組線などの可撓導体10を採用し、その両端に結合した導体端子10aを配線の相手側部材の上に重ねて半田接合するようにし、半田接合工程で発生する熱収縮などに起因する引張応力を可撓導体により吸収し、半田接合部の剥離,チップ割れなどのダメージが発生するのを防止する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、インバータ装置に適用するIGBTモジュールなどを対象とするパワー半導体装置、およびその製造方法に関する。
【0002】
【従来の技術】
頭記したIGBT(Insulated Gate Bipolar Transistor) モジュールとして、パッケージの金属ベース板上に絶縁基板を介してパワー半導体チップをマウントした上で、該半導体チップの上面電極,前記絶縁基板の回路パターンと外囲ケースから引き出した外部導出端子との間に配線する接続導体として、銅合金製のリードフレーム(板状導体)を採用して配線抵抗,およびジュール発熱を低減するようにした構成のものが知られている(例えば、特許文献1参照。)。
図7は上記のように接続導体にリードフレームを用いて内部配線したIGBTモジュールの組立構造を表す図であり、図において1はパッケージの金属ベース板(銅板)、2は金属ベース板1の上面に搭載した絶縁基板(例えば、セラミック板の両面に銅パターンを直接接合したDirect Bonding Copper 基板)、3は絶縁基板2の上にコレクタ電極面を下に向けてマウントしたIGBT、4は金属ベース板1に組み合わせたパッケージの外囲ケース(樹脂モールドケース)、5は外囲ケース4に一体成形して外部に引き出したコレクタC,エミッタE,およびゲートGに対応する外部導出端子、6は絶縁基板2の回路パターン(IGBT3のコレクタ電極を接続した回路パターン)とIGBT3の上面のエミッタ電極およびゲート電極と前記の各外部導出端子5との間に配線したリードフレーム(接続導体)である。なお、7はヒートシンクとして金属ベース板1の下面に取り付けた放熱フィンである。
【0003】
次に、図7に示したIGBTモジュールの構造において、リードフレーム6を配線の相手側部材に接合する際の半田接合工程を図8で説明する。図示例はIGBT3の上面のエミッタ電極と外部導出端子5(エミッタCの端子)との間に、逆U字形に屈曲形成したリードフレーム6を半田接合により配線したものである。なお、図中で絶縁基板2は、セラミック板2aの両面に銅回路パターン2b,2cを直接接合したDirect Bonding Copper 基板であり、IGBT3はコレクタ電極を下向けに絶縁基板2の銅回路パターン2bに半田マウントされている。
ここで、リードフレーム6を配線する際には、IGBT3のエミッタ電極面および外部導出端子5の脚部上面に半田層8(半田板あるいはペースト状半田)を挟んでリードフレーム6の両端脚部を重ね、さらにリードフレーム6の中央部の上面に重り9を載せてリードフレームが転倒しないように定位置に加圧保持した上で、この仮組立体を不活性ガス雰囲気の炉内に搬入して半田接合を行う。なお、炉内温度は半田の溶融温度よりも10〜30℃高い温度に設定して半田接合を行うようにしている。
【0004】
【特許文献1】
特開2002−76254号公報
【0005】
【発明が解決しようとする課題】
ところで、前記のようにIGBTモジュールの内部配線用接続導体としてリードフレームを用い、このリードフレームを図8で述べたような方法で半田接合した従来構成では、その半田接合の工程で次記のような問題点が発生する。
すなわち、リードフレーム6はその板厚,幅をIGBT3のサイズ,通電容量に合わせて設定し、一例として板厚0.5mm,幅7mmの銅合金製になる導体板(剛体)を用いている。
そのために、リードフレーム6の半田接合(半田の溶融→凝固)の際に生じる熱収縮で引張応力がIGBT3チップに加わり、これが原因で半田接合部の剥離,チップ割れなどのダメージを引き起こす懸念がある。また、図8で述べたようにリードフレーム6をIGBT3のチップ上面と外部導出端子5の脚部上面との間に跨がって載せた仮組立の状態で炉内に搬入して半田接合を行った場合に、IGBT3と外部導出端子5とでは伝熱条件の相違からリードフレーム6との間に挟んだ半田層8が溶融するまでに時間の差が生じ、これが原因でリードフレーム6が定位置からずれた位置に接合されてしまうといった不具合が発生することも認められている。
【0006】
本発明は上記の点に鑑みなされたものであり、その目的は前記課題を解決し、改良して製品歩留りの向上を図ったパワー半導体装置,およびその製造方法を提供することにある。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、パッケージの金属ベース板上に絶縁基板を介してパワー半導体チップをマウントした上で、該半導体チップの上面電極,前記絶縁基板の回路パターンと外囲ケースから引き出した外部導出端子との間に接続導体を配線したパワー半導体装置において、
前記接続導体を可撓導体としてその両端を配線の相手側部材に接合する(請求項1)ものとし、具体的には次記のような態様で実現する。
(1) 可撓導体には軟銅などの細線を素線とした束線,撚線,編組線などを用い、その導体の両端に結合した端子を介して配線の相手側部材に接合する(請求項2)。
【0008】
(2) 可撓導体に周面に熱収縮チューブなどの軟質な絶縁被覆を施しておく(請求項3)。
上記のように内部配線用の接続導体として可撓導体を用いることにより、図8で述べたような半田接合の際に生じる熱収縮を可撓導体自身の変形により吸収して半田接合部の剥離,チップ割れなどのダメージ発生を回避できる。さらに、可撓導体に軟質な絶縁被覆を施しておくことで、接続導体の可撓性を阻害することなしに接続導体が他のチップなどに接触して短絡するなどのトラブルを安全に回避できる。
【0009】
また、前記の可撓導体を相手側部材に半田接合して内部配線する方法として、本発明によれば、可撓導体の両端端子をそれぞれ配線相手側部材の接合面に半田層を挟んで重ねた上で、各端子の上に重りを乗せて接合位置に加圧保持し、この仮組立状態で不活性ガス雰囲気の炉内に搬入して半田接合を行うものとする(請求項4)。
この方法によれば、半田接合工程で可撓導体の両端と相手側部材との間に挟んだ半田層の溶融に時間差があっても、その影響を受けることなく可撓導体の両端の端子を個別に定位置に加圧保持して半田接合することができる。
【0010】
【発明の実施の形態】
以下、本発明の実施の形態を図1〜図6に示す実施例に基づいて説明する。
図1は本発明の実施例によるIGBTモジュールの組立構造図であり、基本的な構造は図7と同様であるが、絶縁基板2の回路パターン,IGBT3のチップ上面電極と外部導出端子5との間に配線する接続導体として、この実施例では図7のリードフレーム6に代えて可撓導体10を使用し、その両端に結合した導体端子10aを介して配線の相手側部材に半田付けするなどして導電接合するようにしている。
【0011】
ここで、用いる可撓導体10としては、図2に示すように軟銅などの細線を素線として多数本の素線10bを束ねたもの、また図3のように多数本の素線を撚り合わせた撚線10c、あるいは図示してないが多数本の素線で編んだ平編組線などを採用し、図4(a),(b) で示すように可撓導体10の両端に通常の圧着端子と同様に導体端子10aを嵌合した上で、端子10aの筒部を押し潰して可撓導体10と端子10aとの間を電気的,機械的に圧着接合させる。なお、可撓導体10として撚線あるいは平編組線を用いることにより、外部から配線を通じてモジュールに侵入するノイズを低減させることができる。
【0012】
なお、可撓導体10の断面積は、同容量のIGBTモジュールにおいて、IGBTと外部導出端子との間を複数本のワイヤボンディングで接続した場合におけるワイヤの合計断面積以上であることが望ましい。また、同様にリードフレーム6で接続した場合におけるリードフレームの断面積と同等であればよい。
また、図5(a),(b) は図2,図3に示した可撓導体10の外周に絶縁被覆として軟質な絶縁チューブを被覆した応用実施例を示す。この絶縁チューブ11は、可撓導体10をモジュール内部に配線した状態で、撓んだ可撓導体が他の半導体チップ,接続導体などに接触して短絡するのを防ぐ役目を果たすもので、例えば耐熱性のある熱収縮チューブが採用できる。なお、熱収縮チューブを用いる場合には、端子10aを取り付ける前に可撓導体にチューブを挿入しておき、端子を結合した後に熱を加えてチューブを熱収縮させるようにする。
【0013】
次に、前記の可撓導体10を接続導体として、半田接合によりIGBTモジュールに内部配線する際の半田接合する製造方法を図6により説明する。すなわち、配線の相手側部材であるIGBT3の上面電極,および外部導出端子5の脚部の上に半田層8(半田板あるいはペースト状の半田クリーム)を挟んで可撓導体10の端子10aを載せ、さらに両端の各端子10aにその上に重り9を載せて端子10aを所定の接合位置に加圧保持させる。次にこの仮組立状態のまま炉内に搬入し、ここで炉内温度を半田層8の溶融温度よりも10〜30℃高い温度に設定して半田接合を行う。
【0014】
この方法により、炉内での半田接合工程で可撓導体10の両端部に挟んだ半田層8が溶融するまでの時間に差があっても、その影響が他端の半田接合部に波及するおそれがなく、可撓導体10の両端端子10aを個々にあらかじめ指定した位置に安定よく半田接合できる。
【0015】
【発明の効果】
以上述べたように、本発明によれば、パッケージの金属ベース板上に絶縁基板を介してパワー半導体チップをマウントした上で、該半導体チップの上面電極,前記絶縁基板の回路パターンとパッケージの外囲ケースから引き出した外部導出端子との間に接続導体を内部配線したパワー半導体装置において、
前記接続導体を可撓導体としてその両端を配線の相手側部材に接合したことにより、接続導体に剛性のあるリードフレームを採用した従来構成で問題となっていた半田接合部の剥離,チップ割れなどのダメージ発生を回避して安定よく接合でき、これにより製品歩留りの向上化が図れる。
【0016】
また、前記の可撓導体に軟質な絶縁被覆を施すことで安全性が向上する。
さらに、前記の接続導体を相手側部材に半田接合して内部配線する際の方法として、可撓導体の両端に結合した端子をそれぞれ配線相手側部材の接合面に半田層を挟んで重ねた上で、各端子の上に重りを乗せて定位置に加圧保持し、この仮組立状態で不活性ガス雰囲気の炉内に搬入して半田接合することにより、可撓導体の両端に結合した端子を所定の位置に合わせて安定よく半田接合できる。
【図面の簡単な説明】
【図1】本発明の実施例によるパワー半導体装置の組立構造図
【図2】図1における可撓導体の一実施例の構成図
【図3】撚線を採用した可撓導体の構成図
【図4】図2に示した可撓導体を製造する工程図で、(a),(b) はそれぞれ可撓導体と端子との分解状態,および可撓導体に端子を結合した状態を表す図
【図5】可撓導体の周面に絶縁被覆を施した実施例の構造図で、(a),(b) はそれぞれ図2,図3の可撓導体に絶縁チューブを被覆した状態を表す図
【図6】本発明の実施例による可撓導体の両端を相手側部材に半田接合して内部配線する際の工程説明図
【図7】接続導体にリードフレームを用いた従来のパワー半導体装置の組立構造図
【図8】図7におけるリードフレームの両端を相手側部材に半田接合して内部配線する際の工程説明図
【符号の説明】
1 金属ベース板
2 絶縁基板
2b 回路パターン
3 IGBT(パワー半導体チップ)
5 外部導出端子
8 半田層
9 重り
10 可撓導体
10a 導体端子

Claims (4)

  1. パッケージの金属ベース板上に絶縁基板を介してパワー半導体チップをマウントした上で、該半導体チップの上面電極,前記絶縁基板の回路パターンとパッケージの外囲ケースから引き出した外部導出端子との間に接続導体を内部配線したパワー半導体装置において、
    前記接続導体を可撓導体としてその両端を配線の相手側部材に接合したことを特徴とするパワー半導体装置。
  2. 可撓導体が軟銅などの細線を素線とした束線,撚線,編組線のいずれかであり、その両端に結合した端子を介して配線の相手側部材に接合したことを特徴とする請求項1に記載のパワー半導体装置。
  3. 可撓導体に軟質な絶縁被覆を施したことを特徴とする請求項1または2に記載のパワー半導体装置。
  4. 請求項1ないし3のいずれかの項に記載のパワー半導体装置の製造方法であって、可撓導体の両端に結合した端子をそれぞれ配線相手側部材の接合面に半田層を挟んで重ねた上で、各端子の上に重りを乗せて定位置に加圧保持し、この仮組立状態で不活性ガス雰囲気の炉内に搬入して半田接合することを特徴とするパワー半導体装置の製造方法。
JP2003111236A 2003-04-16 2003-04-16 パワー半導体装置およびその製造方法 Pending JP2004319740A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003111236A JP2004319740A (ja) 2003-04-16 2003-04-16 パワー半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003111236A JP2004319740A (ja) 2003-04-16 2003-04-16 パワー半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004319740A true JP2004319740A (ja) 2004-11-11

Family

ID=33471847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003111236A Pending JP2004319740A (ja) 2003-04-16 2003-04-16 パワー半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2004319740A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081155A (ja) * 2005-09-14 2007-03-29 Hitachi Ltd 半導体装置
JP2008258448A (ja) * 2007-04-05 2008-10-23 Sumitomo Electric Ind Ltd バスバーおよび半導体装置
WO2010130235A3 (de) * 2009-05-11 2011-07-28 Danfoss Silicon Power Gmbh Verfahren zur kontaktsinterung von bandförmigen kontaktelementen
WO2011111137A1 (ja) * 2010-03-12 2011-09-15 株式会社日立製作所 半導体装置
WO2012039115A1 (ja) * 2010-09-24 2012-03-29 オンセミコンダクター・トレーディング・リミテッド 回路装置
JP2012064976A (ja) * 2005-07-08 2012-03-29 Fuji Electric Co Ltd パワーモジュールの冷却装置
JP5789264B2 (ja) * 2010-09-24 2015-10-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
CN106133896A (zh) * 2014-04-04 2016-11-16 三菱电机株式会社 半导体模块
WO2017194661A1 (en) * 2016-05-11 2017-11-16 Danfoss Silicon Power Gmbh Power electronic assembly and a low-vibration connection method
EP4376074A1 (en) * 2022-11-25 2024-05-29 Infineon Technologies AG Conductor rail, and power semiconductor module arrangement comprising a conductor rail

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064976A (ja) * 2005-07-08 2012-03-29 Fuji Electric Co Ltd パワーモジュールの冷却装置
JP2007081155A (ja) * 2005-09-14 2007-03-29 Hitachi Ltd 半導体装置
JP2008258448A (ja) * 2007-04-05 2008-10-23 Sumitomo Electric Ind Ltd バスバーおよび半導体装置
WO2010130235A3 (de) * 2009-05-11 2011-07-28 Danfoss Silicon Power Gmbh Verfahren zur kontaktsinterung von bandförmigen kontaktelementen
DE112010005383B4 (de) * 2010-03-12 2014-10-16 Hitachi, Ltd. Halbleitervorrichtung
JP2011192686A (ja) * 2010-03-12 2011-09-29 Hitachi Ltd 半導体装置
WO2011111137A1 (ja) * 2010-03-12 2011-09-15 株式会社日立製作所 半導体装置
WO2012039115A1 (ja) * 2010-09-24 2012-03-29 オンセミコンダクター・トレーディング・リミテッド 回路装置
JPWO2012039115A1 (ja) * 2010-09-24 2014-02-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP5789264B2 (ja) * 2010-09-24 2015-10-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US9362205B2 (en) 2010-09-24 2016-06-07 Semiconductor Components Industries, Llc Circuit device
CN106133896A (zh) * 2014-04-04 2016-11-16 三菱电机株式会社 半导体模块
JPWO2015151285A1 (ja) * 2014-04-04 2017-04-13 三菱電機株式会社 半導体モジュール
US9853009B2 (en) 2014-04-04 2017-12-26 Mitsubishi Electric Corporation Semiconductor module having a conductor member for reducing thermal stress
EP3128541A4 (en) * 2014-04-04 2018-03-14 Mitsubishi Electric Corporation Semiconductor module
CN106133896B (zh) * 2014-04-04 2018-12-04 三菱电机株式会社 半导体模块
WO2017194661A1 (en) * 2016-05-11 2017-11-16 Danfoss Silicon Power Gmbh Power electronic assembly and a low-vibration connection method
EP4376074A1 (en) * 2022-11-25 2024-05-29 Infineon Technologies AG Conductor rail, and power semiconductor module arrangement comprising a conductor rail

Similar Documents

Publication Publication Date Title
US10727163B2 (en) Semiconductor device
US10559538B2 (en) Power module
US8030749B2 (en) Semiconductor device
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
JP4226200B2 (ja) 半導体装置およびその製造方法
JP2012089681A (ja) パワー半導体装置
JP2504610B2 (ja) 電力用半導体装置
JPH06302653A (ja) 半導体装置
JP2004047883A (ja) 電力半導体装置
JP2012004543A (ja) 半導体ユニットおよびそれを用いた半導体装置
JP2008258547A (ja) 半導体装置およびその製造方法
JP2004319740A (ja) パワー半導体装置およびその製造方法
GB2199988A (en) Multi-layer molded plastic ic package
JP2002009217A (ja) 樹脂封止型半導体装置
JP2009147123A (ja) 半導体装置及びその製造方法
JP2004235566A (ja) 電力用半導体装置
KR20000033885A (ko) 금속 터미널을 구비하는 전력 반도체 모쥴, 전력 반도체 모쥴의금속 터미널 제조방법 및 전력 반도체 모쥴의 제조방법
JPH06268027A (ja) 半導体装置
JP2001332664A (ja) 半導体装置およびその製造方法
JPH077103A (ja) 1以上の半導体デバイス用実装装置及び方法
JPH0817870A (ja) 半導体装置
JP4277168B2 (ja) 樹脂封止型半導体装置及びその製法
JP2003234382A (ja) 半導体装置
EP2840607A1 (en) Semiconductor module
JP4047572B2 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050712

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070626