JP2007095984A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2007095984A
JP2007095984A JP2005283260A JP2005283260A JP2007095984A JP 2007095984 A JP2007095984 A JP 2007095984A JP 2005283260 A JP2005283260 A JP 2005283260A JP 2005283260 A JP2005283260 A JP 2005283260A JP 2007095984 A JP2007095984 A JP 2007095984A
Authority
JP
Japan
Prior art keywords
region
lead
main surface
electrode
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005283260A
Other languages
English (en)
Other versions
JP4764692B2 (ja
Inventor
Shiro Yamashita
志郎 山下
Shinichi Fujiwara
伸一 藤原
Shosaku Ishihara
昌作 石原
Hideto Yoshinari
英人 吉成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005283260A priority Critical patent/JP4764692B2/ja
Priority to US11/528,672 priority patent/US7719100B2/en
Priority to EP06020474A priority patent/EP1770770A3/en
Publication of JP2007095984A publication Critical patent/JP2007095984A/ja
Application granted granted Critical
Publication of JP4764692B2 publication Critical patent/JP4764692B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】
基板上の配線と当該基板に実装された半導体チップの電極とを板状又はフィルム状に形成されたリードの主面で電気的に接続する半導体モジュール（パワーモジュール）において、当該リード主面に接合される電極主面における不均一なはんだ濡れと当該はんだのリフローによる当該電極に対するリードの位置ずれを防止する。
【解決手段】
本発明による半導体モジュールでは、これに用いるリードの主面の半導体チップに対向する領域の少なくとも一部の幅が、当該半導体チップ主面に形成された電極の幅以上に広げられ、望ましくは基板上に形成された配線とはんだ接続される当該リード主面の他の領域が当該リードの延伸方向に分割される。
【選択図】 図４

Description

本発明は、自動車用電気機器に組み込まれるパワーモジュール等の半導体モジュールにおける基板とこれに実装される半導体素子とのリード接続に関する。
昨今、自動車等の車両における種々の電気機器の制御に電子装置が導入されてきた。電子装置が組み込まれた電気機器の一例として図１４（ａ）に示される電動パワーステアリング装置では、自動車の操舵に係るモータが収容される筐体にモータドライバ部が設けられ、このモータドライバ部に電子装置が搭載される。図１４（ｂ）は、このモータの回転軸と交差する面で当該モータ及びモータドライバ部を切断した断面図である。上述の電子装置は、パワーモジュールとして、モータドライバ部に組み込まれる。
パワーモジュールは、電動パワーステアリング装置のような比較的大きな電流で駆動される電気機器の制御に適した例えば、IGBT（Insulated Gate Bipolar Transistor）等のパワー素子を搭載した所謂半導体モジュールとして構成される。この種のパワーモジュールは、車両に搭載されることから車載モジュール（In-vehicle Module）とも呼ばれる。
上述した電動パワーステアリングのコントロールユニットなどのパワーモジュールでは、これに実装されたパワー素子（半導体素子）で大電流を制御するため、これに伴う発熱をパワーモジュールから効率よく排出することが求められる。パワーモジュールからの放熱を向上するため、当該パワーモジュールには、MOS（Metal-Oxide-Semiconductor）型に代表される半導体素子を基板上に所謂ベアチップの（樹脂等で封止されない）状態でダイボンディング接続する構造が採用されている。
パワーモジュールの基板に実装された半導体素子（チップ）への電気的な接続形態として、従来、他の半導体モジュール等で用いられているAlワイヤボンディング接続が採用されていた。図１に従来のパワーモジュールにおけるチップ接続の例を示す。図１は、パワーモジュールのチップ接続に係る部分を拡大して概念的に示した断面図であり、その基板（金属ベース基板）１は、金属ベース１ａ、当該金属ベース１ａの一方の主面を被覆する絶縁層１ｂ、及び当該絶縁層１ｂ上に金属等の導体で形成された配線１ｃ（基板側パッド１ｄ）を有する。配線１ｃの一方には半導体チップ３の下面（主面の一方）がはんだ２により接合され、半導体チップ３の上面（主面の他方，当該一方の主面の反対側）と配線１ｃの他方とはＡｌワイヤにより電気的に接続される。なお、図１に示した座標系は、基板１の主面をｘ−ｙ平面と規定して、図１に示される構造と後述する他の図面に示される構造との位置的な関係を明らかにするものである。この座標系におけるｘ軸、ｙ軸、及びｚ軸は互いに交差し合う（transverse to one another）関係を満たす限りにおいて、互いに直交し合わなくともよい。
図１に示されるAlワイヤボンディングによるチップ接続では、ボンディングワイヤが細いために、当該チップで制御される電流に対して抵抗が高くならざるを得ない。このようなチップ接続における電気的な抵抗値の上昇を回避するには、一つのMOSチップに対し数本ワイヤを接続しなければならない。また、斯様なチップ接続を採用したパワーモジュールを量産するに際し、ワイヤボンダ等の装置を増やさざるを得ず、当該パワーモジュールの生産台数が増加した場合新たな設備投資が必要となる。よって、パワーモジュールにおけるチップ接続をワイヤボンディングではなく、低抵抗で、且つ当該パワーモジュールの量産性に適したリードのはんだ接続で形成することが望まれている。図２には、リードでチップ接続がなされたパワーモジュールの例が示され、半導体チップ３の上面と他方の配線１ｃにはリード６がはんだ２で夫々接合される。また、上記一方の配線１ｃと半導体チップ３の下面との間には、ヒートスプレッダ（Heat Spreader，放熱部材）５が設けられる。
このような半導体モジュールのリード接続を具現化するために、以下のような技術が検討されている。例えば、特許文献１では融点の異なる複数のはんだを用いて、基板上にリード、半導体チップ、放熱板を階層接続する方法や、Sn系の（錫を主成分として含む）はんだペーストによりそれらを一括接続する方法が教示される。この手法に拠れば、ワイヤボンディング接続では複雑にならざるを得ない組立工程が簡略化される。また、特許文献２では、このリードを放熱板、絶縁基板、シリコンチップと線膨張係数差が10×10-6以下である材質で作製してはんだの接続信頼性向上を図ることが検討されている。非特許文献１では、リードの端部をくし歯形状にすることにより当該リードからチップに加わる熱応力を低減化し、チップの電極破壊を防止することが検討されている。
日本国特許公報第３６２７５９１号 特開平９−３６１８６号公報 中島他；「リード接合を用いた大容量樹脂封止型パワーモジュール」、11th Symposium on "Microjoining and Assembly Technology in Electronics"（Mate 2005），Vol．11(2005)，pp．433-436。
図３にMOSチップ３の外観模式図を示す。図３に示されたＭＯＳチップ３の表面（Front Surface）は上述した半導体チップ３の上面に、裏面（Rear Surface）は上述した半導体チップ３の下面に夫々対応する。ＭＯＳチップ３は、表面のソース電極８と裏面のドレイン電極９との間にチャネル（例えば、真性半導体層）がｚ方向に形成され、このチャネルにおける上述した大電流の導通がＭＯＳチップ３の表面に設けられたゲート電極７に印加される電圧信号で制御される。図３に示されるＭＯＳチップ３において、その表面（Front Surface）にはゲート電極７と複数のソース電極８とが互いに離間されて形成される一方、その裏面（Rear Surface）はドレイン電極９で全面的に覆われる。図２に示された半導体モジュールにおいて、このドレイン電極９ははんだ２によりヒートスプレッダ５に接続され、当該ヒートスプレッダ５を介して基板１主面内の配線１ｃ（基板側パッド１ｄ）に電気的に接続される。
このMOSチップ３に対し電気的接続を行う場合、モジュール全体の電気的な特性を低下させないために、その表面（Front Surface）に分割して形成されているMOSチップ３のソースパッド（ソース電極）８の全てに配線が接続される必要がある。Alワイヤボンディングでは、これらのソースパッド８の各々にAlワイヤ４を接続することにより電気的特性の低下しない接続が得られる。リード接続においては、リード６は全てのソースパッド８にかかるようなリード幅としはんだ接続する必要がある。
チップ３／リード６間にはんだを供給する方法としては、その作業性から、この間にはんだシートを挿入する方法が妥当である。このとき、はんだシートやリードのＭＯＳチップ３の表面（複数のソースパッド８）における搭載位置のばらつきや、当該はんだシートのリフローに伴ってフラックスにより惹き起こされる当該はんだシートやリードのソースパッド（ソース電極）８からの位置ずれ（Displacement）に因り、はんだ溶融後においても、ソースパッド８の一部（例えば、その端部）が当該はんだで濡れなくなることがある。換言すれば、ＭＯＳチップ３の表面（Front Surface）内において、ソースパッド８のはんだによる濡れの状態（Wetting Condition with the Solder）が不均一となる。はんだは、その表面張力により、当該はんだの表面をより小さくするように、その形状を変える。
上述の如く、ソースパッド８におけるはんだ濡れ広がり（Solder Wetting Coverage）や、ソースパッド８を濡らすはんだの量が、ＭＯＳチップ３の表面内で偏在すると、当該はんだでソースパッド８に接続されようとするリード６は当該はんだ濡れ広がりや当該はんだ量の分布に応じて、当該ＭＯＳチップ３の表面内で動く。その結果、リード６のソースパッド８に対する位置は、当該リード６とＭＯＳチップ３との電気的な接続に好適な位置からずれる。
リード６が接続されるパッド（電極）８の表面におけるはんだ濡れ状態のばらつき（濡れ不良領域（Non-Wetting Region）の出現）により、実際に発生したパッド８に対するリード６の位置ずれの一例を図１３に示す。このように生じるリード６のパッド８からの位置ずれと、これに拠るリード６とパッド８との電気的な接続の不良を防止することが、本発明の課題である。
本発明者らにより認識された斯様な課題に対する検討は、半導体モジュールの実装に係る技術分野にて、まだなされていない。特許文献１、２及び非特許文献１では、それぞれプロセスの簡略化を目的としたリードによる接続方法、高接続信頼性を有するリード材、及びリード形状が提案されている。しかし、これらの文献を参酌しても、本発明者らが見出したパッド（電極）の表面におけるはんだ濡れ状態の不均一性や、当該パッドに対するリードの位置ずれを解決し得る技術は見出せない。
上述した課題に鑑み、本発明者らが着想した半導体モジュールを特徴付けるリードの基本構造は、図４に示される。図４は、図１に示した座標系により規定されるｘ−ｙ平面での、当該リード６、これにより電気的に接続される半導体素子（ＭＯＳチップ）３の電極（パッド）８並びに基板１主面内に形成された電極（パッド）１ｄ、及び当該半導体素子３が搭載される基板１主面内に形成された他の電極１ｄの配置を示し、基板１主面の輪郭、当該主面に形成される他の構造物（絶縁層１ｂ等）は割愛されている。
ｘ−ｙ平面に広がる基板１の主面において、リード６の一部分（例えば、当該リード６の一端）が接合される半導体素子３の電極８はｘ−ｙ平面に沿って並び且つ各々広がる。また、リード６の他の部分（上記一部分以外の部分，例えば、当該リード６の他端）が接合される他の電極１ｄはｘ−ｙ平面に沿って広がる。リード６は、その上記一部分が半導体素子３の電極８と、その上記他の部分が基板１主面内に形成された他の電極１ｄと、夫々接合された状態で、ｘ−ｙ平面沿いに広がる主面を有し且つｚ軸方向（当該主面に交差する方向）に厚みを有する導電性材料で形成された板（Plate）、又はフィルム（Film）として記述される。斯様な形状を有するリード６の主面の一方（図２では、リード６の下面）は、上記一部分において、半導体素子３の電極８上に供給されたはんだと接し、上記他の部分において、基板１主面内に形成された他の電極１ｄ上に供給されたはんだと接する。本明細書における以降の説明では、図４を参照して、上記リード６の上記一部分をＡ領域（Region A）とも記し、上記他の部分をＢ領域（Region B）とも記す。リード６の主面に引かれた破線６’は、図２に示す如く、このリード６の一端を半導体素子３の上面に、その他端を基板１ａの主面に形成された配線１ｃ（電極１ｄに対応）に夫々はんだ２で接合したときに現れるリード６の屈曲部を示す。
図４に示す如く、本発明による半導体モジュールのリード６は、そのＡ領域の幅（ここではｘ軸方向の寸法）：ａが、半導体素子３の主面（ｘ−ｙ平面に沿う）に形成された電極８のｘ軸方向に対向し合う一辺と他辺とを隔てるで決まる幅（電極８のｘ軸方向の寸法）：ｂ以上であることに特徴付けられる。リード６の幅は、例えば、その主面のＡ領域からＢ領域へ延びる方向（ｙ軸方向）と交差する方向（ｘ軸方向）の寸法として規定される。また、リード６のＡ領域主面に接合される電極８を、図３に示される如く、ｘ軸方向に並ぶ複数の導電層（単位電極）で構成したとき、リード６の幅は、当該複数の導電層の並設方向（Juxtaposition Direction，ｘ軸方向）の寸法として規定される。
リード６の幅：ａは、上記Ａ領域の全域において、上記幅：ｂに対して上述の関係（ａ≧ｂ）を満たす必要は無く、当該Ａ領域の少なくとも一部で当該関係が満たされていればよい。即ち、リード６（Ａ領域）に接合される電極８の一部が、リード６で覆われずに露出されてもよい。リード６のＡ領域の主面を、そのＢ領域に最も近い一端からそのＢ領域より最も遠い他端へ延在させるとき、上記リード６の幅：ａは、当該延在方向に交差する方向（ここではｘ軸方向）沿いのＡ領域主面の寸法と記され、その値は当該Ａ領域主面の一端側及び他端側の少なくとも一方で上記電極８の幅：ｂ以上となればよい。また、一方向（ｘ軸方向）に並んで一つの電極８を成す複数の導電層の少なくとも一つが、当該並設方向（ｘ軸方向）に交差する方向（ｙ軸方向）に延在する場合、リード６のＡ領域は、この延在方向沿いに規定される両端の少なくとも一方で上記関係（ａ≧ｂ）を満たすように成形されるとよい。リード６のＡ領域を、その両端で上記関係（ａ≧ｂ）を満たすように成形するとき、この両端の間に上記電極８の一部を露出させる例えばＵ字型の切り欠き（Notch）を形成してもよい。リード６のＡ領域の幅：ａは、当該切り欠き（Notch）が形成された部分にて、上記幅：ｂより狭まる。
電極８を上記一方向（ｘ軸方向）に並ぶ複数の導電層で構成する場合、当該電極８の幅：ｂは、複数の導電層の並設方向（ｘ軸方向）沿いに規定される。当該電極の幅：ｂは、例えば、複数の導電層の夫々における上記並設方向沿いの幅と、複数の導電層の隣り合う一対を隔てる当該並設方向沿いの間隙との総和として規定される。また、当該電極の幅：ｂは、当該複数の導電層の当該並設方向沿いに規定される両端に位置する一対の各々の辺を隔てる距離としても規定される。上記電極８の両端をなす一対の導電層の各々における上述の「辺」とは、上記複数の導電層の他と対向せず、且つ上記並設方向に交差する方向に延びる一辺として規定される。複数の導電層の並設方向に隔てられる半導体素子の主面（その上に当該導電層が形成される）の一端と他端とを基準にすれば、上記電極の幅：ｂは、当該主面の一端に最も近い導電層の当該一端側に位置する一辺と、当該主面の他端に最も近い他の導電層の当該他端側に位置する一辺とを当該並設方向に隔てる距離として規定される。
一方、上記リードＢが上記Ａ領域側の一端から上記Ｂ領域側の他端へ延在して成形されるとき、当該リードのＢ領域に、リードの他端から当該延在方向沿いにその主面へ延びる少なくとも一つの切り込みを入れて、これを複数の部分に分割してもよい。リードのＢ領域に形成された複数の部分は、リードの主面内において、その延在方向に交差する方向に並ぶ。斯様に分割されたリードのＢ領域に合わせて、これに接合される電極１ｄをも分割し、その各々を、これに対応する上記リードのＢ領域を成す複数の部分の一つとはんだで接合してもよい。このとき、リードのＢ領域を分割して形成したｎ本の上記部分（ｎは３以上の自然数）に対して、電極１ｄもｎ個の導体膜に分けるとよい。
本発明による半導体モジュールの代表的な構造の一つは、第１の導体膜（Conductive Film，１ｄ）及び第２の導体膜（１ｄ）を含む配線パターン（Wiring Pattern，１ｃ）が形成された主面を有する基板（１ａ）と、第１の導体膜（１ｄ）に電気的に接続され且つ基板（１ａ）の主面に搭載される半導体素子（３）と、第２の導体膜（１ｄ）と半導体素子（３）とを電気的に接続するリード（６）を備え、リード（６）はその主面を基板（６）の主面に対向させて配置され、リード（６）の主面は半導体素子（３）の「基板（１ａ）の主面」とは反対側の主面と対向する第１領域（Region A）と第２の導体膜と対向する第２領域（Region B）とを含み、半導体素子（３）の主面にはリード（６）主面の第１領域（Region A）にはんだ（２）で接合される電極（８）が形成され、リード（６）主面の第１領域（Region A）は第２領域（Region B）に近いその一端から第２領域（Region B）から遠いその他端に向けて第１方向（ｙ軸方向）に延在し、リード（６）主面の第１領域（Region A）の少なくとも一部の第１方向と交差する第２方向（ｘ軸方向）に沿う第１の幅（ａ）は当該第１領域（Region A）にはんだ接続される電極（８）の第２方向（ｘ軸方向）に沿う第２の幅（ｂ）以上であることを特徴とする。
上述した本発明による半導体モジュールの構成に拠れば、上記半導体素子３の主面に形成された電極８におけるはんだ２の「ぬれ状態」が不均一であるときも、当該はんだ２のリフローの開始とともに、電極８の一部分に局在したはんだ２がリード６のＡ領域の主面を介して「濡れ不良」状態にある電極８の他の部分に広がる。このため、リフローされたはんだ２からリード６に加わる力が大きくなる前に、電極８のリード６との接合面におけるはんだ２の濡れ広がりの差が十分に縮められる。これは、リード６の少なくとも一部分の幅を電極８の幅以上に広げることで、電極８とリード６との間におけるはんだ２のリフローに先行して、リード６の主面（Ａ領域）でのはんだ２の濡れ広がりが促される現象に拠ると考察される。従って、電極８とリード６との間でのはんだ２のリフローが本格化する時点で、電極８の全域に一様にはんだ２が濡れ広がると言っても過言ではない。電極８の一部分に濡れたはんだ２の本格的なリフローで、はんだ２の濡れが不十分である当該電極８の他の部分を支点として、リード６が動くという現象は抑えられ、当該現象に因る電極８（半導体素子３）に対するリード６の位置ずれも解消される。また、リード６に対向する電極８の主面におけるリード６との電気的な接続に寄与する領域の比率が格段に高まるため、リード６と電極８との接続抵抗は抑えられる。従って、半導体素子３で制御する電流が増大しても、半導体モジュールの過剰な温度上昇は抑えられる。
以上に記した本発明の半導体モジュールの効果は、リード６の主面のＢ領域を複数の部分に分割することで、より顕かになる。特に、リード６の主面がそのＡ領域からＢ領域に向けて延在するとき、リード６のＢ領域と基板主面上の電極１ｄとの間におけるはんだ２のリフローが、リード６のＡ領域の電極８に対する「位置ずれ」に加担することが考えられる。リード６のＢ領域が複数の部分に分割されることで、当該Ｂ領域と基板主面上の電極１ｄとの間でのはんだ２のリフローに因る基板１の主面内におけるリード６の回転は抑えられる。この効果は、基板主面上の電極１ｄをリード６のＢ領域の形状に合わせて分割することで高まる。例えば、櫛歯状のリード６のＢ領域をなすｎ本（ｎは３以上の自然数）の部分の各々を、基板主面上の電極１ｄを成すｎ個の導体膜の当該各部分に対応する一つに接合すると、リード６のＡ領域の電極８に対する「位置ずれ」のみならず、リード６のＢ領域の電極１ｄに対する「位置ずれ」も解消される。
上述した本発明による半導体モジュールのいずれにおいても、そのリード６の特徴的な構造、さらには当該リードのＢ領域に接合される電極１ｄの特徴的な構造により、半導体素子の電極に対する位置ずれの無いリード接続部を備えた、特に大電流の制御に好適なパワーモジュールを得ることができる。
本発明による半導体モジュールを特徴付ける具体的な構造を、以下の実施例として関連する図面を参照して説明する。本実施例にて説明される半導体モジュールにおいて、従来の半導体モジュールと共通する構造については図２を適宜参照する。また、以下の実施例にて参照する図に夫々示された座標系は、図１に示した座標系と同様に、半導体モジュールの基板１の主面をｘ−ｙ平面と規定し、夫々の図面に示される部材や構造の位置的な関係を明らかにするものである。例えば、図５、図１０、及び図１１にｘ−ｙ平面で示されるリード６は、図６にｘ−ｙ平面で示される半導体素子３の主面（電極８）に図４にｘ−ｙ平面で、図２にｙ−ｚ平面で、夫々示される如く、接合される。なお、いずれの座標系においても、ｘ軸、ｙ軸、及びｚ軸は、互いに交差し合う（transverse to one another）関係を満たす限りにおいて、互いに直交し合わなくともよい。
本実施例では、半導体素子３の主面に形成され、且つはんだ２でリード６に接合される電極８（以下、ソースパッド８と記す）におけるはんだ２の偏った濡れ、及び当該ソースパッド８に対するリード６の位置ずれを、夫々防止するために試作した５種類のリード６に係る以下の検討に基づいて、本発明による半導体モジュールの具体的な構造を明らかにする。
試作された５種類のリード６の各々は、図５は示される如き主面の形状で共通し、「リードＩ」という群に分類される。夫々のリード６の領域Ａと接合される半導体素子３の主面（図２における上面）は、図６にＴＥＧ（Test Element Group）のチップ仕様として示される。ＴＥＧのチップ（半導体素子）３は、図３に示されたＭＯＳチップ３と同様に、その一方の主面（図６に示される面）に形成されたソースパッド（ソース電極）８と他方の主面（図６の裏側に位置する面）に形成されたドレインパッド（ドレイン電極）との間に例えば真性半導体層からなるチャネルがｚ方向に形成される。このチャネルにおける電流の導通は、ＴＥＧのチップ３の当該一方の主面に設けられたゲートパッド（ゲート電極７）に印加される電圧信号で制御される。即ち、本実施例に用いたＴＥＧのチップ３は、その厚さ方向に流れる電流をスイッチングする電界効果型トランジスタとして構成される。このＴＥＧのチップ３を、そのソース電極をエミッタ電極及びコレクタ電極の一方、そのドレイン電極をエミッタ電極及びコレクタ電極の他方、そのゲート電極をベース電極に代えたバイポーラ・トランジスタとして構成しても、本発明による半導体モジュールの具現化を妨げない。
本実施例にて用いた「リードＩ」群に属する５種類のリード６は、本発明による半導体モジュールの組み立てにおける、当該リード６の幅（図４を参照して述べた領域Ａの幅：ａ）及びその重量の影響を検討するため、サンプル毎にそのリード幅、及びリード厚さを図５に添付した表の如く変化させ、図６に示すＴＥＧのチップ３に設けられたソースパッド８との接続実験を行った。当該実験で試作した半導体モジュールのｚ軸方向に対する断面構造は、図２に示される従来のそれに類似し、ｘ−ｙ平面（基板１ａの主面）内における平面構造は図４に示されるそれに準ずる。この実験における作業性を考慮し、チップ３と基板１との間、及びリード６と基板１との間は、無鉛はんだの一種であるＳｎ３Ａｇ０．５Ｃｕはんだペーストで、チップ３とリード６との間は例えば、当該はんだペーストと同様な組成を有する無鉛はんだシートにより接続した。
本実施例では、上記半導体モジュールを、図７に示す手順で作製した。まず、アルミニウムのような金属、又はこれを含む合金からなる金属ベース１ａの主面の一方に絶縁層１ｂを形成する。絶縁層１ｂは、半導体モジュールの耐熱性とこれで制御される電流を絶縁する観点から、例えばセラミックスを焼結した厚膜で形成される。絶縁層１ｂ上には、銅やアルミニウムのような金属、又はこれを含む合金からなる配線１ｃ（その一部は基板側パッド１ｄとして利用される）のパターンが形成される。さらに配線１ｃの上面にはんだペースト２ａを塗布し、配線１ｃの一つ（第１電極）の上面に塗布されたはんだペースト２ａ上には上述したＴＥＧのチップ（半導体素子）３の一つが載せられる。さらにＴＥＧのチップ３の上面（図６に示されるソースパッド８が形成された領域）には、フラックス１０が塗布され、当該フラックス１０上にはんだシート２ｂが載せられ、当該はんだシート２ｂ上にフラックス１０が塗布される。
はんだシート２０ｂは、ＴＥＧのチップ３の上面に分割して形成された複数のソースパッド８の全てを覆えるように、当該ソースパッド全体（ソースパッド８間の間隙も含む）の面積に対応する大きさとした。また、ソースパッド８上にはんだシート２ｂを供給する位置のばらつきの影響を検討するため、ソースパッド８に対するはんだシート供給位置を０ｍｍ（位置ずれなし）、０．２ｍｍ、０．５ｍｍとずらした。
はんだシート２ｂ上にフラックス１０を塗布した後、上述したリード６のサンプルを、そのＡ領域の位置をフラックス１０の塗布されたはんだシート２ｂ上に、そのＢ領域の位置を配線１ｃの他の一つ（第２電極）に塗布されたはんだペースト２ａ上に、それぞれ合わせて、基板（金属ベース基板）１上に配置した。リード６は、そのＡ領域のソースパッド８に対する位置のずれの影響を検討するため、そのソースパッド８に対する供給位置をそれぞれ０ｍｍ（位置ずれなし）、０．２ｍｍ、０．５ｍｍとずらして基板１上に設けた。
本実施例で試作した半導体モジュールは、上記５種類のリード６のサンプルの各々に対し、更に上述したソースパッド８に対するはんだシート２０ｂの位置、及びリードの位置が互いに異なる群毎に、５サンプルずつ用意された。これらの半導体モジュールのサンプルは、その基板１上にリード６が配置された後、リフロー炉に入れられ、上記はんだペースト２ａのリフローによるチップ３と第１電極１ｃとの接合、並びにリード６と第２電極１ｃとの接合、及び上記はんだシート２ｂのリフローによるチップ３とリード６との接合が完成される。リフロー炉におけるリフロー条件は、最高温度を２４５℃とし、当該はんだの融点２１７℃以上による加熱を３分２０秒間に亘って続けた。
図８に実験結果を示す。図８より、本実施例で試作した半導体モジュールの全てのサンプルにおいて、ソースパッド８の不均一なはんだ濡れは見られず、また、ソースパッド８に対するリード６の位置ずれも発生しなかった。図８の表における「０／５」は、半導体モジュールの５つのサンプル全てが良品であったことを示す。図６に添付した表から明らかなように、本実施例に用いたＴＥＧのチップ（半導体素子）３のソースパッド８全体の幅（図４で言及した幅：ｂに対応）は、４本のソースパッド８の各々におけるｘ軸方向に幅：ｌ１＝１．０ｍｍと、当該ソースパッド８をｘ軸方向に隔てる間隙の幅：ｌ２＝０．３ｍｍとにより、４．９ｍｍと算出される。これに対し、図５に添付した表から明らかなように、本実施例に用いたリード６のサンプル＃（１），（４），（５）の幅：Ｗ（図４で言及した幅：ａに対応）は、ソースパッド８の全体の幅：ｂと等しく、サンプル＃（２），（３）の幅：Ｗはソースパッド８の全体の幅：ｂより大きい。さらに、リード６の厚み（ｚ軸方向の寸法，リード６の重量に影響する因子）、リード６及びはんだシート２ｂのソースパッド８に対する位置ずれの影響も見られない。
以上のことから、リード６がそのＡ領域において、これにはんだ２ｂで接合される電極８の全体の幅：ｂ以上の幅：ａ（＝Ｗ）を持つとき、当該リード６を半導体モジュールに用いることで、半導体モジュールに搭載された半導体素子３の電極８における不均一なはんだ濡れが解消され、また、電極８に対するリード６の位置ずれの発生が抑えられることが明らかとなった。
一方、Ａ領域側の一端からＢ領域側の他端へｙ軸方向に延在されるリード６のＢ領域を、当該他端からｙ軸方向に延在する一つの「切り込み」で隔てられ且つｘ軸方向に並ぶ２つの部分に分割すると、上述の効果はより顕かに認められた。また、斯様に成形されたリード６のＢ領域に合わせて、当該Ｂ領域に接合される基板１の第２電極１ｄを、当該基板１の主面内にてｘ軸方向に並ぶ２つの導体膜（Conductive Films）に分割することでも、上述の効果は顕かに認められた。さらに、リード６のＢ領域をｎ本（ｎは３以上の自然数）の上記部分に分割して言わば櫛歯状に成形し、且つその「部分」の夫々を、基板１にｘ軸方向に並設されて上記第２電極１ｄをなすｎ個の上記導体膜の当該「部分」に対応する一つ毎にはんだで接合することで、上記Ａ領域の形状に特徴付けられるリード６の効果が高まることも確認された。
従って、本実施例にて説明したリード６を用いることにより、大電流の制御に好適な半導体モジュール（パワーモジュール）が得られる。
本実施例では、実施例１で試作した「リードＩ」群のリードに代えて、これと異なる形状の主面（ｘ−ｙ平面）を有するリード６のサンプルを、その形状に応じて、「リードII（図９参照）」，「リードIII（図１０参照）」，及び「リードIV（図１１参照）」の群に分けて試作し、その半導体モジュールにおける実施可能性（Feasibility）を検討した。本実施例でも、これらのリード６に接合される半導体素子３として、図６に示すＴＥＧのチップを用い、半導体モジュールの組み立ては、図７を参照して説明される実施例１の工程に倣い、はんだペースト２ａやはんだシート２ｂのリフロー条件も実施例１のそれと同様に設定した。
実施例１で検討されたリード６は、その主面のＡ領域のｘ軸方向に沿う幅：ａが、当該Ａ領域の「Ｂ領域に近い一端」からその「当該Ｂ領域より遠い他端」に到る「全域」において、当該Ａ領域にはんだ接続される半導体素子３の電極（ソースパッド）８の当該ｘ軸方向に沿う幅：ｂ（＝４．９ｍｍ）以上である関係を満たす。しかし、本実施例で検討される「リードII」のサンプル＃（１），（２）、及び「リードIII」のサンプル＃（２），（３）では、その夫々のＡ領域において、部分的に上記関係（ａ≧ｂ）が満たされない。即ち、これらのサンプルのＡ領域を、そのＢ領域側からｙ軸方向の長さがＬ１の一端側部分、当該長さがＬ２の中央部分、及び、当該長さがＬ１の他端側部分に分けると、「リードII」のサンプル＃（１）の中央部分の幅：ａ（＝Ｗ−Ｗ３）は４．５ｍｍ，「リードII」のサンプル＃（２）の中央部分の幅：ａ並びに「リードIII」のサンプル＃（２）の中央部分の幅：ａ（＝Ｗ−２×Ｗ３）は４．７ｍｍ，「リードIII」のサンプル＃（３）の中央部分の幅：ａは４．４ｍｍとなり、いずれも半導体素子３の電極８の幅：ｂより小さい。これらのリード６（サンプル）に共通する特徴は、その主面のＡ領域におけるｘ軸方向に沿う幅（以降、第１の幅）：ａは、そのＢ領域に近い一端側（一端側部分）及びそのＢ領域から遠い他端側（他端側部分）の「少なくとも一つの部分」において、当該Ａ領域にはんだ接続される半導体素子３の電極８のｘ軸方向に沿う幅（以降、第２の幅）：ｂ以上であり、当該リード主面のＡ領域の当該「少なくとも一つの部分」以外における当該第１の幅：ａは上記第２の幅：ｂ未満である、と記される。なお、「リードIII」のサンプル＃（１）は、厚み（ｔ，ｚ軸方向の寸法）、ｙ軸方向に沿う、全体の長さ（Ｌ）、Ａ領域の長さ（２×Ｌ１＋Ｌ２）、及びＢ領域の長さ並びに分割構造の各々において、「リードＩ」のサンプル＃（１）と等しい。
また、本実施例で検討される「リードII」のサンプル＃（１）〜（３）、「リードIII」のサンプル＃（２），（３），及び「リードIV」のサンプル＃（１）は、その各々のＡ領域における上記中央部分と上記一端部分並びに上記他端部分とを比較して明らかなように、当該リード主面のＡ領域のｘ軸方向に沿う第１の幅：ａは、その当該一端側及び当該他端側の夫々にて、当該Ａ領域にはんだ接続される半導体素子３の電極８のｘ軸方向に沿う第２の幅：ｂ以上であり、且つ当該リード主面のＡ領域の一端側と他端側とに挟まれた他の部分（上記中央部分）には、ｘ軸方向に延在する少なくとも一つの切り込みが形成されると特徴付けられる。これらのリード６（サンプル）を用いた半導体モジュールでは、図１１に示される如く、上記リード主面のＡ領域に形成された上記切り込みにより、上記半導体素子３の電極（ソースパッド）８の一部が露出されることもある。リード６の主面に形成される上記「切り込み」は、ｘ軸方向にＵ字型、又は溝型（Trenched Shape）に形成するとよい。
上記リード主面（Ａ領域）の「切り込み」は、電極（ソースパッド）８が形成された半導体素子３の主面（ｘ−ｙ平面）内にて、当該主面に形成された当該半導体素子３の制御電極（ゲートパッド）７がx方向に間隙を介して当該切り込みと対向するような位置に設けるとよい。例えば、基板１の主面に形成された上記第１電極１ｃ（第１の導体膜）１ｄ並びに上記第２電極１ｃ（第２の導体膜）１ｄ以外の配線（導体膜，いずれの図にも示されず）と当該半導体素子３の制御電極７とをワイヤボンディングで電気的に接続するとき、リード主面Ａ領域に形成された上記切り込みにより、当該制御電極７の主面におけるワイヤボンダ（ワイヤボンディング装置）の位置合わせが容易となり、ボンディングワイヤ（図示されず）とリード６との電気的な短絡のリスクも下がる。
本実施例で検討した半導体モジュールのサンプルとして、実施例１と同様に、これに用いられる７種類のリード６毎に、はんだシート２０ｂのソースパッド８に対する供給位置の異なる３種類が用意し、さらにはんだシート２０ｂとソースパッド８との位置合わせの異なる３種類の状態毎に、当該ソースパッド８に対する当該リード６（Ａ領域）の配置が異なる３種類が用意された。このように類別される６３種類の半導体モジュールの各々を５サンプルずつ作製し、夫々の種類にて発生した不良サンプル数を図１２に示す表に纏めた。
図１２には、６３種類の半導体モジュールにおける試作品の検討結果が、その各種におけるサンプル総数（＝５）を分母とし、その総数に対する不良サンプルの個数を分子とした分数として、図８と同様な表に纏められている。いずれの種類の半導体モジュールにも、その「０／５」と記される結果の如く、不良サンプルは現れなかった。
以上のことから、リード６のＡ領域における上記第１の幅：ａが、当該Ａ領域全域で、これにはんだ２ｂで接合される電極８の上記第２の幅：ｂ以上とならなくても、その関係（ａ≧ｂ）が当該Ａ領域の少なくとも一部で満たされれば、半導体モジュールに搭載された半導体素子３の電極８における不均一なはんだ濡れが解消されることが明らかとなった。また、本実施例で例示した半導体モジュールにおいても、半導体素子３の電極８に対するリード６の位置ずれの発生が抑えられることが明らかとなった。
また、本実施例で検討した３種類のリード６のＡ領域側の一端からＢ領域側の他端へｙ軸方向に延在される主面のいずれにおいても、そのＢ領域を、当該他端からｙ軸方向に延在する一つの「切り込み」で隔てられ且つｘ軸方向に並ぶ２つの部分に分割すると、上述の効果はより顕かに認められた。また、斯様に成形されたリード６のＢ領域に合わせて、当該Ｂ領域に接合される基板１の第２電極１ｄを、当該基板１の主面内にてｘ軸方向に並ぶ２つの導体膜に分割しても、上述の効果は顕かに認められた。さらに、リード６のＢ領域をｎ本（ｎは３以上の自然数）の上記部分に分割し、且つその「部分」の夫々を、基板１にｘ軸方向に並設されて上記第２電極１ｄをなすｎ個の上記導体膜の当該「部分」に対応する一つ毎にはんだで接合することで、上記Ａ領域の形状に特徴付けられるリード６の効果が高まることも確認された。
従って、本実施例で説明した各種のリード６を用いても、大電流の制御に好適な半導体モジュール（パワーモジュール）が得られる。
車両搭載用電気機器に装着されるパワーモジュールにおいて、上述の如き、板状又はフィルム状のリードをその主面を基板の主面に向き合わせてて当該基板に実装するリード接続は将来的に増加する傾向にある。従って、本発明者らが着眼したリード主面にはんだ接続される電極（導体膜）表面における不均一なはんだ濡れ状態や、当該電極に対するリードの位置ずれの問題は今後頻発すると考えられる。本発明は、これらの課題を解消するに好適且つ有効なリード構造を提供する。
配線接続に従来のAlワイヤボンディング接続を用いたパワーモジュールのチップ接続部の例を示した図である。 配線接続にリード接続を用いたパワーモジュールのチップ接続部の例を示した図である。 本発明において検討に用いたMOSチップの外観を示した模式図である。 本発明におけるリードの基本構造を示した模式図である。 本発明におけるリードI（基本構造）において、検討したリードの寸法を纏めた表である。 本発明において、検討したMOSチップの外形寸法及び電極パッド寸法を纏めた表である。 本発明において、採用した実験手順を纏めた図である。 本発明におけるリードI（基本構造）において、リフロー後のリード位置ずれ発生サンプル数を纏めた表である。 本発明におけるリードII（ゲートパッド部除去）において、検討したリードの寸法を纏めた表である。 本発明におけるリードIII（部分的幅広構造）において、検討したリードの寸法を纏めた表である。 本発明におけるリードIV（谷折り構造）において、検討したリードの寸法を纏めた表である。 本発明におけるリードII（ゲートパッド部除去）、リードIII（部分的幅広構造）及びリードIV（谷折り構造）において、リフロー後のリード位置ずれ発生サンプル数を纏めた表である。 配線接続にリード接続を用いたパワーモジュールのチップ接続部において、実際に発生したソースパッドに対するはんだの偏った濡れ及びリードの位置ずれの例を示した図である。 パワーモジュールが搭載される電気機器の一例としての電動パワーステアリング装置の斜視図、及び当該電動パワーステアリング装置におけるパワーモジュールの搭載位置を示す断面図である。
符号の説明
１…金属ベース基板、１ａ…金属ベース、１ｂ…絶縁層、１ｃ…配線、１ｄ…基板側パッド、２…はんだ、２ａ…はんだペースト、２ｂ…はんだシート、３…MOSチップ（TEGチップ）、４…Alワイヤ、５…ヒートスプレッダ、６…リード、７…ゲートパッド、８…ソースパッド、９…ドレイン電極、１０…フラックス、１１…MOSチップ（TEGチップ）上ポリイミド。

Claims (11)

  1. 第１の導体膜及び第２の導体膜を含む配線パターンが形成された主面を有する基板、
    前記第１の導体膜に電気的に接続され且つ前記基板の主面に搭載される半導体素子、及び
    前記第２の導体膜と前記半導体素子とを電気的に接続するリードを備え、
    前記リードは、その主面を前記基板の主面に対向させて配置され、
    前記リードの主面は、前記半導体素子の前記基板の主面とは反対側の主面と対向する第１領域と、前記第２の導体膜と対向する第２領域とを含み、
    前記半導体素子の前記主面には前記リード主面の前記第１領域にはんだで接合される電極が形成され、
    前記リード主面の前記第１領域は、前記第２領域に近いその一端から該第２領域から遠いその他端に向けて第１方向に延在し、
    前記リード主面の前記第１領域の少なくとも一部の前記第１方向と交差する第２方向に沿う第１の幅は、該第１領域にはんだ接続される前記電極の該第２方向に沿う第２の幅以上である半導体モジュール。
  2. 前記第１の導電膜と前記半導体素子との間には放熱板が設けられ、
    該放熱板の主面の一方は該第１の導電膜の前記基板の主面とは反対側の主面に、該放熱板の主面の他方は該半導体素子の前記主面とは反対側の他の主面に、夫々はんだで接合される請求項１に記載の半導体モジュール。
  3. 前記半導体素子の前記主面に形成された前記電極は、前記第２の方向に対向し合う該主面の両端の一方から他方に向けて該第２の方向沿いに並ぶ複数の導電層からなり、
    前記半導体素子の前記主面の前記一端に最も近い前記複数の導電層の一つを第１導電層、該半導体素子の該主面の前記他端に最も近い該複数の導電層の他の一つを第２導電層とするとき、前記電極の前記第２の幅は、該第１導電層の該半導体素子主面の該一端側に位置する一辺と、該第２導電層の該半導体素子主面の該他端側に位置する一辺との距離として規定される請求項１又は請求項２に記載の半導体モジュール。
  4. 前記半導体素子の前記電極を成す前記複数の導電層は、前記第２の方向より前記第１の方向に長く延在させて成形される請求項３に記載の半導体モジュール。
  5. 前記リードは前記第１領域側の一端から前記第２領域側の他端へ前記第１方向に延在して成形され、
    前記リードの前記第２領域は、該リードの前記他端から該リードの前記主面へ前記第１方向に延在する少なくとも一つの切り込みで隔てられた複数の部分に分割され、
    前記第２領域をなす前記複数の部分は前記リードの前記主面内にて前記第２方向に並ぶ請求項１乃至４のいずれかに記載の半導体モジュール。
  6. 前記基板の前記主面内において、前記第２の導体膜は前記第２方向に並ぶ複数の部分に分割され、
    前記第２の導体膜を分割して成る前記複数の部分の各々は、これに対応する前記リードの前記第２領域を成す前記複数の部分の一つとはんだにより接合される請求項５に記載の半導体モジュール。
  7. 前記リードの前記第２領域は、該第２領域をなす前記部分のｎ本（ｎは３以上の自然数）が前記第２方向に並ぶ櫛歯状に成形され、
    前記第２の導体膜を成す前記部分の前記ｎ本が前記基板の前記主面内に前記第２方向に並設されている請求項６に記載の半導体モジュール。
  8. 前記リード主面の前記第１領域の前記第２方向に沿う前記第１の幅は、前記第２領域に近い該第１領域の前記一端から該第２領域から遠い該第１領域の前記他端に到る全域において、該第１領域にはんだ接続される前記半導体素子の前記電極の該第２方向に沿う前記第２の幅以上である請求項１乃至５のいずれかに記載の半導体モジュール。
  9. 前記リード主面の前記第１領域の前記第２方向に沿う前記第１の幅は、前記第２領域に近い該第１領域の前記一端側及び該第２領域から遠い該第１領域の前記他端側の少なくとも一つの部分において、該第１領域にはんだ接続される前記半導体素子の前記電極の該第２方向に沿う前記第２の幅以上であり、
    前記リード主面の前記第１領域の前記少なくとも一つの部分以外における前記第１の幅は、前記第２の幅未満である請求項１乃至５のいずれかに記載の半導体モジュール。
  10. 前記リード主面の前記第１領域の前記第２方向に沿う前記第１の幅は、前記第２領域に近い該第１領域の前記一端側及び該第２領域から遠い該第１領域の前記他端側の夫々の部分にて、該第１領域にはんだ接続される前記半導体素子の前記電極の該第２方向に沿う前記第２の幅以上であり、
    前記リード主面の前記第１領域の前記夫々の部分に挟まれた他の部分には、前記第２方向に延在する少なくとも一つの切り込みが形成され、
    前記リード主面の前記第１領域に形成された前記切り込みにより前記半導体素子の前記電極の一部が露出されている請求項９に記載の半導体モジュール。
  11. 前記半導体素子の前記主面には、該半導体素子を通して該主面に形成された前記電極と前記基板主面の前記第１の導体膜との間に流れる電流を制御する信号を入力する制御電極が形成され、
    前記半導体素子の前記主面において、前記制御電極は、前記リードの前記第１領域の前記少なくとも一つの部分以外と、前記第２方向に間隙を介して対向している請求項９に記載の半導体モジュール。
JP2005283260A 2005-09-29 2005-09-29 半導体モジュール Expired - Fee Related JP4764692B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005283260A JP4764692B2 (ja) 2005-09-29 2005-09-29 半導体モジュール
US11/528,672 US7719100B2 (en) 2005-09-29 2006-09-28 Power semiconductor module with MOS chip
EP06020474A EP1770770A3 (en) 2005-09-29 2006-09-28 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005283260A JP4764692B2 (ja) 2005-09-29 2005-09-29 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2007095984A true JP2007095984A (ja) 2007-04-12
JP4764692B2 JP4764692B2 (ja) 2011-09-07

Family

ID=37667343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005283260A Expired - Fee Related JP4764692B2 (ja) 2005-09-29 2005-09-29 半導体モジュール

Country Status (3)

Country Link
US (1) US7719100B2 (ja)
EP (1) EP1770770A3 (ja)
JP (1) JP4764692B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099779A (ja) * 2010-11-02 2012-05-24 Samsung Electro-Mechanics Co Ltd 焼成接合を用いたパワーモジュール及びその製造方法
WO2013021726A1 (ja) * 2011-08-10 2013-02-14 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2013179638A1 (ja) 2012-05-29 2013-12-05 日本精工株式会社 半導体モジュール及びその製造方法
WO2014068936A1 (ja) 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール
WO2014068935A1 (ja) 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール
WO2014068937A1 (ja) 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール
JP2015222759A (ja) * 2014-05-22 2015-12-10 三菱電機株式会社 電力半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015059882A1 (ja) * 2013-10-21 2015-04-30 日本精工株式会社 半導体モジュール
WO2020208739A1 (ja) * 2019-04-10 2020-10-15 新電元工業株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710748U (ja) * 1980-06-18 1982-01-20
JPH01501585A (ja) * 1986-10-14 1989-06-01 ヒユーズ・エアクラフト・カンパニー 同期整流器の低抵抗相互接続
JP2001291823A (ja) * 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
JP2002043508A (ja) * 2000-07-25 2002-02-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003234382A (ja) * 2002-02-06 2003-08-22 Shindengen Electric Mfg Co Ltd 半導体装置
JP2005183568A (ja) * 2003-12-18 2005-07-07 Mitsubishi Electric Corp 電力用半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936186A (ja) 1995-07-24 1997-02-07 Hitachi Ltd パワー半導体モジュール及びその実装方法
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
JP3215686B2 (ja) * 1999-08-25 2001-10-09 株式会社日立製作所 半導体装置及びその製造方法
JP3627591B2 (ja) 1999-10-07 2005-03-09 富士電機機器制御株式会社 パワー半導体モジュールの製造方法
US7443014B2 (en) * 2005-10-25 2008-10-28 Infineon Technologies Ag Electronic module and method of assembling the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710748U (ja) * 1980-06-18 1982-01-20
JPH01501585A (ja) * 1986-10-14 1989-06-01 ヒユーズ・エアクラフト・カンパニー 同期整流器の低抵抗相互接続
JP2001291823A (ja) * 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
JP2002043508A (ja) * 2000-07-25 2002-02-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003234382A (ja) * 2002-02-06 2003-08-22 Shindengen Electric Mfg Co Ltd 半導体装置
JP2005183568A (ja) * 2003-12-18 2005-07-07 Mitsubishi Electric Corp 電力用半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099779A (ja) * 2010-11-02 2012-05-24 Samsung Electro-Mechanics Co Ltd 焼成接合を用いたパワーモジュール及びその製造方法
US8630097B2 (en) 2010-11-02 2014-01-14 Samsung Electro-Mechanics Co., Ltd. Power module using sintering die attach and manufacturing method thereof
JPWO2013021726A1 (ja) * 2011-08-10 2015-03-05 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2013021726A1 (ja) * 2011-08-10 2013-02-14 富士電機株式会社 半導体装置および半導体装置の製造方法
US9312234B2 (en) 2012-05-29 2016-04-12 Nsk Ltd. Semiconductor module and method for manufacturing the same
WO2013179638A1 (ja) 2012-05-29 2013-12-05 日本精工株式会社 半導体モジュール及びその製造方法
WO2014068935A1 (ja) 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール
WO2014068937A1 (ja) 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール
WO2014068936A1 (ja) 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール
US9397030B2 (en) 2012-11-05 2016-07-19 Nsk Ltd. Semiconductor module
US9402311B2 (en) 2012-11-05 2016-07-26 Nsk Ltd. Semiconductor module
US9609775B2 (en) 2012-11-05 2017-03-28 Nsk Ltd. Semiconductor module
JP2015222759A (ja) * 2014-05-22 2015-12-10 三菱電機株式会社 電力半導体装置

Also Published As

Publication number Publication date
US20070069344A1 (en) 2007-03-29
US7719100B2 (en) 2010-05-18
EP1770770A2 (en) 2007-04-04
JP4764692B2 (ja) 2011-09-07
EP1770770A3 (en) 2012-03-28

Similar Documents

Publication Publication Date Title
JP4764692B2 (ja) 半導体モジュール
US7888173B2 (en) Semiconductor device manufacturing method
WO2014115561A1 (ja) 半導体装置
JP6308300B2 (ja) 半導体装置
JP2009059923A (ja) 半導体装置
US10763240B2 (en) Semiconductor device comprising signal terminals extending from encapsulant
CN107564875B (zh) 半导体装置
KR100773289B1 (ko) 반도체 장치
JP6668617B2 (ja) サーミスタ搭載装置およびサーミスタ部品
US6281449B1 (en) Printed board, manufacturing method therefor and structure for connecting conductor elements to the printed board
EP3584834A1 (en) Semiconductor device
WO2019163145A1 (ja) 半導体装置の製造方法
JP2002026195A (ja) 樹脂封止型半導体装置及びその製造方法
JPWO2017090413A1 (ja) 電力用半導体装置
JP3658946B2 (ja) 電力用トランジスタの実装構造
US8039973B2 (en) Electronic module having a multi-layer conductor for reducing its resistivity and a method of assembling such a module
JP6961902B2 (ja) 部品実装体及び電子機器
JP2011023748A (ja) 電子機器装置
WO2021241304A1 (ja) 半導体モジュールの実装構造
JPH08274228A (ja) 半導体搭載基板、電力用半導体装置及び電子回路装置
JP2022143295A (ja) 半導体装置
US20220384321A1 (en) Semiconductor module and method for fabricating the same
JP7235541B2 (ja) 半導体装置およびその製造方法
WO2021112073A1 (ja) 電子部品実装用基体、電子部品実装体およびその製造方法、ならびに電子機器
JP7172325B2 (ja) 配線基板、半導体装置、配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080331

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110613

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4764692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees