JP2001267433A5 - - Google Patents

Claims (9)

1. 第１端子と第２端子との間に接続されたサイリスタを含む保護回路を有する半導体装置であって、
   ｎ型の導電型からなる第１半導体領域と、
   前記第１半導体領域と隣接するｐ型の導電型からなる第２半導体領域と、
   前記第１半導体領域内に形成されたｐ型の導電型からなる第３半導体領域と、
   絶縁膜を介して前記第２半導体領域上に形成された導電体片と、
   前記第２半導体領域内に形成されたｎ型の導電型からなる第４および第５半導体領域であって、前記導電体片の一方側に形成された前記第４半導体領域と、前記導電体片の他方側に形成された前記第５半導体領域とを有し、
   前記第３および第４半導体領域は前記第１端子と電気的に接続されており、前記導電体片と前記第５半導体領域は前記第２端子と電気的に接続されており、前記第１、第２、第３および第４半導体領域はサイリスタとして機能し、
   前記第１半導体領域内に形成されたｎ型の導電型からなる第６半導体領域と、
   前記第２半導体領域内に形成されたｐ型の導電型からなる第７半導体領域とを有し、
   前記第６半導体領域は前記第１端子と電気的に接続されており、前記第７半導体領域は前記第２端子と電気的に接続されていることを特徴とする半導体装置。
2. 請求項１記載の半導体装置において、
   前記第３半導体領域は前記第２半導体領域よりも高い不純物濃度を有し、前記第４および第５半導体領域は前記第１半導体領域よりも高い不純物濃度を有することを特徴とする半導体装置。
3. 請求項１または２記載の半導体装置において、
   前記第１および第２半導体領域を横切って延在するｎ型の導電型からなる第８半導体領域をさらに有することを特徴とする半導体装置。
4. 請求項１、２または３記載の半導体装置において、
   ゲート電極、ソースおよびドレイン領域をそれぞれ有するｐチャネル型ＭＩＳＦＥＴおよびｎチャネル型ＭＩＳＦＥＴを含む内部回路を有し、
   前記第１端子は前記ｐチャネル型ＭＩＳＦＥＴおよびｎチャネル型ＭＩＳＦＥＴと電気的に接続されていることを特徴とする半導体装置。
5. 第１端子と第２端子との間に接続されたサイリスタを含む保護回路を有する半導体装置であって、
   ｎ型の導電型からなる第１半導体領域と、
   前記第１半導体領域と隣接するｐ型の導電型からなる第２半導体領域と、
   前記第１半導体領域内に形成されたｐ型の導電型からなる第３半導体領域と、
   絶縁膜を介して前記第２半導体領域上に形成された導電体片と、
   前記第２半導体領域内に形成されたｎ型の導電型からなる第４および第５半導体領域であって、前記導電体片の一方側に形成された前記第４半導体領域と、前記導電体片の他方側に形成された前記第５半導体領域とを有し、
   前記第３および第４半導体領域は前記第１端子と電気的に接続されており、前記導電体片と前記第５半導体領域は前記第２端子と電気的に接続されており、前記第１、第２、第３および第４半導体領域はサイリスタとして機能し、
   前記第１および第２半導体領域を横切って延在するｎ型の導電型からなる第６半導体領域を有することを特徴とする半導体装置。
6. 請求項５記載の半導体装置において、
   前記第３半導体領域は前記第２半導体領域よりも高い不純物濃度を有し、前記第４および第５半導体領域は前記第１半導体領域よりも高い不純物濃度を有することを特徴とする半導体装置。
7. 請求項５または６記載の半導体装置において、
   ゲート電極、ソースおよびドレイン領域をそれぞれ有するｐチャネル型ＭＩＳＦＥＴおよびｎチャネル型ＭＩＳＦＥＴを含む内部回路を有し、
   前記第１端子は前記ｐチャネル型ＭＩＳＦＥＴおよびｎチャネル型ＭＩＳＦＥＴと電気的に接続されていることを特徴とする半導体装置。
8. 絶縁層上に形成された半導体層と、
   前記半導体層の主面側から前記絶縁層に延びる分離部と、
   前記半導体層上に形成された信号用の端子と、
   前記半導体層に形成された内部回路と、
   前記信号用の端子を前記内部回路に電気的に接続する信号用の配線と、
   前記信号用の配線と基準電位用の端子との間に電気的に接続された保護回路とを有し、
   前記保護回路は、保護用のサイリスタと、その駆動を誘発するトリガ素子とを有しており、
   前記保護用のサイリスタと、前記トリガ素子とを、前記分離部に囲まれた同一の半導体層内に形成し、前記保護用のサイリスタのゲートと、前記トリガ素子の基板電極部とを、前記同一の半導体層内の同一の半導体領域に形成し、
   前記トリガ素子と、前記内部回路の素子とを同一製造工程時に形成することを特徴とする半導体装置の製造方法。
9. 絶縁層上に形成された半導体層と、
   前記半導体層の主面側から前記絶縁層に延びる分離部と、
   前記半導体層上に形成された信号用の端子と、
   前記半導体層に形成された内部回路と、
   前記信号用の端子を前記内部回路に電気的に接続する信号用の配線と、
   前記信号用の配線と基準電位用の端子との間に電気的に接続された保護回路とを有し、
   前記保護回路は、保護用のサイリスタと、その駆動を誘発するトリガ素子とを有しており、
   前記保護用のサイリスタと、前記トリガ素子とを、前記分離部に囲まれた同一の半導体層内に形成し、前記保護用のサイリスタのゲートと、前記トリガ素子の基板電極部とを、前記同一の半導体層内の同一の半導体領域に形成し、
   前記保護用のサイリスタは、
   前記同一の半導体層内に形成された第１の半導体領域と、
   前記第１の半導体領域に対して反対の導電型の半導体領域であって、前記第１の半導体領域に隣接するように前記同一の半導体層に形成され、前記保護用のサイリスタのゲートが形成される第２の半導体領域と、
   前記第１の半導体領域に対して同一の導電型の半導体領域であって、前記第１の半導体領域内に形成され、かつ、前記信号用の端子と電気的に接続された第３の半導体領域と、
   前記第１の半導体領域に対して反対の導電型の半導体領域であって、前記第１の半導体領域内に形成され、かつ、前記信号用の端子と電気的に接続された第４の半導体領域と、
   前記第１の半導体領域に対して同一の導電型の半導体領域であって、前記第１の半導体領域および第２の半導体領域に跨るように形成された第５の半導体領域とを有し、
   前記トリガ素子は、電界効果トランジスタからなり、
   前記第２の半導体領域に対して反対の導電型の半導体領域であって、前記第２の半導体領域内に形成され、かつ、前記信号用の端子と電気的に接続されたソース・ドレイン用の第６の半導体領域と、
   前記第２の半導体領域に対して反対の導電型の半導体領域であって、前記第２の半導体領域内に形成され、かつ、前記基準電位用の端子と電気的に接続されたソース・ドレイン用の第７の半導体領域と、
   前記第６、第７の半導体領域間の第２の半導体領域に形成され、前記トリガ素子の基板電極部を形成するチャネル領域と、
   前記チャネル領域上に形成されたゲート絶縁膜と、
   前記ゲート絶縁膜上に形成されたゲート電極とを有し、
   前記ゲート絶縁膜と前記内部回路の電界効果トランジスタのゲート絶縁膜とを同一工程時に形成する工程と、
   前記ゲート電極と前記内部回路の電界効果トランジスタのゲート電極とを同一工程時に形成する工程と、
   前記第３、第５、第６、第７の半導体領域と前記内部回路を構成する素子の半導体領域とを同一の不純物導入工程によって形成する工程と、
   前記第４の半導体領域と前記内部回路を構成する素子の半導体領域とを同一の不純物導入工程によって形成する工程とを有することを特徴とする半導体装置の製造方法。