CN101584168B - 使用反向峰值检测器的逻辑阈值采集电路和方法 - Google Patents

使用反向峰值检测器的逻辑阈值采集电路和方法 Download PDF

Info

Publication number
CN101584168B
CN101584168B CN2006800146295A CN200680014629A CN101584168B CN 101584168 B CN101584168 B CN 101584168B CN 2006800146295 A CN2006800146295 A CN 2006800146295A CN 200680014629 A CN200680014629 A CN 200680014629A CN 101584168 B CN101584168 B CN 101584168B
Authority
CN
China
Prior art keywords
signal
node
output signal
input signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800146295A
Other languages
English (en)
Other versions
CN101584168A (zh
Inventor
德扬·米尤什科维奇
弗雷德里克·H·詹姆士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101584168A publication Critical patent/CN101584168A/zh
Application granted granted Critical
Publication of CN101584168B publication Critical patent/CN101584168B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Optical Communication System (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

提供了一种电路(400),其生成第一输出信号(VOP)和第二输出信号(VON)。该电路包括:参考信号输入端,其具有参考值(VREF);第一定位电路(300)和第二定位电路(320)。第一定位电路响应于第一差分输入信号(VOP)和参考信号来生成第一输出信号,并且第二定位电路响应于第二差分输入信号(VON)和参考信号来生成第二输出信号。在一个实现方案中,该定位电路可以是反转峰值检测器。第一输出信号的最小值和第二输出信号的最小值沿公共轴大于或等于参考值。

Description

使用反向峰值检测器的逻辑阈值采集电路和方法
技术领域
本发明通常涉及光通信,并且更具体地,涉及用于采集逻辑阈值的技术。
背景技术
光网络使用光信号在网络上传送数据。尽管光信号用于承载数据,但是光信号典型地被转换为电信号,以便于提取和处理数据。常常利用光接收机实现光信号到电信号的转换。光接收机将在光纤上接收的光信号转换为电信号,放大该电信号,并且将该电信号转换为数字数据流。
突发模式的无源光网络(BPON)广泛地用于线缆工业中,用于将光信号从家庭中的光发射机传输到位于集线器/路边的光模块。光模块典型地包括光接收机。BPON应用中使用的典型的光学光信号可以具有155Mbps或更高的频率。使用突发模式技术需要快速和准确地处理入局信号,并且准确地处理发射机侧和光接收机侧的光功率电平。光接收机以上行业务突发的形式,从用户组中的每个用户接收入局光信号。每个用户典型地位于网络中的不同的点。每个入局突发(incoming burst)典型地是尺寸固定的,诸如500比特。由于衰减,每个入局突发的强度或幅度可以依据用户与光接收机的距离、入局突发所经过的光纤长度、发送入局突发的发射机的强度等而显著地变化。例如,在转换为电压之后,来自一个用户的入局突发可能具有1V的幅度,而来自另一用户的另一入局突发可能具有1mv的幅度。每个入局突发包括8比特的前导信号(10101010)。在BPON***中,155Mbps突发模式光接收机必须在该8比特的前导信号期间采集入局突发的逻辑阈值,以使得其可以区分逻辑1和逻辑0。逻辑阈值是用于在逻辑1和逻辑0之间进行区分的值。逻辑阈值是针对每个入局突发确定的。光接收机模块随后使用该逻辑阈值切分入局突发并且产生数字输出。
图1是传统的光接收机模块50的框图,其包括跨导放大器25、逻辑阈值采集电路(LTAC)40和比较器45。跨导放大器25联接到LTAC40和比较器45,并且LTAC40联接到比较器45。
入局突发对联接到跨导放大器25的光电二极管冲击。跨导放大器25将光电二极管生成的输入电流信号放大为相对大幅度的输出电压(Vo)信号。跨导放大器25将该输出电压(Vo)信号传递到LTAC40,该LTAC40生成逻辑阈值(LT)。LTAC40将该逻辑阈值(LT)传递到比较器45。然后比较器45可被用于将该逻辑阈值(LT)同来自跨导放大器25的输出电压(Vo)信号比较,以确定入局突发是逻辑1还是逻辑0。例如,如果入局突发大于该逻辑阈值,则入局突发被解释为逻辑1,并且如果入局突发小于该逻辑阈值,则入局突发被解释为逻辑0。
图2是图1的光接收机模块50中使用的传统的LTAC40的电路图。逻辑阈值采集电路40具有顶或正峰值检测器(PPD)电路14,底或负峰值检测器电路(NPD)16和电阻器串18。
PPD电路14响应于输入信号(Vin),生成正输出电压(Vop)。NPD电路16响应于输入信号(Vin),生成负输出电压(Von)。这样,PPD电路14测量入局突发的最大峰值,而NPD电路16测量入局突发的最小峰值。
电阻器串18可以串联联接在PPD电路14和NPD电路16之间。在电阻器串18的一个末端处接收入局突发的最大峰值(Vop),并且在电阻器串18的另一末端处接收入局突发的最小峰值(Von)。可以从电阻器串18的中间处获取平均值。这使得能够显性地确定入局突发的最大峰值(Vop)和入局突发的最小峰值(Von)的平均值(或者算术平均)。该平均值是用于区分逻辑1和逻辑0的逻辑阈值。将入局突发与该逻辑阈值比较,由此当入局突发超过该逻辑阈值时,光接收机模块50假设其正在接收逻辑1,并且当入局突发低于该阈值时,光接收机模块50假设其正在接收逻辑0。
在某些BPON应用中,期望提供为高速和低功率设计的光接收机模块50。例如,在一个实施例中,光接收机模块50的电源是3伏特。由于缺乏电源净空,上文描述的传统的LTAC40在这些应用中可能是不适用的。此外,LTAC40需要高精度地采集逻辑阈值。例如,在一个实施例中,LTAC40在检测逻辑阈值时需要以1mV的最大误差采集逻辑阈值。不幸地,在这种低功率的实现方案中,正输出电压(Vop)和负输出电压(Von)相互之间偏移任意量,并且不具有预定义的关系。难于准确地确定正输出电压(Vop)和负输出电压(Von)相对于参考电压(Vref)的位置。
图3是图2的LTAC40中使用的传统的正峰值检测器(PPD)电路14的电路图。PPD电路14使用电容器2、电阻器4、二极管6、电阻器7、复位开关8、缓冲器10和放大器12。电阻器4联接在电容器2和第一节点B之间。二极管6联接在节点B和节点C之间,并且开关8联接在节点B和电阻器7之间以接地。缓冲器10联接在节点B和节点A之间,并且放大器12联接在节点A和节点C处的二极管6之间。
电容器2接地。缓冲器10生成正输出电压(Vop)。放大器12接收第一输出电压(Vop)和输入电压(Vin)。放大器12是高增益放大器,其具有能够在100和1000之间的增益A。放大器12驱动与二极管6联接的节点B。
最初,由于闭合的开关8,节点B处于地电位。在新的逻辑阈值采集开始之前,可以断开复位开关8以移除该复位,并且将节点B和电容器2放电到地电位。然后施加输入电压(Vin)。当输入电压(Vin)大于正输出电压(Vop)时,二极管6响应正电压而导通。如果输入电压(Vin)小于节点B处的电压(V1),则没有情况发生,并且正输出电压(Vop)保持相同。如果输入电压(Vin)大于节点B处的电压(V1),则正输出电压(Vop)跟踪或采取输入电压(Vin)的值。例如,当输入电压(Vin)大于节点B处的电压(V1)时,输入电压(Vin)和V1之间的差将被放大,放大量约等于放大器12的增益,并且二极管6导通,其开始将节点B充电到较高的电位。正输出电压(Vop)跟随节点B处的电压(V1),并且被输入到放大器12。如果输入电压(Vin)开始下降,则放大器12作出反应,使得放大器12的输出与放大器12的增益成比例地迅速下降。最终这使二极管6截止。然后节点B的电压(V1)经由电容器“存储”在节点B处,并且不再依赖于输入电压(Vin)。
应当认识到,通过简单地使二极管6翻转,由此使阳极和阴极反转,可以构造底峰值检测器16。这样,当输入电压(Vin)小于负输出电压(Von)时,二极管6将响应于负电压而导通。如果输入电压(Vin)小于节点B处的电压V1,则负输出电压(Von)跟踪或采取输入电压(Vin)的值。如果输入电压(Vin)大于节点B处的电压V1,则没有情况发生,并且负输出电压(Von)保持相同。
差分信号(Vop)和(Von)典型地相互隔开或偏移未知的电压量或偏移。这使得难于使用传统的LTAC确定逻辑阈值,所述传统的LTAC简单地将正输出电压(Vop)同负输出电压(Von)比较以尝试采集逻辑阈值。由于对于大输入信号范围(1V)的需求,并且由于跨越二极管6的、在放大器12内部的、和在单位增益缓冲器10内部的压降,不能在提供合理的精度和偏移性能的同时在Vcc=3.0V处设计峰值检测器。
因此,理想的是,提供高精度技术,用于在低功率光接收机模块的上下文下将正输出电压与负输出电压比较。例如,理想的是,提供如下技术,其能够消除确定正输出电压信号相对于负输出电压信号的偏移量的需要,由此不需要显性地确定逻辑阈值。而且,通过下面的详细描述和附属权利要求,结合附图以及前面的技术领域和背景,本发明的其他有利特征和特性将变得显而易见。
附图说明
下面将结合附图描述本发明,其中相似的数字表示相似的元件,并且
图1是传统的光接收机模块的框图;
图2是图1的光接收机模块中使用的传统的逻辑阈值采集电路(LTAC)的电路图;
图3是图2的LTAC中使用的传统的顶峰值检测器的电路图;
图4是根据示例性实施例的光接收机模块的框图;
图5是根据示例性实施例的LTAC的电路图;
图6是示出了差分信号Vp和Vn的波形图;并且
图7是示出了位于参考电压(Vref)基准上的差分输出信号Vop和Von的波形图;并且
图8是根据示例性实施例的正反转峰值检测器的电路图。
具体实施方式
下面的详细描述在本质上仅是示例性的,并且目的并非限制本发明或者本发明的应用和使用。而且,前面的技术领域、背景、简述或下面的详细描述中提出的任何明确的或隐含的理论并非具有限制的目的。
如此处使用的“节点”意味着任何内部或外部参考点、连接点、接合点、信号线、传导元件等,在其上呈现了给定的信号、逻辑电平、电压、数据模式、电流或量。而且,两个或更多的节点可由一个物理元件实现(并且两个或更多的信号可被复合、调制或者另外被区分,即使其是在公共节点处接收或输出的)。
下面的描述涉及“连接”或“联接”在一起的节点或特征。如此处使用的,除非另外明确说明,否则“连接”意指一个节点/特征直接或间接连接到另一节点/特征,并且其没有必要是机械连接。同样地,除非另外明确说明,联接意指一个节点/特征直接或间接联接到另一节点/特征,并且其没有必要是机械联接。因此,尽管图1~5和8中示出的示意图示出了元件的示例性配置,但是实际的实施例中可能存在另外的***元件、设备、特征或部件(假设不会对电路功能有不利的影响)。而且,此处包含的多种实施例中示出的连接线目的在于表示多种元件之间的示例性功能关系和/或物理联接。应当注意,在实际的实施例中可能存在许多可替换的或者另外的功能关系或物理连接。
下文描述的实施例可以实现高精度的阈值采集,同时解决电源净空问题(Vcc=3.0V)。提供了一种阈值采集电路,其实现了正反转峰值检测器和负反转峰值检测器,用于隐性地采集差分信号的逻辑阈值。“反转”峰值检测器是其中输入电压(Vin)和参考电压(Vref)相对于图3中示出的传统的峰值检测器易位的峰值检测器。这些反转得峰值检测器可被称为“基准定位电路”(PPC)。反转峰值检测器包括复位开关、放大器、二极管、电容器和缓冲器。当反转峰值检测器中的复位被移除时,复位开关断开。然后迫使输出电压(Vout)等于参考电压(Vref)或者通过放大器和二极管使之是更高的。当输入电压(Vin)处于其最小值时,这将使电容器充电到使输出电压(Vout)等于参考电压(Vref)的值。一旦完成采集,则通过使参考电压(Vref)改变到稍低的值,使反转峰值检测器“冻结”。因此,输出电压(Vout)是位于等于参考电压(Vref)的“基准”上的输入电压(Vin)的副本。由于输入电压(Vin)通过电容器与电路的剩余部分AC耦合,因此几乎可以独立于输入电压(Vin)选择电路参数和参考电压(Vref)。这可以允许在Vcc=3.0V的电源处的高精度采集,这提供了更多的电源净空。
每个反转峰值检测器是单端的,并且在差分输入信号的一半(Vp、Vn)上操作。反转峰值检测器是相同的,并且反转峰值检测器生成的用于阈值采集的两个输出电压(Vop、Von)是以相同方式采集的。因此,可以消除***偏移。在采集过程中,差分输入信号(Vp、Vn)的一半均位于与参考电压(Vref)相等的相同基准上,并且在反转峰值检测器的输出端处作为输出电压Vop和Von出现。通过将输出电压(Vop、Von)直接馈送到比较器的输入端,可以实现数据切片。因此,不需要采集显性逻辑阈值。
图4是根据示例性实施例的光接收机模块500的框图。光接收机模块500包括与差分转换器350联接的跨导放大器250,该差分转换器350联接到逻辑阈值采集电路(LTAC)400,该LTAC400联接到比较器450。
跨导放大器250接收入局光信号的突发,并且基于该光生成输出电压(Vo)。
差分转换器350被配置为接收跨导放大器350生成的单端输出信号(Vo),并且生成第一输入电压(Vip)和第二输入电压(Vin),这些电压被发送到LTAC400。差分信号Vip与单端输出电信号(Vo)相同,并且差分信号(Vin)是单端输出电信号(Vo)的反转版本。
LTAC400使用第一输入电压(Vip)和第二输入电压(Vin)生成第一输出电压(Vop)和第二输出电压(Von)。
比较器45比较第一输出电压(Vop)和第二输出电压(Von),以确定单端输出信号(Vo)包括逻辑1还是逻辑0。在一个实施例中,如果比较器45确定第一输出电压(Vop)大于第二输出电压(Von),则单端输出信号(Vo)包括逻辑1,如果比较器45确定第一输出电压(Vop)小于第二输出电压(Von),则单端输出信号(Vo)包括逻辑0。
图5是根据示例性实施例的逻辑阈值采集电路(LTAC)400的电路图。LTAC400包括放大器200,其联接到第一定位电路300和第二定位电路320。
放大器200接收差分信号(Vip、Vin),并且根据该差分信号(Vip、Vin)来生成差分信号(Vp)和(Vn)。差分信号(Vn)包括差分信号(Vp)的反转版本,并且具有与(Vp)相反的相位。以与在其他差分输入信号(Vn)上的相同方式,一个差分信号(Vp)上的任何噪声受到影响,并且因此该噪声抵消。差分信号(Vp)和(Vn)在电压净空方面有助于提供比单端输入信号更大的动态范围,这是因为该范围是通过观察差分信号(Vp)和(Vn)之间的差确定的。
图6是示出了差分信号Vp和Vn的波形图。放大器200响应于第一输入电压(Vip)和第二输入电压(Vin),生成第一差分输入信号(Vp)和第二差分输入信号(Vn)。
如图6中所示,差分信号(Vp)和(Vn)典型地被相互隔开或偏移未知的电压量或偏移。这使得难于使用传统的LTAC40确定逻辑阈值,该传统的LTAC40简单地将(Vp)同(Vn)比较以尝试采集逻辑阈值。LTAC400可以不必确定差分信号(Vp)和(Vn)的相互偏移量,由此可以准确地确定LT。
图7是分别示出了第一定位电路300和第二定位电路320生成的差分信号(Vop)和(Von)的波形图。
正输出电压(Vop)和负输出电压(Von)共用公共参考(x轴上方),使得正输出电压(Vop)和负输出电压(Von)未相互偏移。正输出电压(Vop)和负输出电压(Von)均大于参考电压(Vref)。
正输出电压(Vop)被设置高于参考电压(Vref),使得正输出电压(Vop)不会下降低于参考电压(Vref)。正输出电压(Vop)是改变到高于参考电压(Vref)的(Vp)的副本,以使得当(Vp)具有最小值时,正输出电压(Vop)约等于参考电压(Vref)。
负输出电压(Von)被设置高于参考电压(Vref),使得负输出电压(Von)不会下降低于参考电压(Vref)。负输出电压(Von)是改变到高于参考电压(Vref)的(Vn)的副本,使得当(Vn)具有最小值时,负输出电压(Von)约等于参考电压(Vref)。
在一个实施例中,可以将正差分输出信号(Vop)和负差分输出信号(Von)输入比较器,该比较器将正差分输出信号(Vop)与负差分输出信号(Von)比较。比较器的输出确定了其正在接收逻辑0还是逻辑1。如果正差分输出信号(Vop)大于负差分输出信号(Von),则接收机假设接收到逻辑1。如果正差分输出信号(Vop)小于负差分输出信号(Von),则接收机假设接收到逻辑0。
因此,LTAC400没有像传统的LTAC40的情况那样显性地确定偏移或逻辑阈值(入局信号的最大峰值和最小峰值之间的平均值)。相反地,如图7中所示,通过将差分输出信号(Vop、Von)的两半安置在相同的基准(Vref)上,其中正差分输出信号(Vop)和负差分输出信号(Von)不会下降低于该基准,并且随后直接比较正差分输出信号(Vop)和负差分输出信号(Von)的这两半,可以隐性地确定差分信号(Vp、Vn)之间的偏移。
再次参考图5,第一定位电路300和第二定位电路320可用于通过使第一差分输入信号(Vp)和第二差分输入信号(Vn)沿公共轴高于参考电压(Verf),隐性地采集第一差分输入信号(Vp)和第二差分输入信号(Vn)的逻辑阈值。第一定位电路300响应于第一差分输入信号(Vp)和参考电压Vref生成第一输出电压(Vop),而第二定位电路320响应于第二差分输入信号(Vn)和参考电压Vref生成第二输出电压(Von)。第一输出电压(Vop)的最小值和第二输出电压(Von)的最小值沿公共轴高于参考电压(Vref)。可以使用反转峰值检测器对实现第一定位电路300和第二定位电路320。
图8是根据示例性实施例的正反转峰值检测器300的电路图。正反转峰值检测器300包括电容器20、电阻器40、二极管60、电阻器70、开关80、缓冲器100和放大器120。应当认识到,通过简单地使二极管60翻转,以使得其阳极和阴极反转,可以实现负反转峰值检测器320。
电阻器40联接在电容器20和节点B之间。二极管60可以联接在节点B和节点C之间。复位开关80可以联接在节点B和电阻器70之间以接地。放大器120可以联接在节点A和节点C处的二极管60之间。缓冲器100可以联接在节点B和节点A之间。
在正差分输入信号(Vp)突发到达使节点B处的电压(V1)约为零之前,复位开关80断开。
电容器20接收第一差分输入(Vp)。由于缓冲器100具有非常高的输入阻抗并且二极管60截止,因此跨越电容器20的电压不能改变。这是因为,电容器20的电荷不能在没有电流流动的情况下立刻改变,并且当二极管60截止时没有电流流动。响应于该正差分输入信号(Vp),节点B处的电压(V1)跟随该正差分输入信号(Vp)。这样,正差分输入信号(Vp)被完整地传输到节点B,使得节点B处的电压(V1)最终等于正差分输入信号(Vp)。不论第一差分输入信号(Vp)发生了什么情况,每当正输出电压(Vop)下降低于参考电压(Vref)时,二极管60开始导通。当正差分输入电压(Vp)等于最小值时,二极管60导通并且驱动电容器20,由此节点B处的电压(V1)维持或保持在参考电压(Vref)处。
放大器120接收参考电压(Vref)和缓冲器100生成的正输出电压(Vop),并且生成驱动二极管60的信号。
如果第一差分输入信号(Vp)开始下降,并且于正输出电压(Vop)相等的节点B处的电压(V1)变得小于参考电压(Verf)。这样,由于正输出电压(Vop)开始随着二极管60导通而下降,放大器120的输出开始上升。当二极管60导通时,二极管60驱动电容器20,迫使节点B处的电压(V1)达到参考电压(Vref)。仅在正差分输入信号(Vp)变得低于其先前的最小值时,正差分输入信号(Vp)影响电路。因此,正反转峰值检测器电路300有效地防止节点B处的电压(V1),并且因此防止与节点B处的电压(V1)相等的正输出电压(Vop)变得低于参考电压(Vref)。
缓冲器100生成正输出电压(Vop),使得正输出电压(Vop)的最小值被设置高于参考电压(Vref)。由于电容器20被充电到正输出电压(Vop)不能低于参考电压(Vref)的这样的值,因此正输出电压(Vop)被设置高于参考电压(Vref)。基本上,正输出电压(Vop)被放置在如下的参考电压(Vref)基准上,正输出电压(Vop)不能下降低于该基准。
反转峰值检测器电路320在结构上与正峰值检测器电路300相同,不同之处在于电容器20接收第二差分输入(Vn),放大器12接收来自缓冲器100的负输出电压(Von),并且缓冲器100被配置为生成负输出电压(Von),由此负输出电压(Von)的最小值被设置高于参考电压(Vref)。
根据一个实现方案,提供了一种反转峰值检测器电路,其例如可以包括,具有参考值的参考信号输入端,与节点处的电阻器联接的电容器(该电容器被配置为接收差分输入信号),与该节点联接的二极管,联接在节点和地之间的开关,联接在该节点和第二节点之间的缓冲器,以及联接在该第二节点和二极管之间的放大器。缓冲器被配置为生成输出信号。放大器被配置为接收参考信号和输出信号,其中输出信号的最小值大于或等于参考值。输出信号是改变到大于参考信号值的值的差分输入信号的副本。
根据一个实现方案,提供了一种电路,其被配置为生成第一输出信号和第二输出信号。该电路例如可以包括,具有参考值的参考信号输入端,第一定位电路,以及第二定位电路,该第一定位电路被配置为响应于第一差分输入信号和参考信号来生成第一输出信号,该第二定位电路被配置为响应于第二差分输入信号和参考信号来生成第二输出信号。第一输出信号的最小值和第二输出信号的最小值大于或等于参考值。
该电路还可以包括:被配置为接收输入信号、并且被配置为生成第一输入信号和第二输入信号的差分转换器,被配置为接收第一输入信号和第二输入信号、并且被配置为生成第一差分输入信号和第二差分输入信号的放大器,和被配置为比较第一输出信号和第二输出信号以确定输入信号是否包括逻辑1的比较器。根据一个实现方案,如果比较器确定第一输出信号大于第二输出信号,则输入信号包括逻辑1,并且如果比较器确定第一输出信号小于第二输出信号,则输入信号包括逻辑0。
根据一个实现方案,第一定位电路包括第一反转峰值检测器,其可以包括例如,与第一节点处的第一电阻器联接的第一电容器(其中第一电容器接收第一差分输入信号),与第一节点联接的第一二极管,联接在第一节点和地之间的第一开关,联接在第二节点和第一二极管之间的第一放大器(其中第一放大器被配置为接收参考信号和第一输出信号),以及联接在第一节点和第二节点之间的第一缓冲器,其中第一缓冲器被配置为生成第一输出信号。第一输出信号的最小值被设置高于参考值。
根据一个实现方案,第一二极管驱动电容器,使得当第一差分输入信号等于最小值时,第一节点处的电压维持在参考值处。
根据一个实现方案,第一输出信号的最小值大于参考值,使得第一输出信号的最小值不会下降到参考值。根据一个实现方案,当第一差分输入信号具有最小值时,第一输出信号的最小值约等于参考值。
根据一个实现方案,第一输出信号是改变到大于参考值的值的第一差分输入信号的副本。
根据一个实现方案,第二定位电路包括第二反转峰值检测器,其例如可以包括,与第三节点处的第二电阻器联接的第二电容器(其中第二电容器接收第二差分输入信号),联接到第三节点的第二二极管,联接在第三节点和地之间的第二开关,联接在第四节点和第二二极管之间的第二放大器(其中第二放大器被配置为接收参考信号和第二输出信号),以及联接在第三节点和第四节点之间的第二缓冲器,其中第二缓冲器被配置为生成第二输出信号。第二输出信号的最小值被设置高于参考值。
根据一个实现方案,第二二极管驱动电容器,使得当第二差分输入信号等于最小值时,第三节点处的电压维持在参考值处。根据一个实现方案,第二输出信号的最小值大于参考值,由此第二输出信号的最小值不会下降到低于参考值。
根据一个实现方案,当第二差分输入信号具有最小值时,第二输出信号的最小值约等于参考值。
根据一个实现方案,第二输出信号是改变到大于参考值的值的第二差分输入信号的副本。
根据一个实现方案,第一输出信号和第二输出信号共用公共参考(x轴上方),使得第一输出信号和第二输出信号未相互偏移。
根据一个实现方案,第一定位电路和第二定位电路用于通过使第一差分输入信号和第二差分输入信号沿公共轴位于大于或等于参考值的值处,隐性地采集第一差分输入信号和第二差分输入信号的逻辑阈值。
尽管在前面的详细描述中提出了至少一个示例性实施例,但是应当认识到,还存在大量的变化方案。还应当认识到,示例性实施例仅是示例,并非以任何方式限制本发明的范围、应用或配置。相反地,前面的详细描述向本领域的技术人员提供了用于实现示例性实施例的传统的路线图。应当理解,在不偏离附属权利要求及其合法等效方案中阐述的本发明的范围的前提下,可以进行多种变化。

Claims (8)

1.一种电路,包括:
具有参考值的参考信号输入端;
第一反转峰值检测器,被配置为响应于第一差分输入信号和所述参考信号来生成第一输出信号,其中所述第一反转峰值检测器包括:
第一电容器,其与第一节点处的第一电阻器联接,其中第一电容器接收第一差分输入信号;
第一二极管,其联接到第一节点,其中所述第一二极管驱动所述第一电容器,以使得当第一差分输入信号等于最小值时,第一节点处的电压维持在所述参考值处;
第一开关,其联接在第一节点和地之间;
第一放大器,其联接在第二节点和第一二极管之间,其中该第一放大器被配置为接收所述参考信号和第一输出信号;和
第一缓冲器,其联接在第一节点和第二节点之间,其中第一缓冲器被配置为生成第一输出信号,其中所述第一输出信号是被改变到大于所述参考值的值的第一差分输入信号的副本;
第二反转峰值检测器,其被配置为响应于第二差分输入信号和所述参考信号来生成第二输出信号,其中所述第二输出信号是被改变到大于参考值的值的第二差分输入信号的副本,
其中,所述第一输出信号的最小值被设置高于所述参考值,并且所述第二输出信号的最小值大于或等于所述参考值。
2.如权利要求1所述的电路,其中第一输出信号的最小值大于所述参考值,以使得第一输出信号的最小值不会下降到所述参考值。
3.如权利要求1所述的电路,其中当第一差分输入信号具有最小值时,第一输出信号的最小值约等于所述参考值。
4.如权利要求1所述的电路,其中第一输出信号是被改变到大于所述参考值的值的第一差分输入信号的副本。
5.如权利要求1所述的电路,其中第二反转峰值检测器包括:
第二电容器,其与第三节点处的第二电阻器联接,其中第二电容器接收第二差分输入信号;
第二二极管,其联接到第三节点;
第二开关,其联接在第三节点和地之间;
第二放大器,其联接在第四节点和第二二极管之间,其中第二放大器被配置为接收所述参考信号和第二输出信号;和
第二缓冲器,其联接在第三节点和第四节点之间,其中第二缓冲器被配置为生成第二输出信号,
其中第二输出信号的最小值被设置高于参考值。
6.如权利要求5所述的电路,其中第二二极管驱动所述第二电容器,以使得当第二差分输入信号等于最小值时,第二节点处的电压维持在参考值处。
7.如权利要求1所述的电路,进一步包括:
差分转换器,其被配置为接收输入信号,并且被配置为生成第一输入信号和第二输入信号;和
放大器,其被配置为接收第一输入信号和第二输入信号,并且被配置为生成第一差分输入信号和第二差分输入信号。
8.一种电路,包括:
具有参考值的参考信号输入端;和
反转峰值检测器,所述反转峰值检测器包括:
缓冲器,其联接在第一节点和第二节点之间,其中所述缓冲器被配置为生成第一输出信号;和
放大器,其联接到所述第二节点,其中所述放大器被配置为接收参考信号和所述第一输出信号并且生成第二输出信号;和
二极管,其联接到所述第一节点和所述放大器,所述二极管被配置为接收所述第二输出信号;和
第一电阻器,联接到所述第一节点;和
电容器,其与所述第一节点处的所述第一电阻器联接,其中所述电容器接收差分输入信号,其中所述二极管驱动所述电容器,以使得当所述差分输入信号等于最小值时,所述第一节点处的电压维持在所述参考值处,其中当所述差分输入信号具有所述最小值时,所述第一输出信号的最小值约等于所述参考值。
CN2006800146295A 2005-04-28 2006-02-28 使用反向峰值检测器的逻辑阈值采集电路和方法 Expired - Fee Related CN101584168B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/118,230 US7684518B2 (en) 2005-04-28 2005-04-28 Logic threshold acquisition circuits and methods using reversed peak detectors
US11/118,230 2005-04-28
PCT/US2006/007115 WO2006118644A2 (en) 2005-04-28 2006-02-28 Logic threshold acquisition circuits and methods using reversed peak detectors

Publications (2)

Publication Number Publication Date
CN101584168A CN101584168A (zh) 2009-11-18
CN101584168B true CN101584168B (zh) 2012-08-01

Family

ID=37234402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800146295A Expired - Fee Related CN101584168B (zh) 2005-04-28 2006-02-28 使用反向峰值检测器的逻辑阈值采集电路和方法

Country Status (4)

Country Link
US (1) US7684518B2 (zh)
JP (1) JP4611421B2 (zh)
CN (1) CN101584168B (zh)
WO (1) WO2006118644A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100040099A1 (en) * 2008-08-13 2010-02-18 Emcore Corporation Bias Signal Generation for a Laser Transmitted in a Passive Optical Network
KR100972033B1 (ko) * 2008-08-13 2010-07-23 한국전자통신연구원 전치 증폭기와 후치 증폭기가 단일로 집적된 기가비트 수동형 광 네트워크용 버스트 모드 수신기
CN102832956B (zh) * 2011-06-16 2016-01-20 晨星软件研发(深圳)有限公司 包络检测器与相关方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021747A (en) * 1989-11-22 1991-06-04 Harris Semiconductor Patents, Inc. Symmetrical variable impedance apparatus employing MOS transistors
US6151150A (en) * 1996-10-03 2000-11-21 Oki Electric Industry Co., Ltd. Method and apparatus for level decision and optical receiver using same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120995A (en) 1991-05-29 1992-06-09 Motorola, Inc. Switched peak detector
JPH07244091A (ja) 1994-03-02 1995-09-19 Fujitsu Ltd 信号検出回路及びノイズ測定回路
JPH10190385A (ja) * 1996-12-27 1998-07-21 Matsushita Electric Ind Co Ltd 増幅回路ユニットおよび増幅回路
FR2760845B1 (fr) * 1997-03-11 1999-05-14 Electricite De France Dispositif de controle de l'emission de courants porteurs sur un reseau bt
US6051998A (en) * 1998-04-22 2000-04-18 Mitsubishi Semiconductor America, Inc. Offset-compensated peak detector with output buffering
US6359941B1 (en) * 1998-04-30 2002-03-19 Lucent Technologies Inc. System and method for improved reference threshold setting in a burst mode digital data receiver
US6107840A (en) * 1998-12-18 2000-08-22 Texas Instruments Incorporated Method and apparatus for eliminating asymmetry error in servo de-modulation using peak-to-peak detection of servo burst amplitudes
US6381270B1 (en) * 1999-01-07 2002-04-30 Adc Telecommunications, Inc. Cable equalizer for AES digital audio data
JP3593646B2 (ja) 1999-03-19 2004-11-24 富士通株式会社 バースト光送信回路
US6735260B1 (en) * 2000-04-17 2004-05-11 Texas Instruments Incorporated Adaptive data slicer
JP3967065B2 (ja) * 2000-06-12 2007-08-29 三菱電機株式会社 増幅回路
KR100381410B1 (ko) * 2000-08-23 2003-04-23 학교법인 한국정보통신학원 다단 궤환형 버스트모드 광수신기
US6549071B1 (en) 2000-09-12 2003-04-15 Silicon Laboratories, Inc. Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices
JP4342111B2 (ja) * 2001-01-30 2009-10-14 富士通マイクロエレクトロニクス株式会社 電流パルス受信回路
JP3788253B2 (ja) * 2001-03-12 2006-06-21 ソニー株式会社 データスライス回路
US20030099307A1 (en) * 2001-11-13 2003-05-29 Narad Networks, Inc. Differential slicer circuit for data communication
US20030092412A1 (en) * 2001-11-13 2003-05-15 Narad Networks, Inc Automatic gain control circuit with multiple input signals
JP3539952B2 (ja) * 2002-06-13 2004-07-07 沖電気工業株式会社 レベル識別回路
JP4267274B2 (ja) * 2002-08-28 2009-05-27 富士通マイクロエレクトロニクス株式会社 電源変動抑制装置、半導体装置及び電源変動抑制方法
KR100537901B1 (ko) * 2003-03-29 2005-12-20 한국전자통신연구원 버스트 모드 광 수신기
US7113749B2 (en) * 2003-07-18 2006-09-26 International Business Machines Corporation System and method for measuring a high speed signal
US7145373B2 (en) * 2004-07-29 2006-12-05 Intel Corporation Frequency-controlled DLL bias
US7348808B2 (en) * 2005-04-27 2008-03-25 Pmc-Sierra, Inc. Method and apparatus for detection of high-speed electrical signals

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021747A (en) * 1989-11-22 1991-06-04 Harris Semiconductor Patents, Inc. Symmetrical variable impedance apparatus employing MOS transistors
US6151150A (en) * 1996-10-03 2000-11-21 Oki Electric Industry Co., Ltd. Method and apparatus for level decision and optical receiver using same

Also Published As

Publication number Publication date
CN101584168A (zh) 2009-11-18
WO2006118644A3 (en) 2007-11-15
JP4611421B2 (ja) 2011-01-12
WO2006118644A2 (en) 2006-11-09
JP2008539653A (ja) 2008-11-13
US7684518B2 (en) 2010-03-23
US20060245520A1 (en) 2006-11-02

Similar Documents

Publication Publication Date Title
US9160458B2 (en) Optical signal detection circuit and optical receiver
US9025970B2 (en) Optical signal cutoff detection circuit and optical receiver
CN102347794B (zh) 一种突发光信号接收装置
CN102104431B (zh) 一种光收发模块中的双速率接收装置
CN100483989C (zh) 多输入可变增益放大器
CN102291172B (zh) 光学接收器和光学传输***
JP3655770B2 (ja) 光受信回路
JP5172046B1 (ja) 親局側装置
CN102890177A (zh) 一种跨阻放大器的信号强度检测电路
CN101584168B (zh) 使用反向峰值检测器的逻辑阈值采集电路和方法
KR100841605B1 (ko) 신호증폭회로 및 광수신기
CN106451393B (zh) 光模块
CN203747833U (zh) 一种具有光接收信号告警功能的光模块
CN102638734A (zh) 高速突发光接收机前端电路
KR100703428B1 (ko) 버스트모드 광 수신기 및 그의 신호 크기 검출 장치
US20120033980A1 (en) Burst Optical Signal Receiving Device
CN218352509U (zh) 一种qkd的同步光检测与监控纠正***
CN211652956U (zh) 一种光纤差分探头
CN110887982B (zh) 一种光纤差分探头
CN110266396B (zh) 一种光学pam-4信号接收机和全光量化方法
CN208158595U (zh) 复用光通信光接收组件mon管脚的电路
CN205105221U (zh) 一种基于光缆传输的现场仪表数据箱
JP2010226627A (ja) バースト信号識別器、バースト光受信器、バースト信号識別方法およびバースト光受信方法
CN114389715B (zh) 一种qkd的同步光检测与监控纠正***
CN102437881A (zh) 一种用于olt光模块的接收状态恢复装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120801

Termination date: 20190228

CF01 Termination of patent right due to non-payment of annual fee