JP4870806B2

JP4870806B2 - トランスインピーダンスアンプ

Info

Publication number: JP4870806B2
Application number: JP2009244551A
Authority: JP
Inventors: 晋西原; 誠中村; 義和卜部; 正俊十林; 英祐土屋
Original assignee: NTT Electronics Corp; Nippon Telegraph and Telephone Corp
Current assignee: NTT Electronics Corp; Nippon Telegraph and Telephone Corp
Priority date: 2009-10-23
Filing date: 2009-10-23
Publication date: 2012-02-08
Anticipated expiration: 2029-10-23
Also published as: JP2011091688A

Description

本発明は、受光素子において得られた入力電流信号を電圧信号へ変換するトランスインピーダンスアンプに関し、特に高感度受信と広ダイナミックレンジ受信とを実現可能なトランスインピーダンスアンプに関するものである。

高速データ伝送を可能とする光伝送システム、なかでもパッシブオプティカルネットワーク（Passive optical network：ＰＯＮ）システムの光伝送装置には、光信号を電気信号に変換する光受信回路が備えられ、その構成要素の一つとしてトランスインピーダンスアンプ（Transimpedance amplifier：ＴＩＡ）が用いられている。ＴＩＡは、受信した光信号を受光素子により光電気変換して得られた入力電流を入力とし、帰還抵抗の値に比例するインピーダンス変換利得に応じた電圧に変換して出力する機能を持つ。このＴＩＡには、以下で説明するＰＯＮシステムの特徴から、高感度、広入力ダイナミックレンジかつバースト応答性が要求される。

図９にＰＯＮシステムのシステム構成を示す。ＰＯＮシステムでは、局側装置（Optical Line Terminal：ＯＬＴ）１台に複数台の宅側装置（Optical Network Unit：ＯＮＵ）が接続され、その接続は光カプラ１００と光ファイバ１０１などのパッシブデバイスで行われる。各ＯＮＵからＯＬＴへの上りのデータは、それぞれの経路の違いで、ＯＬＴ到達時の光パワーが異なる。このため、ＯＬＴの光受信回路に用いられるＴＩＡには、まず広いダイナミックレンジが要求される。

一般にＴＩＡでは、入力電流が大きくなると出力電圧振幅が飽和し波形歪が生じる。従来のＴＩＡは、高感度と広ダイナミックレンジ特性を両立させるために、自動利得制御（Automatic gain control：ＡＧＣ）技術が用いられる（特許文献１、特許文献２参照）。入力電流が大きくなった場合には、帰還抵抗の値を小さくしてインピーダンス変換利得を下げることによって入力オーバーロード耐力を高くし、大電流入力時も歪の少ない出力電圧を得るようにしている。また、入力電流が小さい場合には、利得を高くすることによって低雑音化および高感度受信を実現する。

ところでＰＯＮシステムの上り通信において、ユーザ毎に固有のデータ送信時間を割り当てる時分割多元接続（Time division multiple access：ＴＤＭＡ）方式が用いられる場合は、あるＯＮＵがデータ（パケット）を送出している間は衝突回避のため他のＯＮＵはパケットを送出できない。このとき各パケット間の時間は、光受信器のセットアップやクロック抽出などに用いられる。また、図１０に示すように、パケット２００の先頭には、プリアンブルビット２０１という特定ビットを設ける。ＯＬＴは、このプリアンブルビット２０１をパケット２００の同期をとるのに使用する。

伝送効率を高めるためには、短いプリアンブルビット２０１でパケット２００の同期をとらなければならず、短いプリアンブルビット２０１で、瞬時に利得を切り替えることができる光受信回路が必要である。このため、ＯＬＴの光受信回路に用いられるＴＩＡには、前述の広いダイナミックレンジのほかに瞬時応答性も要求される。

また、ＴＩＡでは、増幅器の線形動作範囲を最適にするため、自動オフセット制御（Automatic Offset Compensation：ＡＯＣ）によって差動信号の出力オフセット量をゼロとするような技術が用いられる（特許文献１参照）。ＡＯＣを用いることにより、入力信号強度が変わっても差動信号の出力オフセットがゼロとなるため、後段の増幅器との接続が容易であるだけでなく、オフセット制御後の信号は低歪で利得を確保できるという特徴がある。

図１１にＡＧＣ機能付きＴＩＡを有するＯＬＴの光受信回路の構成を示す。図１１において、１００は入力光信号を受光して電流信号ＩＮに変換する受光素子、１０１は受光素子１００から出力された電流信号ＩＮを帰還抵抗Ｒｆの値に比例する利得によって増幅すると同時に電圧信号に変換するトランスインピーダンスアンプコア回路、１０２は基準電圧発生回路、１０３はトランスインピーダンスアンプコア回路１０１から出力された単相の出力信号を差動信号に変換する単相−差動変換回路、１０４は単相−差動変換回路１０３によって変換された信号を差動出力信号ＯＵＴＰ，ＯＵＴＮとして外部に出力する出力バッファ、１０５はトランスインピーダンスアンプコア回路１０１の出力信号の平均値と基準電圧発生回路１０２から出力された基準電圧の平均値との電圧差を検出信号ＶＣとして出力する平均値検出回路、１０６は平均値検出回路１０５から出力された検出信号ＶＣに所定の係数を乗算した電圧を利得制御信号ＶＧとして出力する係数乗算器である。

トランスインピーダンスアンプコア回路１０１は、増幅器１０７と、増幅器１０７の信号出力端子と信号入力端子間を接続する帰還抵抗Ｒｆの値を、利得制御信号ＶＧに応じて変化させる利得制御回路１０８とから構成される。
図１１に示したＴＩＡでは、トランスインピーダンスアンプコア回路１０１の出力振幅をモニタし、増幅器１０７の利得を所望の値に設定するための利得制御信号ＶＧをトランスインピーダンスアンプコア回路１０１にフィードバックすることにより、ＴＩＡの利得を制御している。

図１２にＡＯＣ機能付きＴＩＡを有するＯＬＴの光受信回路の構成を示す。図１２において、１００は受光素子、１０１ａはトランスインピーダンスアンプコア回路、１０２は基準電圧発生回路、１０３は単相−差動変換回路、１０４は出力バッファ、１０９は平均値検出回路、１１０は平均値検出回路１０９から出力された検出信号ＶＣに所定の係数を乗算した電圧をオフセット制御信号ＶＯとして出力する係数乗算器、１１１はオフセット制御信号ＶＯに応じて、受光素子１００からの電流信号ＩＮの平均値の電流を接地側に分流させる電流制御回路である。トランスインピーダンスアンプコア回路１０１ａでは、帰還抵抗Ｒｆが固定抵抗になっている。

図１２に示したＴＩＡでは、基準電圧発生回路の出力電圧（Ｖｒｅｆ）とトランスインピーダンスアンプコア回路１０１ａの出力電圧（Ｖｃｏｒｅ）をモニタし、それらのオフセット電圧、すなわち（Ｖｃｏｒｅ−Ｖｒｅｆ）をゼロに設定するためのオフセット制御信号ＶＯをトランスインピーダンスアンプコア回路１０１ａにフィードバックすることにより、ＴＩＡの出力オフセット電圧を制御している。
さらに、ＡＧＣ機能とＡＯＣ機能の両方を備えたＴＩＡを有するＯＬＴの光受信回路の構成は図１３のようになる。

特開２００１−１２７５６０号公報特開２００６−０５０１４５号公報

図１１〜図１３に示したＴＩＡでは、高精度なＡＧＣ・ＡＯＣを行うためにフィードバック制御が用いられるが、安定した制御を行うためには、フィードバックの時定数を大きくし、応答時間を長くする必要がある。しかし、フィードバック時定数を大きくすることは、短いプリアンブル長で同期をとることが必要な、ＰＯＮシステムのようなアプリケーションにとっては不向きである。

また、トランスインピーダンスアンプコア回路１０１で用いる増幅器のように、利得制御をフィードバック制御で行う増幅器では、図１４に示すように、フィードバックループの応答時間と増幅器の低域遮断周波数にトレードオフの関係がある。応答時間とは、パケットデータの先頭部分の受信が始まってから、ＴＩＡの利得や出力オフセット量が適正な値に至るまでの応答時間を意味する。よって、ＰＯＮシステム用途のＴＩＡでは、なるべく短い時間で応答させる必要があるため、応答時間と低域遮断周波数の両方を満足するループ応答時間に設定せざるを得なかった。ところが、伝送路符号としてＮＲＺ等を用いる際は、ビット列で「１」や「０」が連続して伝送される、同符号連続区間（Consecutive identical digit：ＣＩＤ）の存在が問題となる。ＣＩＤを受信したときにＡＧＣやＡＯＣがフィードバック制御を過敏に行うと、パケットデータの特に先頭部分を取りこぼす可能性があるためである。これに対しては、ＴＩＡが有する低域遮断周波数を低くすることで長いＣＩＤに対して高い耐性を持たせることが可能ではあるものの、図１４の関係から応答時間が長くなってしまう。

さらに、図１３に示したＴＩＡのようにＡＧＣとＡＯＣの両制御を行う場合、図１５（Ａ）〜図１５（Ｃ）に示すように、ＡＧＣループとＡＯＣループとがお互いに干渉しあうことがある。これにより、それぞれのフィードバックループが安定するまでの時間が余計にかかってしまうので、応答時間が長くなる要因となる。
したがって、ＰＯＮシステム用途の従来のＴＩＡでは図１３に示した構成を採用することはできず、ＡＧＣとＡＯＣのどちらか一方のみの制御を行う構成となっていた。

本発明は、上記課題を解決するためになされたもので、ＡＧＣとＡＯＣの両制御を行うトランスインピーダンスアンプにおいて短い応答時間での制御を実現することを目的とする。

本発明のトランスインピーダンスアンプは、入力電流信号を帰還抵抗の値に比例する利得によって増幅すると同時に電圧信号に変換する第１のトランスインピーダンスアンプコア回路と、この第１のトランスインピーダンスアンプコア回路と同じ構成で入力がオープン状態の第２のトランスインピーダンスアンプコア回路と、前記第１のトランスインピーダンスアンプコア回路の出力信号の平均値と前記第２のトランスインピーダンスアンプコア回路の出力信号の平均値との電圧差を検出する平均値検出回路と、前記第１のトランスインピーダンスアンプコア回路の出力信号と前記第２のトランスインピーダンスアンプコア回路の出力信号とを入力とし、前記第１のトランスインピーダンスアンプコア回路の出力信号を差動信号に変換する単相−差動変換回路とを有し、前記第１、第２のトランスインピーダンスアンプコア回路は、それぞれ前記平均値検出回路の検出結果に応じて、前記第１、第２のトランスインピーダンスアンプコア回路の帰還抵抗の値を変化させる利得制御回路を備え、前記単相−差動変換回路は、前記平均値検出回路の検出結果に応じて、前記差動信号のオフセットがゼロになるように前記差動信号の直流電圧を制御するオフセット制御回路を備え、前記利得の制御方式としてフィードバック制御を用い、前記オフセットの制御方式としてフィードフォワード制御を用いることを特徴とするものである。

また、本発明のトランスインピーダンスアンプの１構成例は、さらに、前記平均値検出回路と前記利得制御回路との間に設けられ、前記平均値検出回路から出力された電圧に第１の係数を乗算した電圧を利得制御信号として前記利得制御回路に出力する第１の係数乗算器と、前記平均値検出回路と前記オフセット制御回路との間に設けられ、前記平均値検出回路から出力された電圧に第２の係数を乗算した電圧をオフセット制御信号として前記オフセット制御回路に出力する第２の係数乗算器とを備えることを特徴とするものである。
また、本発明のトランスインピーダンスアンプの１構成例において、前記第１、第２のトランスインピーダンスアンプコア回路は、それぞれ信号入力端子に接続されたエミッタ接地回路と、このエミッタ接地回路から出力される電圧信号を電力増幅して信号出力端子に出力するエミッタフォロア回路と、一端が前記信号出力端子に接続され、他端が前記信号入力端子に接続された前記帰還抵抗と、前記利得制御回路とを備えることを特徴とするものである。
また、本発明のトランスインピーダンスアンプの１構成例において、前記平均値検出回路は、検出結果を出力するオペアンプと、前記第１のトランスインピーダンスアンプコア回路の出力信号の平均電圧を前記オペアンプの非反転入力端子に与える第１の平均電圧検出手段と、前記第２のトランスインピーダンスアンプコア回路の出力信号の平均電圧を前記オペアンプの反転入力端子に与える第２の平均電圧検出手段とを備えることを特徴とするものである。

また、本発明のトランスインピーダンスアンプの１構成例において、前記単相−差動変換回路は、前記第１のトランスインピーダンスアンプコア回路の出力信号と前記第２のトランスインピーダンスアンプコア回路の出力信号とを入力とする第１のトランジスタ対と、一端に電源電圧が供給され、他端が前記第１のトランジスタ対の出力端子に接続された１対の負荷抵抗と、前記第１のトランジスタ対の出力を入力とし、前記差動信号を出力する１対のエミッタフォロア回路と、前記第１のトランジスタ対に一定の電流を供給する第１の電流源と、前記オフセット制御回路とを備え、前記オフセット制御回路は、前記平均値検出回路の検出結果に応じて、前記負荷抵抗に流れる電流量を制御する第２のトランジスタ対と、この第２のトランジスタ対に一定の電流を供給する第２の電流源とから構成されることを特徴とするものである。
また、本発明のトランスインピーダンスアンプの１構成例において、前記第１、第２のトランスインピーダンスアンプコア回路は、それぞれ第１、第２のトランスインピーダンスアンプコア回路の周波数帯域が前記入力電流信号の伝送速度に応じた帯域になるように第１、第２のトランスインピーダンスアンプコア回路の帰還抵抗の値を変化させる周波数帯域制御回路を備えることを特徴とするものである。

本発明によれば、電流信号を入力とする第１のトランスインピーダンスアンプコア回路の平均出力電圧と入力がオープン状態の第２のトランスインピーダンスアンプコア回路の平均出力電圧との電圧差を平均値検出回路で検出することにより、この平均値検出回路の出力信号は、第１のＴＩＡコア出力電圧振幅情報ないし単相−差動変換回路の入力オフセット電圧の情報を示す信号となる。そして、本発明では、利得制御を行うためにフィードバック制御を用い、オフセット制御を行うためにフィードフォワード制御を用いることにより、利得制御のループとオフセット制御のループの干渉を改善することができるので、利得制御とオフセット制御の両制御を行うトランスインピーダンスアンプにおいて短い応答時間での制御を実現することができる。

また、本発明では、平均値検出回路と利得制御回路との間に設けられ、平均値検出回路から出力された電圧に第１の係数を乗算した電圧を利得制御信号として利得制御回路に出力する第１の係数乗算器と、平均値検出回路とオフセット制御回路との間に設けられ、平均値検出回路から出力された電圧に第２の係数を乗算した電圧をオフセット制御信号としてオフセット制御回路に出力する第２の係数乗算器とを設けることにより、利得制御とオフセット制御に用いる制御信号をそれぞれ別個に調整することができるので、利得制御とオフセット制御をより適切かつ高速に実施することができる。

また、本発明では、第１、第２のトランスインピーダンスアンプコア回路のそれぞれに周波数帯域制御回路を設けることにより、第１のトランスインピーダンスアンプコア回路の周波数帯域が適切な帯域になるように調整することができる。入力電流信号はフォトダイオード等の受光素子から得られるので、入力電流信号の伝送速度に応じた周波数帯域制御を行うことは、結果として入力光信号の伝送速度に応じた周波数帯域制御を行うことになる。

本発明の第１の実施の形態に係る局側装置の光受信回路の構成を示すブロック図である。本発明の第１の実施の形態に係るトランスインピーダンスアンプコア回路の構成を示す回路図である。本発明の第１の実施の形態に係る単相−差動変換回路の構成を示す回路図である。本発明の第１の実施の形態に係る単相−差動変換回路の別の構成を示す回路図である。本発明の第１の実施の形態に係る平均値検出回路の構成を示す回路図である。本発明の第２の実施の形態に係る局側装置の光受信回路の構成を示すブロック図である。本発明の第２の実施の形態に係るトランスインピーダンスアンプコア回路の構成を示す回路図である。帰還抵抗の変化によるトランスインピーダンスアンプコア回路の周波数帯域の変化を示す図である。パッシブオプティカルネットワークシステムの構成を示すブロック図である。局側装置に到達する宅側装置からのパケットデータを示す図である。自動利得制御機能付きトランスインピーダンスアンプを有する局側装置の光受信回路の構成を示すブロック図である。自動オフセット制御機能付きトランスインピーダンスアンプを有する局側装置の光受信回路の構成を示すブロック図である。自動利得制御機能および自動オフセット制御機能付きトランスインピーダンスアンプを有する局側装置の光受信回路の構成を示すブロック図である。フィードバック制御の増幅器におけるフィードバックループ応答時間と低域遮断周波数との関係を示す図である。ＡＧＣループとＡＯＣループの干渉によるトランスインピーダンスアンプの応答時間の長時間化を説明するための図である。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係るＯＬＴの光受信回路の構成を示すブロック図である。
図１に示すように、ＯＬＴの光受信回路は、従来と同様に受光素子１００と、ＴＩＡとを有する。ＴＩＡは、受光素子１００から出力された電流信号ＩＮを帰還抵抗Ｒｆの値に比例する利得によって増幅すると同時に電圧信号に変換するトランスインピーダンスアンプコア回路１と、トランスインピーダンスアンプコア回路１と同じ構成で入力がオープン状態のトランスインピーダンスアンプコア回路２と、トランスインピーダンスアンプコア回路１から出力された単相の出力信号を差動信号に変換する単相−差動変換回路３と、単相−差動変換回路３によって変換された信号を差動出力信号ＯＵＴＰ，ＯＵＴＮとして外部に出力する出力バッファ４と、トランスインピーダンスアンプコア回路１の出力信号の平均値とトランスインピーダンスアンプコア回路２の出力信号の平均値との電圧差を検出信号ＶＣとして出力する平均値検出回路５と、平均値検出回路５から出力された検出信号ＶＣに所定の係数を乗算した電圧を利得制御信号ＶＧとして出力するオペアンプ等の係数乗算器６と、検出信号ＶＣに所定の係数を乗算した電圧をオフセット制御信号ＶＯとして出力するオペアンプ等の係数乗算器７とから構成される。

トランスインピーダンスアンプコア回路１は、増幅器８と、増幅器８の信号出力端子と信号入力端子間を接続する帰還抵抗Ｒｆの値を、利得制御信号ＶＧに応じて変化させる利得制御回路９とから構成される。
同様に、トランスインピーダンスアンプコア回路２は、増幅器１０と、増幅器１０の信号出力端子と信号入力端子間を接続する帰還抵抗Ｒｆの値を、利得制御信号ＶＧに応じて変化させる利得制御回路１１とから構成される。

図２はトランスインピーダンスアンプコア回路１の構成を示す回路図である。図２に示すように、トランスインピーダンスアンプコア回路１は、ベースが信号入力端子に接続された増幅用トランジスタＱ１と、ベースが増幅用トランジスタＱ１のコレクタに接続され、コレクタに電源電圧ＶＣＣが供給され、エミッタが信号出力端子に接続された出力用トランジスタＱ２と、ゲートにバイアス電圧ＶＣＳが供給され、ドレインが出力用トランジスタＱ２のエミッタおよび信号出力端子に接続された電流源トランジスタＱ３と、一端に電源電圧ＶＣＣが供給され、他端が増幅用トランジスタＱ１のコレクタおよび出力用トランジスタＱ２のベースに接続されたコレクタ抵抗Ｒｃ１と、一端が増幅用トランジスタＱ１のエミッタに接続され、他端に電源電圧ＶＥＥが供給されるエミッタ抵抗Ｒｅ１と、一端が電流源トランジスタＱ３のソースに接続され、他端に電源電圧ＶＥＥが供給されるエミッタ抵抗Ｒｅ２と、一端が信号出力端子に接続され、他端が信号入力端子に接続された帰還抵抗Ｒｆとから構成される。

増幅用トランジスタＱ１とコレクタ抵抗Ｒｃ１とエミッタ抵抗Ｒｅ１とは、エミッタ接地回路を構成し、出力用トランジスタＱ２と電流源トランジスタＱ３とエミッタ抵抗Ｒｅ２とは、エミッタフォロア回路を構成している。すなわち、図２に示したトランスインピーダンスアンプコア回路１は、エミッタ接地回路とエミッタフォロア回路と帰還抵抗Ｒｆとを備えたエミッタ接地・並列帰還型の回路構成からなる。エミッタ接地回路とエミッタフォロア回路とは、図１に示した増幅器８を構成している。トランスインピーダンスアンプコア回路１は、信号入力端子から増幅用トランジスタＱ１のベースに入力される入力信号ＩＮ（電流信号）を、帰還抵抗Ｒｆの値に応じて増幅して、電圧信号に変換し、しかる後、出力用トランジスタＱ２のエミッタから、電力増幅した出力信号ＣＯＰ（電圧信号）として低インピーダンスで出力する。なお、エミッタフォロア回路の電流源トランジスタＱ３とエミッタ抵抗Ｒｅ２とは、出力用トランジスタＱ２に一定の電流を供給する電流源となっている。本実施の形態において、Ｑ１、Ｑ２にはバイポーラトランジスタを、Ｑ３、Ｑ４には電界効果トランジスタ（ＦＥＴ）を使用しているが、特にＱ３にＦＥＴを用いると、ＦＥＴのドレイン−ソース間電圧Ｖｄｓが小さくなっても大電流が供給可能という、理想的な電流源とする事ができ、結果的にＣＯＰに大きな出力電圧が出力される場合でも出力波形に歪を生じにくくなるという効果がある。ただし、ＣＯＰの波形歪がある程度許容される場合はＱ３をバイポーラトランジスタで構成してもかまわない。

本実施の形態の帰還抵抗Ｒｆは、ゲートに利得制御信号ＶＧが入力され、ソースがトランスインピーダンスアンプコア回路１の信号出力端子に接続され、ドレインがトランスインピーダンスアンプコア回路１の信号入力端子に接続されたトランジスタＱ４と、一端が信号出力端子に接続され、他端が信号入力端子に接続された帰還抵抗Ｒｆ１とから構成される。トランジスタＱ４は、図１に示した利得制御回路９を構成している。

トランスインピーダンスアンプコア回路２は、電流信号ＩＮが入力されず、信号入力端子がオープンになっている点以外は、図２に示したトランスインピーダンスアンプコア回路１と同じ回路構成を有している。これにより、トランスインピーダンスアンプコア回路２は、無入力時のトランスインピーダンスアンプコア回路１の出力信号ＣＯＰと同じ電圧の出力信号ＣＯＮを出力する。

図３は単相−差動変換回路３の構成を示す回路図である。単相−差動変換回路３は、ベースが第１の信号入力端子に接続され、トランスインピーダンスアンプコア回路１の出力信号ＣＯＰが入力されるトランジスタＱ５と、ベースが第２の信号入力端子に接続され、トランスインピーダンスアンプコア回路２の出力信号ＣＯＮが入力されるトランジスタＱ６と、ベースにオフセット制御信号ＶＯが入力され、コレクタがトランジスタＱ６のコレクタに接続されたトランジスタＱ７と、コレクタがトランジスタＱ５のコレクタに接続されたトランジスタＱ８と、ベースがトランジスタＱ６，Ｑ７のコレクタに接続され、コレクタに電源電圧ＶＣＣが供給され、エミッタが正相出力端子に接続されたトランジスタＱ９と、ベースがトランジスタＱ５，Ｑ８のコレクタに接続され、コレクタに電源電圧ＶＣＣが供給され、エミッタが反転出力端子に接続されたトランジスタＱ１０と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタＱ５，Ｑ８のコレクタおよびトランジスタＱ１０のベースに接続された負荷抵抗Ｒｌ１と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタＱ６，Ｑ７のコレクタおよびトランジスタＱ９のベースに接続された負荷抵抗Ｒｌ２と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタＱ８のベースに接続された抵抗Ｒｂ１と、一端がトランジスタＱ８のベースに接続され、他端に電源電圧ＶＥＥが供給される抵抗Ｒｂ２と、一端がトランジスタＱ５，Ｑ６のエミッタに接続され、他端に電源電圧ＶＥＥが供給され、トランジスタＱ５，Ｑ６に一定の電流を供給する電流源Ｉ１と、一端がトランジスタＱ７，Ｑ８のエミッタに接続され、他端に電源電圧ＶＥＥが供給され、トランジスタＱ７，Ｑ８に一定の電流を供給する電流源Ｉ２と、一端がトランジスタＱ９のエミッタおよび正相出力端子に接続され、他端に電源電圧ＶＥＥが供給され、トランジスタＱ９に一定の電流を供給する電流源Ｉ３と、一端がトランジスタＱ１０のエミッタおよび反転出力端子に接続され、他端に電源電圧ＶＥＥが供給され、トランジスタＱ１０に一定の電流を供給する電流源Ｉ４とから構成される。

トランジスタＱ９と電流源Ｉ３とは、エミッタフォロア回路を構成し、同様にトランジスタＱ１０と電流源Ｉ４とは、エミッタフォロア回路を構成している。
トランジスタＱ７，Ｑ８と抵抗Ｒｂ１，Ｒｂ２と電流源Ｉ２とは、差動出力信号ＯＵＴＰ，ＯＵＴＮのオフセットをキャンセルするオフセット制御回路を構成している。オフセット制御回路は、オフセット制御信号ＶＯに応じて、抵抗Ｒｌ１，Ｒｌ２に流れる電流値のバランスを変えることで、差動出力信号ＯＵＴＰ，ＯＵＴＮの直流オフセット電圧を調整する。

図４は単相−差動変換回路３の別の構成を示す回路図である。この図４の単相−差動変換回路３の構成は、図３に示した構成から抵抗Ｒｂ１，Ｒｂ２を取り去り、トランジスタＱ７のベースに正相のオフセット制御信号ＶＯＰを入力し、トランジスタＱ８のベースに信号ＶＯＰを反転させたオフセット制御信号ＶＯＮを入力するようにしたものである。すなわち、図３に示した構成では、オフセット制御信号ＶＯが単相信号になっているのに対し、図４に示した構成では、オフセット制御信号ＶＯＰ，ＶＯＮが差動信号になっている。図３に示した構成を使用するには、係数乗算器７として単相出力のオペアンプを使用すればよく、図４に示した構成を使用するには、係数乗算器７として差動出力のオペアンプを使用すればよい。
なお、図３、図４に示した構成では、いずれもバイポーラトランジスタを使用しているが、電界効果トランジスタを使用しても問題ない。

図５は平均値検出回路５の構成を示す回路図である。平均値検出回路５は、非反転入力端子と反転入力端子の入力電圧差に応じた検出信号ＶＣを出力するオペアンプＡ１と、一端が第１の信号入力端子に接続され、他端がオペアンプＡ１の非反転入力端子に接続され、トランスインピーダンスアンプコア回路１の出力信号ＣＯＰが入力される抵抗Ｒ１Ｐと、一端が第２の信号入力端子に接続され、他端がオペアンプＡ１の反転入力端子に接続され、トランスインピーダンスアンプコア回路２の出力信号ＣＯＮが入力される抵抗Ｒ１Ｎと、一端がオペアンプＡ１の非反転入力端子に接続された抵抗Ｒ２Ｐと、一端がオペアンプＡ１の反転入力端子に接続された抵抗Ｒ２Ｎと、一端が抵抗Ｒ２Ｐの他端に接続され、他端が接地されたキャパシタＣＰと、一端が抵抗Ｒ２Ｎの他端に接続され、他端がオペアンプＡ１の信号出力端子に接続されたキャパシタＣＮとから構成される。

平均値検出回路５は、トランスインピーダンスアンプコア回路１の出力信号ＣＯＰの平均値とトランスインピーダンスアンプコア回路２の出力信号ＣＯＮの平均値との電圧差を検出信号ＶＣとして出力する。図５に示した回路では、抵抗Ｒ１Ｐ，Ｒ２ＰとキャパシタＣＰがローパスフィルタ（第１の平均電圧検出手段）を構成しており、トランスインピーダンスアンプコア回路１の出力信号ＣＯＰの平均値がオペアンプＡ１の非反転入力端子に入力されるようになっている。同様に、抵抗Ｒ１Ｎ，Ｒ２ＮとキャパシタＣＮがローパスフィルタ（第２の平均電圧検出手段）を構成しており、トランスインピーダンスアンプコア回路２の出力信号ＣＯＮの平均値がオペアンプＡ１の反転入力端子に入力されるようになっている。

この平均値検出回路５は、オペアンプＡ１の入力電圧差（信号ＣＯＰの平均値と信号ＣＯＮの平均値との電圧差）がゼロになるよう、検出信号ＶＣの値が動く。オペアンプＡ１の入力電圧差がゼロになると、検出信号ＶＣは一定となる。図５の例では、信号ＣＯＰの平均値が信号ＣＯＮの平均値より大きいとき、検出信号ＶＣが上昇し、反対に信号ＣＯＰの平均値が信号ＣＯＮの平均値より小さいとき、検出信号ＶＣは低下する。

以下、本実施の形態のＴＩＡの動作についてより詳細に説明する。利得制御回路９を構成するトランジスタＱ４は、利得制御信号ＶＧに応じてドレイン−ソース間の抵抗値が連続的に変化する連続可変抵抗となる。このトランジスタＱ４は、帰還抵抗Ｒｆ１に対して並列に接続されていることから明らかなように、トランスインピーダンスアンプコア回路１の帰還抵抗Ｒｆの抵抗値を連続的に変化させる役割を果たす。
同様に、利得制御回路１１は、利得制御信号ＶＧに応じて、トランスインピーダンスアンプコア回路２の帰還抵抗Ｒｆの抵抗値を連続的に変化させる役割を果たす。

受光素子１００へ入射する入力光信号のパワーが強くなって、トランスインピーダンスアンプコア回路１の出力信号ＣＯＰの平均値が大きくなると、検出信号ＶＣが上昇し、利得制御信号ＶＧが上昇するので、トランジスタＱ４のドレイン−ソース間の抵抗値が小さくなる。これにより、トランスインピーダンスアンプコア回路１の帰還抵抗Ｒｆの抵抗値（トランジスタＱ４と帰還抵抗Ｒｆ１の合成の抵抗値）が小さくなるので、トランスインピーダンスアンプコア回路１の利得が小さくなる。トランスインピーダンスアンプコア回路１と同じ動作がトランスインピーダンスアンプコア回路２においても起こり、トランスインピーダンスアンプコア回路２の帰還抵抗Ｒｆの抵抗値が小さくなるので、トランスインピーダンスアンプコア回路１の利得低下と同じ分だけトランスインピーダンスアンプコア回路２の利得が小さくなる。

反対に、入力光信号のパワーが弱くなって、トランスインピーダンスアンプコア回路１の出力信号ＣＯＰの平均値が小さくなると、検出信号ＶＣが低下し、利得制御信号ＶＧが低下するので、トランジスタＱ４のドレイン−ソース間の抵抗値が大きくなる。これにより、トランスインピーダンスアンプコア回路１の帰還抵抗Ｒｆの抵抗値が大きくなるので、トランスインピーダンスアンプコア回路１の利得が大きくなる。同じ動作がトランスインピーダンスアンプコア回路２においても起こり、トランスインピーダンスアンプコア回路２の帰還抵抗Ｒｆの抵抗値が大きくなるので、トランスインピーダンスアンプコア回路１の利得上昇と同じ分だけトランスインピーダンスアンプコア回路２の利得が大きくなる。こうして、本実施の形態では、ＴＩＡの出力信号が所望の振幅になるようにＡＧＣを行うことができる。

一方、入力光信号のパワーが強くなって、トランスインピーダンスアンプコア回路１の出力信号ＣＯＰの平均値が大きくなると、検出信号ＶＣが上昇し、オフセット制御信号ＶＯが上昇するので、図３に示した単相−差動変換回路３においてトランジスタＱ７のコレクタ電流が増加し、抵抗Ｒｌ２に流れる電流が増加する。その結果、トランジスタＱ９のベース電圧が低下し、トランジスタＱ９のエミッタ電圧、すなわち単相−差動変換回路３の正相出力端子のバイアス電圧が低下する。このバイアス電圧の低下により、差動出力信号ＯＵＴＰ，ＯＵＴＮのオフセット量は、ゼロに近づくように抑制される。

反対に、入力光信号のパワーが弱くなって、トランスインピーダンスアンプコア回路１の出力信号ＣＯＰの平均値が小さくなると、必要なオフセット補償電圧も小さくなる。これにより検出信号ＶＣが低下し、オフセット制御信号ＶＯが低下するので、トランジスタＱ７のコレクタ電流が減少する。トランジスタＱ７のコレクタ電流が減少すると、単相−差動変換回路３の正相出力端子のバイアス電圧を低下させる効果が弱くなるので、差動出力信号ＯＵＴＰ，ＯＵＴＮのオフセット電圧を小さくする効果も弱くなる。こうして、本実施の形態では、ＴＩＡへの入力電流に応じて、差動信号間のオフセット電圧を適切に補償することが可能となる。

なお、図３の例では、抵抗Ｒｌ２に流れる電流のみを調整しているが、図４の例では、抵抗Ｒｌ１，Ｒｌ２に流れる電流を調整してＡＯＣを行う。すなわち、入力光信号のパワーが強くなると、オフセット制御信号ＶＯＰが上昇すると同時に、オフセット制御信号ＶＯＮが低下するので、図４に示した単相−差動変換回路３においてトランジスタＱ７のコレクタ電流が増加し、抵抗Ｒｌ２に流れる電流が増加すると同時に、トランジスタＱ８のコレクタ電流が減少し、抵抗Ｒｌ１に流れる電流が減少する。その結果、トランジスタＱ９のベース電圧が低下し、単相−差動変換回路３の正相出力端子のバイアス電圧が低下すると同時に、トランジスタＱ１０のベース電圧が上昇し、単相−差動変換回路３の反転出力端子のバイアス電圧が上昇する。これらのバイアス電圧の変化により、差動出力信号ＯＵＴＰ，ＯＵＴＮのオフセット量は、ゼロに近づくように抑制される。反対に、入力光信号のパワーが弱くなると、バイアス電圧の変化が少なくなるので、差動出力信号ＯＵＴＰ，ＯＵＴＮのオフセット量を抑制する効果も弱くなる。

以上のように、本実施の形態では、トランスインピーダンスアンプコア回路１と同じ構成で入力がオープン状態のトランスインピーダンスアンプコア回路２を用いることで、無入力時のトランスインピーダンスアンプコア回路１の出力信号ＣＯＰと同じ電圧の出力信号ＣＯＮを得ることが可能である。また、本実施の形態では、入力が受光素子１００に接続されたトランスインピーダンスアンプコア回路１の出力信号ＣＯＰの平均値と入力がオープン状態のトランスインピーダンスアンプコア回路２の出力信号ＣＯＮの平均値との電圧差を平均値検出回路５で検出することにより、検出信号ＶＣは、入力信号ＩＮの振幅情報と、単相−差動変換回路３の入力オフセット量の情報の両方を示す信号となる。

そして、本実施の形態では、ＡＧＣを行うためにフィードバック制御を用い、ＡＯＣを行うためにフィードフォワード制御を用いることにより、ＡＧＣループとＡＯＣループの干渉を改善することができるので、ＡＧＣとＡＯＣの両制御を行うＴＩＡにおいて短い応答時間での制御を実現することができる。

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図６は本発明の第２の実施の形態に係るＯＬＴの光受信回路の構成を示すブロック図であり、図１と同一の構成には同一の符号を付してある。
本実施の形態のＴＩＡは、トランスインピーダンスアンプコア回路１ａ，２ａと、単相−差動変換回路３と、出力バッファ４と、平均値検出回路５と、係数乗算器６、７とから構成される。

トランスインピーダンスアンプコア回路１ａは、増幅器８と、利得制御回路９と、周波数帯域制御回路１２とから構成される。
同様に、トランスインピーダンスアンプコア回路２は、増幅器１０と、利得制御回路１１と、周波数帯域制御回路１３とから構成される。

図７はトランスインピーダンスアンプコア回路１ａの構成を示す回路図である。本実施の形態の帰還抵抗Ｒｆは、利得制御回路９を構成するトランジスタＱ４と、ゲートに周波数帯域制御信号ｒａｔｅ＿ｓｅｌが入力され、ドレインがトランスインピーダンスアンプコア回路１ａの信号出力端子に接続されたトランジスタＱ１１と、一端が信号出力端子に接続され、他端がトランスインピーダンスアンプコア回路１ａの信号入力端子に接続された帰還抵抗Ｒｆ１と、一端がトランジスタＱ１１のソースに接続され、他端が信号入力端子に接続された帰還抵抗Ｒｆ２とから構成される。トランジスタＱ１１と帰還抵抗Ｒｆ２とは、図６に示した周波数帯域制御回路１２を構成している。トランスインピーダンスアンプコア回路１ａのその他の構成は、トランスインピーダンスアンプコア回路１と同じである。
トランスインピーダンスアンプコア回路２ａは、信号入力端子がオープンになっている点以外は、図７に示したトランスインピーダンスアンプコア回路１ａと同じ構成を有している。

本実施の形態では、入力光信号の伝送速度に応じてトランスインピーダンスアンプコア回路１ａの周波数帯域を制御するための周波数帯域制御信号ｒａｔｅ＿ｓｅｌが入力される。この周波数帯域制御信号ｒａｔｅ＿ｓｅｌに応じて帰還抵抗Ｒｆの値を変化させることにより、トランスインピーダンスアンプコア回路１ａの周波数帯域が入力光信号の伝送速度に応じた帯域になるようにトランスインピーダンスアンプコア回路１ａの利得を調節する制御が行われる。

図８は帰還抵抗Ｒｆの変化によるトランスインピーダンスアンプコア回路１ａの周波数帯域の変化を示す図であり、横軸は周波数、縦軸はトランスインピーダンスアンプコア回路１ａの開ループ利得である。図８に示すように、帰還抵抗Ｒｆの値をＲ１，Ｒ２，・・・・，Ｒｎ（Ｒ１＞Ｒ２＞・・・・＞Ｒｎ）と変えていくと、トランスインピーダンスアンプコア回路１ａの周波数帯域はｆ１，ｆ２，・・・・，ｆｎ（ｆ１＜ｆ２＜・・・・＜ｆｎ）と変化する。言い換えると、帰還抵抗Ｒｆの値を小さくすると、トランスインピーダンスアンプコア回路１ａの利得は小さくなるが、周波数帯域は広くなる。

本実施の形態では、トランジスタＱ１１のオン／オフによってトランスインピーダンスアンプコア回路１ａの帰還抵抗Ｒｆの抵抗値を変化させる。入力光信号の伝送速度が遅いときには（例えば１Ｇｂｉｔ／ｓ）、上位の制御装置（不図示）から与える周波数帯域制御信号ｒａｔｅ＿ｓｅｌによりトランジスタＱ１１をオフにする。この場合、トランスインピーダンスアンプコア回路１ａの帰還抵抗Ｒｆの抵抗値は、主としてトランジスタＱ４と帰還抵抗Ｒｆ１の合成抵抗によって決まり、トランジスタＱ１１および帰還抵抗Ｒｆ２が帰還抵抗Ｒｆの抵抗値に及ぼす影響は小さくなる。

一方、入力光信号の伝送速度が速いときには（例えば１０Ｇｂｉｔ／ｓ）、周波数帯域制御信号ｒａｔｅ＿ｓｅｌによりトランジスタＱ１１をオンにする。これにより、トランスインピーダンスアンプコア回路１ａの帰還抵抗Ｒｆの抵抗値（トランジスタＱ４，Ｑ１１と帰還抵抗Ｒｆ１，Ｒｆ２の合成の抵抗値）が小さくなるので、トランスインピーダンスアンプコア回路１ａの利得は下がるが、トランスインピーダンスアンプコア回路１ａの周波数帯域は広くなる。

なお、トランスインピーダンスアンプコア回路１ａと同じ動作がトランスインピーダンスアンプコア回路２ａにおいても起こり、周波数帯域制御信号ｒａｔｅ＿ｓｅｌに応じて、トランスインピーダンスアンプコア回路２ａの帰還抵抗Ｒｆの抵抗値が小さくなったり大きくなったりするので、トランスインピーダンスアンプコア回路１ａと連動してトランスインピーダンスアンプコア回路２ａの周波数帯域が広くなったり狭くなったりする。これにより、トランスインピーダンスアンプコア回路２ａは、無入力時のトランスインピーダンスアンプコア回路１ａの出力信号ＣＯＰと同じ電圧の出力信号ＣＯＮを出力する。

以上のようにして、本実施の形態では、トランスインピーダンスアンプコア回路１ａの周波数帯域が入力光信号の伝送速度に応じた帯域になるようにトランスインピーダンスアンプコア回路１ａの利得を調節する制御を実現することができる。

本発明は、受光素子において得られた入力電流信号を電圧信号へ変換するトランスインピーダンスアンプに適用することができる。トランスインピーダンスアンプは、高速データ伝送を可能とする光伝送システム、光インターコネクション、パッシブオプティカルネットワークシステム等の光伝送回路において、光信号を電気信号に変換する光受信器として使用される。

１，１ａ，２，２ａ…トランスインピーダンスアンプコア回路、３…単相−差動変換回路、４…出力バッファ、５…平均値検出回路、６，７…係数乗算器、８，１０…増幅器、９，１１…利得制御回路、１２，１３…周波数帯域制御回路、１００…受光素子、ＴＩＡ…トランスインピーダンスアンプ、Ａ１…オペアンプ、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８，Ｑ９，Ｑ１０，Ｑ１１…トランジスタ、Ｒｂ１，Ｒｂ２，Ｒｃ１，Ｒｅ１，Ｒｅ２，Ｒｆ，Ｒｆ１，Ｒｆ２，Ｒｌ１，Ｒｌ２，Ｒ１Ｐ，Ｒ１Ｎ，Ｒ２Ｐ，Ｒ２Ｎ…抵抗、ＣＰ，ＣＮ…キャパシタ、Ｉ１，Ｉ２，Ｉ３，Ｉ４…電流源。

Claims

入力電流信号を帰還抵抗の値に比例する利得によって増幅すると同時に電圧信号に変換する第１のトランスインピーダンスアンプコア回路と、
この第１のトランスインピーダンスアンプコア回路と同じ構成で入力がオープン状態の第２のトランスインピーダンスアンプコア回路と、
前記第１のトランスインピーダンスアンプコア回路の出力信号の平均値と前記第２のトランスインピーダンスアンプコア回路の出力信号の平均値との電圧差を検出する平均値検出回路と、
前記第１のトランスインピーダンスアンプコア回路の出力信号と前記第２のトランスインピーダンスアンプコア回路の出力信号とを入力とし、前記第１のトランスインピーダンスアンプコア回路の出力信号を差動信号に変換する単相−差動変換回路とを有し、
前記第１、第２のトランスインピーダンスアンプコア回路は、それぞれ前記平均値検出回路の検出結果に応じて、前記第１、第２のトランスインピーダンスアンプコア回路の帰還抵抗の値を変化させる利得制御回路を備え、
前記単相−差動変換回路は、前記平均値検出回路の検出結果に応じて、前記差動信号のオフセットがゼロになるように前記差動信号の直流電圧を制御するオフセット制御回路を備え、
前記利得の制御方式としてフィードバック制御を用い、前記オフセットの制御方式としてフィードフォワード制御を用いることを特徴とするトランスインピーダンスアンプ。
請求項１記載のトランスインピーダンスアンプにおいて、
さらに、前記平均値検出回路と前記利得制御回路との間に設けられ、前記平均値検出回路から出力された電圧に第１の係数を乗算した電圧を利得制御信号として前記利得制御回路に出力する第１の係数乗算器と、
前記平均値検出回路と前記オフセット制御回路との間に設けられ、前記平均値検出回路から出力された電圧に第２の係数を乗算した電圧をオフセット制御信号として前記オフセット制御回路に出力する第２の係数乗算器とを備えることを特徴とするトランスインピーダンスアンプ。
請求項１または２記載のトランスインピーダンスアンプにおいて、
前記第１、第２のトランスインピーダンスアンプコア回路は、
それぞれ信号入力端子に接続されたエミッタ接地回路と、
このエミッタ接地回路から出力される電圧信号を電力増幅して信号出力端子に出力するエミッタフォロア回路と、
一端が前記信号出力端子に接続され、他端が前記信号入力端子に接続された前記帰還抵抗と、
前記利得制御回路とを備えることを特徴とするトランスインピーダンスアンプ。
請求項１または２記載のトランスインピーダンスアンプにおいて、
前記平均値検出回路は、
検出結果を出力するオペアンプと、
前記第１のトランスインピーダンスアンプコア回路の出力信号の平均電圧を前記オペアンプの非反転入力端子に与える第１の平均電圧検出手段と、
前記第２のトランスインピーダンスアンプコア回路の出力信号の平均電圧を前記オペアンプの反転入力端子に与える第２の平均電圧検出手段とを備えることを特徴とするトランスインピーダンスアンプ。
請求項１または２記載のトランスインピーダンスアンプにおいて、
前記単相−差動変換回路は、
前記第１のトランスインピーダンスアンプコア回路の出力信号と前記第２のトランスインピーダンスアンプコア回路の出力信号とを入力とする第１のトランジスタ対と、
一端に電源電圧が供給され、他端が前記第１のトランジスタ対の出力端子に接続された１対の負荷抵抗と、
前記第１のトランジスタ対の出力を入力とし、前記差動信号を出力する１対のエミッタフォロア回路と、
前記第１のトランジスタ対に一定の電流を供給する第１の電流源と、
前記オフセット制御回路とを備え、
前記オフセット制御回路は、
前記平均値検出回路の検出結果に応じて、前記負荷抵抗に流れる電流量を制御する第２のトランジスタ対と、
この第２のトランジスタ対に一定の電流を供給する第２の電流源とから構成されることを特徴とするトランスインピーダンスアンプ。
請求項１乃至５のいずれか１項に記載のトランスインピーダンスアンプにおいて、
前記第１、第２のトランスインピーダンスアンプコア回路は、それぞれ第１、第２のトランスインピーダンスアンプコア回路の周波数帯域が前記入力電流信号の伝送速度に応じた帯域になるように第１、第２のトランスインピーダンスアンプコア回路の帰還抵抗の値を変化させる周波数帯域制御回路を備えることを特徴とするトランスインピーダンスアンプ。