FR3034254A1 - Procede de realisation d'un substrat de type soi, en particulier fdsoi, adapte a des transistors ayant des dielectriques de grilles d'epaisseurs differentes, substrat et circuit integre correspondants - Google Patents

Procede de realisation d'un substrat de type soi, en particulier fdsoi, adapte a des transistors ayant des dielectriques de grilles d'epaisseurs differentes, substrat et circuit integre correspondants Download PDF

Info

Publication number
FR3034254A1
FR3034254A1 FR1552623A FR1552623A FR3034254A1 FR 3034254 A1 FR3034254 A1 FR 3034254A1 FR 1552623 A FR1552623 A FR 1552623A FR 1552623 A FR1552623 A FR 1552623A FR 3034254 A1 FR3034254 A1 FR 3034254A1
Authority
FR
France
Prior art keywords
semiconductor film
thickness
substrate
silicon
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1552623A
Other languages
English (en)
Inventor
David Petit
Frederic Monsieur
Xavier Federspiel
Gregory Bidal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics SA
Priority to FR1552623A priority Critical patent/FR3034254A1/fr
Priority to US14/930,324 priority patent/US20160284807A1/en
Priority to CN201520964778.4U priority patent/CN205177842U/zh
Priority to CN201510844328.6A priority patent/CN106024698A/zh
Publication of FR3034254A1 publication Critical patent/FR3034254A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Le procédé de réalisation du substrat de type silicium sur isolant, comprend à partir d'un substrat initial de type silicium sur isolant comportant un film semiconducteur (3) au-dessus d'une couche isolante enterrée (2) elle-même située au-dessus d'un substrat porteur (1), une modification localisée de l'épaisseur du film semiconducteur de façon à former un film semiconducteur (3) ayant des épaisseurs différentes (E1, E2) dans des zones différentes (Z1, Z2).

Description

1 Procédé de réalisation d'un substrat de type SOI, en particulier FDSOI, adapté à des transistors ayant des diélectriques de grilles d'épaisseurs différentes, substrat et circuit intégré correspondants L'invention concerne les circuits intégrés, et plus particulièrement la réalisation de films minces d'épaisseurs différentes, à partir d'un même substrat du type silicium sur isolant communément désigné par l'homme du métier sous l'acronyme anglosaxon « SOI » (« Silicon On Insulator ») et tout particulièrement un substrat du type silicium totalement déserté sur isolant, connu par l'homme du métier sous l'acronyme anglosaxon « FDSOI » (« Fully Depleted Silicon On Insolator »). Un substrat du type silicium sur isolant comprend en général un film semiconducteur, par exemple en silicium ou en alliage de silicium, d'épaisseur uniforme, reposant sur une couche isolante enterrée, communément désignée sous l'acronyme anglosaxon de « BOX » (« Buried-OXide ») elle-même située au-dessus d'un substrat porteur, par exemple un caisson semiconducteur. Particulièrement dans une technologie FDSOI, le film semiconducteur est complètement déserté ce qui assure un bon contrôle électrostatique. En général, l'épaisseur du film semiconducteur est très faible, par exemple de l'ordre de quelques nanomètres. La couche isolante enterrée est en outre généralement fine, de l'ordre d'une vingtaine de nanomètres. Cependant, il peut être nécessaire dans certaines applications de réaliser sur un même substrat SOI ou FDSOI des transistors ayant des oxydes de grille d'épaisseurs différentes, par exemple des transistors à oxyde de grille fin et des transistors à oxyde de grille épais pour supporter des tensions élevées, par exemple de l'ordre de plusieurs volts. Par ailleurs, la fiabilité porteur chaud (HCI : Hot Carrier Injection) des transistors est fortement dépendante de l'épaisseur du film mince, qui est unique sur tout le substrat. La dégradation sera 3034254 2 d'autant plus importante que l'épaisseur du film mince est faible et aggravée par des fortes tensions. Et pour de tels transistors, il y a toujours un compromis à faire entre la fiabilité porteur chaud (HCI) et le contrôle électrostatique.
5 Selon un mode de mise en oeuvre et de réalisation, il est proposé d'améliorer ce compromis pour tous transistors, par exemple dans le cas de transistors à oxyde de grille épais réalisés conjointement à des transistors à oxyde de grille fin sur un même substrat SOI, en particulier FDSOI.
10 Selon un mode de mise en oeuvre, il est proposé de réaliser des films minces d'épaisseurs différentes sur un même substrat de type SOI. Selon un aspect, il est proposé un procédé, comprenant une réalisation d'un substrat de type silicium sur isolant à partir d'un 15 substrat initial de type silicium sur isolant possédant un film semiconducteur au-dessus d'une couche isolante enterrée elle-même située au-dessus d'un substrat porteur. Le procédé selon cet aspect comprend au moins une modification localisée de l'épaisseur du film semiconducteur de façon 20 à former un film semiconducteur ayant des épaisseurs différentes dans des zones différentes. Selon une variante possible, ladite au moins une modification localisée du film comprend un masquage du film semiconducteur dans au moins une première zone par un masque, une formation dans au 25 moins une deuxième zone du film semiconducteur d'au moins une couche de protection consommant une partie du film semiconducteur, par exemple une couche de type PADOX (PAD OXyde) selon un acronyme anglosaxon bien connu de l'homme de métier, et un retrait du masque et de la couche de protection.
30 Selon une autre variante possible, ladite au moins une modification localisée peut comprendre une formation d'une couche de protection sur le film semiconducteur, par exemple une couche de type PADOX, un retrait de la couche de protection dans au moins une première zone du film semiconducteur, au moins une épitaxie de type 3034254 3 silicium sur le film semiconducteur dans ladite au moins une première zone, et un retrait de la couche de protection dans une deuxième zone. Le procédé peut comprendre en outre une formation de transistors à oxyde de grille d'épaisseurs différentes sur le film 5 semiconducteur de façon à former au moins un premier transistor avec un diélectrique de grille ayant une première épaisseur de diélectrique, par exemple un transistor à oxyde de grille fin, dans une zone où le film semiconducteur a une première épaisseur de film et au moins un deuxième transistor avec un diélectrique de grille ayant une deuxième 10 épaisseur de diélectrique plus grande que le première épaisseur de diélectrique, par exemple un transistor à oxyde de grille épais, dans une autre zone où le film semiconducteur a une deuxième épaisseur de film plus grande que la première épaisseur de film. Le substrat peut être avantageusement du type silicium 15 totalement déserté sur isolant (FDSOI). Selon un autre aspect, il est proposé un substrat de type silicium sur isolant comportant un film semiconducteur ayant des épaisseurs différentes dans des zones différentes et reposant sur une même couche isolante enterrée elle-même située au-dessus d'un même 20 substrat porteur. Le substrat peut être par exemple du type silicium totalement déserté sur isolant. Selon encore un autre aspect, il est proposé un circuit intégré comprenant ledit substrat de type silicium sur isolant défini ci-avant, 25 au moins un premier transistor avec un diélectrique de grille ayant une première épaisseur de diélectrique dans une zone où le film semiconducteur a une première épaisseur de film et au moins un deuxième transistor avec un diélectrique de grille ayant une deuxième épaisseur de diélectrique plus grande que la première épaisseur de 30 diélectrique dans une autre zone où le film semiconducteur a une deuxième épaisseur de film plus grande que la première épaisseur de film. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise 3034254 4 en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : - Les figures 1 à 11 illustrent schématiquement des modes de mise en oeuvre et de réalisation de l'invention.
5 La figure 1 illustre un substrat initial S du type silicium totalement déserté sur isolant (FDSOI) comprenant un film semiconducteur 3 au-dessus d'une couche isolante enterrée 2 (BOX) elle-même reposant sur un substrat porteur 1 qui peut être par exemple un caisson semiconducteur.
10 Il convient de noter que l'épaisseur initiale EI du film semiconducteur 3 est identique dans des première et deuxième zones Z1 et Z2. Sur ce substrat initial S, on dépose tout d'abord dans les première et deuxième zones Z1 et Z2 une couche 4 de masque dur, par 15 exemple en orthosilicate de tétraéthyle : TEOS (figure 2). En utilisant une photolithographie classique avec un masque de gravure et ensuite une gravure humide adaptée dudit masque dur 4, par exemple une gravure HF (à base d'acide fluorhydrique (HF)), on peut graver la couche de masque dur TEOS 4 dans la deuxième zone Z2 20 jusqu'au film semiconducteur 3 (figure 3). Généralement, dans les procédés de fabrication CMOS, on évite d'effectuer des traitements sur du silicium à nu et on protège ce dernier par une couche d'oxyde communément désignée par l'homme du métier sous le vocale PADOX.
25 Aussi dans ce mode de mise en oeuvre, le film semiconducteur 3 peut être recouvert dans la deuxième zone Z2 d'une couche de protection 5, par exemple de type « PADOX ». Cette formation de la couche PADOX 5 illustrée sur la figure 4 peut être réalisée dans un four.
30 Cette couche PADOX 5 consomme une partie du film semiconducteur 3 pendant sa formation, ce qui diminue l'épaisseur E2 du film semiconducteur 3 dans la deuxième zone Z2.
3034254 5 Puis comme illustré sur la figure 5, on peut éliminer la couche de masque dur 4 ainsi que la couche de protection 5 par exemple par une seule gravure HF. De ce fait, on peut former un substrat S1 de type SOI 5 comportant un film semiconducteur 3 d'épaisseurs différentes (El > E2) dans les différentes zones Z1 et Z2 (figure 5). La différence d'épaisseur peut être de l'ordre de 5 nanomètres ou moins ou plus. Afin d'améliorer le compromis entre le contrôle électrostatique et la fiabilité porteur chaud (HCI) de tous transistors, en particulier 10 des transistors avec un oxyde de grille épais, au moins un transistor Ti comportant un oxyde de grille épais peut avantageusement être formé dans la première zone Z1 où son canal de conduction Cl situé dans le film semiconducteur 3 est plus épais. On forme alors un transistor T2 comportant un diélectrique de grille OX2 plus fin dans la deuxième 15 zone Z2 ayant un canal de conduction C2 plus fin (figure6). A titre indicatif un transistor à oxyde grille épais, est par exemple un transistor avec une épaisseur d'oxyde de l'ordre de 40 Angstrôm tandis qu'un transistor classique à oxyde de grille fin a une épaisseur d'oxyde de l'ordre de 10 à 15 Angstrôm.
20 Le procédé de formation de ces transistors est classique et bien connu par l'homme du métier. Il convient de noter que sur la figure 6, très schématiquement, on n'a volontairement pas illustré des régions isolantes comportant par exemple des tranchées peu profonds (STI : « Shallow Trench 25 Isolation ») qui isolent les première et deuxième zones Z1 et Z2. Les figures 7 à 11 illustrent schématiquement une variante possible de l'invention. La figure 7 illustre un substrat initial S du type FDSOI dans lequel une première zone Z3 et une deuxième zone Z4 sont isolées par 30 des régions isolantes RIS par exemple du type STI. On retrouve un film semiconducteur 3 situé sur une couche isolante enterrée 2 (BOX) elle-même au-dessus un substrat porteur 1 qui peut être par exemple un caisson semiconducteur.
3034254 6 Le film semiconducteur 3 est ici recouvert classiquement par une couche de protection 6, par exemple du type PADOX et est consommé partiellement par cette couche PADOX 6. L'épaisseur du film semiconducteur 3 est donc diminuée de façon uniforme sur tout le 5 film semiconducteur 3. Comme illustré sur la figure 8, on élimine ensuite, par photolithographie classique, masque de gravure et gravure humide adaptée, la couche de protection 6 au-dessus du film semiconducteur 3 dans la deuxième zone Z4.
10 Une étape d'épitaxie de type silicium ou silicium germanium ou alliage de silicium, classique et connue en soi, sur le film semiconducteur 3 dans la deuxième zone Z4 peut être prévue dans l'étape illustrée sur la figure 9 afin de former une épaisseur E4 du film semiconducteur 3 dans la deuxième zone Z4 plus élevée que celle E3 15 dans la première zone Z3. On effectue ensuite une gravure sur le film semiconducteur 3 pour retirer le reste de la couche 6 située au-dessus du film semiconducteur 3 ayant une épaisseur fine E3 dans la première zone Z3 (figure 10).
20 On obtient ainsi un substrat S2 de type SOI dont le film semiconducteur 3 a des épaisseurs différentes E3 et E4 dans les différentes zones Z3 et Z4. Puis d'une façon analogique à ce qui a été décrit en référence à la figure 6 on forme par exemple (figure 11) un transistor T3 25 comprenant un diélectrique de grille OX3 fin sur le film mince C3 dans la première zone Z3 et un transistor T4 comportant un diélectrique de grille OX4 épais sur le canal de conduction C4 dans la deuxième zone Z4. Ainsi avec les deux variantes on peut réaliser un circuit intégré 30 comprenant ledit substrat de type silicium sur isolant S1 ou S2, au moins un premier transistor T2 ou T3 avec un diélectrique de grille ayant une première épaisseur de diélectrique dans une zone Z2 ou Z3 où le film semiconducteur a une première épaisseur de film et au moins un deuxième transistor T1 ou T4 avec un diélectrique de grille 3034254 7 ayant une deuxième épaisseur de diélectrique plus grande que la première épaisseur de diélectrique dans une autre zone Z1 ou Z4 où le film semiconducteur a une deuxième épaisseur de film plus grande que la première épaisseur de film.
5 L'invention n'est pas limitée aux modes de mise en oeuvre et de réalisation qui viennent d'être décrits mais en embrasse toutes les variantes. Ainsi, il serait possible de réaliser plus de deux épaisseurs différentes du film semiconducteur 3 sur le même substrat. 10

Claims (8)

  1. REVENDICATIONS1. Procédé, comprenant une réalisation d'un substrat de type silicium sur isolant comportant à partir d'un substrat initial de type silicium sur isolant possédant un film semiconducteur (3) au-dessus d'une couche isolante enterrée (2) elle-même située au-dessus d'un substrat porteur (1), au moins une modification localisée de l'épaisseur du film semiconducteur de façon à former un film semiconducteur (3) ayant des épaisseurs différentes (El, E2, ou E3, E4) dans des zones différentes (Z1, Z2, ou Z3, Z4).
  2. 2. Procédé selon la revendication 1, dans lequel ladite au moins une modification localisée du film (3) comprend un masquage du film semiconducteur dans au moins une première zone (Z1) par un masque (4), une formation dans au moins une deuxième zone (Z2) du film semiconducteur (3) d'au moins une couche de protection (5) consommant une partie du film semiconducteur (3), et un retrait du masque (4) et de la couche de protection (5).
  3. 3. Procédé selon la revendication 1, dans lequel ladite au moins une modification localisée comprend une formation d'une couche de protection (6) sur le film semiconducteur (3), un retrait de la couche de protection (6) dans au moins une première zone (Z3) du film semiconducteur (3), au moins une épitaxie de type silicium sur le film semiconducteur (3) dans ladite au moins une première zone (Z3), et un retrait de la couche de protection (6) dans une deuxième zone (Z4).
  4. 4. Procédé selon l'une des revendications précédentes, comprenant en outre une formation de transistors (Ti, T2 ou T3, T4) à oxyde de grille d'épaisseurs différentes (0X1, OX2 ou OX3, OX4) sur le film semiconducteur (3) de façon à former au moins un premier transistor (T2 ou T3) avec un diélectrique de grille (0X2 ou OX3) ayant une première épaisseur de diélectrique dans une zone (Z2 ou Z3) où le film semiconducteur (3) a une première épaisseur (E2 ou E3) de film (3) et au moins un deuxième transistor (Ti ou T4) avec un diélectrique de grille (0X1 ou OX4) ayant une deuxième épaisseur de 3034254 9 diélectrique plus grande que le première épaisseur de diélectrique dans une autre zone (Z1 ou Z4) où le film semiconducteur (3) a une deuxième épaisseur (El ou E4) de film (3) plus grande que la première épaisseur (E2 ou E3) de film (3). 5
  5. 5. Procédé selon l'une des revendications précédentes, dans lequel le substrat est du type silicium totalement déserté sur isolant.
  6. 6. Substrat de type silicium sur isolant comportant un film semiconducteur (3) ayant des épaisseurs différentes (El, E2 ou E3, E4) dans des zones différentes (Z1, Z2 ou Z3, Z4) et reposant sur une 10 même couche isolante enterrée (2) elle-même située au-dessus d'un même substrat porteur (1).
  7. 7. Substrat selon la revendication 6, dans lequel le substrat est du type silicium totalement déserté sur isolant.
  8. 8. Circuit intégré comprenant un substrat de type silicium sur 15 isolant selon la revendication 6 ou 7, au moins un premier transistor (T2 ou T3) avec un diélectrique de grille (0X2 ou OX3) ayant une première épaisseur de diélectrique dans une zone (Z2 ou Z3) où le film semiconducteur (3) a une première épaisseur de film (E2 ou E3) et au moins un deuxième transistor (Ti ou T4) avec un diélectrique de grille 20 (0X1 ou OX4) ayant une deuxième épaisseur de diélectrique plus grande que la première épaisseur de diélectrique dans une autre zone (Z1 ou Z4) où le film semiconducteur (3) a une deuxième épaisseur de film (El ou E4) plus grande que la première épaisseur de film (E2 ou E3). 25
FR1552623A 2015-03-27 2015-03-27 Procede de realisation d'un substrat de type soi, en particulier fdsoi, adapte a des transistors ayant des dielectriques de grilles d'epaisseurs differentes, substrat et circuit integre correspondants Pending FR3034254A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1552623A FR3034254A1 (fr) 2015-03-27 2015-03-27 Procede de realisation d'un substrat de type soi, en particulier fdsoi, adapte a des transistors ayant des dielectriques de grilles d'epaisseurs differentes, substrat et circuit integre correspondants
US14/930,324 US20160284807A1 (en) 2015-03-27 2015-11-02 Method of formation of a substrate of the soi, in particular the fdsoi, type adapted to transistors having gate dielectrics of different thicknesses, corresponding substrate and integrated circuit
CN201520964778.4U CN205177842U (zh) 2015-03-27 2015-11-26 绝缘体上硅类型的衬底和集成电路
CN201510844328.6A CN106024698A (zh) 2015-03-27 2015-11-26 用于形成soi类型衬底的方法、对应衬底和集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1552623A FR3034254A1 (fr) 2015-03-27 2015-03-27 Procede de realisation d'un substrat de type soi, en particulier fdsoi, adapte a des transistors ayant des dielectriques de grilles d'epaisseurs differentes, substrat et circuit integre correspondants

Publications (1)

Publication Number Publication Date
FR3034254A1 true FR3034254A1 (fr) 2016-09-30

Family

ID=53514321

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1552623A Pending FR3034254A1 (fr) 2015-03-27 2015-03-27 Procede de realisation d'un substrat de type soi, en particulier fdsoi, adapte a des transistors ayant des dielectriques de grilles d'epaisseurs differentes, substrat et circuit integre correspondants

Country Status (3)

Country Link
US (1) US20160284807A1 (fr)
CN (2) CN205177842U (fr)
FR (1) FR3034254A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3034254A1 (fr) * 2015-03-27 2016-09-30 St Microelectronics Sa Procede de realisation d'un substrat de type soi, en particulier fdsoi, adapte a des transistors ayant des dielectriques de grilles d'epaisseurs differentes, substrat et circuit integre correspondants
US10141229B2 (en) * 2016-09-29 2018-11-27 Globalfoundries Inc. Process for forming semiconductor layers of different thickness in FDSOI technologies
FR3070220A1 (fr) * 2017-08-16 2019-02-22 Stmicroelectronics (Crolles 2) Sas Cointegration de transistors sur substrat massif, et sur semiconducteur sur isolant
FR3137787A1 (fr) * 2022-07-06 2024-01-12 Stmicroelectronics (Crolles 2) Sas Procédé de fabrication de transistors hautes-tension sur un substrat du type silicium sur isolant

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040180478A1 (en) * 2003-03-12 2004-09-16 Taiwan Semiconductor Manufacturing Company Silicon-on-insulator ulsi devices with multiple silicon film thicknesses
US20080203477A1 (en) * 2007-02-22 2008-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7666735B1 (en) * 2005-02-10 2010-02-23 Advanced Micro Devices, Inc. Method for forming semiconductor devices with active silicon height variation
EP2500933A1 (fr) * 2011-03-11 2012-09-19 S.O.I. TEC Silicon Structure multicouche et procédé de fabrication de dispositifs semi-conducteurs

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620656B2 (en) * 2001-12-19 2003-09-16 Motorola, Inc. Method of forming body-tied silicon on insulator semiconductor device
CN100385667C (zh) * 2004-01-06 2008-04-30 台湾积体电路制造股份有限公司 集成电路及其制造方法
CN100342549C (zh) * 2004-02-20 2007-10-10 中国科学院上海微***与信息技术研究所 局部绝缘体上的硅制作功率器件的结构及实现方法
US7410841B2 (en) * 2005-03-28 2008-08-12 Texas Instruments Incorporated Building fully-depleted and partially-depleted transistors on same chip
KR100950756B1 (ko) * 2008-01-18 2010-04-05 주식회사 하이닉스반도체 Ｓｏｉ 소자 및 그의 제조방법
FR3034254A1 (fr) * 2015-03-27 2016-09-30 St Microelectronics Sa Procede de realisation d'un substrat de type soi, en particulier fdsoi, adapte a des transistors ayant des dielectriques de grilles d'epaisseurs differentes, substrat et circuit integre correspondants

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040180478A1 (en) * 2003-03-12 2004-09-16 Taiwan Semiconductor Manufacturing Company Silicon-on-insulator ulsi devices with multiple silicon film thicknesses
US7666735B1 (en) * 2005-02-10 2010-02-23 Advanced Micro Devices, Inc. Method for forming semiconductor devices with active silicon height variation
US20080203477A1 (en) * 2007-02-22 2008-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2500933A1 (fr) * 2011-03-11 2012-09-19 S.O.I. TEC Silicon Structure multicouche et procédé de fabrication de dispositifs semi-conducteurs

Also Published As

Publication number Publication date
CN106024698A (zh) 2016-10-12
CN205177842U (zh) 2016-04-20
US20160284807A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
EP1145300B1 (fr) Procede de fabrication d'un transistor mis sur un substrat semi-conducteur
US20150064855A1 (en) Finfet with dielectric isolation by silicon-on-nothing and method of fabrication
EP2999001B1 (fr) Réalisation d'espaceurs au niveau de flancs d'une grille de transistor
TWI433264B (zh) 具有雙溝渠以最佳化應力效應之電晶體結構及其方法
FR2933234A1 (fr) Substrat bon marche a structure double et procede de fabrication associe
EP2779223B1 (fr) Procédé de réalisation d'un substrat muni d'une protection de bord
FR2804247A1 (fr) Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes
FR3046290B1 (fr) Methode de realisation d'espaceurs a faible permittivite
EP3127142B1 (fr) Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue
EP1788635B1 (fr) Procédé de réalisation de transistor à double grilles auto-alignées par réduction de motifs de grille
FR3034254A1 (fr) Procede de realisation d'un substrat de type soi, en particulier fdsoi, adapte a des transistors ayant des dielectriques de grilles d'epaisseurs differentes, substrat et circuit integre correspondants
TW201806075A (zh) 用於製作應變式絕緣體上半導體底材之方法
EP3531444A1 (fr) Circuit intégré comprenant un substrat équipé d'une région riche en pièges, et procédé de fabrication
EP3246948B1 (fr) Procédé de réalisation sur un même substrat de transistors présentant des caractéristiques différentes
EP1728273B1 (fr) Transistor a materiaux de source, de drain et de canal adaptes et circuit integre comportant un tel transistor
FR2965661A1 (fr) Procédé de fabrication de transistors mos a différents types d'empilements de grilles
US20100015776A1 (en) Shallow Trench Isolation Corner Rounding
US20120126310A1 (en) Method for forming channel material
EP0675544B1 (fr) Procédé de fabrication d'un transistor à effet de champ à grille isolée de longueur de canal réduite, et transistor correspondant
WO1997050118A1 (fr) Transistor et procede de realisation d'un transistor a contacts et a isolation de champ auto-alignes
TW201428829A (zh) 半導體裝置之製造方法
EP0413645B1 (fr) Procédé de fabrication de transistor MOS mésa de type silicium sur isolant
FR2860919A1 (fr) Structures et procedes de fabrication de regions semiconductrices sur isolant
FR3037714A1 (fr) Procede de realisation d'un contact sur une zone active d'un circuit integre, par exemple realise sur un substrat du type soi, en particulier fdsoi, et circuit integre correspondant
EP1746643B1 (fr) Procédé de réalisation d'un transistor MOS.

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20160930