CN100342549C

CN100342549C - 局部绝缘体上的硅制作功率器件的结构及实现方法

Info

Publication number: CN100342549C
Application number: CNB2003101089777A
Authority: CN
Inventors: 杨文伟; 俞跃辉; 董业民; 程新红
Original assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Current assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Priority date: 2004-02-20
Filing date: 2004-02-20
Publication date: 2007-10-10
Anticipated expiration: 2024-02-20
Also published as: CN1560925A

Abstract

本发明提出了一种局部绝缘体上的硅(partial SOI)制作功率器件，一种横向扩散金属氧化物半导体晶体管(LDMOS)的结构及实现方法。这种局部SOI LDMOS器件的结构特征在于源端远离沟道区的下方无埋氧，有利于散热；源端和沟道区下方的埋氧是连续的而且具有同一厚度；漏端的埋氧与沟道区埋氧虽然连续，但是具有不同的厚度。这种结构克服了常规SOI器件的自热效应，而且提高了器件的击穿电压，降低了源漏电容，提高了器件的频率特性。

Description

局部绝缘体上的硅制作功率器件的结构及实现方法

技术领域

本发明涉及一种局部绝缘体上的硅制作功率器件更确切地说涉及一种局部绝缘体的硅制作横向扩散金属氧化物半导体晶体管(LDMOS)的新结构及实现方法，本发明属于SOI集成电路中的LDMOS。

背景技术

传统的体硅LDMOS器件由于源端与硅基底有接触，具有良好的散热性能，所以可以用于高功率条件下，但是这种结构由于本征电容很大，只能用于低频条件下。为了提高器件的高频特性，传统的SOI LDMOS在器件和基底之间引入了一层绝缘层，但是器件的散热性能较差，而且也降低了器件的击穿电压。

为了解决这一难题，国外有人提出了局部SOI技术试图克服两者的缺点的同时能集合两者的优点。例如Cai Jun和Ren Chang Hong等人提出的沟道热氧化方法(Patent No.US 6,551,937B2)，还有Shuming Xu和Hanhua Feng等人提出的在漏端形成埋氧(Patent No.US 6,461,902B1)。这些方法自身也有很多缺点，还不成熟，例如Cai Jun的方法在沟道区引入了多晶硅，由于多晶硅存在许多晶粒界面，对掺杂具有吸附作用，使得输运电子的散射加强，将会大大降低器件的性能，而Shuming Xu的方法没有充分利用SOI技术的优势，沟道区的泄漏电流与体硅器件一样严重，器件性能提高有限。

发明内容

本发明据此提出一种新的局部SOI LDMOS结构，能够解决这一难题。为了克服浮体效应和自热效应，提高器件散热性能，源端远离沟道区的下方无埋氧，；而为了利用SOI技术的优点，减小泄漏电流，提高亚阈值斜率，源端和沟道下方的埋置氧化层是连续；另外为了提高器件的击穿电压和降低体漏电容，漏端的埋置氧化层较厚，这种新结构器件将会有较高的工作频率和功率。

本发明是通过以下步骤实现这种新型SOI LDMOS结构的：

(a)在SOI晶片上确定出源端与漏端的区域

(b)将器件漏端区域的埋置氧化层增厚；

(c)将器件源端区域的埋置氧化层除去；

(d)进行多晶硅沉积，填充满源端和漏端区域；

(e)CMP化学机械抛光平坦化；

(f)常规LDMOS横向扩散金属氧化物半导体工艺完成器件的制造。

以上步骤的目的就是增大漏端埋置氧化层厚度，去除源端的埋置氧化层。

本发明所用的SOI衬底可以是注氧隔离方法、硅片键合方法或其它方法制备的。SOI衬底中的顶层硅的厚度为20～300nm；埋置氧化层厚度为20～100nm。埋置氧化层可以用其它绝缘介质，如SiC、Al₂O₃取代。进行多晶硅沉积后所获得的衬底表面不平整，需要步骤(e)中的CMP进行平坦化。CMP技术是半导体制造工艺中的成熟工艺，在深亚微米中得到了广泛应用。具体可以参见王新柱等人的文献(深亚微米隔离技术——浅沟槽隔离工艺，王新柱，徐秋霞，钱鹤等，半导体学报，23(3)(2002)323-329)。

以上几个步骤实现了材料的制备，接着就可以按步骤(f)中的常规LDMOS工艺完成SOI LDMOS的制造，具体包括栅氧化层的生成，沟道区掺杂，多晶硅栅的生成，源漏掺杂，铝连线的生成等工艺步骤。最终的器件的特点是源端远离沟道区的侧面下方无埋氧，源端和沟道区下方的埋氧是连续的而且具有同一厚度，漏端的埋氧与沟道区埋氧虽然连续，但是具有不同的厚度。

用本发明提供的新型绝缘体上的硅制作的功率器件结构也可同样运用于金属—氧化物—半导体场效应晶体管(MOSFET)结型场效应晶体管(JFET)以及它们的变体。

附图说明

图1本发明提供的SOI LDMOS的实现工艺过程。图1(a)至图1(j)为各工艺过程的示意图(详见实施例)

图2本发明提供的SOI LDMOS的结构。

图中1为顶层硅，2为埋置氧化层，3为硅衬底，4为SiO₂，5为光掩模，6为反应离子刻蚀气体，7为SiN_x保护层，8为多晶硅，100为漏端，110为源端，120为散热区(同时也提供了体连接)，130为沟道区，140为漂移区，150为源端电极，160为栅电极，170为漏端电极，P⁺、P、N⁺和N^-分别是P型重掺杂、P型掺杂、N型掺杂，N型轻掺杂。

具体实施方式

下面的具体实施例有助于理解本发明的特征和优点，但本发明的实施决不仅局限于此实施例。

(1)在制备好的SOI衬底上生长一层SiO₂，在非漏区光刻生成掩模以便露出漏压(见图1(a))；

(2)除去未被保护的漏区SiO₂，然后去胶(见图1(b))；

(3)利用反应离子刻蚀，在未被SiO₂保护的区域刻蚀出一定深度的沟槽(见图1(c))；

(4)在裸露的表面形成SiN_x(见图1(d))；

(5)然后用反应离子刻蚀的方法将水平面的SiN_x除去，而沟槽侧墙将留下SiN_x，露出沟槽底部的硅(见图1(e))；

(6)采用热氧化的方法，将沟槽中裸露的硅氧化至与SOI的埋置氧化层相接为止(见图1(f))；

(7)将沟道侧墙SiN_x除去，在沟槽中填充满多晶硅(见图1(g))；

(8)此时源区上方覆盖有SiO₂，重复1-3步骤，但是沟槽的位置是位于源区远离沟道区的一侧，而且刻蚀到底部为SOI中的埋置氧化层为止(见图1(h))；

(9)然后用稀释的HF除去表层的SiO₂，沟槽中裸露的埋置氧化层也同时被除去(见图1(i))；

(10)将沟槽中填满多晶硅，用化学机械抛光法将表面抛平(见图1(j))；

(11)利用常规工艺完成LDMOS器件的制作。

最终器件结构如图所示(见图2)。

Claims

1、一种局部SOI LDMOS器件的结构，包括源端、漏端、沟道区、源端电极、栅电极和漏电极，其特征在于源端远离沟道区的侧面下方无埋置氧化层，源端和沟道区下方的埋置氧化层是连续的而且具有同一厚度，漏端的埋置氧化层与沟道区下方的置埋氧化层虽然连续，但是具有不同的厚度。

2、按权利要求1所述的SOI LDMOS器件的结构，其特征在于所述埋置氧化层为SiC或Al₂O₃绝缘介质层。

3、按权利要求1所述的SOI LDMOS器件的结构，其特征在于可应用于金属—氧化物—半导体场效应晶体管，结型场效应晶体管或它们的变体

4、按权利要求1所述SOI LDMOS器件的实现方法，其特征在于：

a)在制备好的SOI衬底上生长一层SiO₂，在非漏区光刻生成掩模，以便露出漏区；

b)除去未被保护的漏区SiO₂，然后去胶；

c)利用反应离子刻蚀，在未被SiO₂保护的区域刻蚀出一定深度的沟槽；

d)在裸露的表面形成SiN_x；

e)然后用反应离子刻蚀的方法将水平面的SiN_x除去，而沟槽侧墙将留下SiN_x，露出沟槽底部的硅；

f)采用热氧化的方法，将沟槽中裸露的硅氧化；至与SOI的埋置氧化层相接为止；

g)将沟道侧墙SiN_x除去，在沟槽中填充满多晶硅；

h)此时源区上方覆盖有SiO₂，刻蚀上方SiO₂形成沟槽，沟槽的位置是位于源区远离沟道区的一侧，而且刻蚀到底部为SOI中的埋置氧化层为止；

i)然后用稀释的HF除去表层的SiO₂，沟槽中裸露的埋置氧化层也同时被除去；

j)将沟槽中填满多晶硅，用化学机械抛光法将表面抛平；

k)利用常规LDMOS的工艺完成LDMOS器件的制作。

5、权利要求4所述SOI LDMOS器件的实现方法，其特征在于SOI衬底中顶层硅厚度为20～300nm，埋置氧化层的厚度为20～100nm；SOI衬底是由注氧隔离方法或硅片键合方法制备。

6、按权利要求4所述SOI LDMOS器件的实现方法，其特征在于所述的利用常规LDMOS工艺包括栅氧化层的生成、沟道互掺杂、多晶硅栅的生成、源漏掺杂、铝连线的生成。