FR2804247A1 - Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes - Google Patents
Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes Download PDFInfo
- Publication number
- FR2804247A1 FR2804247A1 FR0000791A FR0000791A FR2804247A1 FR 2804247 A1 FR2804247 A1 FR 2804247A1 FR 0000791 A FR0000791 A FR 0000791A FR 0000791 A FR0000791 A FR 0000791A FR 2804247 A1 FR2804247 A1 FR 2804247A1
- Authority
- FR
- France
- Prior art keywords
- layer
- emitter
- base
- silicon
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 28
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 25
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 24
- 239000000956 alloy Substances 0.000 claims abstract description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 10
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000000407 epitaxy Methods 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- 238000002513 implantation Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- -1 alkyl silicate Chemical compound 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
Le procédé comprend la formation sur une couche 15 de formation de la base du transistor d'un empilement d'une couche d'alliage SiGe 16, d'oxyde de silicium 17 et de nitrure de silicium 18, à former dans cette couche un faux émetteur 20, former dans la couche 15 de formation de la base une région de base extrinsèque 22 et siliconer la surface de cette région de base extrinsèque, recouvrir la région de base extrinsèque 22 et le faux émetteur 20 avec une couche de dioxyde de silicium 24 qui est polie mécano-chimiquement jusqu'au niveau du faux émetteur 20, à graver le faux émetteur 20 pour former une fenêtre 25 et à former dans la fenêtre 25 et sur la couche de dioxyde de silicium 24 un émetteur en polysilicium 27. Application à la fabrication des transistors bipolaires à hétérojonction.
Description
Procédé de réalisation d'un transistor bipolaire à émetteur et base extrinsèque auto-alignés. La présente invention concerne de manière générale un procédé pour la réalisation d'un transistor bipolaire dont l'émetteur est auto-aligné sur la base extrinsèque du transistor, en particulier un transistor bipolaire à hétérojonction.
Classiquement, la fabrication d'un transistor bipolaire comprend les étapes successives suivantes - la réalisation dans un substrat semi-conducteur, par exemple un substrat de silicium de type P, d'une couche enterrée de collecteur extrinsèque, par exemple dopée N+ par une implantation d'arsenic; - la réalisation de part et d'autre du collecteur extrinsèque de deux couches enterrées d'isolement, par exemple dopées P+ par implantation de bore; - la réalisation, sur le substrat ainsi formé, par épitaxie épaisse, d'une couche de silicium monocristallin, par exemple de type N; - la réalisation dans la couche épaisse de silicium monocristallin d'une région d'isolement latéral, soit par un procédé d'oxydation localisée (LOCOS), soit du type "tranchée peu profonde" ("Shallow Trench"), pour définir dans la couche épaisse de silicium une région de collecteur intrinsèque; - la réalisation d'un puits collecteur, par exemple dopé N+, notamment par implantation de phosphore, contactant la couche enterrée de collecteur extrinsèque; - la réalisation sous la région d'isolement latéral de caissons, par exemple dopés P par implantation de bore, pour isoler le transistor bipolaire des transistors adjacents; - la formation à la surface de la région de collecteur intrinsèque d'une mince couche d'oxyde thermique, typiquement Si02; - la formation sur la surface de la couche d'oxyde thermique et de la région d'isolement latéral d'une couche de silicium amorphe; - la gravure plasma, avec arrêt sur la couche d'oxyde thermique, dans la couche de silicium amorphe d'une fenêtre dite "fenêtre de base"; - la désoxydation chimique de la couche d'oxyde thermique située au-dessus de la région de collecteur intrinsèque et découverte par la fenêtre de base; - la formation par épitaxie non sélective d'une couche, typiquement un empilement de trois couches Si/alliage SiGe/Si, dans laquelle sera réalisée la future base intrinsèque du transistor; - la formation sur l'empilement de la base intrinsèque d'une couche d'isolement par dépôt de tétraorthosilicate d'éthyle (TEOS) puis par dépôt d'une couche de nitrure; - la réalisation au moyen d'un masque de résine, sur la couche de formation de la base intrinsèque, dans la couche d'isolement, d'une fenêtre d'émetteur située au-dessus de la région de collecteur intrinsèque; - la réalisation d'un émetteur en silicium polycristallin (polysilicium) par dépôt chimique en phase vapeur et gravure au moyen d'un masque de photolithographie; et - la formation de la base extrinsèque et des prises de connexion. Un tel procédé classique de réalisation d'un transistor bipolaire est décrit entre autres dans le brevet français n 98 07059.
Un inconvénient des procédés classiques, comme celui qui vient d'être décrit, est qu'ils nécessitent l'utilisation d'au moins trois masques. Cette multiplicité de masquage, du fait des tolérances, ne permet pas d'obtenir un auto-alignement de la base extrinsèque et de l'émetteur. Ce défaut d'auto-alignement s'aggrave encore en fonction de la densité et des dimensions voulues pour les ouvertures (fenêtres).
L'invention a donc pour objet un procédé de réalisation d'un transistor bipolaire qui remédie aux inconvénients des procédés de l'art antérieur.
Plus particulièrement, l'invention a pour objet un procédé de réalisation d'un transistor bipolaire permettant un auto-alignement de la base extrinsèque et de l'émetteur.
L'invention a encore pour objet un procédé de réalisation d'un transistor bipolaire nécessitant deux étapes de masquage au lieu des trois usuelles. L'invention a enfin pour objet un procédé de réalisation d'un transistor bipolaire qui réduit les problèmes liés à la densité et aux dimensions des ouvertures (fenêtres).
Selon l'invention, le procédé de réalisation d'un transistor bipolaire dont l'émetteur est auto-aligné avec la base extrinsèque, comprend les étapes suivantes - l'obtention d'une structure comprenant un substrat semi conducteur dans lequel sont formés un collecteur extrinsèque, des couches d'isolement de la base extrinsèque, une région d'isolement latéral et une région de collecteur intrinsèque, ladite structure ayant une surface principale sur laquelle sont déposées une couche de silicium amorphe définissant une fenêtre de base sur la région de collecteur intrinsèque et une couche de formation de la future base du transistor couvrant la couche de silicium amorphe et la fenêtre de base; - le dépôt successif sur la couche de formation de la future base du transistor d'une couche d'alliage SiGe, d'une mince couche d'oxyde de silicium et d'une couche de nitrure de silicium; - la gravure au moyen d'un masque des couches de nitrure de silicium, oxyde de silicium et d'alliage SiGe pour former sur la couche de formation de la future base du transistor, au-dessus de la région de collecteur intrinsèque, un faux émetteur de géométrie de dimension correspondant à la géométrie et à la dimension voulues pour l'émetteur final; - la formation sur deux côtés opposés du faux émetteur d'espaceurs; - la formation dans la couche de formation de la future base de transistor d'une région de base extrinsèque; - la formation d'une couche de siliciure métallique sur la région de base extrinsèque; - le dépôt d'une couche épaisse de dioxyde de silicium, de manière à recouvrir la couche de siliciure métallique et le faux émetteur; - le polissage mécano-chimique de la couche épaisse de dioxyde de silicium jusqu'au niveau du faux émetteur; - la gravure des couches du faux émetteur pour former une fenêtre d'émetteur; - le dépôt d'une couche de polysilicium remplissant la fenêtre d'émetteur et couvrant la couche épaisse de dioxyde de silicium; et - la gravure au moyen d'un masque de la couche de polysilicium pour achever l'émetteur.
Le procédé de l'invention comporte uniquement deux étapes de masquage pour la gravure du faux émetteur et la gravure finale de l'émetteur.
Les dépôts des couches d'alliage SiGe, d'oxyde de silicium et de nitrure de silicium ainsi que les gravures de ces couches, sont classiques et bien connus dans la technique.
Par exemple, le dépôt de la couche d'alliage SiGe peut se faire par épitaxie non sélective. De préférence, l'alliage SiGe a une teneur élevée en germanium, typiquement 15 à 50% atomique, et de préférence 20 à 50% atomique, la sélectivité de gravure par rapport au silicium augmentant avec la teneur en germanium. L'épaisseur de la couche d'alliage SiGe est généralement de l'ordre de 20 à 50 nm.
La mince couche d'oxyde peut être déposée par dépôt chimique en phase vapeur assisté par plasma (PECVD) à partir d'un silicate d'alkyle tel que le tétraorthosilicate d'éthyle (TEOS). Cette couche a généralement une épaisseur de 30 à 40 nm.
La couche de nitrure de silicium peut être formée de manière classique par dépôt PECVD. Cette couche de nitrure de silicium doit avoir une épaisseur correspondant à l'épaisseur voulue pour l'émetteur en silicium polycristallin (polysilicium) final. Cette épaisseur, dans le cas d'une structure BiCMOS, doit également être suffisante pour tenir compte de l'épaisseur de grille et du polissage mécano-chimique ultérieur. En général, l'épaisseur de la couche de nitrure de silicium est de 200 à 300 nm, typiquement de l'ordre de 250 nm.
Les gravures des couches de nitrure de silicium, d'oxyde de silicium et d'alliage SiGe pour former l'empilement constituant le faux émetteur, ainsi que la gravure de ces mêmes couches dans l'empilement du faux émetteur, peuvent s'effectuer par tout procédé classique bien connu dans la technique. Cette gravure peut s'effectuer par plasma, par exemple un plasma gazeux NF3/He. Une surgravure latérale de la couche d'alliage SiGe est possible en fonction de la dimension finale de l'émetteur et de la photolithographie précédente.
Du fait que le masque utilisé pour la formation du faux émetteur par lithographie n'est pas un trou mais un bloc de résine, on obtient une gravure très précise du faux émetteur et par suite de l'émetteur.
Le polissage mécano-chimique avec détection de l'interface oxyde de silicium/nitrure de silicium, est connu.
Le polissage mécano-chimique est décrit, entre autres, dans l'article "Chemical Mechanical Planarization of Microelectronic Materials", Joseph M. STEIGERWALD - SHYAMP - MURARKA - John WILLEY, NEW YORK, pp. 273 (l997).
Le procédé de l'invention permet de réaliser un transistor bipolaire dont l'émetteur est défini par photolithographie et auto-aligné avec la base extrinsèque.
En outre, on utilise une base réalisée par épitaxie non sélective. Le procédé de l'invention est compatible avec les technologies Bipolaires et BiCMOS. , La suite de la description se réfère aux figures annexées qui représentent, respectivement : _ Figures 1 a à 1 g - les étapes principales du procédé de réalisation d'un transistor bipolaire, selon l'invention.
En se référant aux figures et en particulier à la figure la, la première étape du procédé consiste à obtenir ou réaliser de manière classique une structure comprenant un substrat en silicium monocristallin 10 comportant une région d'isolement latéral 11 et une région de collecteur intrinsèque 12 définie par la région d'isolement latéral 11.
Bien que n'apparaissant pas sur les figures pour des raisons de simplification, le substrat 10 comporte également une couche enterrée de collecteur extrinsèque et des couches d'isolement du collecteur extrinsèque, et un puits de collecteur pour diminuer la résistance d'accès au collecteur.
La formation de ces couches et régions est classique et est décrite entre autre dans le brevet français n 98 07059.
De manière également classique, la structure comprend sur la surface supérieure du substrat 10, une couche de silicium amorphe 13 définissant sur la région de collecteur intrinsèque 12 une fenêtre de base 14. La formation d'une telle couche d'oxyde de silicium est classique et est décrite dans le brevet français cité précédemment.
Sur la fenêtre 14 et la couche de Si02 12, est formée une couche 15 de formation de la future base du transistor.
Cette couche 15 est constituée de préférence par un empilement d'une première couche de silicium non dopée, d'une épaisseur de quelques dizaines de nanomètres, d'une deuxième couche d'un alliage SiGe et d'une troisième couche de silicium, par exemple dopée P, d'épaisseur généralement de l'ordre de 25 nm. En fait, la couche d'alliage SiGe est de préférence formée de deux sous-couches, une première sous-couche ayant une teneur fixe en germanium (10 à 20% atomique) surmontée d'une deuxième sous-couche en alliage SiGe (dont le taux en germanium décroît par exemple jusqu'à 0) et dopée, par exemple P avec du bore. Typiquement, cette deuxième couche d'alliage SiGe a une épaisseur de 20 à 100 nm.
La fabrication d'une telle couche 15 de formation de la future base du transistor est classique et peut se faire par exemple par épitaxie non sélective.
Pour plus de détails quant à la réalisation de cette couche de formation de la base, on peut se reporter au brevet français mentionné précédemment.
Comme le montre la figure lb, on forme ensuite sur la couche 13, successivement, une couche 16 en alliage SiGe ayant un taux élevé en germanium (15 à 50% atomique) et d'épaisseur de 20 à 50 nm, puis une couche d'oxyde de silicium 17 d'épaisseur de 30 à 40 nm, et enfin une couche de nitrure de silicium (Si3N4) 18 d'épaisseur de l'ordre de 250 nm.
Ces couches sont formées de manière classique, par exemple par épitaxie non sélective pour la couche 16 en alliage SiGe, dépôt (PECVD) chimique en phase vapeur assisté par plasma pour la couche de Si0217, en utilisant comme précurseur du tétraorthosilicate d'éthyle (TEOS) et par dépôt (PECVD) pour la couche de Si3N4 18 avec SiH4 et NH3 comme gaz précurseurs. On forme alors sur la dernière couche 18 un masque de résine 19 au-dessus de la région de collecteur intrinsèque.
On grave alors de manière classique au moyen du masque 19 les trois couches de nitrure de silicium 18, de Si02 17 et d'alliage SiGe 16 pour, après élimination du masque de résine 19, obtenir sur la couche 15 de formation de la future base du transistor un faux émetteur 20 constitué par un empilement des trois couches précédentes de forme et dimension correspondant à l'émetteur final du transistor.
La gravure des trois couches peut s'effectuer en gravant d'abord la couche de Si3N4 18 avec arrêt sur la couche de Si02 17, par exemple au moyen d'un plasma, puis en gravant la couche de Si02 17 avec arrêt sur la couche d'alliage SiGe 16, par exemple au moyen d'un plasma avec des composés fluorés et enfin par gravure sélective vis-à-vis de la couche d'alliage SiGe 16, par exemple au moyen d'un plasma NF3/He.
Comme le montre la figure<B>I d,</B> on forme alors de manière connue en soi sur deux côtés opposés de l'empilement du faux émetteur 20 des espaceurs 21, par exemple en Si02.
On procède ensuite, comme cela est bien connu, à la formation de la base extrinsèque 22. Par exemple, cette formation de la base extrinsèque 22 peut s'effectuer par une implantation classique de bore.
On effectue de manière connue en soi une siliciuration 23 de la surface de la base extrinsèque 22, par exemple par une technique du type "siliciure autoaligné" ("self aligned silicide") qui comporte le dépôt d'une couche de métal (par exemple Ti) pour former un siliciure (TiSi2) sur la base extrinsèque 22.
Comme le montre la figure<B>l</B>e, on forme alors une couche épaisse d'oxyde de silicium 24 recouvrant la base extrinsèque 22 et le faux émetteur 20, puis on procède au polissage mécano-chimique de cette couche avec arrêt sur la couche de nitrure de silicium 18 du faux émetteur 20. Le dépôt d'une telle couche épaisse de Si02 et le polissage mécano- chimique de cette couche sont connus en eux-mêmes.
La couche d'oxyde de silicium 24 doit être suffisamment épaisse pour recouvrir complètement le faux émetteur 20, c'est-à-dire généralement de l'ordre de 500 nm ou plus. Après polissage mécano-chimique, on grave sélectivement, de manière connue en soi, les couches du faux émetteur 20 pour former une fenêtre d'émetteur 25 (figure 1f).
A ce stade, on peut éventuellement procéder à un surdosage sélectif du collecteur intrinsèque 12 ("Selective Implantation Collector") sous la fenêtre d'émetteur 25 en une ou plusieurs implantations, contribuant ainsi à augmenter la rapidité du transistor en diminuant la résistance du collecteur. On obtient donc sous la fenêtre d'émetteur 25 une zone SIC surdopée.
On procède ensuite de préférence à un nettoyage de la fenêtre d'émetteur 25, par exemple au moyen d'une solution de HF à 1 % pendant 1 minute, pour obtenir une surface de silicium monocristallin chimiquement propre.
Pour parfaire encore l'état de surface du silicium, on peut avantageusement effectuer un traitement de désorption sous hydrogène à haute température (>_ 550 C) pour éliminer les impuretés résiduelles.
On procède ensuite au dépôt CVD classique d'une couche de polysilicium remplissant la fenêtre d'émetteur 25 et recouvrant la couche d'oxyde de silicium 26 et la gravure par photolithographie classique de cette couche de polysilicium pour former l'émetteur polysilicium de forme et dimension voulues.
Le transistor bipolaire est achevé de façon classique par la réalisation des prises des connexions de l'émetteur.
Claims (11)
1. Procédé de réalisation d'un transistor bipolaire à émetteur auto-aligné à la base extrinsèque, caractérisé en ce qu'il comprend les étapes suivantes - l'obtention d'une structure comprenant un substrat semi conducteur (10) dans lequel sont formés un collecteur extrinsèque, une région d'isolement latéral (11) et une région de collecteur intrinsèque (12), ladite structure ayant une surface principale sur laquelle sont déposées une couche de silicium amorphe (13) définissant une fenêtre de base (14) sur la région de collecteur intrinsèque (12) et une couche (15) de formation de la future base du transistor couvrant la couche de silicium amorphe et la fenêtre de base; - le dépôt successif sur la couche (15) de formation de la future base du transistor d'une couche d'alliage SiGe (16), d'une mince couche d'oxyde de silicium (17) et d'une couche de nitrure de silicium (18); - la gravure au moyen d'un masque (19) des couches de nitrure de silicium (18), d'oxyde de silicium (17) et d'alliage SiGe (16) pour former sur la couche (15) de formation de la future base du transistor, au-dessus de la région de collecteur intrinsèque (12), un faux émetteur (20) de géométrie de dimension correspondant à la géométrie et à la dimension voulues pour l'émetteur final; - la formation d'espaceurs (21) sur deux côtés opposés du faux émetteur (20); - la formation dans la couche (15) de formation de la future base de transistor d'une région de base extrinsèque (22); - la formation sur la région de base extrinsèque (12) d'une couche de siliciure métallique (23); - le dépôt d'une couche épaisse de dioxyde de silicium (24), de manière à recouvrir la couche de siliciure métallique (23) et le faux émetteur (20); - le polissage mécano-chimique de la couche épaisse de dioxyde de silicium (24) jusqu'au niveau du faux émetteur (20); - la gravure du faux émetteur (20) pour former une fenêtre d'émetteur (25); - le dépôt d'une couche de polysilicium remplissant la fenêtre d'émetteur (20) et couvrant la couche épaisse de dioxyde de silicium (24); et - la gravure au moyen d'un masque de la couche de polysilicium pour achever l'émetteur (27).
2. Procédé selon la revendication 1, caractérisé en ce que la couche d'alliage SiGe (16) est formée par épitaxie non sélective.
3. Procédé selon la revendication 1 ou 2, caractérisé en ce que l'alliage SiGe comporte 10 à 50% atomique de germanium.
4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la couche d'alliage SiGe (16) a une épaisseur de 20 à 50 nm.
5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que la mince couche d'oxyde de silicium (17) est formée par dépôt chimique en phase vapeur assisté par plasma.
6. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la mince couche de dioxyde de silicium (17) a une épaisseur de 30 à 40 nm.
7. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la couche de nitrure de silicium (18,) est formée par dépôt chimique en phase vapeur assisté par plasma.
8. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la couche de nitrure de silicium (18) a une épaisseur de 200 à 300 nm.
9. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la gravure du faux émetteur (20) est une gravure plasma.
10. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la couche (15) de formation de la future base du transistor comprend un empilement d'une première couche de silicium amorphe, d'une deuxième couche d'alliage SiGe et d'une troisième couche de silicium dopée.
11. Procédé selon la revendication 9, caractérisé en ce que les différentes couches de la couche (15) de formation de la future base du transistor sont formées par épitaxie non sélective.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0000791A FR2804247B1 (fr) | 2000-01-21 | 2000-01-21 | Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes |
| US09/766,454 US6465317B2 (en) | 2000-01-21 | 2001-01-19 | Process for producing a bipolar transistor with self-aligned emitter and extrinsic base |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0000791A FR2804247B1 (fr) | 2000-01-21 | 2000-01-21 | Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2804247A1 true FR2804247A1 (fr) | 2001-07-27 |
| FR2804247B1 FR2804247B1 (fr) | 2002-04-12 |
Family
ID=8846175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0000791A Expired - Fee Related FR2804247B1 (fr) | 2000-01-21 | 2000-01-21 | Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6465317B2 (fr) |
| FR (1) | FR2804247B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1573787A2 (fr) * | 2002-06-04 | 2005-09-14 | Newport Fab, LLC DBA Jazz Semiconductor | Procede permettant d'ameliorer la tolerance d'alignement dans un transistor bipolaire et structure correspondante |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070122997A1 (en) | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
| US6245161B1 (en) | 1997-05-12 | 2001-06-12 | Silicon Genesis Corporation | Economical silicon-on-silicon hybrid wafer assembly |
| US6784467B1 (en) | 2002-08-13 | 2004-08-31 | Newport Fab, Llc | Method for fabricating a self-aligned bipolar transistor and related structure |
| US6617220B2 (en) * | 2001-03-16 | 2003-09-09 | International Business Machines Corporation | Method for fabricating an epitaxial base bipolar transistor with raised extrinsic base |
| US6534371B2 (en) * | 2001-06-11 | 2003-03-18 | International Business Machines Corporation | C implants for improved SiGe bipolar yield |
| US6764907B2 (en) * | 2002-02-19 | 2004-07-20 | Bart J. Van Zeghbroeck | Method of fabricating self-aligned silicon carbide semiconductor devices |
| US6541336B1 (en) * | 2002-05-15 | 2003-04-01 | International Business Machines Corporation | Method of fabricating a bipolar transistor having a realigned emitter |
| US8187377B2 (en) * | 2002-10-04 | 2012-05-29 | Silicon Genesis Corporation | Non-contact etch annealing of strained layers |
| GB2409340B (en) | 2002-10-04 | 2006-05-10 | Silicon Genesis Corp | Method for treating semiconductor material |
| EP1435647A1 (fr) * | 2002-12-30 | 2004-07-07 | STMicroelectronics S.r.l. | Procédé de fabrication de structures auto-alignées sur substrat semi-conducteur |
| FR2856843A1 (fr) * | 2003-06-25 | 2004-12-31 | St Microelectronics Sa | Procede de protection d'un element d'un circuit integre contre la formation d'un siliciure de metal |
| US7719031B2 (en) * | 2003-07-11 | 2010-05-18 | Panasonic Corporation | Heterojunction biploar transistor and method for manufacturing same |
| FR2858877B1 (fr) * | 2003-08-11 | 2005-10-21 | St Microelectronics Sa | Transistor bipolaire a heterojonction |
| US7022578B2 (en) * | 2003-10-09 | 2006-04-04 | Chartered Semiconductor Manufacturing Ltd. | Heterojunction bipolar transistor using reverse emitter window |
| US6965133B2 (en) * | 2004-03-13 | 2005-11-15 | International Business Machines Corporation | Method of base formation in a BiCMOS process |
| DE102004017166B4 (de) * | 2004-04-01 | 2007-10-11 | Atmel Germany Gmbh | Verfahren zur Herstellung von Bipolar-Transistoren |
| US7390724B2 (en) * | 2004-04-12 | 2008-06-24 | Silicon Genesis Corporation | Method and system for lattice space engineering |
| US6911681B1 (en) | 2004-04-14 | 2005-06-28 | International Business Machines Corporation | Method of base formation in a BiCMOS process |
| DE102004021241A1 (de) * | 2004-04-30 | 2005-11-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines planaren Spacers, eines zugehörigen Bipolartransistors und einer zugehörigen BiCMOS-Schaltungsanordnung |
| US7329941B2 (en) * | 2004-07-20 | 2008-02-12 | International Business Machines Corporation | Creating increased mobility in a bipolar device |
| US7094666B2 (en) * | 2004-07-29 | 2006-08-22 | Silicon Genesis Corporation | Method and system for fabricating strained layers for the manufacture of integrated circuits |
| US7102205B2 (en) * | 2004-09-01 | 2006-09-05 | International Business Machines Corporation | Bipolar transistor with extrinsic stress layer |
| DE102004053393B4 (de) * | 2004-11-05 | 2007-01-11 | Atmel Germany Gmbh | Verfahren zur Herstellung einer vertikal integrierten Kaskodenstruktur und vertikal integrierte Kaskodenstruktur |
| DE102004053394B4 (de) * | 2004-11-05 | 2010-08-19 | Atmel Automotive Gmbh | Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung |
| US8299500B2 (en) * | 2005-08-23 | 2012-10-30 | International Business Machines Corporation | Silicon germanium heterojunction bipolar transistor having interstitial trapping layer in base region |
| US8298901B1 (en) * | 2006-05-26 | 2012-10-30 | National Semiconductor Corporation | Method for manufacturing bipolar transistors |
| US7811900B2 (en) | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US7709338B2 (en) * | 2006-12-21 | 2010-05-04 | International Business Machines Corporation | BiCMOS devices with a self-aligned emitter and methods of fabricating such BiCMOS devices |
| US7846806B1 (en) * | 2007-05-25 | 2010-12-07 | National Semiconductor Corporation | System and method for providing a self aligned silicon germanium (SiGe) heterojunction bipolar transistor using a mesa emitter-base architecture |
| US8148242B2 (en) * | 2008-02-20 | 2012-04-03 | Soitec | Oxidation after oxide dissolution |
| US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
| US20120313146A1 (en) | 2011-06-08 | 2012-12-13 | International Business Machines Corporation | Transistor and method of forming the transistor so as to have reduced base resistance |
| US20240145585A1 (en) * | 2022-11-01 | 2024-05-02 | Globalfoundries U.S. Inc. | Heterojunction bipolar transistor with amorphous semiconductor regions |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01270270A (ja) * | 1988-04-21 | 1989-10-27 | Toshiba Corp | 半導体装置の製造方法 |
| EP0374036A2 (fr) * | 1988-12-13 | 1990-06-20 | Fujitsu Limited | Procédé pour la fabrication de dispositifs à semi-conducteur utilisant la gravure sélective assistée par de l'U.V. de multicouches |
| EP0387010A2 (fr) * | 1989-03-08 | 1990-09-12 | Matsushita Electric Industrial Co., Ltd. | Transistor bipolaire à hétérojonction |
| US5093272A (en) * | 1990-01-08 | 1992-03-03 | Siemens Aktiengesellschaft | Manufacturing method for a self-aligned emitter-base-complex for heterobipolar transistors |
| JPH0897229A (ja) * | 1994-09-28 | 1996-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| FR2779572A1 (fr) * | 1998-06-05 | 1999-12-10 | St Microelectronics Sa | Transistor bipolaire vertical a faible bruit et procede de fabrication correspondant |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5204277A (en) * | 1992-02-03 | 1993-04-20 | Motorola, Inc. | Method of forming bipolar transistor having substrate to polysilicon extrinsic base contact |
-
2000
- 2000-01-21 FR FR0000791A patent/FR2804247B1/fr not_active Expired - Fee Related
-
2001
- 2001-01-19 US US09/766,454 patent/US6465317B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01270270A (ja) * | 1988-04-21 | 1989-10-27 | Toshiba Corp | 半導体装置の製造方法 |
| EP0374036A2 (fr) * | 1988-12-13 | 1990-06-20 | Fujitsu Limited | Procédé pour la fabrication de dispositifs à semi-conducteur utilisant la gravure sélective assistée par de l'U.V. de multicouches |
| EP0387010A2 (fr) * | 1989-03-08 | 1990-09-12 | Matsushita Electric Industrial Co., Ltd. | Transistor bipolaire à hétérojonction |
| US5093272A (en) * | 1990-01-08 | 1992-03-03 | Siemens Aktiengesellschaft | Manufacturing method for a self-aligned emitter-base-complex for heterobipolar transistors |
| JPH0897229A (ja) * | 1994-09-28 | 1996-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| FR2779572A1 (fr) * | 1998-06-05 | 1999-12-10 | St Microelectronics Sa | Transistor bipolaire vertical a faible bruit et procede de fabrication correspondant |
Non-Patent Citations (2)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 014, no. 036 (E - 877) 23 January 1990 (1990-01-23) * |
| PATENT ABSTRACTS OF JAPAN vol. 1996, no. 08 30 August 1996 (1996-08-30) * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1573787A2 (fr) * | 2002-06-04 | 2005-09-14 | Newport Fab, LLC DBA Jazz Semiconductor | Procede permettant d'ameliorer la tolerance d'alignement dans un transistor bipolaire et structure correspondante |
| EP1573787A4 (fr) * | 2002-06-04 | 2008-04-16 | Newport Fab Dba Jazz Semicond | Procede permettant d'ameliorer la tolerance d'alignement dans un transistor bipolaire et structure correspondante |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010039095A1 (en) | 2001-11-08 |
| US6465317B2 (en) | 2002-10-15 |
| FR2804247B1 (fr) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2804247A1 (fr) | Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes | |
| CN1846313B (zh) | 集成电路的晶体管中的金属栅极结构及其制造方法 | |
| FR2779573A1 (fr) | Transistor bipolaire vertical comportant une base extrinseque de rugosite reduite, et procede de fabrication | |
| EP0962966A1 (fr) | Transistor bipolaire vertical à faible bruit et procédé de fabrication correspondant | |
| EP0962967B1 (fr) | Procédé de dopage sélectif du collecteur intrinsèque d'un transistor bipolaire vertical à base épitaxiée | |
| EP1087424B1 (fr) | Procédé de fabrication d'un transistor bipolaire vertical auto-aligné | |
| FR2765394A1 (fr) | Procede d'obtention d'un transistor a grille en silicium-germanium | |
| FR2812764A1 (fr) | Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu | |
| US20110062548A1 (en) | Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for bicmos integration | |
| FR2823009A1 (fr) | Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor | |
| FR2823010A1 (fr) | Procede de fabrication d'un transistor vertical a grille isolee a quadruple canal de conduction, et circuit integre comportant un tel transistor | |
| FR2806831A1 (fr) | Procede de fabrication d'un transistor bipolaire de type double-polysilicium auto-aligne a base a heterojonction et transistor correspondant | |
| FR3034254A1 (fr) | Procede de realisation d'un substrat de type soi, en particulier fdsoi, adapte a des transistors ayant des dielectriques de grilles d'epaisseurs differentes, substrat et circuit integre correspondants | |
| EP1132955A1 (fr) | Procédé de fabrication d'un transistor bipolaire double-polysilicium autoaligné. | |
| EP1463102A2 (fr) | Procédé de fabrication d'un transistor à grille métallique, et transistor correspondant | |
| EP0675544B1 (fr) | Procédé de fabrication d'un transistor à effet de champ à grille isolée de longueur de canal réduite, et transistor correspondant | |
| FR2801420A1 (fr) | Transistor bipolaire vertical a faible bruit basse frequence et gain en courant eleve, et procede de fabrication correspondant | |
| US7956417B2 (en) | Method of reducing stacking faults through annealing | |
| FR2805924A1 (fr) | Procede de gravure d'une couche de silicium polycristallin et son application a la realisation d'un emetteur auto- aligne avec la base extrinseque d'un transistor bipolaire simple ou double polysilicium | |
| EP1241704A1 (fr) | Procédé de fabrication d'un transistor bipolaire de type double polysilicum à base à hétérojonction et transistor correspondant | |
| WO2007017613A1 (fr) | Procede de fabrication d'un transistor a nanodoigts semiconducteurs paralleles | |
| WO2006070154A1 (fr) | Structure amelioree de transistor sur film mince semi-conducteur | |
| EP1439574B1 (fr) | Procédé de formation d'une région localisée d'un matériau difficilement gravable | |
| EP1475830A2 (fr) | Procédé de fabrication d'un transistor bipolaire | |
| FR2835652A1 (fr) | Procede de fabrication d'un circuit integre comportant des transistors bipolaires, en particulier a heterojonction si/sige, et des transistors a effet de champ a grilles isolees, et circuit integre correspondant |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |