EP0658905B1 - Elektronische Speicherschaltung - Google Patents

Elektronische Speicherschaltung Download PDF

Info

Publication number
EP0658905B1
EP0658905B1 EP94119777A EP94119777A EP0658905B1 EP 0658905 B1 EP0658905 B1 EP 0658905B1 EP 94119777 A EP94119777 A EP 94119777A EP 94119777 A EP94119777 A EP 94119777A EP 0658905 B1 EP0658905 B1 EP 0658905B1
Authority
EP
European Patent Office
Prior art keywords
transistor
programming
eprom
circuit
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP94119777A
Other languages
English (en)
French (fr)
Other versions
EP0658905A3 (de
EP0658905A2 (de
Inventor
Reiner Bonitz
Peter Birkenseher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics GmbH
Original Assignee
SGS Thomson Microelectronics GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics GmbH filed Critical SGS Thomson Microelectronics GmbH
Publication of EP0658905A2 publication Critical patent/EP0658905A2/de
Publication of EP0658905A3 publication Critical patent/EP0658905A3/de
Application granted granted Critical
Publication of EP0658905B1 publication Critical patent/EP0658905B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Definitions

  • the invention relates to an electronic memory circuit according to the preamble of claim 1.
  • Monolithically integrated semiconductor circuits are particularly complicated with a high degree of integration Formations, the high development effort and extensive Preparatory work up to series production require. Therefore, for every integrated Targeted the highest possible number of units.
  • a traditional method of deploying multiple similar versions of a particular integrated Circuit type is on one and the same Chip all components for all versions of this particular type of integrated circuit and for the different versions to apply different line patterns. there are different masks for the Generation of the required line pattern required.
  • a memory circuit is the input specified type usable.
  • the can Integrated circuit switch depending from the memory state of the memory circuit Taxes.
  • EP-A2-0 420 388 shows a test buffer circuit for Storage of configuration information for a programmable logical component.
  • the Configuration information in non-volatile memory elements enrolled.
  • the Configuration information only in buffers that the non-volatile Storage elements are assigned. This enables one Test the circuit with the cached information without that the non-volatile memory was already written in this test phase must become.
  • the caching of the configuration information can be done comparatively quickly for the test operation, so that a Testing the circuit is possible within a relatively short time.
  • EPROM transistors have between the Line channel and the control gate a floating gate on.
  • the floating gate of the EPROM transistor contains no loads in the unprogrammed state, while it contains charges in the programmed state. If you look at an N-channel EPROM transistor, so contains its floating gate in the unprogrammed Condition no negative charges.
  • the EPROM transistor is therefore conductive when you have a Apply a voltage of approximately 1.9 V to the control gate.
  • the programmed N-channel EPROM transistor there are negative charges on the floating gate, which means that such a transistor is programmed in Status only from a control gate voltage of more than 5 V.
  • This Information can be used for this purpose, for example the switching state in the manner already mentioned of hardware switches that control themselves on the same semiconductor chip as the memory circuit are located.
  • Such a memory circuit is not suitable only to provide switching control information for switches. It can be used anywhere there use where information is reliable should be saved and output correctly, even for a very long time and unaffected by Disorders.
  • This memory circuit is suitable for example also excellent for non-volatile Storage.
  • the invention has for its object a Memory circuit of the type specified above continue to train that type of testing and reprogramming in a simple and convenient way and Way are possible.
  • the programming transistors are preferably used voltage-proof transistors, i.e. transistors, the at least that during a programming operation tolerate occurring voltage values without damage.
  • the blocking transistors are used in addition to the two EPROM transistors all circuit components the memory device during a programming operation shielded.
  • the Locking transistors during a programming process switched to the locked state while she otherwise lead.
  • the blocking transistors are preferably voltage-proof transistors used.
  • EPROM transistors In order from the memory content of the memory circuit controlled circuit parts with regard to their Response to different memory contents to be able to test without the EPROM transistors need to be reprogrammed for this purpose EPROM transistors one simulation transistor each connected in parallel with which the leading switching simulates a locked EPROM transistor can be.
  • the output of the memory circuit a hold circuit connected by means of which is the respective memory value of the memory circuit can be captured.
  • the reference voltage source of the invention Memory circuit allows despite a relatively simple one Circuitry a very diverse and flexible operation of the memory circuit.
  • EPROM Erasable Programmable ROM
  • Erasable Programmable ROM programmable ROM
  • E 2 PROM Electrically Erasable Programmable ROM
  • EPROM Erasable Programmable ROM
  • the programming device While in the EPROM that can be erased by UV light, the programming device is only used for programming and possibly for reading out the memory contents of the EPROMs, in the electrically erasable E 2 PROM the programming device is also used for erasing. For programming and deleting and, if necessary, reading out, correspondingly different voltages are then given by the programming device to the connections of the E 2 PROM transistors.
  • the invention is based on the fact that the EPROM transistors are by means of UV light erasable EPROMs.
  • P-channel transistors have one marked with a small circle on the control gate.
  • Transistors without such a circuit are involved are N-channel transistors.
  • Transistors in the figures with two asterisks (**) are marked as voltage-resistant Transistors designed to face the opposite the supply voltage of relatively high programming voltages Survive without danger and damage. This applies to N-channel transistors throughout, since P-channel transistors inherently with a higher dielectric strength become.
  • FIG. 1 shows a first embodiment of a memory circuit according to the invention.
  • a supply voltage line VDD which carries a supply voltage of 5 V, for example
  • a ground line GND connected to ground
  • a first series circuit with a first EPROM transistor E1 a first blocking transistor ST1 and a first MOS transistor M1 and a second series circuit with a second EPROM transistor E2, a second blocking transistor ST2 and a second MOS transistor M2 connected in parallel.
  • the control gates of the two EPROM transistors E1 and E2 are connected together to a reference voltage source REF.
  • a first circuit node SK1 between ST1 and M1 is connected to the gate of M2.
  • a second circuit node SK2 between ST2 and M2 is connected to the gate of M1.
  • the second circuit node SK2 forms the output OUT of the memory circuit.
  • An unprogrammed EPROM transistor does not contain any negative charges on its floating gate and therefore becomes conductive when you go to your control gate applies a voltage of approximately 1.9 V.
  • This Voltage value can be used for EPROM transistors that manufactured using various processes will be slightly different. With the programmed EPROM transistor there are negative charges on the floating gate. This means that a such transistor only from a gate voltage of conducts about 5 V. Here is on N-channel EPROM transistors thought. But they are also P-channel EPROM transistors applicable, with appropriate Adaptation of the memory circuit.
  • the reference voltage source REF delivers in normal operation to the control gates of the two EPROM transistors E1 and E2 a reference voltage of about 3 V.
  • the deleted or unprogrammed EPROM transistor therefore conducts while the programmed EPROM transistor blocks. For example, if you go assume that E1 is not programmed and E2 is programmed conducts at this reference voltage E1, while E2 locks. Since E1 is leading, the first circuit node SK1 at low potential, so that M2 conducts. Because of this, and because E2 is locked, the second circuit node is located SK2 at high potential. At the OUT output A logic value H is therefore present in the memory circuit, to which you can assign the binary value "1". There this high output voltage is present at the gate of M1, it is blocked.
  • the initial state of OUT is stable and it no cross current flows through the storage circuit, because a transistor blocks in each series connection.
  • the programming device of the invention Memory circuit comprises a first programming transistor PT1 and a second programming transistor PT2, through which the not connected to GND Side of E1 or E2 with a first programming signal source PS1 or a second programming signal source PS2 are connected.
  • the gates of PT1 and PT2 are common to a programming control signal source PROG connected. While control gates receive a programming operation the EPROM transistors E1 and E2 a reference voltage of about 12.5 V. Like this the reference voltage source is effected below using Fig. 3 will be explained in more detail.
  • the Programming transistors PT1 and PT2 through one Programming control signal (PROG) switched on, with simultaneous delivery of a reference voltage of approximately 12.5 V to the control gates of E1 and E2.
  • the one of the two EPROM transistors E1 and E2, which is to be programmed receives via the associated one Programming transistor PT1 or PT2 from the associated programming signal source PS1 or PS2 a programming voltage of about 7 V. From that resulting current through the to be programmed EPROM transistor are used because of the high Reference voltage of about 12.5 V due to a Tunnel-effect charge carrier in the floating gate sucked, which remain there after the programming process.
  • two programming signal sources PS1 and PS2 can also be a single common Use programming signal source and the selection of the EPROM transistor to be programmed E1, E2 solely by appropriately selective control from PT1 and PT2.
  • the blocking transistors ST1 and ST2 are voltage-proof Transistors formed and are said to above these blocking transistors ST1 and ST2 circuit parts from the programming process and the associated high tensions shield.
  • the gates of ST1 and ST2 together with a control signal source PROGN connected which inverted these gates Version of the programming control signal of the programming control signal source PROG delivers. This will the blocking transistors ST1 and ST2 during one Programming process locked while outside such programming operations switched on are.
  • the memory circuit according to the invention additionally has Simulation transistors SIT1 and SIT2 on the first EPROM transistor E1 or second EPROM transistor E2 connected in parallel are.
  • the gates of SIT1 and SIT2 are with one Test signal source TEST1 or TEST2 connected. Both Transistors are considered voltage-proof transistors educated.
  • the simulation transistors SIT1 and SIT2 are provided to by the output signal of the Memory circuit controlled circuit parts regarding their behavior in different Test the memory content of the memory circuit can without the EPROM transistors E1 and Reprogramming E2 or if instead of EPROM transistors PROM elements only programmable once are provided.
  • the simulation happens in that a programmed EPROM transistor or a programmed PROM element, the at the normally present lower reference voltage value of about 3 V by one conductive simulation transistor is bridged.
  • both EPROM transistors E1 and E2 programmed are and with the simulation transistors SIT1 and SIT2 all programming constellations from E1 and E2 can be simulated.
  • This simulation can be done without reprogramming a switch that is separated from the signal at the OUT output Memory circuit is controlled alternately in bring both switching states to observe how the circuit arrangement following the switch responding.
  • a switching of the simulation transistors SIT1, SIT2 in a simulating state only be possible during a test run.
  • the memory circuit can also be used only once programmable memory cells (PROM) become.
  • PROM programmable memory cells
  • FIG. 2 shows an embodiment of the memory circuit according to the invention which, in addition to the embodiment shown in FIG. 1 , has a hold circuit or a LATCH.
  • this has a first inverter INV1 between SK2 and OUT, which is bridged by a series connection of a second inverter INV2 and a so-called transmission gate TG1.
  • TG1 is formed by the parallel connection of a P-channel transistor and an N-channel transistor. This parallel connection is used because a "1" is only switched through properly by a P-channel transistor and a "0" only by an N-channel transistor.
  • the gates of the two transistors of the transmission gate TG1 is directly or via a third Inverter INV3 a memory control signal STORE supplied. This only activates the hold circuit then when to carry out a programming operation the blocking transistors ST1 and ST2 in the Locked state are brought. Before the start of a such programming process and thus before Blocking of ST1 and ST2 is then on second circuit node SK2 existing current Storage information saved. The one at the exit OUT connected switch can not jump and to cause malfunctions during the programming process.
  • a reference voltage source of the reference voltage circuit REF is shown as a circuit block, which together supplies the control gates of the two EPROM transistors E1 and E2 with a reference voltage VREF.
  • the reference voltage source REF will now be explained in more detail with reference to FIG. 3 .
  • the reference voltage source shown in FIG. 3 has a voltage divider with a series connection with a first switching transistor SW1, a diffused low-resistance resistor R, a transistor D connected as a diode and a third EPROM transistor E3 also connected as a diode.
  • This series connection is between the. switched both poles VDD and GND of a supply voltage source.
  • a partial voltage tap point TA of the voltage divider is located between SW1 and R.
  • the first switching transistor SW1 is manufactured in such a way that it has a high resistance even in the conductive state. In the conductive state, it preferably has a resistance in the range from approximately 10 M ⁇ to approximately 20 M ⁇ . This ensures that only a very small current of a maximum of a few 100 nA flows through the voltage divider even when SW1 is switched on. This protects the supply voltage source, which is particularly important if it is formed by a battery.
  • the first switching transistor SW1 is a second Switching transistor SW2 connected in parallel conductive state is low resistance.
  • the part of the voltage divider between TA and GND is a third switching transistor SW3 connected in parallel.
  • the gate electrodes of SW1 and SW3 are common connected to a logic signal source OTPTEST.
  • the SW2's gate terminal is with a logic signal source RESETN connected.
  • a second transmission gate TG2 switched that in the conductive state at the partial voltage tap point TA applied voltage to Output REFOUT switched through.
  • a third transmission gate TG3 is connected between a programming voltage source VPROG and the output and, in the conductive state, connects the programming voltage VPROG to the REFOUT output of the reference voltage circuit REF.
  • the transmission gates TG2 and TG3 have, for the reasons as already explained in connection with TG1 in FIG. 2 , both a P-channel transistor and an N-channel transistor in parallel, so that they both have the voltage value of a Switch through logic signal "0" and the voltage value of a logic signal "1" without any problems.
  • TG2 contains the parallel connection of an N-channel transistor N2 and a P-channel transistor P2.
  • TG3 contains the parallel connection of an N-channel transistor N3 and a P-channel transistor P3.
  • INV4 contains a P-channel transistor in series P4 and an N-channel transistor N4.
  • the programming voltage VPROG is during a programming process 12.5 V, otherwise like the supply voltage 5 V.
  • the voltage value of the logic signal PROG is when this is the Logic value "1" or "H", also 12.5 V.
  • RESETN and OTPTEST they are sufficient usual logic signal values.
  • the reference voltage source REF is intended on the one hand to read out the electronic memory cell in FIG. 1 or 2 during operation. In addition, it should also enable programming of the memory cell and support testability.
  • the transistors are SW2, SW3, N3, P3 and N4 switched blocking.
  • the Transistors SW1, N2, P2 and P4 are turned on.
  • the transistors D and E3 are each connected as diodes in that their control gates are connected to their drain connections, D and E3 are in the so-called weak inversion and the voltage drop at each of these two transistors is approximately its threshold voltage V TH which the respective transistor becomes conductive.
  • the threshold voltage is approximately +0.9 V.
  • the third EPROM transistor E3 is in the erased (not programmed) state and therefore has a threshold voltage of approximately +1.9 V.
  • D and E3 each form a component with a constant voltage drop, the sum of these voltage drops being approximately 2.8 V.
  • the diffused resistance R has a low resistance, the partial voltage tap point TA is about 3 V at a normal voltage value of VDD.
  • the one required to generate the partial voltage Cross current flows through SW1. Since this current in Normal operation of the reference voltage source continuously flows, it is in the conductive state with the help of high-resistance transistor SW1 on the already mentioned kept low at a few hundred nA.
  • Transmission gate TG2 Since in normal operation of the reference voltage source Transmission gate TG2 is turned on, appears at the partial voltage tap point TA occurring voltage value of about 3 V at the output REFOUT of the reference voltage source.
  • transistor D instead of transistor D, another one could be used Component with fixed voltage drop used a diode, for example.
  • the reference voltage source REF of the invention Memory circuit has the advantage that the reference voltage VREF is always only around 900 mV above the threshold voltage of the erased EPROM transistor lies. Because the reference voltage VREF the reference voltage source, as already mentioned, by the sum of the inception voltage of the third EPROM transistor connected as a diode E3 in the amount of about 1.9 V and the threshold voltage of the as a diode connected transistor D in the amount of determined about 0.9 V. Since the EPROM transistor E3 the Reference voltage source REF to the same monolithic integrated semiconductor circuit belongs like the EPROM transistors E1 and E2 of the EPROM cell, E3 behaves exactly like E1 and E2. This will the entire memory circuit including the Reference voltage source technology-dependent what great security means.
  • the supply voltage VDD decreases, the voltage drops across D and E3 remain constant about 0.9 V and about 1.9 VDh, the voltage drop across the conductive switching transistor SW1 decreases. If the supply voltage VDD is no longer sufficient to enable this constant voltage drop via D and E3, D and E3 change to the non-conductive state. At the partial voltage tap point TA and thus at the output of the reference voltage source REF, the lowered supply voltage VDD is then set as potential. This enables the static EPROM cell of the memory circuit according to the invention to be read out until the VDD drops to the threshold voltage (V thEPROM - 1.9 V) which is dependent on the manufacturing technology.
  • V thEPROM - 1.9 V the threshold voltage
  • the reference voltage source REF is operated in such a way that it supplies a reference voltage VREF which is suitable for programming the affected one of the two EPROM transistors E1 and E2 of the memory circuit.
  • PROG 1 means that the transistors P3 and N3 conduct, block the transistors P2 and N2 against it. That is, transmission gate TG3 conducts while the Transmission gate TG2 blocks.
  • REFOUT of the reference voltage source REF arrives hence the programming voltage of about 12.5 V.
  • the Static EPROM cell can therefore use the inputs PS1 and PS2 can be programmed.
  • the reference voltage source REF operated differently.
  • the reference voltage source REF operated as in normal operation.
  • Both PROM transistors E1 and E2 of the memory circuit are initially programmed so that during normal reading lock both. Then the simulation transistors SIT1 and SIT2 depending on the desired Test conditions in the senior or controlled the blocking state.
  • OTP One Time Programmable
  • EPROM One Time Programmable
  • each storage element must be twice getting tested. Once before packaging and once after packing. After packing is at Programming however to OTP elements Test purposes no longer allowed because of another Programming is not possible. A test operation is as described in section a) above not possible.
  • the logic signal OTPTEST is set to logic value "1". All other logic signals and voltage values are selected as in normal operation.
  • the logic value "1" of the logic signal OTPTEST causes SW1 locks and SW3 directs. This will make the partial voltage tap point TA and thus the exit REFOUT of the reference voltage source REF to ground connected. But that means that not only that programmed but also the non-programmed Memory transistors in the static memory cell do not lead and thus as programmed Transistors behave. Can be tested now again with the help of the simulation transistors SIT1 and SIT2.
  • the Memory transistors As ROM transistors Diffusion of this diffusion resistance R through the special implant mask interrupted so that the conductive path SW1 (and possibly SW2), D and E3 is blocked and the REFOUT output of the Reference voltage source REF via SW1 (and if necessary additionally connected to VDD via SW2) becomes.
  • programming and deletion as well as reading out of the E 2 could be carried out via the lines connected to the programming signal sources PS1 and PS2 and by switching the switchable reference voltage source Perform PROM transistors. It was only necessary to change the voltage values in order to apply the suitable voltage values to the corresponding electrodes of the E 2 PROM transistors for each of these three processes.
  • FIG. 4 shows a schematic basic circuit diagram of a circuit arrangement 11 which can be switched between two operating states with the aid of the output signal of a memory circuit 13 according to the invention.
  • the memory circuit 13 is shown in a very simplified basic form.
  • the different operating states are realized by a first circuit part 15 or a second circuit part 17.
  • a control signal "1” Assuming that each of the two circuit parts 15 and 17 can be activated by a control signal "1" and switched off by a control signal "0”, an output signal "1" at the output OUT of the memory circuit 13 would make the circuit part 17 active and the circuit part 15 switched off due to an upstream inverter 19.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Logic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

Die Erfindung betrifft eine elektronische Speicherschaltung gemäß Oberbegriff des Anspruchs 1.
Eine derartige Speicherschaltung ist beschrieben in Design + Elektronik, Ausgabe 13, vom 27.6.89, Markt & Technik, Seiten 46, 48 und 49, sowie in Electronic Engineering, September 88, Seiten 44, 45, 48, 50 und 54.
Monolithisch integrierte Halbleiterschaltungen sind insbesondere bei hohem Integrationsgrad komplizierte Gebilde, die hohen Entwicklungsaufwand und umfangreiche Vorarbeit bis zur Serienproduktion erfordern. Deshalb werden für jede integrierte Schaltung möglichst hohe Stückzahlen angestrebt. Mitunter werden von einer bestimmten integrierten Schaltung mehrere Versionen benötigt, die sich oft nur geringfügig unterscheiden. Beispielsweise soll es möglich sein, zwischen einem RC-Oszillator oder einem Quarz-Oszillator als Taktgenerator wählen zu können.
Eine herkömmliche Methode zur Bereitstellung mehrerer ähnlicher Versionen eines bestimmten integrierten Schaltungstyps besteht darin, auf ein und demselben Chip alle Bauelemente für alle Versionen dieses bestimmten integrierten Schaltungstyps vorzusehen und für die unterschiedlichen Versionen verschiedene Leitungsmuster aufzubringen. Dabei werden allerdings unterschiedliche Masken für die Erzeugung des je erforderlichen Leitungsmusters benötigt.
Diesen Aufwand kann man dadurch vermeiden, daß man ein und dieselbe integrierte Schaltung mit allen für ihre verschiedenen Versionen erforderlichen Schaltungsteilen und Leitungsmustern ausstattet und daß man diese integrierte Schaltung mit Schaltern ausrüstet, mit denen eine interne Umschaltung auf die jeweils gewünschte Version mit Hilfe entsprechender Schaltsteuersignale erfolgt. Dies führt auch zu dem Vorteil, daß man eine solche integrierte Schaltung noch während der Entwicklungsphase oder sogar noch während des Einsatzes von der zunächst gewählten Version in eine andere Version umschalten kann.
Hierfür ist eine Speicherschaltung der eingangs angegebenen Art verwendbar. Dabei lassen sich die Schalter der integrierten Schaltung in Abhängigkeit von dem Speicherzustand der Speicherschaltung steuern.
Die EP-A2-0 420 388 zeigt eine Test-Zwischenspeicherschaltung zum Abspeichern von Konfigurationsinformation für ein programmierbares logisches Bauelement. Für den Normalbetrieb wird die Konfigurationsinformation in nicht-flüchtige Speicherelemente eingeschrieben. Beim Testbetrieb erfolgt die Speicherung der Konfigurationsinformation nur in Zwischenspeichern, die den nichtflüchtigen Speicherelementen zugeordnet sind. Dies ermöglicht ein Testen der Schaltung mit der zwischengespeicherten Information, ohne daß bereits in dieser Testphase der nicht-flüchtige Speicher beschrieben werden muß. Das Zwischenspeichern der Konfigurationsinformation kann für den Testbetrieb vergleichsweise schnell erfolgen, so daß ein Testen der Schaltung innerhalb relativ kurzer Zeit möglich ist.
Bekanntlich weisen EPROM-Transistoren zwischen dem Leitungskanal und dem Steuergate ein Floating-Gate auf. Das Floating-Gate des EPROM-Transistors enthält im unprogrammierten Zustand keine Ladungen, während es im programmierten Zustand Ladungen enthält. Betrachtet man einen N-Kanal-EPROM-Transistor, so enthält sein Floating-Gate im unprogrammierten Zustand keine negativen Ladungen. Der EPROM-Transistor wird daher leitend, wenn man eine Spannung von etwa 1,9 V an das Steuer-Gate anlegt. Beim programmierten N-Kanal-EPROM-Transistor befinden sich negative Ladungen auf dem Floating-Gate, was bedeutet, daß ein solcher Transistor im programmierten Zustand erst ab einer Steuer-Gate-Spannung von mehr als 5 V leitet.
Dieses unterschiedliche Verhalten zwischen programmiertem und unprogrammiertem EPROM-Transistor wird für die Informationsspeicherung ausgenutzt. Diese Information kann beispielsweise dazu verwendet werden, in der bereits genannten Weise den Schaltzustand von Hardware-Schaltern zu steuern, die sich auf demselben Halbleiter-Chip wie die Speicherschaltung befinden.
Bei einer Speicherschaltung der eingangs angegebenen Art kann kein Fehler auftreten in Form der Abgabe einer falschen Speicherinformation. Nach Störungen nimmt diese Speicherschaltung selbständig immer wieder den richtigen Schaltungszustand an, in dem sie die programmierte Speicherinformation zuverlässig abgibt. Kommt es zu einem Versorgungsspannungsabfall, sei es aufgrund von Störungen oder durch bewußtes Abschalten, genügt allein das Wiedereinschalten der Versorgungsspannung, um wieder die korrekte Speicherinformation abzugeben. Es wird keinerlei Auslesesignal benötigt.
Eine derartige Speicherschaltung eignet sich nicht nur zur Bereitstellung von Schaltsteuerinformationen für Schalter. Sie läßt sich überall dort vorteilhaft verwenden, wo Information zuverlässig gespeichert und korrekt ausgegeben werden soll, auch über sehr lange Zeit und unbeeinträchtigt von Störungen. Diese Speicherschaltung eignet sich beispielsweise auch hervorragend für nicht-flüchtige Speicher.
Es ist im allgemeinen erforderlich, die Speicherschaltung und die von ihr gesteuerte Schaltung mehrfach zu testen. Es mag auch erforderlich werden, die Funktionen der von der Speicherschaltung gesteuerten Schaltung nachträglich zu ändern, was eine Änderung des Speicherinhaltes der Speicherschaltung und somit deren Umprogrammierung bedarf. Möglicherweise sind Tests und/oder Umprogrammierungen während des Betriebes der gesteuerten Schaltung erforderlich, ohne daß dieser Betrieb unterbrochen oder gestört wird.
Der Erfindung liegt die Aufgabe zugrunde, eine Speicherschaltung der eingangs angegebenen Art so weiter zu bilden, daß derartige Tests und Umprogrammierungen auf einfache und bequeme Art und Weise möglich sind.
Eine Lösung dieser Aufgabe ist in Anspruch 1 angegeben. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen.
Bei der erfindungsgemäßen Speicherschaltung ist es durch Zuführen lediglich entsprechend ausgewählter Logiksignale möglich, in sehr flexibler und vielfältiger Weise Tests durchzuführen, von dem jeweiligen Programmierungszustand abweichende Speicherzustände zu simmulieren, ohne eine Umprogrammierung vornehmen zu müssen, andere Funktionen der von der Speicherschaltung gesteuerten Schaltungsanordnung zu überprüfen, als die von dem Speicherinhalt der Speicherschaltung vorgegebenen Schaltungszustände, und sogar bei Verwendung nur einmal programmierbarer Speicherelemente ein mehrmaliges Testen mit anderem als dem einmal programmierten Speicherinhalt durchzuführen.
Ist die Speicherschaltung mit Speicherelementen aufgebaut, die wiederholt programmiert werden können, kann man dies mit Hilfe der Programmiereinrichtung der erfindungsgemäßen Speicherschaltung jederzeit tun.
Als Programmiertransistoren verwendet man vorzugsweise spannungsfeste Transistoren, d.h., Transistoren, die mindestens die bei einem Programmiervorgang auftretenden Spannungswerte ohne Schaden vertragen.
Mit den Sperr-Transistoren werden außer den beiden EPROM-Transistoren sämtliche Schaltungskomponenten der Speichereinrichtung während eines Programmiervorgangs abgeschirmt. Zu diesem Zweck werden die Sperr-Transistoren während eines Programmiervorgangs in den Sperrzustand geschaltet, während sie ansonsten leiten. Auch für die Sperr-Transistoren werden vorzugsweise spannungsfeste Transistoren verwendet.
Um von dem Speicherinhalt der Speicherschaltung gesteuerte Schaltungsteile hinsichtlich ihrer Reaktion auf unterschiedliche Speicherinhalte testen zu können, ohne die EPROM-Transistoren zu diesem Zweck umprogrammieren zu müssen, sind den EPROM-Transistoren je ein Simulationstransistor parallelgeschaltet, mit denen das Leitendschalten eines an sich gesperrten EPROM-Transistors simuliert werden kann.
Vorzugsweise wird an den Ausgang der Speicherschaltung eine Halteschaltung angeschlossen, mittels welcher der jeweilige Speicherwert der Speicherschaltung festgehalten werden kann. Dies hat den Vorteil, daß ein mit dem Ausgangssignal der Speicherschaltung gesteuerter Schalter durch Programmier- oder Testvorgänge nicht gestört wird. Solches Programmieren oder Testen kann man je nach Wunsch durchführen, mit oder ohne Speicherung mittels der Halteschaltung.
Die Referenzspannungsquelle der erfindungsgemäßen Speicherschaltung erlaubt trotz eines relativ einfachen Schaltungsaufbaus einen sehr vielfältigen und flexiblen Betrieb der Speicherschaltung.
Der Begriff "EPROM" ist bekanntermaßen eine Abkürzung für "Erasable Programmable ROM", also für ein programmierbares ROM, dessen Programmierung wieder löschbar ist. Hierfür sind zwei verschiedene Typen bekannt. Bei einem ersten Typ, den man üblicherweise als "EPROM" bezeichnet, wird die Programmierung durch Bestrahlung mit UV-Licht gelöscht. Bei einem anderen Typ wird die Programmierung auf elektrischem Wege gelöscht. Die übliche Bezeichnung für diesen Typ ist "E2PROM" (Electrically Erasable Programmable ROM). Im vorliegenden Fall soll der Begriff "EPROM" beide Typen von löschbar programmierbaren ROM umfassen. Beide Typen sind in der gleichen Speicherschaltung einsetzbar. Während bei dem mittels UV-Licht löschbaren EPROM die Programmiereinrichtung nur zum Programmieren und möglicherweise zum Auslesen des Speicherinhalts der EPROMs verwendet wird, wird bei dem elektrisch löschbaren E2PROM die Programmiereinrichtung zusätzlich zum Löschen verwendet. Für das Programmieren und Löschen und gegebenenfalls das Auslesen werden dann lediglich entsprechend unterschiedliche Spannungen von der Programmiereinrichtung an die Anschlüsse der E2PROM-Transistoren gegeben.
Es ist auch denkbar, einen Teil der Transistoren der gesamten Speicherschaltung durch bipolare Transistoren zu realisieren. Dies gilt für alle Transistoren mit Ausnahme der EPROM-Transistoren selbst.
Die Erfindung und vorteilhafte Weiterbildungen der Erfindung werden nun anhand von Ausführungsformen näher erläutert. In den Zeichnungen zeigen:
Fig. 1
eine erste Ausführungsform der erfindungsgemäßen Speicherschaltung;.
Fig. 2
eine zweite Ausführungsform einer erfindungsgemäßen Speicherschaltung, die zusätzlich zu der in Fig. 1 gezeigten Ausführungsform eine Halteeinrichtung aufweist;
Fig. 3
eine Ausführungsform einer Referenzspannungsquelle der erfindungsgemäßen Speicherschaltung; und
Fig. 4
eine Schaltungsanordnung, bei welcher eine erfindungsgemäße Speicherschaltung zu Steuerung einer Schaltungsanordnung verwendet wird.
Bei der folgenden Beschreibung von Ausführungsbeispielen der Erfindung wird davon ausgegangen, daß es sich bei den EPROM-Transistoren um mittels UV-Licht löschbare EPROMs handelt.
In den Figuren sind P-Kanal-Transistoren mit einem kleinen Kreis an dem Steuergate gekennzeichnet. Bei Transistoren ohne einen solchen Kreis handelt es sich um N-Kanal-Transistoren.
Transistoren, die in den Figuren mit zwei Sternchen (**) gekennzeichnet sind, sind als spannungsfeste Transistoren ausgebildet, damit sie die gegenüber der Versorgungsspannung relativ hohen Programmierspannungen ohne Gefährdung und Schädigung überstehen. Dies betrifft durchweg N-Kanal-Transistoren, da P-Kanal-Transistoren von Haus aus mit einer höheren Spannungsfestigkeit hergestellt werden.
Fig. 1 zeigt eine erste Ausführungsform einer erfindungsgemäßen Speicherschaltung. Zwischen eine Versorgungsspannungsleitung VDD, die beispielsweise eine Versorgungsspannung von 5 V führt, und eine mit Masse verbundene Erdleitung GND sind eine erste Reihenschaltung mit einem ersten EPROM-Transistor E1, einem ersten Sperrtransistor ST1 und einem ersten MOS-Transistor M1 und eine zweite Reihenschaltung mit einem zweiten EPROM-Transistor E2, einem zweiten Sperrtransistor ST2 und einem zweiten MOS-Transistor M2 parallelgeschaltet. Die Steuer-Gates der beiden EPROM-Transistoren E1 und E2 sind gemeinsam an eine Referenzspannungsquelle REF angeschlossen. Ein erster Schaltungsknoten SK1 zwischen ST1 und M1 ist an das Gate von M2 angeschlossen. Ein zweiter Schaltungsknoten SK2 zwischen ST2 und M2 ist an das Gate von M1 angeschlossen. Der zweite Schaltungsknoten SK2 bildet den Ausgang OUT der Speicherschaltung.
Ein unprogrammierter EPROM-Transistor enthält keine negativen Ladungen auf seinem Floating-Gate und wird deshalb leitend, wenn man an sein Steuer-Gate eine Spannung von etwa 1,9 V anlegt. Dieser Spannungswert kann für EPROM-Transistoren, die unter Verwendung verschiedener Prozesse hergestellt werden, etwas verschieden sein. Beim programmierten EPROM-Transistor befinden sich negative Ladungen auf dem Floating-Gate. Dies bedeutet, daß ein solcher Transistor erst ab einer Gate-Spannung von etwa 5 V leitet. Hierbei ist an N-Kanal-EPROM-Transistoren gedacht. Es sind aber auch P-Kanal-EPROM-Transistoren einsetzbar, bei entsprechender Anpassung der Speicherschaltung.
Die Referenzspannungsquelle REF liefert im Normalbetrieb an die Steuer-Gates der beiden EPROM-Transistoren E1 und E2 eine Referenzspannung von etwa 3 V. Der gelöschte oder unprogrammierte EPROM-Transistor leitet daher, während der programmierte EPROM-Transistor sperrt. Geht man beispielsweise davon aus, daß E1 unprogrammiert und E2 programmiert ist, leitet bei dieser Referenzspannung E1, während E2 sperrt. Da E1 leitet, befindet sich der erste Schaltungsknoten SK1 auf niedrigem Potential, so daß M2 leitet. Aus diesem Grund, und weil E2 gesperrt ist, befindet sich der zweite Schaltungsknoten SK2 auf hohem Potential. Am Ausgang OUT der Speicherschaltung ist daher ein Logikwert H vorhanden, dem man den Binärwert "1" zuordnen kann. Da diese hohe Ausgangsspannung am Gate von M1 anliegt, ist dieser gesperrt.
Der Ausgangszustand von OUT ist stabil und es fließt durch die Speicherschaltung kein Querstrom, da in jeder Reihenschaltung ein Transistor sperrt.
Wie man sieht, wird kein Auslesesignal benötigt. Es genügt allein das Einschalten der Versorgungsspannung, von der auch die Referenzspannung abgeleitet wird. Auch durch ein vorübergehendes Ausfallen der Versorgungsspannung, sei es durch Ausschalten oder aufgrund von Störungen, steht die korrekte Speicherinformation wieder am Ausgang OUT zur Verfügung, sobald die Versorgungsspannung wieder vorhanden ist.
Die Programmiereinrichtung der erfindungsgemäßen Speicherschaltung umfaßt einen ersten Programmier-Transistor PT1 und einen zweiten Programmier-Transistor PT2, über welche die nicht mit GND verbundene Seite von E1 bzw. E2 mit einer ersten Programmiersignalquelle PS1 bzw. einer zweiten Programmiersignalquelle PS2 verbunden sind. Die Gates von PT1 und PT2 sind gemeinsam an eine Programmiersteuersignalquelle PROG angeschlossen. Während eines Programmiervorgangs erhalten die Steuer-Gates der EPROM-Transistoren E1 und E2 eine Referenzspannung von etwa 12,5 V. Wie dies die Referenzspannungsquelle bewirkt, wird weiter unten anhand von Fig. 3 näher erläutert werden.
Während eines Programmiervorgangs werden die Programmier-Transistoren PT1 und PT2 durch ein Programmiersteuersignal (PROG) leitend geschaltet, bei gleichzeitiger Abgabe einer Referenzspannung von etwa 12,5 V an die Steuer-Gates von E1 und E2. Derjenige der beiden EPROM-Transistoren E1 und E2, der programmiert werden soll, erhält über den zugehörigen Programmier-Transistor PT1 bzw. PT2 von der zugehörigen Programmiersignalquelle PS1 bzw. PS2 eine Programmierspannung von etwa 7 V. Von dem daraus resultierenden Strom durch den zu programmierenden EPROM-Transistor werden wegen der hohen Referenzspannung von etwa 12,5 V aufgrund eines Tunneleffektes Ladungsträger in das Floating-Gate gesaugt, die dort nach dem Programmiervorgang verbleiben. Anstelle zweier Programmiersignalquellen PS1 und PS2 kann man auch eine einzige gemeinsame Programmiersignalquelle verwenden und die Auswahl des jeweils zu programmierenden EPROM-Transistors E1, E2 allein durch entsprechend selektives Ansteuern von PT1 und PT2 erreichen.
Die Sperr-Transistoren ST1 und ST2 sind als spannungsfeste Transistoren ausgebildet und sollen die oberhalb dieser Sperr-Transistoren ST1 und ST2 befindlichen Schaltungsteile von dem Programmiervorgang und den damit verbundenen hohen Spannungen abschirmen. Zu diesem Zweck sind die Gates von ST1 und ST2 gemeinsam mit einer Steuersignalquelle PROGN verbunden, die diesen Gates eine invertierte Version des Programmiersteuersignals der Programmiersteuersignalquelle PROG liefert. Dadurch werden die Sperr-Transistoren ST1 und ST2 während eines Programmiervorgangs gesperrt, während sie außerhalb solcher Programmiervorgänge leitend geschaltet sind.
Die erfindungsgemäße Speicherschaltung weist zusätzlich Simulations-Transistoren SIT1 und SIT2 auf, die dem ersten EPROM-Transistor E1 bzw. dem zweiten EPROM-Transistor E2 parallelgeschaltet sind. Die Gates von SIT1 und SIT2 sind mit einer Testsignalquelle TEST1 bzw. TEST2 verbunden. Beide Transistoren sind als spannungsfeste Transistoren ausgebildet.
Die Simulations-Transistoren SIT1 und SIT2 sind vorgesehen, um die von dem Ausgangssignal der Speicherschaltung angesteuerten Schaltungsteile hinsichtlich ihres Verhaltens bei unterschiedlichem Speicherinhalt der Speicherschaltung testen zu können, ohne hierfür die EPROM-Transistoren E1 und E2 umprogrammieren zu müssen oder wenn anstelle der EPROM-Transistoren nur einmal programmierbare PROM-Elemente vorgesehen sind. Die Simulation geschieht dadurch, daß ein programmierter EPROM-Transistor oder ein programmiertes PROM-Element, der bzw. das bei dem normalerweise anliegenden niedrigeren Referenzspannungswert von etwa 3 V sperrt, durch einen leitenden Simulations-Transistor überbrückt wird.
Um beide Signalzustände des Ausgangs OUT der Speicherschaltung zu realisieren, wäre es normalerweise erforderlich, für eine erste Testphase die Konstellation E1 programmiert/E2 unprogrammiert und in einer anderen Testphase die Konstellation E1 unprogrammiert/E2 programmiert herzustellen. Dies würde ein zeitaufwendiges Zwischenlöschen mittels UV-Bestrahlung der EPROM-Transistoren E1, E2 notwendig machen. Dieses Erfordernis kann durch die Simulations-Transistoren SIT1, SIT2 vermieden werden. Nachdem zum Beispiel die erste Konstellation, E1 programmiert / E2 unprogrammiert, realisiert und getestet wurde, wird anschließend auch E2 programmiert. Die zweite Möglichkeit, E1 unprogammiert / E2 programmiert, kann dann simuliert werden, indem E1 durch SIT 1 überbrückt wird. D.h., daß dann beide EPROM-Transistoren E1 und E2 programmiert sind und mit den Simulationstransistoren SIT1 und SIT2 sämtliche Programmierungskonstellationen von E1 und E2 simuliert werden können. Anstelle oder zusätzlich zu den E1 und E2 parallel geschalteten Simulationstransistoren SIT1 und SIT2 kann man Simulationstransistoren verwenden, die zu E1 und E2 in Reihe geschaltet sind und je nach zu simulierender Konstellation sperrend oder leitend geschaltet werden. Hierfür könnte man auch die bereits vorhandenen Sperrtransistoren ST1 und ST2 verwenden, die dann allerdings getrennt mit zwei verschiedenen Testsignalquellen ansteuerbar sein müßten. Durch diese Simulation kann man ohne Umprogrammierung einen Schalter, der vom Signal am Ausgang OUT der Speicherschaltung gesteuert wird, abwechselnd in beide Schaltzustände bringen, um zu beobachten, wie die dem Schalter nachfolgende Schaltungsanordnung reagiert. Vorzugsweise sollte aus Sicherheitsaspekten ein Schalten der Simulations-Transistoren SIT1, SIT2 in einen simulierenden Zustand nur während eines Testbetriebs möglich sein.
Die Speicherschaltung kann auch mit nur einmal programmierbaren Speicherzellen (PROM) aufgebaut werden. Die Testprozedur für diesen Fall ist nachfolgend im Zuammenhang mit den verschiedenen Betriebsmöglichkeiten der Referenzspannungsquelle REF genauer beschrieben.
Fig. 2 zeigt eine Ausführungsform der erfindungsgemäßen Speicherschaltung, die zusätzlich zu der in Fig. 1 dargestellten Ausführungsform eine Halteschaltung oder ein LATCH aufweist. Dieses besitzt nach bekannter Art zwischen SK2 und OUT einen ersten Inverter INV1, der von einer Reihenschaltung aus einem zweiten Inverter INV2 und einem sogenannten Transmissions-Gate TG1 überbrückt ist. TG1 ist durch die Parallelschaltung eines P-Kanal-Transistors und eines N-Kanal-Transistors gebildet. Diese Parallelschaltung verwendet man, weil eine "1" nur von einem P-Kanal-Transistor und eine "0" nur von einem N-Kanal-Transistor sauber durchgeschaltet wird.
Den Gates der beiden Transistoren des Transmissions-Gates TG1 wird direkt bzw. über einen dritten Inverter INV3 ein Speichersteuersignal STORE zugeführt. Dieses aktiviert die Halteschaltung nur dann, wenn für die Durchführung eines Programmiervorgangs die Sperr-Transistoren ST1 und ST2 in den Sperrzustand gebracht werden. Vor Beginn eines solchen Programmiervorgangs und damit vor dem Sperren von ST1 und ST2 wird die dann gerade am zweiten Schaltungsknoten SK2 vorhandene aktuelle Speicherinformation gespeichert. Der an den Ausgang OUT angeschlossene Schalter kann nicht springen und damit beim Programmiervorgang Störungen verursachen.
Die in Fig. 2 dargestellte Ausführungsform einer erfindungsgemäßen Speicherschaltung vereint in sich:
  • Speicherfähigkeit
  • Programmierbarkeit und Lesbarkeit der EPROM-Transistoren
  • Testbarkeit
  • Störunempfindlichkeit im Normalbetrieb, aber auch während des Testens und Programmierens.
Die Lesbarkeit ist dadurch gegeben, daß man über die mit den Programmiersignalquellen PS1 und PS2 verbundenen Leitungen die Programmierzustände der EPROM-Transistoren E1 und E2 auslesen kann.
In den Fig. 1 und 2 ist eine Referenzspannungspannungsquelle der Referenzspannungsschaltung REF als Schaltungsblock dargestellt, der den Steuergates der beiden EPROM-Transistoren E1 und E2 gemeinsam eine Referenspannung VREF zuführt. Die Referenzspannungsquelle REF wird nun anhand von Fig. 3 näher erläutert.
Die in Fig. 3 gezeigte Referenzspannungsquelle weist einen Spannungsteiler mit einer Reihenschaltung mit einem ersten Schalttransistor SW1, einem diffundierten niederohmigen Widerstand R, einem als Diode geschalteten Transistor D und einem ebenfalls als Diode geschalteten dritten EPROM-Transistor E3 auf. Diese Reihenschaltung ist zwischen die. beiden Pole VDD und GND einer Versorgungsspannungsquelle geschaltet. Zwischen SW1 und R befindet sich ein Teilspannungsabgriffspunkt TA des Spannungsteilers. Der erste Schalttransistor SW1 ist derart hergestellt, daß er auch im leitenden Zustand hochohmig ist. Vorzugsweise weist er im leitenden Zustand einen Widerstand im Bereich von etwa 10 MΩ bis etwa 20 MΩ auf. Hierdurch wird erreicht, daß durch den Spannungsteiler auch bei leitend geschaltetem SW1 immer nur ein sehr kleiner Strom von maximal einigen 100 nA fließt. Dadurch wird die Versorgungsspannungsquelle geschont, was insbesondere dann wichtig ist, wenn diese durch eine Batterie gebildet wird.
Dem ersten Schalttransistor SW1 ist ein zweiter Schalttransistor SW2 parallel geschaltet, der im leitenden Zustand niederohmig ist.
Dem zwischen TA und GND befindlichen Teil des Spannungsteilers ist ein dritter Schalttransistor SW3 parallel geschaltet.
Die Gateelektroden von SW1 und SW3 sind gemeinsam mit einer Logiksignalquelle OTPTEST verbunden. Der Gateanschluß von SW2 ist mit einer Logiksignalquelle RESETN verbunden.
Zwischen den Teilspannungsabgriffspunkt TA und einem Ausgangsanschluß REFOUT der Referenzspannungsquelle ist ein zweites Transmissionsgate TG2 geschaltet, das im leitenden Zustand die am Teilspannungsabgriffspunkt TA anliegende Spannung zum Ausgang REFOUT durchschaltet.
Zwischen einer Programmierspannungsquelle VPROG und den Ausgang ist ein drittes Transmissionsgate TG3 geschaltet, das im leitenden Zustand die Programmierspannung VPROG zum Ausgang REFOUT der Referenzspannungsschaltung REF durchschaltet. Die Transmissionsgates TG2 und TG3 weisen aus den Gründen, wie sie bereits im Zusammenhang mit TG1 in Fig. 2 erläutert worden sind, in Parallelschaltung sowohl einen P-Kanal-Transistor als auch einen N-Kanal-Transistor auf, damit sie sowohl den Spannungswert eines Logiksignals "0" als auch den Spannungswert eines Logiksignals "1" problemlos durchschalten.
TG2 enthält die Parallelschaltung eines N-Kanal-Transistors N2 und eines P-Kanal-Transistors P2. TG3 enthält die Parallelschaltung eines N-Kanal-Transistors N3 und eines P-Kanal-Transistors P3.
Die Steuergates von P2 und N3 sind direkt mit einer Logiksignalquelle PROG verbunden, während die Steuergates von N2 und P3 mit der Logiksignalquelle PROG über einen vierten Inverter INV4 verbunden sind. INV4 enthält in Reihenschaltung einen P-Kanal-Transistor P4 und einen N-Kanal-Transistor N4.
Bei der dargestellten Ausführungsform liefert die Versorgungsspannungsquelle eine Versorgungsspannung VDD=5V. Die Programmierspannung VPROG beträgt während eines Programmiervorgangs 12,5 V, ansonsten wie die Versorgungsspannung 5 V. Der Spannungswert des Logiksignals PROG beträgt dann, wenn dieses den Logikwert "1" oder "H" aufweist, ebenfalls 12,5 V. Für die Logiksignale RESETN und OTPTEST reichen die üblichen Logiksignal-Werte aus.
Die Referenzspannungsquelle REF soll zum einen das Auslesen der elektronischen Speicherzelle in Fig. 1 oder 2 während des Betriebs bewirken. Sie soll darüberhinaus aber auch das Programmieren der Speicherzelle ermöglichen und die Testbarkeit unterstützen.
Im folgenden wird die Funktionsweise der Referenzspannungsquelle REF für verschiedene Betriebszustände erläutert.
1. Normalbetrieb:
Im Normalbetrieb stehen die Eingangssignale der Referenzspannungsschaltung REF auf folgenden logischen Pegeln: OTPTEST = 0 RESETN = 1 PROG = 0 Außerdem ist VPROG = VDD.
Infolge dieser Eingangswerte sind die Transistoren SW2, SW3, N3, P3 und N4 sperrend geschaltet. Die Transistoren SW1, N2, P2 und P4 sind leitend geschaltet.
Da die Transistoren D und E3 je dadurch als Diode geschaltet sind, daß ihre Steuergates mit ihren Drain-Anschlüssen verbunden sind, befinden sich D und E3 in der sogenannten schwachen Inversion und an jedem dieser beiden Transistoren beträgt der Spannungsabfall ungefähr dessen Einsetzspannung VTH, bei welcher der jeweilige Transistor leitend wird. Im Fall des Transistors D beträgt die Einsetzspannung etwa +0,9 V. Der dritte EPROM-Transistor E3 befindet sich im gelöschten (nicht programmierten) Zustand und weist daher eine Einsetzspannung von etwa +1,9 V auf. Solange die Versorgungsspannung VDD ausreichend groß ist, bilden D und E3 je ein Bauelement mit konstant bleibendem Spannungsabfall, wobei die Summe dieser Spannungsabfälle etwa 2,8 V beträgt. Da der diffundierte Widerstand R niederohmig ist, liegt der Teilspannungsabgriffspunkt TA bei normalem Spannungswert von VDD auf etwa 3 V.
Der zur Erzeugung der Teilspannung erforderliche Querstrom fließt durch SW1. Da dieser Strom im Normalbetrieb der Referenzspannungsquelle dauernd fließt, wird er mit Hilfe des im leitenden Zustand hochohmigen Transistors SW1 auf dem bereits erwähnten niedrigen Wert von einigen hundert nA gehalten.
Da im Normalbetrieb der Referenzspannungsquelle das Transmissionsgate TG2 leitend geschaltet ist, erscheint der am Teilspannungsabgriffspunkt TA auftretende Spannungswert von etwa 3 V am Ausgang REFOUT der Referenzspannungsquelle.
Anstelle des Transistors D könnte auch ein anderes Bauelement mit festem Spannungsabfall eingesetzt werden, beispielsweise eine Diode.
Es wird nun der Zweck der beschriebenen Referenzspannungsquelle erläutert.
Ein Auslesen der "statischen EPROM-Zelle" der erfindungsgemäßen Speicherschaltung mit einer zu hohen Spannung (z.B. VDD) ist aus folgenden Gründen nachteilig:
  • a) Überschreitet die Ausgangsspannung VREF der Referenzspannungsquelle REF die Einsetzspannung des programmierten EPROM-Transistors, beginnt in der statischen EPROM-Zelle ein Querstrom zu fließen. Dies deshalb, weil der MOS-Transistor, der mit dem programmierten EPROM-Transistor in Reihe geschaltet ist, leitet. Die Folge ist ein Anstieg des Stromverbrauchs der integrierten Schaltung. Dies ist unerwünscht, insbesondere dann, wenn die Energieversorgung aus einer Batterie stattfindet. Es ist dabei zu erwähnen, daß aufgrund natürlicher Alterung die Einsetzspannung programmierter EPROM-Transistoren ständig sinkt. Dies deshalb, weil von den Ladungen, die auf dem Floatinggate des programmierten EPROM-Transistors gespeichert sind, ständig Ladungen verloren gehen.
  • b) Falls ein Querstrom durch einen programmierten EPROM-Transistor und den damit in Reihe geschalteten MOS-Transistor fließt, kann der Effekt des sogenannten "Softprogramming" eintreten. D.h., daß der gelöschte EPROM-Transistor im Laufe der Zeit unabsichtlich programmiert wird, weil aufgrund des Querstroms Ladungen auf das Floatinggate gelangen. Dadurch besteht die Gefahr, daß die statische EPROM-Zelle im Laufe der Zeit die gespeicherte Information verliert oder sich die gespeicherte Information verändert.
    • Beide Effekte bedeuten einen erheblichen Nachteil und können in der Praxis zu einem Systemausfall der von dem Speicherinhalt der Speicherzelle gesteuerten Schaltung führen.
    Die Refernzspannungsquelle REF der erfindungsgemäßen Speicherschaltung weist den Vorteil auf, daß die Referenzspannung VREF immer nur um etwa 900 mV über der Einsetzspannung des gelöschten EPROM-Transistors liegt. Denn die Referenzspannung VREF der Referenzspannungsquelle wird, wie bereits erwähnt, durch die Summe der Einsetzspannung des dritten, als Diode geschalteten EPROM-Transistors E3 in Höhe etwa 1,9 V und die Einsetzspannung des als Diode geschalteten Transistors D in Höhe von etwa 0,9 V bestimmt. Da der EPROM-Transistor E3 der Referenzspannungsquelle REF zu derselben monolithisch integrierten Halbleiterschaltung gehört wie die EPROM-Transistoren E1 und E2 der EPROM-Zelle, verhält sich E3 genauso wie E1 und E2. Dadurch wird die gesamte Speicherschaltung einschließlich der Referenzspannungsquelle technologieabhängig, was große Sicherheit bedeutet. Verschiebt sich die Einsetzspannung der EPROM-Transistoren E1 und E2 der EPROM-Zelle aufgrund von Prozeßschwankungen des Verfahrens zur Herstellung der integrierten Schaltung, macht der EPROM-Transistor E3 in der Referenzspannungsquelle diese Verschiebung mit. D.h., ändert sich aufgrund von Prozeßschwankungen die Einsetzspannung von E1 und E2, ändert sich die Einsetzspannung von E3 entsprechend und wird die Referenzspannung VREF der Referenzspannungsquelle REF entsprechend korrigiert.
    Nimmt die Versorgungsspannung VDD ab, bleiben die Spannungsabfälle über D und E3 konstant etwa 0,9 V bzw. etwa 1,9 V. D.h., der Spannungsabfall über dem leitenden Schalttransistor SW1 nimmt ab. Reicht die Versorgungspannung VDD nicht mehr aus, um über D und E3 diesen konstanten Spannungabfälle zu ermöglichen, gehen D und E3 in den nicht leitenden Zustand über. Am Teilspannungsabgriffspunkt TA und damit am Ausgang der Referenzspannungsquelle REF stellt sich dann als Potential die abgesunkene Versorgungsspannung VDD ein. Dadurch wird das Auslesen der statischen EPROM-Zelle der erfindungsgemäßen Speicherschaltung bis zum Absinken von VDD bis zu der von der Herstellungstechnologie abhängigen Einsetzspannung (VthEPROM - 1,9 V) ermöglicht.
    2. RESET-Betrieb:
    Im RESET-Betrieb liegen Logiksignalwerte und Spannungswerte vor wie bei dem oben beschriebenen Normalbetrieb bis auf das Logiksignal RESETN, das jetzt auf dem Logikwert "0" liegt. Dadurch wird der zweite Schalttransistor SW2 leitend geschaltet. SW2 ist ein niederohmig leitender Transistor. Im RESET-Betrieb wird somit der hochohmigen Strecke des leitenden SW1 die niederohmig leitende Strecke von SW2 parallel geschaltet. Dies bewirkt, daß über den Ausgang REFOUT der Referenzspannungsquelle REF ein größerer Strom in die Speicherschaltung geschickt wird als beim Leiten nur des ersten Schalttransistors SW1. Die an REFOUT angeschlossenen Gate-Elektroden stellen eine gewisse Kapazität dar. Dadurch, daß durch Einschalten von SW2 ein höherer Strom von REFOUT geliefert wird, werden diese Kapazitäten schneller aufgeladen. Beim RESET-Betrieb, also beim Einschalten der Schaltungsanordnung, kommt es daher zu einer schnelleren Stabilisierung der gesamten Schaltung als wenn nur der hochohmig leitende Schalttransistor SW1 eingeschaltet wäre.
    Aufgrund des niederohmig leitenden Schalttransistors SW2 liegt die Referenzspannung VREF um einige wenige hundert mV höher als im Normalbetrieb, was einen Vorteil auch für die Dynamik des automatischen Auslesens der statischen EPROM-Zelle beim Einschalten der Schaltungsanordnung im RESET-Betrieb bedeutet.
    3. Programmierbetrieb:
    Für den Programmierbetrieb wird die Referenzspannungsquelle REF derart betrieben, daß sie eine Referenzspannung VREF liefert, die zum Programmieren des betroffenen der beiden EPROM-Transistoren E1 und E2 der Speicherschaltung geeignet ist. In diesem Betrieb liegen folgende Logiksignale an: OTPTEST = 0 RESETN = 1 PROG = 1. Die Programmierspannungsquelle weist dabei eine Programmierspannung VPROG = 12,5 V auf. Die Versorgungsspannung bleibt VDD = 5 V.
    PROG = 1 bedeutet, das die Transistoren P3 und N3 leiten, die Transistoren P2 und N2 dagegen sperren. D.h., daß Transmissionsgate TG3 leitet, während das Transmissionsgate TG2 sperrt. Auf den Ausgang REFOUT der Referenzspannungsquelle REF gelangt daher die Programmierspannung von etwa 12,5 V. Die statische EPROM-Zelle kann somit über die Eingänge PS1 und PS2 programmiert werden.
    Wie in Fig. 3 gezeigt ist, ist der aus den Transistoren P4 und N4 bestehende Inverter IN4 der Referenzspannungsquelle REF nicht an VDD angeschlossen sondern an VPROG. Außerdem wird die n-leitende Wanne der integrierten Schaltung, in der sich die Transistoren P2, P3 und P4 befinden, an das Potential von VPROG angeschlossen. Würde man dies nicht tun, entstünden im Programmierbetrieb Kurzschlüsse in Form leitender Dioden in der n-Wanne. Außerdem muß beim Logikwert "1" das Logiksignal PROG auf dem Potential von VPROG von etwa 12,5 V liegen, weil ansonsten der Inverter IN4 Querstrom ziehen würde und TG2 nicht sperren würde.
    4. Testbetrieb:
    Je nach dem, was für Speicherelemente man für die Speicherschaltung verwendet, wird die Referenzspannungsquelle REF unterschiedlich betrieben.
    a) Speicherschaltung mit EPROM-Transistoren:
    In diesem Fall wird die Refernezspannungsquelle REF wie im Normalbetrieb betrieben. Beide PROM-Transistoren E1 und E2 der Speicherschaltung werden zunächst programmiert, so daß sie beim normalen Lesebetrieb beide sperren. Danach werden die Simulationstransistoren SIT1 und SIT2 je nach den gewünschten Testbedingungen in den leitenden oder den sperrenden Zustand gesteuert.
    b) Nur einmal programmierbare Speicherelemente:
    Nur einmal programmierbare Speicherelemente, auch als OTP-Elemente (OTP = One Time Programmable) bekannt, haben einen gleichen Halbleiteraufbau wie EPROM-Transistoren. Die OTP-Transistoren werden jedoch in ein Gehäuse ohne Fenster verpackt, wie es EPROM-Transistoren aufweisen, um sie zum Zweck des Löschens mit UV-Licht bestrahlen zu können. Bei den OTP-Transistoren ist nach dem Verpacken nur noch ein einziger Programmiervorgang möglich, da sie nicht mehr durch UV-Licht gelöscht werden können.
    Üblicherweise muß jedes Speicherelement zweimal getestet werden. Einmal vor dem Verpacken und einmal nach dem Verpacken. Nach dem Verpacken ist bei OTP-Elementen jedoch ein Programmieren zu Testzwecken nicht mehr erlaubt, weil eine weitere Programmierung nicht möglich ist. Ein Testbetrieb wie im obigen Abschnitt a) beschrieben, ist daher nicht möglich.
    Um die statische Speicherzelle dennoch testen zu können, wird nun in der Referenzspannugsquelle REF das Logiksignal OTPTEST auf den Logikwert "1" gesetzt. Alle anderen Logiksignale und Spannungswerte sind wie im Normalbetrieb gewählt. Der Logikwert "1" des Logiksignals OTPTEST führt dazu, daß SW1 sperrt und SW3 leitet. Dadurch wird der Teilspannungsabgriffspunkt TA und somit auch der Ausgang REFOUT der Referenzspannungsquelle REF auf Masse geschaltet. Das bedeutet aber, daß nicht nur die programmierten sondern auch die nicht-programmierten Speichertransistoren in der statischen Speicherzelle nicht leiten und sich somit wie programmierte Transistoren verhalten. Getestet werden kann nun wieder unter Zuhilfenahme der Simulationstransistoren SIT1 und SIT2.
    5. Betrieb für eine ROM-Speicherschaltung:
    Durch Abänderung der Maskenfolge und Einführung einer speziellen Implantationsmaske bei der Herstellung der Speichertransistoren ist es möglich, die statische Speicherzelle bereits bei der Herstellung definiert zu programmieren. Dabei werden die EPROM-Transistoren E1 und E2 zu normalen N-Kanal-Transistoren umgewandelt, wobei der zu programmierende Transistor an seiner Drainseite unterbrochen wird. Dies geschieht durch Unterbrechung der Diffusion.
    Dadurch ist es erlaubt, auch eine hohe Referenzspannung VREF oder VDD als Referenzspannung zuzulassen. Es besteht keine Gefahr des Querstroms, da der programmierte Transistor nie leitend werden kann.
    Dabei macht es Sinn, die Referenzspannung VREF auf VDD zu setzen und die Referenzspannungsquelle REF ganz abzuschalten, um auch den kleinen Querstrom zu unterbinden, den die Referenzspannungsquelle im Normalbetrieb aufgrund des Leitens des hochohmig leitenden Schalttransistors SW1 zieht.
    Im Fall der Erzeugung einer Referenzspannung für eine EPROM-Speicherschaltung ist der niederohmige Diffusionswiderstand R wirksam. Bei Gestaltung der Speichertransistoren als ROM-Transistoren wird die Diffusion dieses Diffusionswiderstandes R durch die spezielle Implantationsmaske unterbrochen, so daß der leitende Pfad SW1 (und gegebenenfalls SW2), D und E3 gesperrt ist und der Ausgang REFOUT der Referenzspannungsquelle REF über SW1 (und gegebenenfalls zusätzlich über SW2) mit VDD verbunden wird.
    In der Regel wird es nicht nötig sein, das Logiksignal OTPTEST vom Logikwert "0" auf den Logikwert "1" umzuschalten, da bei der statischen ROM-Zelle der per Maskensatz festgelegte Ausgangszustand geprüft werden muß.
    Anstatt die Diffusion des Diffusionswiderstandes R zu unterbrechen, ist es auch möglich, die Diffusion an der Drainseite des EPROM-Transistors E3 zu unterbrechen, in der gleichen Weise, wie dies bei der Programmierung der statischen ROM-Zelle der Speicherschaltung geschieht.
    Die vorausgehenden Betrachtungen zeigen, daß die beschriebene Referenzspannungsquelle REF große Sicherheit und Flexibilität der Speicherschaltung ermöglicht:
    • von der Herstellungstechnologie unabhängige Referenzspannungspannung;
    • Test von OTP-Elementen in der Verpackung möglich;
    • Schutz vor alterungsbedingtem fehlerhaftem Auslesen des Speicherwertes und damit Schutz vor alterungsbedingtem Systemausfall;
    • schnelles Einschaltverhalten;
    • Programmiermöglichkeit; und
    • Übergang zur statischen ROM-Speicherzelle mit der gleichen Schaltung möglich.
    Bei einer Ausführungsform der erfindungsgemäßen Speicherschaltung, die mit E2PROM-Transistoren ausgerüstet ist, könnte man über die an die Programmiersignalquellen PS1 und PS2 anschlossenen Leitungen und über das Umschalten der umschaltbaren Referenzspannungsquelle sowohl eine Programmierung als auch ein Löschen als auch ein Auslesen der E2PROM-Transistoren durchführen. Es brauchten lediglich die Spannungswerte geändert zu werden, um für jeden dieser drei Vorgänge die geeigneten Spannungswerte an die entsprechenden Elektroden der E2PROM-Transistoren anzulegen.
    Fig. 4 zeigt ein schematisiertes Prinzipschaltbild einer Schaltungsanordnung 11, die mit Hilfe des Ausgangssignals einer erfindungsgemäßen Speicherschaltung 13 zwischen zwei Betriebszuständen umschaltbar ist. Dabei ist die Speicherschaltung 13 in sehr vereinfachter Grundform dargestellt. Die verschiedenen Betriebszustände werden bei diesem Beispiel durch einen ersten Schaltungsteil 15 bzw. einen zweiten Schaltungsteil 17 realisiert. Nimmt man an, daß jeder der beiden Schaltungsteile 15 und 17 durch ein Steuersignal "1" aktivierbar und durch ein Steuersignal "0" abschaltbar ist, wäre bei einem Ausgangssignal "1" am Ausgang OUT der Speicherschaltung 13 der Schaltungsteil 17 aktiv und der Schaltungsteil 15 aufgrund eines ihm vorgeschalteten Inverters 19 abgeschaltet.
    Die Vorteile der erfindungsgemäßen Speicherschaltung kann man nochmals zusammenfassen wie folgt:
    • Störunanfälligkeit im Vergleich zu dynamischen Schaltungskonzepten;
    • statische Lösung, d.h. es sind keinerlei Steuersignale notwendig;
    • Programmierbarkeit;
    • Testbarkeit;
    • Aufwandminimierung: Um verschiedene Hardware-Zustände einer integrierten Schaltung zu definieren, sind nicht mehr verschiedene Masken erforderlich oder das Durchschmelzen von Metallbrücken;
    • durch Tauschen einiger Masken kann aus der EPROM-programmierbaren Zellen eine festprogrammierte ROM-Zelle gemacht werden. Auf diese Weise kann man Pilotserien, die mit EPROM-programmierbaren Zellen aufgebaut sind, in Großserien mit festprogrammierten ROM-Zellen bringen.

    Claims (11)

    1. Elektronische Speicherschaltung zum Speichern von Information, mit einer zwischen die beiden Pole (VDD, GND) einer Versorgungsspannungsquelle geschalteten Parallelschaltung mit einer ersten Reihenschaltung mit einem ersten EPROM-Transistor (E1), einem ersten MOS-Transistor (M1) und einem dazwischen befindlichen ersten Schaltungsknoten (SK1), und einer zweiten Reihenschaltung mit einem zweiten EPROM-Transistor (E2), einem zweiten MOS-Transistor (M2) und einem zweiten Schaltungsknoten (SK2), wobei die gespeicherte Information von dem durch den Programmierungszustand der EPROM-Transistoren (E1, E2) gegebenen Schaltzustand abhängt, das Gate eines jeden der beiden MOS-Transistoren (M1, M2) mit dem Schaltungsknoten (SK1, SK2) der je anderen Reihenschaltung verbunden ist und der Schaltungsknoten (SK2) einer (E2, M2) der beiden Reihenschaltungen (E1, M1, E2, M2) das Ausgangssignal der Speicherschaltung liefert,
      dadurch gekennzeichnet,
      daß die beiden EPROM-Transistoren (E1, E2) mit einer Programmiereinrichtung verbunden sind, mittels welcher je nach zu speichernder Information immer nur der erste (E1) oder der zweite (E2) EPROM-Transistor in einen programmierten Zustand und der jeweils andere EPROM-Transistor (E1, E2) in einen unprogrammierten Zustand bringbar ist;
      daß die Programmiereinrichtung aufweist:
      einen ersten (PT1) und einen zweiten (PT2) Programmier-Transistor, über welche die zum zugehörigen MOS-Transistor (M1, M2) weisende Seite des EPROM-Transistors (E1, E2) der ersten bzw. der zweiten Reihenschaltung mit einer Programmiersignaleinrichtung (PS1, PS2) verbunden ist, die während eines Programmiervorgangs nur an einen auswählbaren der beiden EPROM-Transistoren (E1, E2) ein Programmiersignal und an den anderen kein Programmiersignal anlegt, und
      eine Programmiersteuersignaleinrichtung (PROG), die während eines Programmiervorgangs die beiden Programmier-Transistoren (PT1, PT2) leitend schaltet;
      daß in jeder der beiden Reihenschaltungen zwischen den Schaltungsknoten (SK1, SK2) und den Verbindungspunkt zwischen EPROM-Transistor (E1, E2) und Programmier-Transistor (PT1, PT2) ein Sperr-Transistor (ST1, ST2) geschaltet ist, der mittels der Programmiersteuersignaleinrichtung (PROG) während eines Programmiervorgangs in einen Sperrzustand und ansonsten in einen leitenden Zustand schaltbar ist;
      daß jedem der beiden EPROM-Transistoren (E1, E2) mindestens ein Simulations-Transistor (SIT1, SIT2) parallel oder in Reihe geschaltet ist, von denen jeder zu Testsimulationszwecken mittels eines je zugehörigen Testsignals wahlweise in einen leitenden oder einen sperrenden Zustand schaltbar ist;
      daß die Steuergates der beiden EPROM-Transistoren (E1, E2) gemeinsam mit einer Referenzspannungsquelle (REF) verbunden sind, die aufweist:
      einen zwischen die beiden Pole (VDD, GND) der Versorgungsspannungsquelle geschalteten Spannungsteiler (SW1, D, E3) mit einem zwischen einen (VDD) der beiden Pole und einem Teilspannungsabgriffspunkt (TA) geschalteten ersten Schalttransistor (SW1) und einer zwischen dem Teilspannungsabgriffspunkt (TA) und den anderen (GND) der beiden Pole geschalteten Reihenschaltung mit einem ersten Schaltungselement (D) mit konstantem Spannungsabfall und einem zweiten Schaltungselement mit konstantem Spannungsabfall in Form eines als Diode geschalteten dritten EPROM-Transistors (E3), wobei der Spannungsteiler derart dimensioniert ist, daß die an seinem Teilspannungsabgriffspunkt (TA) liegende Spannung ausreicht, um den unprogrammierten EPROM-Transistor (E1, E2) in den leitenden Zustand zu schalten, nicht jedoch den programmierten EPROM-Transistor (E1, E2),
      einen ersten steuerbaren Schalter (TG2), der zwischen den Teilspannungsabgriffspunkt (TA) und den Ausgang (REFOUT) der Referenzspannungsquelle (REF) geschaltet ist und im leitend geschalteten Zustand den an dem Teilspannungsabgriffspunkt (TA) vorhandenen Teilspannungswert zum Ausgang (REFOUT) durchschaltet,
      eine Programmierreferenzspannungsquelle (VPROG) mit einer zum Programmieren eines EPROM-Transistors (E1, E2) ausreichend hohen Programmierreferenzspannung,
      und einen zweiten steuerbaren Schalter (TG3), der zwischen die Programmierreferenzspannungsquelle (VPROG) und den Ausgang (REFOUT) der Referenzspannungsquelle (REF) geschaltet ist und im leitend geschalteten Zustand die Programmierreferenzspannung zum Ausgang (REFOUT) durchschaltet,
         wobei die leitenden steuerbaren Schalter (TG2) und (TG3) von der Programmiersteuersignaleinrichtung (PROG) derart gesteuert werden, daß während eines Programmiervorgangs nur der zweite steuerbare Schalter (TG3) und ansonsten nur der erste steuerbare Schalter (TG2) leitend geschaltet ist,
         und wobei die drei EPROM-Transistoren (E1, E2, E3) Teil ein und derselben monolithisch integrierten Halbleiterschaltung und gleiches Betriebsverhalten aufweisen.
    2. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Schalttransistor (SW1) als hochohmig leitender Transistor ausgebildet ist.
    3. Speicherschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der erste Schalttransistor (SW1) im leitenden Zustand einen Widerstand im Bereich von etwa 10 MΩ bis etwa 20 MΩ aufweist.
    4. Speicherschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß dem ersten Schalttransistor (SW1) ein niederohmig leitender zweiter Schalttransistor (SW2) parallel geschaltet ist, der beim Einschalten der Speicherschaltung für eine vorbestimmte Einschaltzeitdauer leitend gesteuert wird.
    5. Speicherschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichent, daß zwischen den Teilspannungsabgriffspunkt (TA) und den anderen Pol (GND) der Versorgungsspannungsquelle ein dritter Schalttransistor (SW3) geschaltet ist, der gegenläufig zum ersten Schalttransistor (SW1) in den leitenden oder sperrenden Zustand steuerbar ist.
    6. Speicherschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß in die Reihenschaltung zwischen dem Teilspannungsabgriffspunkt (TA) und dem anderen Pol (GND) der Versorgungsspannungsquelle eine Brücke (R) geschaltet ist, die wahlweise in einen leitenden oder einen nicht leitenden Zustand bringbar ist.
    7. Speicherschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die gespeicherte Information von dem Schaltungsknoten (SK2) einer der beiden Reihenschaltungen abnehmbar ist und daß mit diesem Schaltungsknoten (SK2) eine Halteschaltung (INV1, INV2, INV3, TG1) verbunden ist, in welcher die an diesem Schaltungsknoten (SK2) jeweils auftretende Information mindestens für die Zeitdauer speicherbar ist, während welcher die Sperr-Transistoren (ST1, ST2) in den Sperrzustand gesteuert sind.
    8. Speicherschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß anstelle des ersten und des zweiten EPROM-Transistors (E1, E2) je ein nur einmal programmierbares PROM-Element vorgesehen ist.
    9. Speicherschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß anstelle des ersten und des zweiten EPROM-Transistors (E1, E2) je ein fest programmiertes ROM-Element vorgesehen ist.
    10. Schaltungsanordnung mit mehreren wählbaren Funktionen, deren Auswahl mittels mindestens eines steuerbaren Schalters erfolgt, gekennzeichnet durch eine Speicherschaltung nach einem der Ansprüche 1 bis 9, von der Schalter seine die Auswahl bestimmende Schaltsteuerinformation erhält.
    11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß sie monolithisch integriert ist.
    EP94119777A 1993-12-15 1994-12-14 Elektronische Speicherschaltung Expired - Lifetime EP0658905B1 (de)

    Applications Claiming Priority (2)

    Application Number Priority Date Filing Date Title
    DE4342821 1993-12-15
    DE4342821A DE4342821C1 (de) 1993-12-15 1993-12-15 Elektronische Speicherschaltung

    Publications (3)

    Publication Number Publication Date
    EP0658905A2 EP0658905A2 (de) 1995-06-21
    EP0658905A3 EP0658905A3 (de) 1999-02-10
    EP0658905B1 true EP0658905B1 (de) 2002-04-10

    Family

    ID=6505110

    Family Applications (1)

    Application Number Title Priority Date Filing Date
    EP94119777A Expired - Lifetime EP0658905B1 (de) 1993-12-15 1994-12-14 Elektronische Speicherschaltung

    Country Status (4)

    Country Link
    US (1) US5592416A (de)
    EP (1) EP0658905B1 (de)
    JP (1) JP3591897B2 (de)
    DE (1) DE4342821C1 (de)

    Families Citing this family (8)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    FR2715758B1 (fr) * 1994-01-31 1996-03-22 Sgs Thomson Microelectronics Bascule bistable non volatile programmable par la source, notamment pour circuit de redondance de mémoire.
    US5440508A (en) * 1994-02-09 1995-08-08 Atmel Corporation Zero power high speed programmable circuit device architecture
    EP0806771B1 (de) * 1996-04-30 2004-02-18 STMicroelectronics S.r.l. UPROM-Zelle für niedrige Versorgungsspannung
    US5796655A (en) * 1997-10-20 1998-08-18 Delco Electronics Corporation Memory cell having programmed margin verification
    KR100572622B1 (ko) 2004-12-22 2006-04-24 삼성전자주식회사 멀티 타임 프로그래머블 반도체 메모리 장치 및 멀티 타임프로그래머블 반도체 메모리 장치의 멀티 타임 프로그래밍방법
    US10192626B1 (en) 2017-08-31 2019-01-29 Micro Technology, Inc. Responding to power loss
    US10373694B2 (en) 2017-08-31 2019-08-06 Micron Technology, Inc. Responding to power loss
    US10607702B1 (en) 2018-12-03 2020-03-31 Micron Technology, Inc. Responding to power loss

    Family Cites Families (5)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    JPS61246995A (ja) * 1985-04-24 1986-11-04 Fujitsu Ltd 不揮発性ランダムアクセスメモリ装置
    US5031152A (en) * 1989-09-29 1991-07-09 Sgs-Thomson Microelectronics, Inc. Test circuit for non-volatile storage cell
    JP2829156B2 (ja) * 1991-07-25 1998-11-25 株式会社東芝 不揮発性半導体記憶装置の冗長回路
    US5339272A (en) * 1992-12-21 1994-08-16 Intel Corporation Precision voltage reference
    US5399928A (en) * 1993-05-28 1995-03-21 Macronix International Co., Ltd. Negative voltage generator for flash EPROM design

    Also Published As

    Publication number Publication date
    EP0658905A3 (de) 1999-02-10
    JP3591897B2 (ja) 2004-11-24
    DE4342821C1 (de) 1994-12-15
    JPH08148000A (ja) 1996-06-07
    US5592416A (en) 1997-01-07
    EP0658905A2 (de) 1995-06-21

    Similar Documents

    Publication Publication Date Title
    DE112016006170B4 (de) Puf-werterzeugung unter verwendung einer anti-schmelzsicherungs-speicheranordnung
    DE4036973C2 (de) Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung
    DE3851479T2 (de) Speicherzelle einer nichtflüchtigen Halbleiter-Speicheranordnung.
    DE3936676C2 (de)
    DE3687073T2 (de) Programmierbares logisches feld mit emittergekoppelter logik und eingangspuffer.
    DE3032657C2 (de)
    DE3520003C2 (de)
    DE69629669T2 (de) Leseverfahren und -schaltung für nichtflüchtige Speicherzellen mit Entzerrerschaltung
    DE4207934A1 (de) Elektrisch loesch- und programmierbares, nichtfluechtiges speichersystem mit schreib-pruef-einsteller unter verwendung zweier bezugspegel
    DE3041176A1 (de) Halbleiterspeichervorrichtung
    DE4040492C2 (de)
    DE4121053C2 (de) Speicherzelle mit Floating-Gate-Transistor
    DE102005063049A1 (de) NAND-Flashspeicherbauelement und Programmierverfahren
    DE69200318T2 (de) Leseschaltkreis für redundante Schmelzsicherung für integrierten Speicher.
    DE10214898A1 (de) Speicherschaltung
    DE102005055834A1 (de) Speicherschaltung, Ansteuerschaltung für einen Speicher und Verfahren zum Einschreiben von Schreibdaten in einen Speicher
    EP0658905B1 (de) Elektronische Speicherschaltung
    DE2347968A1 (de) Assoziative speicherschaltung
    DE19926663A1 (de) Verfahren zum Testen eines FPGA
    DE3889211T2 (de) Speisespannungsschalteranordnung für nichtflüchtige Speicher in MOS-Technologie.
    DE10322246A1 (de) Für Energieversorgung bestimmtes internes Spannungs-Steuergerät mit zwei Schaltkreisen zur Erzeugung von zwei Referenzspannungen für interne Energiezufuhr
    EP0127015B1 (de) Integrierte digitale MOS-Halbleiterschaltung
    EP0988633B1 (de) Ansteuerschaltung für nichtflüchtige halbleiter-speicheranordnung
    DE69029791T2 (de) Nichtflüchtige Speicheranordnung und Betriebsverfahren
    DE10158004A1 (de) Schaltkreis zur Speicherung defekter Adressen für ein Halbleiterspeicherbauelement

    Legal Events

    Date Code Title Description
    PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

    Free format text: ORIGINAL CODE: 0009012

    AK Designated contracting states

    Kind code of ref document: A2

    Designated state(s): FR GB IT

    PUAL Search report despatched

    Free format text: ORIGINAL CODE: 0009013

    AK Designated contracting states

    Kind code of ref document: A3

    Designated state(s): FR GB IT

    17P Request for examination filed

    Effective date: 19990809

    17Q First examination report despatched

    Effective date: 20000609

    GRAG Despatch of communication of intention to grant

    Free format text: ORIGINAL CODE: EPIDOS AGRA

    GRAG Despatch of communication of intention to grant

    Free format text: ORIGINAL CODE: EPIDOS AGRA

    GRAH Despatch of communication of intention to grant a patent

    Free format text: ORIGINAL CODE: EPIDOS IGRA

    REG Reference to a national code

    Ref country code: GB

    Ref legal event code: IF02

    GRAH Despatch of communication of intention to grant a patent

    Free format text: ORIGINAL CODE: EPIDOS IGRA

    GRAA (expected) grant

    Free format text: ORIGINAL CODE: 0009210

    AK Designated contracting states

    Kind code of ref document: B1

    Designated state(s): FR GB IT

    GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

    Effective date: 20020702

    ET Fr: translation filed
    PLBE No opposition filed within time limit

    Free format text: ORIGINAL CODE: 0009261

    STAA Information on the status of an ep patent application or granted ep patent

    Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

    26N No opposition filed

    Effective date: 20030113

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: GB

    Payment date: 20051125

    Year of fee payment: 12

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: IT

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED.

    Effective date: 20051214

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: FR

    Payment date: 20051228

    Year of fee payment: 12

    GBPC Gb: european patent ceased through non-payment of renewal fee

    Effective date: 20061214

    REG Reference to a national code

    Ref country code: FR

    Ref legal event code: ST

    Effective date: 20070831

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: GB

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20061214

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: FR

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20070102