DE69836981T2 - VERFAHREN ZUM BETRIEB EINES SILIZIUM-OXID-ISOLATOR (SOI)-HALBLEITERs MIT SELEKTIV ANGESCHLOSSENEM BEREICH - Google Patents

VERFAHREN ZUM BETRIEB EINES SILIZIUM-OXID-ISOLATOR (SOI)-HALBLEITERs MIT SELEKTIV ANGESCHLOSSENEM BEREICH Download PDF

Info

Publication number
DE69836981T2
DE69836981T2 DE69836981T DE69836981T DE69836981T2 DE 69836981 T2 DE69836981 T2 DE 69836981T2 DE 69836981 T DE69836981 T DE 69836981T DE 69836981 T DE69836981 T DE 69836981T DE 69836981 T2 DE69836981 T2 DE 69836981T2
Authority
DE
Germany
Prior art keywords
area
soi
conductivity type
region
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69836981T
Other languages
English (en)
Other versions
DE69836981D1 (de
Inventor
Donald Saratoga WOLLESEN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Application granted granted Critical
Publication of DE69836981D1 publication Critical patent/DE69836981D1/de
Publication of DE69836981T2 publication Critical patent/DE69836981T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7317—Bipolar thin film transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Hintergrund der Erfindung
  • US-A-5 463 238 offenbart einen CMOS-Transistor und ein Verfahren zum Betreiben desselben, um das Ausbilden eines parasitären Kanals zu verhindern, wodurch Leckströme reduziert werden und die Arbeitsgeschwindigkeit erhöht wird. Die Dicke des Siliziums wird in dem Gebiet von NMOS-Transistoren im Vergleich zu PMOS-Transistoren erhöht. Auf diese Weise werden das Gebiet unterhalb der Source- und Draingebiete des N-Transistor von der elektrisch isolierenden Schicht entsprechend einem vorbestimmten Abstand getrennt.
  • IEEE Electron Device Letters, Band 18, Nr. 3, März 1997 mit dem Titel "Körperkontaktierte SOI-MOSFET-Struktur mit kompatiblen Aufbau zu CMOS-Vollsubstrat-Bauelementen und Verfahren", Yo-Hwan-Koh et al. beschreibt eine SOI-MOSFET-Struktur zum Reduzieren der Effekte des schwebenden bzw. potentialfreien Körpers. Dies wird erreicht, indem unterhalb des Feldoxids, das entsprechende Transistoren voneinander trennt, ein Siliziumschichtbereich vorgesehen wird, der die gleiche Leitfähigkeitsart wie die entsprechenden Transistorkörper aufweist.
  • Bestehende komplementäre Metalloxid-Silizium-(CMOS)Halbleiterbauelemente, die in großen Stückzahlen hergestellt werden, werden als „Vollsubstrat-CMOS-Bauelemente" bezeichnet, da diese ein Halbleitervollsubstrat aufweisen, auf welchem aktive oder passive Schaltungselemente angeordnet sind. In jüngerer Zeit wurden Silizium-Oxid-Isolator-(SOI)Bauelemente eingeführt, die weniger Leistung verbrauchen als Vollsubstrat-CMOS-Bauelemente, was ein wesentlicher Vorteil in vielen Anwendungen ist, etwa in batteriegespeisten Mobiltelefonen und batteriegespeisten tragbaren Computern. Auch können SOI-Bauelemente vorteilhafterweise mit höheren Geschwindigkeiten als Vollsubstrat-CMOS-Bauelemente arbeiten.
  • SOI-Bauelemente zeichnen sich durch eine dünne Schicht aus isolierendem Material (die sogenannte vergrabene Oxidschicht oder „SOI") aus, die zwischen einem Vollsubstrat und den Schaltungselementen des Bauelements angeordnet ist. Typischerweise sind keine wei teren Materialschichten zwischen dem SOI und dem Vollsubstrat angeordnet. Im hierin beschriebenen Sinne bilden die Schaltungselemente eine Schaltungskomponente, etwa einen aktiven Transistor oder eine passive Komponente, beispielsweise einen Widerstand.
  • In einem SOI-Bauelement werden die Schaltungselement über der SOI-Schicht durch Gebiete aus Feldoxid und Gebieten einer monokristallinen Halbleiterschicht gebildet, die in geeigneter Weise mit N- und P-Leitfähigkeitsdotierstoffen dotiert sind. Beispielsweise enthält bei einem N-Kanaltransistor die isolierte Siliziumschicht ein Körpergebiet mit einem P-Dotierstoff, wobei das Körpergebiet zwischen einem Source- und einem Drain-Gebiet angeordnet ist, die mit einem N-Dotiermittel dotiert sind, wodurch ein N-Kanal-Metall-Oxid-Silizium-Feldeffekttransistor (MOSFET) oder ein lateraler NPN-Bipolartransistor gebildet werden, um nur ein Beispiel zu nennen.
  • Ein Nachteil von SOI-Bauelementen besteht darin, dass die Spannung in dem Körpergebiet sich tendenziell ändert oder sich das „Potential einstellt bzw. schwebt". Wie von Chen et al. in „Unterdrückung der SOI-Effekte des schwebenden Körpers durch eine Bauteilstruktur mit angeschlossenem Körper" in Symposium von VLSI-Technologie in der Zusammenfassung technischer Dokumente (1996 IEEE) beschrieben ist, gehören zu den Folgen von SOI-Bauelementen mit schwebendem Körper ein Knick im Ausgangsstrom, ein annormales Stromverhalten unterhalb des Schwellwerts, Übergangsstromüberschwinger, und ein vorzeitiges Durchschlagen des Bauelement.
  • Chen et al. schlagen vor, den Effekt des schwebenden Körpers zu unterdrücken, indem der Bereich einer Siliziumschicht unvollständig oxidiert wird, auf dem das Feldoxid aufgewachsen wird, so dass die Körper der Feldeffekttransistoren (FET) miteinander durch die nicht oxidierte Siliziumschicht, die unterhalb des Feldoxids verbleibt, miteinander verbunden sind. Jedoch beschreiben Chen et. nicht, wie ihre Strategie der Unterdrückung des schwebenden Körpereffekt in diversen Komponentenkonfigurationen einzurichten wäre, und Chen et al. schlagen auch nicht vor, wie ihre Strategie zur Unterdrückung der Effekte des schwebenden Körpers unter Anwendung von Techniken einzurichten wäre, die in einfacher Weise durchgeführt werden können unter Nutzung bestehender CMOS-Herstellungsprinzipien für Vollsubstrate. Erfindungsgemäß wurde erkannt, dass es wichtig ist, den Schaltungsentwurfsingenieur in die Lage zu versetzen, diverse SOI-Komponenten unter Anwendung bestehender Herstellungsprinzipien für Vollsubstrat-CMOS-Bauelemente einzurichten, um damit die Verwendung von SOI-Bauelementen zu fördern, ohne eine Umgestaltung der Halbleiterfertigungseinrichtungen und Fertigungsstätten zu erfordern. Ferner erkennen Chen et al. nicht, dass in einigen möglichen SOI-Schaltungskomponenten, etwa Metall-Oxid-Silizium-(DTMOS)Bauelementen mit dynamischen Schwellwert, die bei sehr geringen Spannung arbeiten, der Effekt des schwebenden Körpers vorteilhafterweise beibehalten werden soll. In der Tat kann es in einigen Schaltungsanordnungen wünschenswert sein, dass einige SOI-Komponenten die Eigenschaften eines schwebenden Körpers aufweisen, wobei der schwebende Körper in anderen SOI-Komponenten in der Anordnung vermieden wird.
  • Daher ist es eine Aufgabe der vorliegenden Erfindung, ein SOI-Bauelement bereitzustellen, in welchem die Effekte des schwebenden Körpers minimiert sind. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein SOI-Bauelement bereitzustellen, in welchem die Auswirkungen des schwebenden Körpers selektiv in gewissen Gebieten des Bauelements im Vergleich zu anderen Gebieten minimal gemacht werden können. Eine noch weitere Aufgabe der vorliegenden Erfindung ist es, eine Vielzahl von SOI-Bauelementen bereitzustellen, in denen die Auswirkungen des schwebenden Körpers unter Anwendung von Fertigungsprinzipien minimiert werden können. Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein SOI-Bauelement bereitzustellen, das einfach angewendet und in kosteneffizienter Weise hergestellt werden kann.
  • Kurzer Überblick über die Erfindung
  • Ein Halbleiterbauelement, das für das Verständnis der vorliegenden Erfindung vorteilhaft ist, umfasst mindestens einen ersten Silizium-Oxid-Isolator-(SOI)Transistor und einen zweiten SOI-Transistor, wobei zumindest der erste SOI-Transistor ein Halbleiterkörpergebiet aufweist. Ein Halbleiterübergangsgebiet ist zwischen dem ersten und dem zweiten SOI-Transistor angeordnet. Das Übergangsgebiet besitzt eine erste Leitfähigkeitsart und steht mit einer Versorgungsspannungsquelle in Verbindung. Gemäß der vorliegenden Erfindung werden die erste Leitfähigkeitsart und die Spannungsquelle ausgewählt, um den ersten SOI-Transistor von dem zweiten Transistor zu isolieren, so dass das Körpergebiet des ersten SOI-Transistors die Wirkung eines schwebenden Körpers aufweist, oder um das Körpergebiet so anzuschließen, dass das Körpergebiet keine Wirkung des schwebenden Körpers zeigt.
  • In der bevorzugten Ausführungsform verbindet eine ohmsche Verbindung das Übergangsgebiet mit der Spannungsquelle. Das Übergangsgebiet enthält ein relativ stark dotiertes Gebiet und ein relativ leicht dotiertes Gebiet, und die ohmsche Verbindung ist mit dem relativ stark dotierten Gebiet in Kontakt. Entsprechend der vorliegenden Erfindung umfasst der erste Transistor ein Sourcegebiet und ein Draingebiet mit der ersten Leitfähigkeitsart, und das Übergangsgebiet trennt den ersten SOI-Transistor von dem zweiten SOI-Transistor. In einer derartigen Ausführungsform weist der Körper des ersten SOI-Transistors die Auswirkungen eines schwebenden Zustands auf. Wenn im Gegensatz dazu der erste Transistor Source- und Drain-Gebiete aufweist, die eine zweite Leitfähigkeitsart entgegengesetzt zur ersten Leitfähigkeitsart aufweisen, verbindet das Übergangsgebiet das Körpergebiet des ersten SOI-Transistors mit der Spannungsquelle so, dass der Körper des ersten SOI-Transistors im Wesentlichen keinen schwebenden Zustand bzw. einen Zustand mit frei einstellbaren Potential aufweist. Wenn die Source- und Draingebiete mit einem N-Dotiermittel dotiert sind, ist die Spannungsquelle vorzugsweise eine Transistordrain-Spannungsquelle, und wenn die Source- und Drain-Gebiete mit einem P-Dotiermittel dotiert sind, ist die Spannungsquelle vorzugsweise eine Transistorsource-Spannungsquelle. Oder die Versorgungsspannungsquelle kann eine variable Spannung bereitstellen, um ein vorgespanntes Metall-Oxid-Silizium-(MOS)Bauelement zu bilden.
  • Des weiteren umfasst der SOI-Transistor ein Gate und das Bauelement kann ferner einen Leiter aufweisen, der das Gate und das Übergangsgebiet verbindet, um damit ein Metall-Oxid-Silizium-(DTMOS)Bauelement mit dynamischen Schwellwert zu bilden. Alternativ kann der erste SOI-Transistor einen Emitter und ein Gate aufweisen, und ein Leiter verbindet das Gate und den Emitter, um einen lateralen bipolaren Transistor zu bilden. In einer derartigen Ausführungsform besitzt das Gate die erste Leitfähigkeitsart.
  • In einem weiteren Aspekt, der nicht Teil der beanspruchten Erfindung ist, umfasst ein Halbleiter-SOI-Verarmungs- bzw. Abschnürwiderstand, ein Siliziumsubstrat und eine Silizium-Oxid-Isolator-(SOI)Schicht auf dem Substrat. Es ist mindestens ein relativ leicht dotiertes Halbleitergebiet, das eine erste Leitfähigkeitsart aufweist, auf der SOI-Schicht ausgebildet. Ferner sind mindestens ein erstes und ein zweites deutlich stark dotiertes Halbleitergebiet mit der ersten Leitfähigkeitsart auf dem relativ leicht dotierten Halbleitergebiet angeordnet. Des weiteren ist mindestens eine Feldoxidschicht zwischen dem ersten und dem zweiten relativ stark dotierten Halbleitergebiet angeordnet und mindestens eine erste und eine zweite ohmsche Verbindung sind entsprechend mit dem ersten und dem zweiten relativ stark dotierten Halbleitergebiet in Verbindung.
  • In einem weiteren Aspekt, der nicht Teil der beanspruchten Erfindung ist, umfasst eine Halbleiter-SOI-Diode ein Siliziumsubstrat und eine Silizium-Oxid-Isolator-(SOI)Schicht auf dem Substrat. Mindestens ein relativ leicht dotiertes Halbleitergebiet mit einer ersten Leitfähigkeitsart ist auf der SOI-Schicht angeordnet, und mindestens ein erstes und ein zweites relativ stark dotiertes Halbleitergebiet, die entsprechend eine erste und eine zweite Leitfähigkeitsart aufweisen, sind auf dem relativ leicht dotierten Halbleitergebiet angeordnet. Die erste und die zweite Leitfähigkeitsart sind zueinander entgegengesetzt. Mindestens eine erste und eine zweite ohmsche Verbindung sind entsprechend mit dem ersten und dem zweiten relativ stark dotierten Halbleitergebiet in Verbindung.
  • Es ist ein Verfahren offenbart, das in Anspruch 1 beschrieben ist, um ein Silizium-Oxid-Isolator-(SOI)Bauelement zu betreiben. Das Verfahren umfasst das Anordnen mindestens einer SOI-Schicht auf mindestens einem Siliziumsubstrat und das Vorsehen mindestens eines Körpergebiets auf der SOI-Schicht, wobei das Körpergebiet sich dadurch auszeichnet, dass es eine erste Leitfähigkeitsart aufweist. Das Verfahren umfasst auch das nebeneinander Anordnen von einem Sourcegebiet und einem Draingebiet im Vergleich zu dem Körpergebiet, wobei das Sourcegebiet und das Draingebiet sich durch eine zweite Leitfähigkeitsart auszeichnen. Es ist mindestens ein Übergangsgebiet in der Nähe des Körpergebiets über der SOI-Schicht angeordnet, und das Übergangsgebiet zeichnet sich durch eine Übergangsleitfähigkeitsart aus. Wie nachfolgend detaillierter erläutert ist, wird die Übergangsleitfähigkeit als die erste Leitfähigkeitsart vorgesehen, um Auswirkungen des schwebenden Körpers in dem Körpergebiet zu unterdrücken. Andererseits wird die Übergangsleitfähigkeitsart als die zweite Leitfähigkeitsart eingerichtet, um das Körpergebiet abzutrennen.
  • In einem noch weiteren Aspekt umfasst ein Silizium-Oxid-Isolator-(SOI)Bauelement mindestens eine SOI-Schicht und mindestens ein Siliziumsubstrat, auf dem die SOI-Schicht angeordnet ist. Mindestens ein Körpergebiet ist auf der SOI-Schicht angeordnet, wobei das Körpergebiet sich durch eine erste Leitfähigkeitsart auszeichnet. Ferner sind mindestens ein Sourcegebiet und ein Draingebiet neben dem Körpergebiet angeordnet, wobei das Sourcegebiet und das Draingebiet sich durch eine zweite Leitfähigkeitsart auszeichnen. Es ist mindestens ein Übergangsgebiet in der Nähe des Körpergebiets über der SOI-Schicht angeordnet, wobei das Übergangsgebiet eine Übergangsleitfähigkeitsart aufweist. Entsprechend den nachfolgend erläuterten Prinzipien wird die Übergangsleitfähigkeit als die erste Leitfähigkeitsart eingerichtet, um Auswirkungen des schwebenden Körpers in dem Körpergebiet zu unterdrücken, und wird als die zweite Leitfähigkeitsart eingerichtet, um das Körpergebiet zu isolieren.
  • Weitere Merkmale der vorliegenden Erfindung gehen aus dem Abschnitt hervor mit dem Titel:
    • „Detaillierte Beschreibung der Erfindung"
  • Kurze Beschreibung der Zeichnungen
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung wird auf die begleitenden Zeichnungen in der folgenden detaillierten Beschreibung für die beste Art zum Ausführen der vorliegenden Erfindung verwiesen. In den Zeichnungen sind im Allgemeinen Metallelemente mit Schraffur und Halbleiterelemente, mit Ausnahme von Draufsichten von Gategebieten, in unschraffierter Weise dargestellt.
  • Es zeigen:
  • 1 schematisch eine Draufsicht eines SOI-Bauelements mit vier Transistoren;
  • 2 eine schematische Draufsicht des in 1 gezeigten Bauelements, wobei Bereiche unvollständig gezeigt sind;
  • 3 eine schematische Draufsicht eines SOI-DTMOS der vorliegenden Erfindung ist;
  • 4 eine schematische Draufsicht eines SOI-NPN-Bipolartransistors der vorliegenden Erfindung ist;
  • 5 eine schematische Draufsicht eines passiven SOI-Elements ist;
  • 6 eine schematische Draufsicht eines passiven SOI-Abschnürwiderstands ist;
  • 7 eine schematische Aufrissansicht des SOI-Abschnürwiderstands ist, der in den 5 und 6 gezeigt ist;
  • 8 schematisch eine Draufsicht einer Hälfte einer SOI-Diode für Anwendungen in einem statischen Speicher mit wahlfreiem Zugriff (SRAM) ist;
  • 9 eine schematische Querschnittsansicht der SOI-Diode ist, die in 8 gezeigt ist, wie dies durch die Linie 9 in 8 angegeben ist;
  • 10 einen Körperanschluss mit hohem Widerstand für einen N-Kanaltransistors unter Anwendung eines Abschnürwiderstands zeigt;
  • 11 einen Körperanschluss mit hohem Widerstand für einen P-Kanaltransistors unter Anwendung eines Abschnürwiderstands zeigt;
  • 12 ein Schaltbild ist, das eine beispielhafte Schaltung zeigt, in der der erfindungsgemäße SOI-Abschnürwiderstand verwendet wird;
  • 13 ein Schaltbild ist, das eine beispielhafte Schaltung darstellt, in der die vorliegenden SOI-Dioden verwendet sind; und
  • 14 ein Schaltbild ist, in der eine beispielhafte analoge Schaltung mit Differenzverstärker unter Anwendung von SOI-Komponenten der vorliegenden Erfindung gezeigt ist.
  • In den diversen Figuren bezeichnen gleiche Bezugszeichen durchwegs die gleichen oder äquivalente Teile der vorliegenden Erfindung.
  • Detaillierte Beschreibung der Erfindung
  • Es sei zunächst auf die 1 und 2 verwiesen, in denen ein Silizium-Oxid-Isolator-(SOI)Bauelement gezeigt ist, das allgemein als 10 bezeichnet ist. Wie in 1 am besten zu erkennen ist, umfasst das SOI-Bauelement 10 ein Siliziumsubstrat 12, auf welchem eine Silizium/Oxid-Isolator-(SOI)Schicht 14 aufgebracht ist, die auch als eine „vergrabene Oxidschicht" bezeichnet wird. Gemäß den SOI-Prinzipien kann die SOI-Schicht 14 eine Dicke „t" von ungefähr 500 Angstrom bis ungefähr 4000 Angstrom (500 bis 4000 Angstrom) aufweisen, wobei 10 Angstrom gleich 1 nm sind. In der bevorzugten Ausführungsform ist das Siliziumsubstrat 12 leicht dotiert mit einem P-Dotiermittel mit ungefähr 50 Ohm-Zentimeter (Ω·cm).
  • Eine Feldoxidschicht 16 ist auf der SOI-Schicht 12 angeordnet, und diverse Gebiete, die mit Dotiermitteln mit vorbestimmter Leitfähigkeitsart dotiert werden können, sind auf der SOI-Schicht 14 angeordnet und können durch eine teilweise erfolgte Oxidation der Feldoxidschicht 16 eingerichtet werden. In der beispielhaften gezeigten Ausführungsform sind ein N-Kanalsourcegebiet 18 und ein N-Kanal-Draingebiet 20 mit Dotiermitteln mit einer Leitfähigkeitsart N+ dotiert, wobei zu beachten ist, dass der Index „+" in den Figuren eine relativ starke Dotierung angibt und die Bezeichnung „–" in den Figuren eine relativ schwache Dotierung bezeichnet. Ferner ist ein N-Kanal-Körpergebiet 22 zwischen und unter den Source- und Drain-Gebieten 18, 20 angeordnet und ist mit einem P-Dotiermittel dotiert.
  • Um das Sourcegebiet 18 und das Draingebiet 20 mit Schaltungselementen außerhalb des Bauelements 10 zu verbinden, wird eine Metall-N-Source-Elektrode 24 mit dem Sourcegebiet 18 und eine Metall-N-Kanal-Drain-Elektrode 26 mit dem Draingebiet 20 verbunden, wobei die horizontal orientierten Bereiche der Elektroden 24, 26 von der Feldoxidschicht 16 durch eine dazwischenliegende Oxidschicht 28 getrennt sind. Andererseits enthält eine Metall-N-Kanal-Gateelektrode 30 einen Kontakt 32, der sich zu dem N-Kanal-Körpergebiet 22 erstreckt, dessen Ende an einem Polysilizium-N-Kanalsteuergate 24 abschließt. Die zuvor beschriebene Struktur bildet ein isoliertes Schaltungselement in Form eines N-Kanaltransistors, das im Weiteren als „Q1" bezeichnet wird.
  • Gemäß der vorliegenden Erfindung ist der Körper 22 des isolierten N-Kanaltransistors Q1 von den Spannungen in anderen ausgewählten Schaltungen, die in den 1 und 2 gezeigt sind, durch Übergangsgebiete abgetrennt. Wenn der Körper des Transistors der vorliegenden Erfindung zu trennen ist, wie dies für das Körpergebiet 22 des N-Kanaltransistors Q1 der Fall ist, sind die Übergangsgebiete N-Übergangsisolationsgebiete 36, 38, die entsprechend die linke bzw. rechte Seite (1) des Körpergebiets 22 begrenzen und die sich bis zu der SOI-Schicht 14 nach unten erstrecken.
  • Gemäß der vorliegenden Erfindung sind die Isolationsgebiete 36, 38 relativ leicht dotiert mit einem Dotiermittel mit einer Leitfähigkeitsart, die sich von jener des Körpers 22 unterscheidet. Da der Transistor Q1 ein N-Kanaltransistor ist, sind die Isolationsgebiete 36, 38 daher mit einem N-Dotiermittel dotiert, wie dies in den 1 und 2 gezeigt ist. In einer gegenwärtig bevorzugten Ausführungsform sind die Isolationsgebiete 36, 38 auf ungefähr 1014 Atome pro cm3 bis 1018 Atome pro cm3 dotiert, und sind noch besser mit 1016 Atomen pro cm3 bis 1018 pro cm3 dotiert.
  • Ferner enthält das rechte Isolationsgebiet 38 ein relativ stark dotiertes Verbindungsgebiet 40 (beispielsweise mit ungefähr 1019 bis 1021 Atomen pro cm3). Wie in den 1 und 2 gezeigt ist, ist das Verbindungsgebiet 40 mit einem Dotiermittel der gleichen Leitfähigkeitsart wie das Isolationsgebiet 38 dotiert. Auch ist das Verbindungsgebiet 40 vorteilhafterweise mit einer ohmschen Verbindung verbunden, etwa einer Isolationselektrode 42 oder einer Polysiliziumverbindung, die wiederum mit einer Versorgungsspannung verbunden ist. Wenn das Verbindungsgebiet 40 mit einem N-Dotiermittel dotiert ist, ist die Isolationselektrode 42 vorzugsweise mit einer Versorgungsspannung VDD für die Drain-Leistungsversorgung des Transistors Q1 verbunden. Es ist zu beachten, dass die obigen Prinzipien auch für das entgegengesetzte Dotiermittel gelten, wenn isolierte P-Kanaltransistoren betrachtet werden, etwa der nachfolgend erläuterte Transistor Q4, wobei die Versorgungsspannung in einem derartigen Falle vorzugsweise die Source-Versorgungsspannung VSS ist. Des weiteren ist zu beachten, dass die Körpergebiete von verbundenen Transistoren über oder unterhalb von VSS/VDD in geeigneter Weise vorgespannt sein können, oder diese können mit einem festgelegten Potential fest verdrahtet sein, wie dies zuvor beschrieben ist, oder diese können in selektiver Weise mit einer Schaltung mit Vorspannung beaufschlagt werden, beispielsweise mit VDD + 0,5 Volt für den Betrieb in Wartezustand (standby) und mit VDD – 1.0 Volt für die aktive Funktion.
  • Unter Berücksichtigung des zuvor gesagten ist zu beachten, dass das Körpergebiet 22 durch die Übergangsgebiete (Isolationsgebiete) 36, 38 getrennt ist. Obwohl das Körpergebiet 22 die Wirkung des schwebenden Körpers aufweisen kann, kann erfindungsgemäß das Isolieren des Körpers 22, wie dies gezeigt ist, den isolierten N-Kanaltransistor Q1 vorteilhaft für beispielsweise sehr geringe Spannungen (unter 2 Volt) machen, wie dies beispielsweise in gewissen SRAM-Anwendungen der Fall ist.
  • In jedem Falle wird, wie weiter mit Bezug zu den 1 und 2 erläutert ist, durch die Verwendung der ohmschen Verbindungen in Verbindung mit Übergangsgebieten dem Schaltungsgestalter die Möglichkeit gegeben, das Körpergebiet eines SOI-Transistors (beispielsweise des isolierten N-Kanaltransistors Q1) von anderen Schaltungselementen, etwa einem zweiten Transistor (beispielsweise den verbunden N-Kanaltransistor Q2) selektiv zu trennen, so dass das Körpergebiet des ersten SOI-Transistors die Wirkung des sich selbst einstellenden Potentials aufweist, wie dies zuvor beschrieben ist. Oder durch die Verwendung von ohmschen Verbindungen im Zusammenwirken mit den Übergangsgebieten erhält die betroffene Schaltung die Option, das Körpergebiet eines Transistors so anzuschließen, dass das Körpergebiet nicht die Auswirkung des schwebenden Körpers aufweist, wie dies nachfolgend beschrieben ist. Insbesondere sei nun auf den angeschlossenen N-Kanaltransistor Q2 verwiesen, der in den 1 und 2 gezeigt ist, wobei der Transistor Q2 ein Körpergebiet 44 aufweist, das mit einem P-Dotiermittel dotiert ist, und wobei das Körpergebiet 44 über ein N+-Kontaktgebiet 46 mit einer externen Spannungsversorgung über einem Kontakt 48 verbunden ist. In dem breiten Sinne der vorliegenden Erfindung repräsentiert das Kontaktgebiet 46 ein Übergangsgebiet.
  • Wie zuvor erwähnt ist, wird der Kontakt 48 vorzugsweise mit der Versorgungsspannung für das Source VSS des Transistors verbunden, wenn der Transistor Q2 ein N-Kanaltransistor ist (d. h. ein Transistor mit einem P-dotierten Körpergebiet 44 und einem N+ dotierten Drain- und Sourcegebiet 50, 52), der mit einer externen Spannungsquelle zu verbinden ist. Alternativ kann der Kontakt 48 mit einer variablen Spannungsquelle verbunden werden, so dass das Übergangsverbindungsgebiet 46 einen Steueranschluss für beispielsweise einen spannungsgesteuerten Oszillator (VCO) in einer Phasenregelschaltung bilden kann. Somit ist anders als der schwebende Körper des Transistors Q1 der Körper des Transistors Q2 mittels eines ohmschen Kontakts mit einer Spannungsreferenz verbunden, wodurch die oftmals unerwünschten Auswirkungen des „schwebenden Körpers", die normalerweise mit der SOI-Technologie verknüpft sind, minimiert oder umgangen werden.
  • Die 1 und 2 zeigen einen angeschlossenen P-Kanaltransistor Q3, der das inverse Bauteil des angeschlossenen N-Kanaltransistors Q2 ist. Genauer gesagt, der angebundene P-Kanaltransistor Q3 umfasst P-dotierte Source- und Drain-Gebiete 54, 56 und ein N– Körpergebiet 58, und das Körpergebiet 58 ist mit einer externen Spannungsversorgung durch ein P+-dotiertes Übergangsgebiet 60 und einen Kontakt 63, der damit verbunden ist, angeschlossen. Der Kontakt 62 ist wiederum mit einer Versorgungsspannung in Verbindung, vorzugsweise der Drain-Spannung VDD, um den Körper 58 des angeschlossenen P-Kanaltransistors Q3 mit der Versorgungsspannung zu verbinden. Dadurch werden die Auswirkungen des schwebenden Körpers in dem Transistor Q3 im Wesentlichen unterdrückt.
  • Fernen kann ein isolierter P-Kanaltransistor Q4 bereitgestellt werden, der das inverse Bauelement des isolierten N-Kanaltransistors Q1 ist, indem der N– dotierte Körper 64 des isolierten P-Kanaltransistors Q4 von externen Spannungen abgetrennt ist. Insbesondere umfasst der Transistor Q4 ein Übergangsgebiet, das ein P– dotiertes Isolationsgebiet 66 ist, das ein relativ stark dotiertes P+ Verbindungsgebiet 68 enthält. Das Verbindungsgebiet 68 ist mit einem Kontakt 70 verbunden, der wiederum mit einer Versorgungsspannung VDD für die Drain-Versorgungsspannung des Transistors Q4 verbunden ist.
  • Die zuvor beschriebenen Strukturen können unter Anwendung zweier Masken hergestellt werden, wobei eine für das N-Gebiet und eine für das P-Gebiet dient. Oder es kann eine selbstjustierende Lösung eingesetzt werden, in der andere Alternativen, etwa Siliziumnitrid als Hardmaske verwendet werden, um damit entsprechende Feldimplantationsgebiete herzustellen, die den N- oder P-Übergangsgebieten entsprechen, wie sie zuvor beschrieben sind, wobei anschließend die Siliziumnitridmaske entfernt wird und die verbleibenden Implantationsgebiete als P- oder N-Übergangsgebiete dienen.
  • Obwohl sich die vorhergehende Offenbarung darauf konzentriert, Übergangsgebiete mit Konstantspannungsquellen zu verbinden, umfasst die vorliegende Erfindung auch, dass Übergangsgebiete in schwebenden SOI-Körpern mit variablen Spannungen verbunden werden können, falls dies gewünscht ist. Um beispielsweise die Leistungsaufnahme in integrierten Schaltungen für Mobiltelefone zu reduzieren, kann die Schaltung selektiv deaktiviert werden, wobei der Strom im Aus-Zustand der Transistoren in der Schaltung weiter reduziert werden kann, indem eine negative Spannung an die Übergangsgebiete in den N-Kanal-Körpergebieten und eine positive Spannung an die Übergangsgebiete in dem P-Kanal-Körpergebieten angelegt wird, wodurch die Leckströme unterhalb des Schwellwertes reduziert werden. Analoge Schaltungen können in ähnlicher Weise verbessert werden, um damit geringere Leckströme zu erreichen. Ferner können derartige Schaltungen auch auf Masse gelegt werden oder in Vorwärtsrichtung vorgespannt werden, indem Spannungen an die Übergangsgebiete für Funktionen, etwa Stromspiegel oder Stromquellen, angelegt werden.
  • 3 zeigt eine Metall-Oxid-Silizium-Transistor in Form eines SOI-N-Kanalbauelements mit dynamischem Schwellwert (DTMOS) 80, der ein P+- Übergangsgebiet 82 aufweist, das in einem P–-Körpergebiet 84 angeordnet ist. Der DTMOS 80 enthält ferner ein N+-Sourcegebiet 86 mit einer Elektrode 87, ein N+-Draingebiet 88 mit einer Elektrode 89 und ein Gate 90. Wie gezeigt ist, verbindet eine ohmsche Verbindung, etwa eine Metallelektrode 92 das Gate 90 mit dem Übergangsgebiet 82, um den DTMOS 80 zu bilden. Zu beachten ist, dass ein P-Kanal DTMOS unter Anwendung der obigen Prinzipien auch aufgebaut werden kann, indem die Dotierstoffarten invertiert werden.
  • Es sei nun auf 4 verwiesen. Zu beachten ist, dass das erfindungsgemäße Übergangsgebiet mit der ohmschen Verbindung auch verwendet werden kann, um einen SOI-NPN-Bipolartransistor 94 zu bilden, der für Bandlückenreferenzanwendungen, Stromspiegelanwendungen und andere analoge Schaltungsanwendungen geeignet ist. Wie in 4 gezeigt ist, enthält der Bipolartransistor 94 ein Gate 96, das über eine ohmsche Verbindung 98 mit der Elektrode 100 eines N+ Emitters 102 verbunden ist. Alternativ kann das Gate 96 mit einer separaten Spannungsquelle mit festgelegter oder variabler Spannung (nicht gezeigt) verbunden sein. Der Bipolartransistor 94 umfasst ferner einen N+-Kollektor 104 mit einer Elektrode 106.
  • In der in 4 gezeigten Ausführungsform ist das Übergangsgebiet ein P+ dotiertes Übergangsgebiet 108, das in einem P– dotierten Basisgebiet 110 angeordnet ist. Eine ohmsche Verbindung 112 verbindet das Übergangsgebiet 108 mit einer externen Spannungsquelle. Mit diesem Aufbau wir das N+-Sourcegebiet eines N-Kanaltransistors zu einem N+-Emitter eines Bipolartransistors, während das N+-Draingebiet eines N-Kanaltransistors zu einem N+-Kollektors eine Bipolartransistors wird. Bei Bedarf kann das Beta (NFe) des Bipolartransistors 94 durch diverse Gateabmessungen variabel gestaltet werden, und kann elektrisch durch Variieren der Gatespannung variiert werden. Wie bei den anderen beispielhaften Ausführungsformen, die hierin gezeigt sind, kann das in 4 gezeigte Bauelement auch in inverser Form aufgebaut werden, d. h. als ein PNP-Bipolartransistor, indem die zuvor offenbarten Dotierstoffarten umgekehrt werden.
  • 5 bis 7 zeigen, dass die erfindungsgemäßen Prinzipien auf passive Schaltungselemente, etwa Abschnürwiderstände für Anwendungen mit sehr hohen Widerstandswerten, angewendet werden können. 5 bis 7 zeigen Abschnürwiderstände mit P-Verhalten, obwohl auch zu beachten ist, dass Abschnürwiderstände mit N-Verhalten unter Anwendung der hierin offenbarten Prinzipien durch Invertieren der Dotierstoffarten hergestellt werden können.
  • Wein 5 und 7 gezeigt ist, umfasst ein SOI-Abschnürwiderstand, der allgemein als 120 bezeichnet ist, ein P– Feldgebiet 112 unter einem Feldoxidgebiet 123, und zwei P+ Übergangsgebiete 124, 126, die darin angeordnet und voneinander beabstandet sind. Eine entsprechende ohmsche Verbindung 128, 130, die vorzugsweise aus einem leitenden Material, etwa Metall oder Polysilizium, hergestellt ist, erstreckt sich durch eine dazwischenliegende Oxidschicht 130 und verbindet jedes Übergangsgebiet 124, 126 mit externen Schaltungskomponenten.
  • Die 6 und 7 zeigen einen Abschnürwiderstand 140, der in allen wesentlichen Punkten identisch zu dem Abschnürwiderstand 120 ist, der in den 5 und 7 gezeigt ist, mit der Ausnahme, dass eine Polysiliziumfeldelektrode 140 in der Zwischenoxidschicht 132 über der Feldoxidschicht 123 angeordnet und mit einer externen Spannungsquelle durch eine ohmsche Abschnürverbindung aus Polysilizium 144 verbunden ist. Die Feldelektrode 142 erstreckt sich zwischen den beiden P+ Übergangsgebieten 146, 148 (mit entsprechenden ohmschen Verbindungen 150, 152), die in einem Bereich 122a des P– Feldes 122 angeordnet sind, das unter der Feldelektrode 142 liegt. Wie gezeigt, sind die P– Felder 122, 122a auf einer SOI-Schicht 154 angeordnet, die wiederum auf einem Siliziumvollsubstrat 156 angeordnet ist.
  • Wie durch die vorliegende Erfindung gezeigt ist, kann die Feldelektrode 142 mit der Abschnürverbindung 144 verwendet werden, um die Leitfähigkeit des P– Feldgebiets 122a zu modulieren. Genauer gesagt, der Widerstand des P– Gebiets 122a kann durch Vorspannen der Feldelektrode 142 mit einer negativen Spannung erhöht werden, wohingegen der Widerstand des P– Gebiets 122 verringert werden kann, indem die Feldelektrode 142 mit einer positiven oder negativen Spannung vorgespannt wird. Einige der Anwendungen der Ab schnürwiderstände 120, 140, zu denen Anwendungen mit Analogschaltungen und statische RAM's mit Widerstandslasten gehören, sind nachfolgend erläutert.
  • Ein N– Isolationsgebiet 158 erstreckt sich vertikal zwischen der Feldoxidschicht 122 und der SOI-Schicht 154 und lateral zwischen den Widerständen 120, 140, um die Widerstände 120, 140 zu trennen. Gemäß der vorliegenden Erfindung enthält das N– Isolationsgebiet 158 ein N+ Kontaktgebiet 160, und eine ohmsche Verbindung 162 verbindet das Kontaktgebiet 160 mit einer Spannung, beispielsweise VDD. Das P– Gebiet 122 kann dotiert sein mit beispielsweise 1000 Ohm pro Einheitsfläche bis 1 Million Ohm pro Einheitsfläche.
  • 8 und 9 zeigen eine SOI-PN-Diode, die nicht Teil der beanspruchten Erfindung ist, und die im Allgemeinen als 170 bezeichnet ist. Wie in 9 gezeigt ist, enthält die Diode 170 ein Siliziumvollsubstrat 172, auf der eine SOI-Schicht 174 angeordnet ist. Ein P– Körpergebiet 176 ist auf der SOI-Schicht 176 angeordnet, und eine Feldoxidschicht 178 ist auf dem Körpergebiet 176 angeordnet. Benachbart zu der Feldoxidschicht 178 sind zusammenhängende P+ Diodengebiete angeordnet, die als 180, 182 gezeigt sind. Jedes Diodengebiet 180, 182 ist mit einer entsprechenden ohmschen Verbindung 184, 186 in Kontakt, um eine Spannungsquelle oder ein anderes Schaltungselement mit dem jeweiligen Diodengebiet 180, 182 zu verbinden. Im Falle des P+ Diodengebiets 180 kann die ohmsche Verbindung 184 mit VDD verbunden werden oder kann mit einem Schaltungssignalknotenpunkt verbunden werden. Ein N+ Übergangsgebiet 188 kann über eine ohmsche Verbindung 100 mit Masse oder alternativ mit einer Spannungsquelle verbunden werden. Das Übergangsisolationsgebiet 192 ist ein N– Dotiergebiet, das das Körpergebiet 176 von anderen integrierten Schaltungskomponenten und Strukturen (nicht gezeigt) trennt.
  • Mit dem obigen Aufbau wird auf Grund des erhöhten Diodensperrstromes der P+/N+ Diode eine Möglichkeit geschaffen, diese als eine SRAM-Zelllast zu verwenden, vorausgesetzt, dass der Leckstrom des zugeordneten N-Kanaltransistors wesentlich kleiner ist als der Diodenleckstrom.
  • 10 und 11 zeigen hochohmige Körperkontakte unter Anwendung von Abschnürwiderständen. In 10 ist ein N-Kanaltransistor 200 durch ein N+ Übergangsgebiet 202 mit einer ohmschen Verbindung 204, die vorzugsweise mit VDD verbunden ist, abgetrennt. Auch der P– Körper 206 des N-Kanaltransistors 200 ist mit VSS unter Anwendung eines Abschnittwiderstands 208, der auch das Körpergebiet nutzt, verbunden.
  • In ähnlicher Weise zeigt 11 einen P-Kanaltransistor 210, der mittels eines P+ Übergangsgebiets 212 mit einer ohmschen Verbindung 214, die vorzugsweise mit VSS verbunden ist, abgetrennt ist. Der N– Körper 216 des P-Kanaltransistors 210 ist mit VDD unter Anwendung eines Abschnürwiderstands 218 verbunden.
  • Die in den 10 und 11 gezeigten Bauelemente sind Hybrid-SOI-Bauelemente mit schwebendem Körper, wobei die mittlere Gleichvorspannung durch die Abschnürwiderstände 208, 218 auf VSS, VDD (oder eine andere bevorzugte Spannung) eingestellt wird, wie dies gezeigt ist. Mit einer relativ großen kapazitiven Kopplung zwischen dem Gate und de Kanal wird jedoch der Körper durch Signalübergänge dynamisch vorgespannt, wodurch sich der Körpervorspannkoeffizient (der im Stand der Technik mit dem griechischen Buchstaben ξ bezeichnet wird) reduziert wird. Folglich werden die Verstärkung, der dynamische IDSAT und der dynamische IDoff verbessert. Dies ist insbesondere vorteilhaft bei geringen Betriebsspannungen. Ferner ergeben Schaltungssimulatoren genaue Vorhersagen, wenn die in den 10 und 11 gezeigten Bauelemente modellmäßig berechnet werden, da eine mittlere Körpervorspannung in genauer Weise bekannt ist. Andererseits wird die Schaltungsentwurfszeit deutlich verkürzt. Die Körpervorspannung entkoppelt durch den Abschnürwiderstand die Referenzvorspannung in Bezug auf das Wechselstromverhalten, so dass die Schaltungsgeschwindigkeit der Hybridbauelemente, die in den 10 und 11 gezeigt sind, in etwa gleich sind der Arbeitsgeschwindigkeit von Bauelementen mit schwebendem Körper. Es kann ein einzelner Abschnürwiderstand verwendet werden, um viele Transistorgruppen vorzuspannen.
  • 12 bis 14 zeigen diverse Schaltungsimplentierungen der zuvor offenbarten Bauelemente. In 12 kann eine Schaltung, die allgemein als 230 bezeichnet ist, als eine SRAM-Zelle eingesetzt werden. Wie gezeigt, enthält die Schaltung 230 Abschnürwiderstände R1 und R2, die jeweils einer von den Abschnürwiderständen 120, 140 sein können, wie sie in den 5 bis 7 gezeigt sind. Die Abschnürwiderstände R1, R2 sind mit einem Anschluss an VDD geklemmt und liegen in Reihe mit den SOI-Transistoren mit schwebendem Körper Q1, Q2 und sind mit den entsprechenden Transistoren mit angeschlossenem Körper Q3, Q4 verbunden. Jeder der Transistoren mit schwebendem Körper Q1 und Q2, die in 12 gezeigt sind, können entsprechend dem Aufbau des N-Kanaltransistor mit schwebenden Körper Q1 hergestellt werden, wie er in den 1 und 2 gezeigt ist. Andererseits sind die Transistoren Q3 und Q4 in 12 SOI-Transistoren mit angeschlossenem Körper, etwa der N-Kanaltransistor Q2 mit angeschlossenem Körper, der in den 1 und 2 gezeigt ist. Zu beachten ist, dass eine Schaltung unter Anwendung von P-Kanalkomponenten angewendet werden kann. Die Gates der Transistoren mit schwebendem Körper Q1, Q2 sind mit der Wortleitung der SRAM-Lastschaltung, die gezeigt ist, verbunden, und das Sourcegebiet oder Draingebiet der Transistoren mit schwebenden Körper Q1, Q2 ist mit den Bitleitungen verbunden.
  • 13 zeigt in ähnlicher Weise eine SRAM-Lastschaltung, die allgemein als 240 gezeigt ist, in der Dioden D1 und D2, etwa die Diode 170, die in 9 gezeigt ist, durch Abschnürwiderstände, wie sie in 12 gezeigt sind, ersetzt sind. Die Dioden D1, D2 sind mit einem Anschluss an VDD geklemmt und liegen in Reihe mit einem entsprechenden der SOI-Transistoren mit schwebendem Körper Q1 bzw. Q2 und dem jeweiligen Transistor mit angeschlossenem Körper Q3 bzw. Q4. Jeder der Transistoren mit schwebendem Körper Q1 und Q2, die in 13 gezeigt sind, kann durch den N-Kanaltransistor mit schwebendem Körper Q1, wie er in den 1 und 2 gezeigt ist, eingerichtet werden. Andererseits sind die Transistoren Q3 und Q4 in 13 SOI-Transistoren mit angeschlossenem Körper, etwa dem N-Kanaltransistor mit angeschlossenem Körper Q2, wie er in den 1 und 2 gezeigt ist. Es ist zu beachten, dass eine Schaltung unter Anwendung von P-Kanalkomponenten ebenso eingesetzt werden kann. Die Gates der Transistoren mit schwebendem Körper Q1, Q2 sind mit der Wortleitung der gezeigten SRAM-Lastschaltung verbunden und das Sourcegebiet und das Draingebiet der Transistoren mit schwebendem Körper Q1, Q2 ist mit den Bitleitungen verbunden.
  • In 14 ist eine analoge Differenzverstärkerschaltung 250 mit einem Signalknoten 252 über einen Kondensator C1 verbunden. Wie gezeigt, enthält die Schaltung 252 SOI-PN-Bipolartransistoren Q4, Q5. Jeder der Transistoren Q4, Q5, der in 14 gezeigt ist, kann durch einen PNP-Bipolartransistor repräsentiert sein, der das Inverse des in 4 gezeigten NPN-Transistors 94 ist. Ferner enthält die in 14 gezeigte Schaltung 250 SOI-N-Kanaltransistoren Q2 und Q3, deren Körper mit deren eigenen gemeinsamen Source (anstelle von VSS) verbunden sind, wobei die Transistoren Q2, Q3 mit den jeweilige bipolaren Transistor Q4, Q5 verbunden sind. Ferner ist ein N-Kanaltransistor mit angeschlossenem Körper Q1 mit den Transistoren mit schwebendem Körper Q2, Q3 verbunden. Gemäß den vorliegenden Prinzipien können die N-Kanaltransistoren mit angeschlossenem Körper oder vorgespanntem Körper in der Schaltung 250, wie sie in 14 gezeigt sind, Transistoren des Typs Q2 sein, wie er in den 1 und 2 gezeigt ist. Ferner können die N-Kanaltransistoren mit angeschlossenem Körper in der in 14 gezeigten Schaltung 250 von der Art der Transistoren Q2 sein, wie sie in den 1 und 2 gezeigt sind, mit der folgenden Ausnahme. Die N-Kanaltransistoren mit angeschlossenem Körper in der Schaltung 250, wie sie in 14 gezeigt ist, besitzen Körper, die mit VSS verbunden sind. Wenn für eine gewisse Betrachtung einer speziellen Schaltung einer der Transistoren ein besseres Verhalten mit einem schwebenden Körper aufweist, dann können der N-Kanaltransistor Q1 oder der P-Kanaltransistor Q4, die in den 1 und 2 gezeigt sind, eingesetzt werden, ohne dass Änderungen in der Scheibenherstellung erforderlich sind.
  • 14 zeigt, dass das Gate des N-Kanaltransistors mit schwebendem Körper Q3 mit einem SOI-Abschnürwiderstand R4 verbunden ist, der vorzugsweise eine Polysiliziumgateelektrode besitzt. Folglich kann der Abschnürwiderstand R4 durch den Abschnürwiderstand 140 eingerichtet werden, der in 6 gezeigt ist. Die Polysiliziumfeldelektrode des Abschnürwiderstands R4 ist mit einer Polysiliziumfeldelektrode eines zweiten Abschnürwiderstands R5 verbunden. Ferner sind mit den Abschnittwiderständen R4, R5 SOI-N-Kanaltransistoren Q6, Q7, wobei der Transistor Q6 ein SOI-Transistor mit angeschlossenem Körper und der Transistor Q7 ein SOI-Transistor mit vorgespanntem angeschlossenen Körper ist.
  • Ein Abschnürwiderstand R3 erzeugt die Vorspannung für die Transistoren mit angeschlossenem Körper Q1, Q6, Q7. Gemäß der vorliegenden Erfindung sind die Transistoren mit angeschlossenem Körper Q1, Q6 und Q7 Stromspiegeltransistoren. Der hohe Widerstand des Abschnürwiderstands R3 ermöglicht das Einstellen einer Vorspannung mit geringem Strom für die Transistoren mit angeschlossenem Körper Q1, Q6 und Q7 für Anwendungen bei geringen Differenzströmen. Wie hierin gezeigt ist, sind die bestehenden N+ oder P+ Schichtwiderstände in ihren Widerstandswerten zu gering, um für die in 14 gezeigte Anwendung nützlich zu sein.
  • In ähnlicher Weise bilden die Abschnürwiderstände der Polysiliziumfeldelektrode R4 und R5 Stromwege mit hohem Widerstand für das Vorspannen der Steuergates für die SOI- Transistoren mit vorgespanntem angeschlossenen Körper Q2, Q3, wobei die Feldelektroden die Tiefpassfilterzeitkonstante der Schaltung 250 verbessern. Es ist zu beachten, dass die Körper der SOI-Transistoren, die in 14 gezeigt sind, mit Spannungen verbunden sind, wie dies zuvor beschrieben ist, um damit den Betrieb bei geringer Schaltung der Schaltung 250 zu optimieren.
  • Unter Berücksichtigung der obigen Offenbarung ist nunmehr zu erkennen, dass die hierin offenbarten Prinzipien die Schaltungsgestaltungsflexibilität und das Leistungsverhalten gegenüber früheren Lösungen, die sowohl in SOI-Herstellungsprozessen als auch Vollsubstratherstellungsprozessen eingesetzt wurden, erweitern. Die Prinzipien der vorliegenden Erfindung können ferner auf zahlreiche andere elektronische Bauteilstrukturen angewendet werden, etwa auf Hochspannungsbauelemente, beispielsweise Driftfeld-MOSFET's und Bipolartransistoren, MOSFET's und Bipolartransistoren mit Feldplatten und abgestuften Übergängen und dergleichen., Die vorliegende Erfindung kann auch auf Hochspannungsdioden und diverse Kondensatoren und Induktivitäten angewendet werden, um diese Bauelemente für die Schaltungsentwurfsingenieure verfügbar zu machen, wobei die hierin offenbarten Prinzipien des angeschlossenen Körpers und des schwebenden Körpers eingesetzt werden. Erfindungsgemäß kann die Flexibilität, die durch von der vorliegenden Erfindung offenbarten Form bereitgestellt wird, das Leistungsverhalten verbessern und die Kosten verringern.
  • Die vorliegende Erfindung wurde insbesondere im Hinblick auf gewisse bevorzugte Ausführungsformen und deren Merkmale gezeigt und beschrieben. Selbstverständlich sollte die Verwendung des Singulars in den Ansprüchen bei der Benennung eines Elements oder einer Einrichtung „mindestens ein" Element und nicht „nur ein" Element bezeichnet, sofern dies nicht anders explizit in den Ansprüchen als „nur ein einzelnes" Element dargestellt ist.

Claims (8)

  1. Verfahren zur Herstellung mehrerer Siliziumoxidisolator-(SOI)Bauelemente, mit den Schritten: Abscheiden mindestens einer SOI-Schicht (14) auf mindestens einem Siliziumsubstrat (12); Halten eines ersten Körpergebiets (22) auf der SOI-Schicht (14), wobei das erste Körpergebiet (22) eine erste Leitfähigkeitsart aufweist; Anordnen mindestens eines Source- und eines Draingebiets (18, 20) neben dem ersten Körpergebiet (22), wobei das Source- und Draingebiet (18, 20) eine zweite Leitfähigkeitsart aufweisen; und Halten eines zweiten Körpergebiets (44) auf der SOI-Schicht (14), wobei das zweite Körpergebiet (44) die erste Leitfähigkeitsart aufweist; Anordnen eines ersten Übergangsgebiets (38, 40) zwischen dem ersten Körpergebiet (22) und dem zweiten Körpergebiet (44) über der SOI-Schicht (14), wobei das erste Übergangsgebiet (38, 40) eine Übergangsleitfähigkeitsart aufweist, die sich von der Leitfähigkeitsart des ersten Körpergebiets (22) und des zweiten Körpergebiets (44) unterscheidet, so dass das erste Übergangsgebiet (38, 40) das erste Körpergebiet (22) von dem zweiten Körpergebiet (44) trennt, so dass das erste Körpergebiet einen Effekt mit schwebendem Potential aufweist; Halten eines dritten Körpergebiets (58) auf der SOI-Schicht (14), wobei das dritte Körpergebiet (58) die zweite Leitfähigkeitsart aufweist; Anordnen eines zweiten Übergangsgebiets (46; 60) zwischen dem dritten Körpergebiet (58) und dem zweiten Körpergebiet (44) über der SOI-Schicht (14), wobei das zweite Übergangsgebiet (46; 60) mit einer Stromversorgung in Verbindung steht, und wobei das zweite Übergangsgebiet (60) die zweite Leitfähigkeitsart aufweist, um die Effekte des schwebenden Potentials in dem dritten Körpergebiet (58) zu unterdrücken, indem das dritte Körpergebiet (58) und die Stromversorgung verbunden werden, oder wobei das zweite Übergangsgebiet (46) die erste Leitfähigkeitsart aufweist, um Effekte des schwebenden Potentials in dem zweiten Körpergebiet (44) durch Verbinden des zweiten Körpergebiets (44) und der Stromversorgung zu unterdrücken.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Anordnens eines zweiten Übergangsgebiets (46; 60) umfasst: Bilden eines relativ leicht dotierten Gebiets (38; 58) und Bilden eines relativ stark dotierten Gebiets (40; 60).
  3. Verfahren nach Anspruch 2, wobei das relativ leicht dotierte Gebiet (38; 58) mit einer Konzentration im Bereich von ungefähr 1014 bis ungefähr 1018 Atome/cm3 dotiert und wobei das relativ stark dotierte Gebiet (40; 60) mit einer Konzentration im Bereich von ungefähr 1019 bis ungefähr 1021 Atome/cm3 dotiert ist.
  4. Verfahren nach Anspruch 1, 2 oder 3, das ferner umfasst: Ankontaktieren einer ohmschen Verbindung (48; 62) an dem zweiten Übergangsgebiet (46; 60), wobei die ohmsche Verbindung (48; 62) zur Verbindung des zweiten Übergangsgebiets (46; 60) mit der Stromversorgung dient.
  5. Verfahren nach Anspruch 4, das ferner umfasst: Verbinden der ohmschen Verbindung (48; 62) mit einer Spannungsquelle, wobei die Spannungsquelle einer Transistordrainspannung entspricht, wenn das zweite Übergangsgebiet (60) die zweite Leitfähigkeitsart aufweist, und wobei die Spannungsquelle einer Transistorsourcespannung entspricht, wenn das zweite Übergangsgebiet (46) die erste Leitfähigkeitsart aufweist.
  6. Verfahren nach Anspruch 5, wobei die erste Leitfähigkeitsart eine P-Leitfähigkeitsart ist und die zweite Leitfähigkeitsart eine N-Leitfähigkeitsart ist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, das ferner umfasst: Ankontaktieren einer zweiten ohmschen Verbindung (42) an das erste Übergangsgebiet (38, 40), wobei die zweite ohmsche Verbindung (42) eine Isolationselektrode bereitstellt.
  8. Verfahren nach Anspruch 7, das ferner Verbinden der zweiten ohmschen Verbindung (42) mit einer Spannungsquelle umfasst.
DE69836981T 1997-12-16 1998-12-16 VERFAHREN ZUM BETRIEB EINES SILIZIUM-OXID-ISOLATOR (SOI)-HALBLEITERs MIT SELEKTIV ANGESCHLOSSENEM BEREICH Expired - Lifetime DE69836981T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US991808 1997-12-16
US08/991,808 US6020222A (en) 1997-12-16 1997-12-16 Silicon oxide insulator (SOI) semiconductor having selectively linked body
PCT/US1998/027030 WO1999031731A2 (en) 1997-12-16 1998-12-16 Silicon oxide insulator (soi) semiconductor having selectively linked body

Publications (2)

Publication Number Publication Date
DE69836981D1 DE69836981D1 (de) 2007-03-15
DE69836981T2 true DE69836981T2 (de) 2007-11-22

Family

ID=25537598

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69836981T Expired - Lifetime DE69836981T2 (de) 1997-12-16 1998-12-16 VERFAHREN ZUM BETRIEB EINES SILIZIUM-OXID-ISOLATOR (SOI)-HALBLEITERs MIT SELEKTIV ANGESCHLOSSENEM BEREICH

Country Status (6)

Country Link
US (3) US6020222A (de)
EP (1) EP1040521B1 (de)
JP (2) JP2002509360A (de)
KR (1) KR100562538B1 (de)
DE (1) DE69836981T2 (de)
WO (1) WO1999031731A2 (de)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940691A (en) * 1997-08-20 1999-08-17 Micron Technology, Inc. Methods of forming SOI insulator layers and methods of forming transistor devices
GB2334633B (en) * 1998-02-21 2002-09-25 Mitel Corp Low leakage electrostatic discharge protection system
JP3517154B2 (ja) * 1998-04-30 2004-04-05 株式会社東芝 誘電体分離集積回路
JP3560480B2 (ja) * 1998-10-05 2004-09-02 シャープ株式会社 スタティック・ランダム・アクセスメモリ
US6365934B1 (en) 1999-01-29 2002-04-02 International Business Machines Corporation Method and apparatus for elimination of parasitic bipolar action in complementary oxide semiconductor (CMOS) silicon on insulator (SOI) circuits
US6188247B1 (en) 1999-01-29 2001-02-13 International Business Machines Corporation Method and apparatus for elimination of parasitic bipolar action in logic circuits for history removal under stack contention including complementary oxide semiconductor (CMOS) silicon on insulator (SOI) elements
US6278157B1 (en) * 1999-01-29 2001-08-21 International Business Machines Corporation Method and apparatus for elimination of parasitic bipolar action in logic circuits including complementary oxide semiconductor (CMOS) silicon on insulator (SOI) elements
US6816824B2 (en) * 1999-04-19 2004-11-09 International Business Machines Corporation Method for statically timing SOI devices and circuits
US6154091A (en) * 1999-06-02 2000-11-28 International Business Machines Corporation SOI sense amplifier with body contact structure
TW476993B (en) * 2000-01-19 2002-02-21 Advanced Micro Devices Inc Silicon on insulator circuit structure with buried semiconductor interconnect structure and method for forming same
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6552396B1 (en) * 2000-03-14 2003-04-22 International Business Machines Corporation Matched transistors and methods for forming the same
JP2004503920A (ja) * 2000-05-31 2004-02-05 モトローラ・インコーポレイテッド 半導体デバイスおよび該半導体デバイスを製造する方法
US6420767B1 (en) 2000-06-28 2002-07-16 Advanced Micro Devices, Inc. Capacitively coupled DTMOS on SOI
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6410941B1 (en) 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports
US6427066B1 (en) 2000-06-30 2002-07-30 Motorola, Inc. Apparatus and method for effecting communications among a plurality of remote stations
US6583459B1 (en) * 2000-06-30 2003-06-24 Stmicroelectronics, Inc. Random access memory cell and method for fabricating same
US6477285B1 (en) 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
US6359298B1 (en) 2000-07-20 2002-03-19 Advanced Micro Devices, Inc. Capacitively coupled DTMOS on SOI for multiple devices
AU2001277001A1 (en) * 2000-07-24 2002-02-05 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6632686B1 (en) 2000-09-29 2003-10-14 Intel Corporation Silicon on insulator device design having improved floating body effect
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6563118B2 (en) 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6441435B1 (en) 2001-01-31 2002-08-27 Advanced Micro Devices, Inc. SOI device with wrap-around contact to underside of body, and method of making
US6589823B1 (en) 2001-02-22 2003-07-08 Advanced Micro Devices, Inc. Silicon-on-insulator (SOI)electrostatic discharge (ESD) protection device with backside contact plug
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6373121B1 (en) * 2001-03-23 2002-04-16 United Microelectronics Corp. Silicon chip built-in inductor structure
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
JP2003008028A (ja) * 2001-06-27 2003-01-10 Seiko Epson Corp 半導体装置
US20030010992A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Semiconductor structure and method for implementing cross-point switch functionality
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6472694B1 (en) 2001-07-23 2002-10-29 Motorola, Inc. Microprocessor structure having a compound semiconductor layer
US6855992B2 (en) * 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
KR100422468B1 (ko) * 2001-07-31 2004-03-11 삼성전자주식회사 에스 오 아이 소자 및 그 제조방법
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6462360B1 (en) 2001-08-06 2002-10-08 Motorola, Inc. Integrated gallium arsenide communications systems
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030036217A1 (en) * 2001-08-16 2003-02-20 Motorola, Inc. Microcavity semiconductor laser coupled to a waveguide
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US20040069991A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Perovskite cuprate electronic device structure and process
US20040070312A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Integrated circuit and process for fabricating the same
US6965128B2 (en) * 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US7020374B2 (en) * 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US20040164315A1 (en) * 2003-02-25 2004-08-26 Motorola, Inc. Structure and device including a tunneling piezoelectric switch and method of forming same
US7173320B1 (en) * 2003-04-30 2007-02-06 Altera Corporation High performance lateral bipolar transistor
US7184298B2 (en) 2003-09-24 2007-02-27 Innovative Silicon S.A. Low power programming technique for a floating body memory transistor, memory cell, and memory array
KR100501706B1 (ko) * 2003-10-16 2005-07-18 삼성에스디아이 주식회사 게이트-바디콘택 박막 트랜지스터
US7045873B2 (en) * 2003-12-08 2006-05-16 International Business Machines Corporation Dynamic threshold voltage MOSFET on SOI
US8398670B2 (en) 2004-03-19 2013-03-19 Aga Medical Corporation Multi-layer braided structures for occluding vascular defects and for occluding fluid flow through portions of the vasculature of the body
US8313505B2 (en) 2004-03-19 2012-11-20 Aga Medical Corporation Device for occluding vascular defects
US20050228434A1 (en) * 2004-03-19 2005-10-13 Aga Medical Corporation Multi-layer braided structures for occluding vascular defects
US8747453B2 (en) 2008-02-18 2014-06-10 Aga Medical Corporation Stent/stent graft for reinforcement of vascular abnormalities and associated method
US8777974B2 (en) 2004-03-19 2014-07-15 Aga Medical Corporation Multi-layer braided structures for occluding vascular defects
US9039724B2 (en) 2004-03-19 2015-05-26 Aga Medical Corporation Device for occluding vascular defects
US7217978B2 (en) * 2005-01-19 2007-05-15 International Business Machines Corporation SRAM memories and microprocessors having logic portions implemented in high-performance silicon substrates and SRAM array portions having field effect transistors with linked bodies and method for making same
JP5100034B2 (ja) * 2005-05-26 2012-12-19 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7829394B2 (en) * 2005-05-26 2010-11-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7511345B2 (en) * 2005-06-21 2009-03-31 Sarnoff Corporation Bulk resistance control technique
US7285480B1 (en) * 2006-04-07 2007-10-23 International Business Machines Corporation Integrated circuit chip with FETs having mixed body thicknesses and method of manufacture thereof
JP5042518B2 (ja) * 2006-04-12 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置
US8034061B2 (en) 2007-07-12 2011-10-11 Aga Medical Corporation Percutaneous catheter directed intravascular occlusion devices
WO2010032386A1 (ja) * 2008-09-17 2010-03-25 シャープ株式会社 半導体装置
US8698245B2 (en) 2010-12-14 2014-04-15 International Business Machines Corporation Partially depleted (PD) semiconductor-on-insulator (SOI) field effect transistor (FET) structure with a gate-to-body tunnel current region for threshold voltage (VT) lowering and method of forming the structure
CN102214679B (zh) * 2011-05-26 2012-12-05 上海先进半导体制造股份有限公司 形成于绝缘体上硅中的自隔离式高压半桥结构
JP6122275B2 (ja) * 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
CN107256890A (zh) * 2017-06-19 2017-10-17 西安理工大学 一种逆导型绝缘栅双极型晶体管及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587545A (en) * 1978-12-20 1986-05-06 At&T Bell Laboratories High voltage dielectrically isolated remote gate solid-state switch
US4250409A (en) * 1979-12-28 1981-02-10 Bell Telephone Laboratories, Incorporated Control circuitry using a pull-down transistor for high voltage field terminated diode solid-state switches
US5459346A (en) * 1988-06-28 1995-10-17 Ricoh Co., Ltd. Semiconductor substrate with electrical contact in groove
US5266825A (en) * 1989-10-18 1993-11-30 Hitachi, Ltd. Thin-film device
EP0488801B1 (de) * 1990-11-30 1998-02-04 Sharp Kabushiki Kaisha Dünnfilm-Halbleitervorrichtung
IT1250233B (it) * 1991-11-29 1995-04-03 St Microelectronics Srl Procedimento per la fabbricazione di circuiti integrati in tecnologia mos.
JP3179160B2 (ja) * 1991-12-19 2001-06-25 セイコーインスツルメンツ株式会社 半導体装置及びその製造方法
US5463238A (en) * 1992-02-25 1995-10-31 Seiko Instruments Inc. CMOS structure with parasitic channel prevention
JP3188779B2 (ja) * 1992-02-25 2001-07-16 セイコーインスツルメンツ株式会社 半導体装置
JP2903892B2 (ja) * 1992-09-07 1999-06-14 日本電気株式会社 電界効果トランジスタの製造方法
US5359219A (en) * 1992-12-04 1994-10-25 Texas Instruments Incorporated Silicon on insulator device comprising improved substrate doping
JP3778581B2 (ja) * 1993-07-05 2006-05-24 三菱電機株式会社 半導体装置およびその製造方法
JP2773611B2 (ja) * 1993-11-17 1998-07-09 株式会社デンソー 絶縁物分離半導体装置
US5559368A (en) * 1994-08-30 1996-09-24 The Regents Of The University Of California Dynamic threshold voltage mosfet having gate to body connection for ultra-low voltage operation
JPH08139319A (ja) * 1994-11-11 1996-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3175521B2 (ja) * 1995-01-27 2001-06-11 日本電気株式会社 シリコン・オン・インシュレータ半導体装置及びバイアス電圧発生回路
JP3176253B2 (ja) * 1995-05-25 2001-06-11 シャープ株式会社 回路基板
US5674760A (en) * 1996-02-26 1997-10-07 United Microelectronics Corporation Method of forming isolation regions in a MOS transistor device
US5767549A (en) * 1996-07-03 1998-06-16 International Business Machines Corporation SOI CMOS structure

Also Published As

Publication number Publication date
KR100562538B1 (ko) 2006-03-22
WO1999031731A3 (en) 1999-09-16
WO1999031731A2 (en) 1999-06-24
US6020222A (en) 2000-02-01
US6627952B1 (en) 2003-09-30
EP1040521A2 (de) 2000-10-04
KR20010024753A (ko) 2001-03-26
US5994738A (en) 1999-11-30
DE69836981D1 (de) 2007-03-15
EP1040521B1 (de) 2007-01-24
JP2002509360A (ja) 2002-03-26
JP2008193101A (ja) 2008-08-21

Similar Documents

Publication Publication Date Title
DE69836981T2 (de) VERFAHREN ZUM BETRIEB EINES SILIZIUM-OXID-ISOLATOR (SOI)-HALBLEITERs MIT SELEKTIV ANGESCHLOSSENEM BEREICH
DE69725494T2 (de) Kanalstruktur eines Feldeffekttransistors und eines CMOS-Elements
DE68905269T2 (de) MOS-Transistor und Anwendung bei einer Freilaufdiode.
DE3720156C2 (de)
DE3650613T2 (de) Halbleiteranordnung
DE2537564C2 (de) Verfahren zur Herstellung einer integrierten Schaltung sowie Verwendung dieses Verfahrens
DE2801085C2 (de)
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE69133300T2 (de) Feldeffektanordnung mit einem Kanal aus polykristallinem Silizium
DE68920491T2 (de) Integrierte Halbleiterschaltung, bestehend aus einer Differenztransistorschaltung mit einem Paar von FETs.
DE2238348A1 (de) Funktionsverstaerker
DE69724578T2 (de) SOI-MOS-Feldeffekttransistor
DE69020316T2 (de) MOS-Schaltkreis mit einem Gate-optimierten lateralen bipolaren Transistor.
DE3009719A1 (de) Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern
DE2655917C2 (de)
DE10239230A1 (de) Hochfrequenz-Halbleitervorrichtung
DE2739586C2 (de) Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE19932959B4 (de) Halbleitervorrichtung und diese verwendende Halbleiterschaltung
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
DE2940954A1 (de) Verfahren zur herstellung von hochspannungs-mos-transistoren enthaltenden mos-integrierten schaltkreisen sowie schaltungsanordnung zum schalten von leistungsstromkreisen unter verwendung derartiger hochspannungs-mos-transistoren
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE69026675T2 (de) MIS-Kapazitätselement
DE2804500A1 (de) Halbleitervorrichtung
DE2657293B2 (de) Elektrische Schaltungsanordnung in Transistor-Transistor-Logikschaltung (TTL)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,