DE2655917C2 - - Google Patents

Info

Publication number
DE2655917C2
DE2655917C2 DE2655917A DE2655917A DE2655917C2 DE 2655917 C2 DE2655917 C2 DE 2655917C2 DE 2655917 A DE2655917 A DE 2655917A DE 2655917 A DE2655917 A DE 2655917A DE 2655917 C2 DE2655917 C2 DE 2655917C2
Authority
DE
Germany
Prior art keywords
region
transistor
static induction
conductivity type
induction transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2655917A
Other languages
English (en)
Other versions
DE2655917A1 (de
Inventor
Jun-Ichi Sendai Miyagi Jp Nishizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zaidan Hojin Handotai Kenkyu Shinkokai
Original Assignee
Zaidan Hojin Handotai Kenkyu Shinkokai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zaidan Hojin Handotai Kenkyu Shinkokai filed Critical Zaidan Hojin Handotai Kenkyu Shinkokai
Publication of DE2655917A1 publication Critical patent/DE2655917A1/de
Application granted granted Critical
Publication of DE2655917C2 publication Critical patent/DE2655917C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0225—Charge injection in static induction transistor logic structures [SITL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0722—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with lateral bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/091—Integrated injection logic or merged transistor logic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/168—V-Grooves

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Logic Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf eine integrierte Halbleiteranordnung gemäß dem Oberbegriff der Ansprüche 1 und 2.
Eine derartige integrierte Halbleiteranordnung, bei der der vertikale statische Induktionstransistor eine Mehrfachkanalstruktur mit einer allen Transistorstrukturen gemeinsamen Drain- Zone aufweist, ist aus IEEE Transactions on Electron Devices, Volume ED-22, Nr. 4, Seiten 185 bis 197, April 1975, bekannt.
Bei üblichen integrierten Halbleiteranordnungen oder Schaltungen mit bipolaren Transistoren befinden sich normalerweise Emitter, Basis und Kollektor jedes Transistors in einer Hauptoberfläche, um die Verbindung der entsprechenden Elemente zu vereinfachen. Bei derartigen Anordnungen sollten jedoch die Kollektoren der entsprechenden Transistoren voneinander durch pn-Sperrschichten oder Oxidbereiche isoliert sein. Dies erfordert eine große Anzahl von Herstellungsverfahren, wobei die Struktur selbst kompliziert ist und die genaue und schnelle Herstellung integrierter Schaltungen schwierig wird. Fig. 1 zeigt einen Teil einer üblichen integrierten Schaltung. Die zwei gezeigten Transistoren Tr₁ und Tr₂ besitzen einen ähnlichen Aufbau. Bei jedem Transistor sind stark dotierte n⁺-Bereiche 2 und 3 auf einem n-Substrat 1 ausgebildet. Der n⁺-Bereich 2 bildet einen Kollektorkontaktbereich zur Bildung eines Ohm'schen Metall-Halbleiter-Kontakts mit der Kollektorelektrode 4, während ein anderer n⁺-Bereich 3 zur Verminderung des Kollektorwiderstandes des Transistors dient. Ferner ist ein p-Basisbereich 5 in einem Oberflächenteil des Substrats 1 auf der gleichen Seite wie der Kollektorkontaktbereich 2 ausgebildet. Ein stark dotierter n⁺-Emitter-Bereich 7 ist in einem Oberflächenteil des p-Basisbereichs 5 ausgebildet. Eine Basiselektrode 6 und eine Emitterelektrode 8 sind auf den Basis- und den Emitter-Bereichen 5 und 7 ausgebildet. Das n-Substrat 1 dient als ein Kollektorbereich. Da die Transistoren Tr₁ und Tr₂ in der gleichen Halbleiterscheibe (wafer) benachbart zueinander ausgebildet sind, wird ein isolierender p-Bereich 9 dazwischen benötigt, um die Transistoren Tr₁ und Tr₂ elektrisch zu trennen. Der isolierende p-Bereich 9 kann durch einen Oxidbereich oder durch irgendein anderes, einen hohen Widerstand aufweisendes Material ersetzt werden.
Es sei nunmehr angenommen, daß die in Fig. 2 gezeigte elektronische Schaltung als integrierte Schaltung ausgebildet werden soll. Wenn die übliche Struktur gemäß Fig. 1 verwendet wird, so wären vier diskrete Transistorstrukturen erforderlich, deren jede ähnlich dem Transistor Tr₁ der Fig. 1 wäre, um so die vier Ausgangstransistoren auszubilden, und zwar zusätzlich zu einem auf der linken Seite in Fig. 2 gezeigten treibenden Transistor. Elektrische Verbindungen unter den entsprechenden Transistoren werden durch Metallschichten erreicht, die auf der Substratoberfläche abgeschieden sind. Bei einer derartigen Struktur sind Flächen von beträchtlicher Größe erforderlich, um vier diskrete Transistoren auszubilden, deren jeder um sich herum mit Isolierbereichen versehen ist. Die Gesamtstruktur derartiger Halbleiterelemente und die auf der Substratoberfläche abgeschiedenen gegenseitigen Verdrahtungsleiter werden ebenfalls kompliziert.
Zur Lösung der obigen Nachteile und auch zur Erhöhung der Betriebsgeschwindigkeit wird die integrierte Injektionslogikschaltung (I²L) oder die merged (zusammengefaßte) Transistorlogik (MTL)-Schaltung vorgeschlagen, und zwar unter Verwendung des invers betriebenen Multi-Kollektortransistors gemäß den Fig. 3A und 3B, wobei Fig. 3A die Struktur in einem Halbleiterchip, Fig. 3B das Schaltbild zeigt (z. B. Electronics, Bd. 47, H. 20, 3. Oktober 1974, Seiten 111 bis 118; DE-OS 25 12 737).
Die diskreten Transistoren der Fig. 2 sind hier in einer zusammengesetzten Struktur integriert. In Fig. 3A sind p-Bereiche 10 und 11 in einem n-Bereich 1 ausgebildet, und n⁺-Bereiche 13 a, 13 b, 13 c und 13 d sind in dem p-Bereich 11 ausgebildet. Der p-Bereich 10, der n-Bereich 1 und der p-Bereich 11 bilden Emitter-, Basis- und Kollektor-Bereiche des treibenden Injektions-Transistors, während der n-Bereich 1, der p-Bereich 11 und die n⁺-Bereiche 13 a bis 13 d Emitter-, Basis- und Multi-Kollektor-Bereiche des Multikollektor-Ausgangstransistors bilden. In der zusammengesetzten Struktur sind dabei keine isolierenden Bereiche ausgebildet. Träger werden dabei vom Injektor in die Basis des inversen npn-Transistors injiziert. In einer derartigen integrierten Injektionslogikschaltung ist, wie in Fig. 3A zu erkennen, die Struktur außerordentlich vereinfacht und das Leistungs-Verzögerungs-Produkt wird ebenfalls klein. Es verbleibt jedoch noch immer der Speichereffekt der Minoritätsträger, insbesondere im Emitterbereich des bipolaren Ausgangstransistors. Ebenfalls wird im invers betriebenen bipolaren Transistor die Beziehung der Störstellendichte (Konzentration) in den Emitter- und Kollektor-Bereichen normalerweise umgekehrt. Daher werden die Kennlinien dieser Vorrichtung schlechter, obwohl die Eliminierung der externen Emitterverdrahtung oftmals diesen Nachteil überwindet.
Vom Standpunkt der Betriebsgeschwindigkeit aus gesehen, sind bipolare integrierte Schaltungen im allgemeinen den MOS-integrierten Schaltungen überlegen.
Fig. 4 zeigt ein Beispiel der Kennlinien eines Bipolartransistors, wobei die Abszisse die Emitter-Kollektor-Spannung und die Ordinate den Kollektorstrom darstellt. Verbindet man einen Lastwiderstand in Serie mit dem Kollektor oder dem Emitter, so wird die Arbeitskennlinie (Widerstandsgerade oder Lastlinie) eine Linie AB oder AB′, wobei der Punkt A die Versorgungsspannung darstellt. Der Arbeitspunkt bewegt sich längs der Linie AB oder AB′ entsprechend der zwischen Emitter und Basis angelegten Signalspannung. Bei logischen Schaltungen wird der Fall, wo Linien wie AB als Arbeitslinie verwendet werden, als der Fall ungesättigter (unsaturated) Logik bezeichnet, während der Fall, wo Linien wie AB′ verwendet werden, den Fall der gesättigten (saturated) Logik darstellt. Die ungesättigte Logik hat den Vorteil, daß die Arbeitsgeschwindigkeit hoch liegt, wobei aber der Nachteil eines großen Leistungsverbrauchs in Kauf genommen werden muß. Demgegenüber besitzt der Fall gesättigter Logik den Vorteil eines geringen Leistungsverbrauchs, jedoch den Nachteil einer geringen Arbeitsgeschwindigkeit. In jedem Falle ist die Betriebsgeschwindigkeit durch den Speichereffekt der Minoritätsträger begrenzt. Derzeit liegt die bei der I²L-Schaltung erreichbare Zeitverzögerung in der Größenordnung von 10 bis 20 Nanosekunden, und der Leistungsverbrauch pro Gate liegt im Bereich von 100 Mikrowatt, so daß das Leistungs-Verzögerungs-Produkt im Bereich von ungefähr 1 Picojoule (pJ) liegt. Kurz gesagt ist bei konventionellen bipolaren Transistoren der Speichereffekt der Minoritätsträger groß und begrenzt die Betriebsgeschwindigkeit, und die Integrationsdichte ist gering.
Zur Lösung dieses Problems wurden Schaltungen der komplementären Konstantstromlogik (C³L = complementary constant current logic) vorgeschlagen, und zwar unter Verwendung von Schottky-Sperrschichten in Kollektorsperrschichten, wobei aber die Arbeitsgeschwindigkeit noch immer nicht groß genug ist. Weiterhin wurden Schaltungen gemäß folgenden Techniken entwickelt: Current mode logic (CML), non-threshold logic (NTL), diode-transistor logic (DTL), direct-coupled transistor logic (DCTL), transistor- transistor logic (TTL), usw. Die Leistungs-Verzögerungs-Produkte dieser erwähnten Logiktechnologien sind jedoch mehr als eine Größenordnung größer als bei den derzeitigen I²L-Schaltungen. Dies liegt an der beträchtlichen Größe des Speichereffekts der Minoritätsträger.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine für Logikschaltungen mit einer sehr hohen Betriebsgeschwindigkeit verwendbare integrierte Halbleiteranordnung anzugeben, die einen einfachen Aufbau besitzt und trotz der hohen Betriebsgeschwindigkeit einen geringen Leistungsverbrauch aufweist.
Diese Aufgabe wird erfindungsgemäß mit den Merkmalen der Ansprüche 1 oder 2 gelöst. Eine vorteilhafte Ausgestaltung der Erfindung ist in den Unteransprüchen angegeben.
Gemäß einem Merkmal der Erfindung ist eine integrierte Halbleiteranordnung vorgesehen, die mindestens einen statischen Induktionstransistor als eines der aktiven Elemente aufweist. Statische Induktionstransistoren sind an sich bekannt (J. Nishizawa in IEEE Trans. Electron Devices ED-22, Nr. 4, Seiten 185-197, April 1975) und besitzen Vorteile insofern, als der Speichereffekt unterdrückt werden kann und der Gegenkopplungseffekt ebenfalls außerordentlich klein ist.
Fig. 5 zeigt ein Beispiel der Kennlinien eines statischen Induktionstransistors, wobei die Abszisse die Drainspannung und die Ordinate den Drainstrom darstellt. Wie man aus der Figur ersieht, besitzt der statische Induktionstransistor eine ungesättigte Kennlinie derart, daß der Drainstrom I d beim Ansteigen der Drainspannung V d mehr und mehr ansteigt. Die Arbeitskennlinie (Lastlinie oder Lastgerade) des statischen Induktionstransistors wird auf einer Linie wie beispielsweise AB ausgewählt. Der statische Induktionstransistor besitzt ähnliche Vorteile, wie sie beim gesättigten MOS-Transistor auftreten, und zwar ist die Eingangsimpedanz hoch und die erforderliche Treiberladung ist außerordentlich klein, verglichen mit dem Bipolartransistor. Ferner ist infolge des Arbeitsprinzips der Steuerung von nur der Injektion der Majoritätsträger kein Speichereffekt der Minoritätsträger vorhanden und es tritt ein außerordentlich kleiner Gegenkopplungseffekt auf. Es kann daher eine sehr hohe Arbeitsgeschwindigkeit erwartet werden.
Das Leistungs-Verzögerungs-Produkt (PD) einer integrierten Schaltung unter Verwendung eines statischen Induktionstransistors kann wie folgt analysiert werden. Die Leistung P wird durch das Produkt aus Spannung und Strom I, d. h. P = VI und die Verzögerungszeit D wird durch die Zeitkonstante D = RC, wobei R der Widerstand und C die Kapazität ist, repräsentiert. Im Bereich der relativ kleinen Stromdichte ist die Strom/Spannungs-Kennlinie des statischen Induktionstransistors gegeben durch:
I ∝ exp[qV/ η kT ],
dabei ist q der absolute Wert der Einheitselektronenladung, η ein numerischer Koeffizient nahe gleich 1, k die Bolzmann'sche Konstante und T die absolute Temperatur. Diese Beziehung kann deshalb erhalten werden, weil der statische Induktionstransistor hauptsächlich durch die Spannungs-Barrierenhöhe im Kanal gesteuert wird. Wenn eine kleine Signalspannung der Vorspannung V₀ überlagert wird, so wird der Strom:
in einer Annäherung erster Ordnung. Somit gilt:
= I₀ · (q/ η kT) ·
In diesem Zustand ist der Widerstand R gegeben durch:
R = dV/dI = η kT/I₀q
Für diese Gleichungen ist das Produkt PD gegeben durch:
Wenn die Drain derart ausgebildet ist, daß sie mehrere Quadratmikrometer besitzt, so kann die Kapazität C leicht auf die Größenordnung von 0,1 pF herabgedrückt werden. Wenn die Vorspannung V₀ auf die Hälfte der Versorgungsspannung der üblichen Logikschaltung ausgewählt wird, d. h. 5,2/2 = 2,6 Volt ist, so wird das PD-Produkt ungefähr 6 × 10-15 J = 6 fJ. Man erkennt, daß dieses PD-Produkt wesentlich kleiner ist als das der I²L-Schaltung, welches das kleinste PD-Produkt unter den bipolaren Transistorlogikschaltungen aufweist.
Die MOS-Logkikschaltung, welche die Hauptrolle bei der konventionellen IC-Logikschaltung spielte, ist die Schaltung, welche MOS FETs mit gesättigten pentodenartigen Kennlinien verwendet, d. h. der Strom wird bei Spannungen höher als die Pinch-off-Spannung gesättigt. Bei der LSI (large scale integration, d. h. hoher Integrationsgrad), wo das Ausmaß der Integration außerordentlich hoch wird, wird es schwierig, pentodenartige vollständig gesättigte Kennlinien mit den MOS FETs zu erhalten und die außerordentlich kurzkanaligen MOS FETs zeigen das Bestreben, statische Induktionstransistoren zu werden. Berücksichtigt man diese Tatsache aus der anderen Sicht, so können die durch übliche Feldeffekttransistoren erreichbaren logischen Operationen auch durch statische Induktionstransistoren erreicht werden. Ferner werden bei mit hoher Packungsdichte integrierten Schaltungen die statischen Induktionstransistoren mit Sicherheit eine wichtige Rolle spielen. Die gemäß der Erfindung ausgebildete integrierte Halbleiteranordnung mit statischen Induktionstransistoren hat sowohl die Vorteile einer hohen Geschwindigkeit als auch eines geringen Leistungsverbrauchs, wobei der erstgenannte Vorteil derjenige der integrierten bipolaren Transistorschaltung war, während der zuletzt genannte Vorteil derjenige der MOS-integrierten Schaltungen war.
Der statische Induktionstransistor kann ferner in der MOS-Bauart oder der Schottky-Bauart ausgebildet sein. Es können ähnliche Vorteile mit diesem statischen Induktions-MOS-Transistor und dem statischen Induktions-Schottky-Transistor erreicht werden. Wenn die Drain aus einer Schottky-Sperrschicht gebildet ist, so kann der Speichereffekt in der Drain ebenfalls vernachlässigt werden und es ist eine bemerkenswerte Vergrößerung der Betriebsgeschwindigkeit zu erwarten. Der Serienwiderstand r s kann nicht stets notwendigerweise klein genug sein, um G m · rs < 1 zu genügen, wobei G m die statische Steilheit (trans-conductance) ist. Beispielsweise kann eine Kapazität parallel zum Serienwiderstand r s geschaltet sein. Sodann ist der Serienwiderstand r s kurzgeschlossen und r s · Gm < 1 gilt effektiv für Hochfrequenzkomponenten, wie beispielsweise ein Impulssignal, wobei die Strom-Spannungskennlinie tatsächlich die Eigenschaft im nicht gesättigten Zustand zeigt, und für Niederfrequenzkomponenten ist r s · Gm < 1, wobei sie effektiv den Sättigungszustand erreicht.
Bei einer integrierten Schaltung mit dem statischen Induktionstransistor können die obigen Vorteile in wirkungsvoller Weise ausgenutzt werden. Ferner kann die Packungsdichte des Halbleiterchips erhöht werden. Der invers betriebene Multi-Drain-statische Induktionstransistor hat in einer integrierten Schaltung einen Vorteil insofern, als keine Verschlechterung der Kennlinien auftritt, wie dies bei einem invers betriebenen Bipolartransistor der Fall ist, weil der Verengungseffekt (sog. Squeezing- Effect) im statischen Induktionstransistor auftritt.
Weitere Einzelheiten der Erfindung ergeben sich aus der folgenden Beschreibung anhand der Zeichnung, Fig. 6 bis 12; in der Zeichnung zeigt
Fig. 1 einen Querschnitt durch Transistorstrukturen in einer integrierten Halbleiteranordnung;
Fig. 2 ein Schaltbild einer bekannten logischen Schaltung unter Verwendung diskreter Transistoren;
Fig. 3A und 3B einen Teilquerschnitt bzw. ein Schaltbild einer I²L-Schaltung;
Fig. 4 Kennlinien eines bekannten Bipolartransistors;
Fig. 5 Kennlinien eines bekannten statischen Induktionstransistors;
Fig. 6A und 6B eine schematische Draufsicht und einen Querschnitt durch eine integrierte Halbleiteranordnung gemäß einem Ausführungsbeispiel der Erfindung;
Fig. 7 und 8 Querschnitte von Abwandlungen der integrierten Halbleiteranordnung gemäß den Fig. 6A und 6B;
Fig. 9A und 9B eine Draufsicht bzw. einen Querschnitt einer erfindungsgemäßen integrierten Halbleiteranordnung;
Fig. 10 eine Draufsicht auf eine Abwandlung der integrierten Halbleiteranordnung der Fig. 9A und 9B;
Fig. 11A bis 11J Querschnitte von verschiedenen Herstellungsstufen bei der Herstellung der Halbleiteranordnung der Fig. 6A und 6B;
Fig. 12A bis 12C Querschnitte, welche verschiedene Stufen bei der Herstellung der Halbleiteranordnung der Fig. 8 darstellen.
In den Fig. 6A und 6B ist ein Ausführungsbeispiel einer integrierten Schaltung dargestellt, die einen invers betriebenen statischen Induktionstransistor aufweist, wobei Fig. 6A eine Draufsicht und Fig. 6B einen Querschnitt längs der Linie VIB-VIB′ in Fig. 6A zeigt.
Die integrierte Schaltung besitzt einen Eingang und vier Ausgänge. Die integrierte Schaltung umfaßt eine n-Epitaxieschicht 14 mit einer Störstellendichte (Störstellenkonzentration) von 10¹² bis 10¹⁶ Atomen/cm³, und zwar aufgewachsen auf ein Substrat mit einem stark dotierten n-Sourcegebiet 15 mit einer Störstellendichte von 10¹⁸ bis 10²⁰ Atomen/cm³. Im Oberflächenteil der nahezu Intrinsic-n-Schicht 14 ist eine Transistorstruktur ausgebildet, und zwar bestehend aus einem stark dotierten p-Emitterbereich 16 mit einer Störstellendichte von 10¹⁸ bis 10²⁰ Atomen/cm³ und einem stark dotierten n-Basisbereich 17 mit einer Störstellendichte von 10¹⁷ bis 10¹⁸ Atomen/cm³ und schließlich einem stark dotierten p-Kollektorbereich 18 mit den gleichen elektronischen Eigenschaften wie der Emitterbereich 16. Der Kollektorbereich 18 dient ebenfalls als oder ist anstoßend an einen Gate-Bereich für einen Multidrain-statischen-Induktionstransistor, der folgendes aufweist: Drainbereiche 19, ausgebildet aus stark dotierten n-Zonen mit einer Störstellendichte von 10¹⁸ bis 10²⁰ Atomen/cm³, einem Kanalbereich, gebildet durch einen Teil des nahezu Intrinsic-n-Bereichs 14 und den Sourcebereich 15. Wie man in den Fig. 6A und 6B erkennt, ist der Gate-Bereich 18 in einem Ausnehmungsteil ausgebildet und umgibt jeden effektiven Kanalteil des Multi­ drain-statischen-Induktionstransistors.
Bei dieser integrierten Schaltung steuert die zwischen dem Emitter und der Basis des bipolaren Transistors angelegte Eingangsspannung das Kollektorpotential und somit das Gate-Potential des statischen Induktionstransistors. Da bei der integrierten Schaltung der Fig. 6A und 6B der Gate-Bereich 18 des statischen Induktionstransistors auch als der Kollektorbereich des Bipolartransistors dient, kann das Gate-Potential geändert werden, und zwar durch Ein/Aus-Steuerung des bipolaren Transistors durch Änderung der Emitterbasisspannung des Bipolartransistors. Daher kann die Eingangssignalschaltung, die direkt mit dem Gate des statischen Induktionstransistors verbunden ist, willkürlich mit dem mit dem Bipolartransistor verbundenen Eingangsspannungskreis verbunden oder davon getrennt sein.
Es sei darauf hingewiesen, daß der Gatebereich des statischen Induktionstransistors auch als Emitterbereich des Bipolartransistors an Stelle des Kollektorbereichs dienen kann oder anstoßend daran ausgebildet sein kann. Fig. 7 zeigt eine derartige erfindungsgemäße Abwandlung, wobei der Emitterbereich des Bipolartransistors als der Gatebereich des statischen Induktionstransistors dient.
Die in den Fig. 6A, 6B und 7 angegebenen erfindungsgemäßen Strukturen sind nicht einschränkend zu verstehen, sondern sind erfindungsgemäße Beispiele. Die Störstellendichte, die Leitfähigkeitsart und die körperlichen Formen der entsprechenden Bereiche können in geeigneter Weise abgeändert werden. Fig. 8 zeigt eine abgewandelte Struktur, bei welcher der stark dotierte n-Sourcebereich 15 derart ausgebildet ist, daß er zum Drainbereich 19 hineinragt. Andere Teile sind ähnlich denjenigen in den Fig. 6A und 6B.
Obwohl die in den Fig. 6A und 6B gezeigte integrierte Schaltung vier Ausgänge und somit vier Drainbereiche 19 aufweist, so kann doch die Zahl der Ausgänge willkürlich entsprechend der Schaltungskonstruktion ausgewählt werden. Die in den Fig. 6A, 6B, 7 und 8 gezeigten Strukturen entsprechen jeweils einer Schaltungseinheit. Irgendeine Kombination derartiger Schaltungseinheiten ist möglich. Beispielsweise kann ein weiterer Bipolartransistor auf der rechten Seite des statischen Induktionstransistors vorgesehen sein, und zwar unter Verwendung des Gatebereichs 18 ebenfalls als Kollektor- oder Emitter-Bereich dieses anderen bipolaren Transistors. Bei einem weiteren erfindungsgemäßen Ausführungsbeispiel kann ein weiterer Bipolartransistor mit oder ohne einen statischen Transistor an der linken Seite vorgesehen sein, und zwar unter Verwendung des Emitter- oder Kollektor-Bereichs 16 ebenfalls als Emitter- oder Kollektor-Bereich dieses anderen bipolaren Transistors. Derartige Kombinationen sind dem Fachmann gegeben.
Die Fig. 9A und 9B zeigen ein weiteres Ausführungsbeispiel einer integrierten Schaltung, bei welcher sowohl der treibende Transistor als auch der Ausgangstransistor einer Fünfausgangsschaltung aus statischen Induktionstransistoren aufgebaut sind. Ein stark dotierter Sourcebereich 15 - vgl. die Fig. 9A, 9B - ist in einem n-Substrat ausgebildet und eine nahezu Intrinsic- n-Schicht 14 ist auf das Substrat aufgewachsen. Zur Bildung des Hauptteils eines statischen Induktionstransistors ist in der n-Schicht 14 ein stark dotierter p-Drainbereich 20 mit einer Störstellendichte von 10¹⁸ bis 10²⁰ Atomen/cm ³, ein p-Kanalbereich 22 mit einer Störstellendichte von 10¹³ bis 10¹⁶ Atomen/cm ³ und ein stark dotierter p-Sourcebereich 18 ausgebildet. Ein stark dotierter n-Gatebereich 21 mit einer Störstellendichte von 10²⁰ Atomen/cm ³ ist im p-Kanalbereich 22 ausgebildet. Der Sourcebereich 18 dient ebenfalls als Gatebereich eines weiteren statischen Induktionstransistors einschließlich eines stark dotierten n-Drainbereichs 19 und des n-Sourcebereichs 15. Der Gatebereich 18 ist gegenüber der Hauptoberfläche vertieft angeordnet. Die Störstellendichten in den Bereichen 14, 15, 18 und 19 können ähnlich denjenigen der Struktur der Fig. 6A und 6B sein, da diese Bereiche ähnlich denjenigen sind, die durch die gleichen Bezugszeichen in den Fig. 6A und 6B bezeichnet sind.
Die Arbeitsweise dieser integrierten Schaltung ist folgende. Nimmt man beispielsweise an, daß der treibende statische Induktionstransistor ausgeschaltet ist und der statische Induktionsausgangstransistor im Anfangszustand eingeschaltet ist, wenn eine Signalspannung an das Gate 21 des treibenden statischen Induktionstransistors angelegt wird, so wird der treibende statische Induktionstransistor eingeschaltet und senkt somit das Potential des Source-Gate-Bereichs 18 ab, um auf diese Weise den statischen Induktionsausgangstransistor abzuschalten. Man erkennt, daß der umgekehrte Bereich in ähnlicher Weise durchgeführt werden kann.
Fig. 10 zeigt eine Abwandlung der Struktur der Fig. 9A und 9B, wobei der Drainbereich 20, der Gatebereich 21 und der Kanalbereich 22 des treibenden statischen Induktionstransistors um den Source (Gate)-Bereich 18 herum ausgebildet sind. Die Arbeitsweise ist ähnlich der Struktur der Fig. 9A und 9B und ergibt sich ohne weiteres aus der vorangegangenen Beschreibung.
Im vorstehenden wurde eine Beschreibung hinsichtlich der Fälle gegeben, wo ein invers betriebener statischer Induktionstransistor oder -transistoren in zusammengesetzten Transistorschaltungen verwendet werden. Die Erfindung ist nicht auf die obigen Schaltungen beschränkt und kann bei verschiedenen Schaltungen, wie beispielsweise I²L (IIL) verwendet werden. Neben dem schnellen Betrieb liefert die Erfindung einen weiteren Vorteil bei der Herstellung insofern, als die Anzahl der Masken vermindert werden kann und die Positionsgenauigkeit etwas weniger streng ist.
Die Herstellung einer integrierten logischen Schaltung mit einem statischen Induktionstransistor wird im folgenden unter beispielsweise Bezugnahme auf die Struktur der Fig. 6A und 6B beschrieben.
Die Fig. 11A bis 11J zeigen verschiedene Schritte bei der Herstellung der integrierten Schaltung der Fig. 6A und 6B.
Als erstes wird auf ein n-Siliziumsubstrat 15 mit einer hohen Störstellendichte eine n-Schicht 14 mit geringer Störstellendichte von 3 bis 5 × 10¹³ Atomen/cm ³ durch das Epitaxialverfahren aufgewachsen, und zwar bis zu einer Stärke von ungefähr 5 Mikrometern (Fig. 11A). Dieses Epitaxialwachstum wird dadurch erreicht, daß man ein gemischtes Gas aus nicht dotiertem Monosilan (SiH₄) und Wasserstoff (H₂) auf ein Siliziumsubstrat 15 aufströmen läßt, welches auf 1000°C erhitzt, um Monosilan zu zerlegen und Silizium abzuscheiden.
Als nächstes wird ein gemischtes Gas aus Monosilan (SiH₄) und Sauerstoff (O₂) bei 500°C zerlegt, um einen Siliziumdioxid(SiO₂)- Film 23 auf der Oberfläche der Epitaxialschicht 14 bis zu einer Stärke von ungefähr 300 nm (durch die chemische Dampfabscheidung, Fig. 11B) abzuscheiden.
Sodann wird ein Fenster 24 für die Diffusion des Gatebereichs an einem geeigneten Teil des Siliziumdioxid(SiO₂)-Films 23 geöffnet (Fig. 11C).
Bor wird in die Epitaxialschicht 14 aus einer gemischten Atmosphäre aus BBr₃, N₂ und O₂ eindiffundiert, um einen Bordiffusionsbereich 25 (Fig. 11D) zu bilden. Die Abmessung des im Siliziumdioxidfilm ausgebildeten Fensters 24 wird unter Berücksichtigung der Tatsache bestimmt, daß die Diffusionsgeschwindigkeit der Störstellen in lateraler (seitlicher) Richtung in einer ähnlichen Größenordnung liegt, wie die in Vertikalrichtung.
Sodann wird unter Verwendung des üblichen Fotoätzverfahrens ein größeres Fenster als zuvor (Schritt gemäß Fig. 11C) in dem Siliziumdioxid(SiO₂)-Film 23 (Fig. 11E) ausgebildet.
Ein Teil des Bordiffusionsbereichs 25 wird durch das selektive Ätzen weggeätzt und die Gateelektrode 18 wird darauf abgeschieden (Fig. 11F). Der selektive Ätzvorgang kann mit einer gemischten Lösung von Fluorwasserstoff (HF) und Salpetersäure (HNO₃) erreicht werden, aber bevorzugterweise durch Plasmaätzen von CF₄, wobei die Seitenätzung (Hinterschneidung) sehr klein ist und Nuten genau ausgebildet werden können. Ferner sollte die Lage und die Abmessung des Fensters im Siliziumdioxidfilm 23 derart bestimmt sein, daß die Bor-Diffusionsschicht 25, wie in Fig. 11F gezeigt, weggeätzt ist, um freiliegende Drainvorsprünge übrigzulassen.
Sodann wird ein weiterer Siliziumdioxid(SiO₂)-Film 26 durch chemische Dampfabscheidung (Fig. 11G) ausgebildet.
Fenster 27 und 28 zur Bildung des Basisbereichs 17 und des Drainbereichs 19 werden durch die Siliziumdioxidfilme 26 und 23 hindurch (Fig. 11H) ausgeformt.
Phosphor wird durch die Fenster 27 und 28 aus der Mischatmosphäre von POCl₃, N₂ und O₂ bei 1000°C zur Bildung des Basisbereichs 17 und des Drainbereichs 19 (Fig. 11I) eindiffundiert. Sodann wird ein weiterer Siliziumdioxid(SiO₂)-Film 29 auf der Oberfläche durch chemische Dampfabscheidung ausgebildet. Der Emitterbereich 16 wird durch Fotoätzen und die Bor-Diffusion ausgebildet (Fig. 11J).
Sodann werden die Fenster durch die Siliziumdioxid(SiO₂)-Filme 23, 26 und 29 hindurch in Teilen der Metallelektroden unter Verwendung des Fotoätzverfahrens ausgebildet. Darauf wird Aluminium durch Vakuum abgeschieden und die entsprechenden Elektroden werden durch selektives Ätzen der Al-Schicht ausgebildet. Auf der Rückseite wird, da kein Siliziumdioxid(SiO₂)-Film absichtlich ausgebildet ist und somit Störstellen unvermeidbar durch die obigen Verfahren dotiert wurden, die dotierte Schicht durch Ätzen in einer Mischlösung von Fluorwasserstoff (HF) und Salpetersäure (HNO₃) entfernt, und so weiter. Sodann wird darauf Aluminium abgeschieden, um eine Sourceelektrode zu bilden. Alternativ kann die Sourceelektrode auf der gleichen Hauptoberfläche mit den anderen Elektroden ausgebildet werden, und zwar durch Entfernung eines Teils der Epitaxialschicht 14 durch selektives Ätzen von der Seite der Epitaxialschicht 14 zur Freilegung des Sourcebereichs 15 und Abscheidung einer Elektrode darauf.
Es ist klar, daß die obigen Herstellverfahren lediglich ein Beispiel darstellen und auf verschiedene Weisen geändert werden können. Beispielsweise kann die Oxid(SiO₂)-Schicht durch thermische Oxydation oder durch das "Sputtering"-Verfahren (Zerstäubungsverfahren) und auch durch chemische Dampfabscheidung ausgebildet werden. Das selektive Ätzen kann durch irgendeines der folgenden Verfahren erfolgen: Eintauchätzverfahren unter Verwendung einer gemischten Lösung von Fluorwasserstoff (HF) und Salpetersäure (HNO₃) oder wäßrige Lösung von Natriumhydroxid (NaOH) oder Kaliumhydroxid (KOH), Plasmaätzen unter Verwendung von CF₄-Gas, usw., Sputter-Ätzverfahren, selektives Ätzen unter Verwendung der selektiven Oxydation unter Benutzung eines Siliziumnitrid(Si₃H₄)-Films als Maske, usw. In derartigen Fällen sollten Einzelheiten der Herstellungsverfahren geändert oder modifiziert werden, und zwar entsprechend dem angenommenen Fall.
Als nächstes wird ein Beispiel des Herstellungsverfahrens der Struktur mit einem vorstehenden Sourcebereich wie in Fig. 8 unter Bezugnahme auf die Fig. 12A-12C beschrieben.
Als erstes wird ein Siliziumsubstrat 15 mit einer hohen Störstellenkonzentration der n-Type thermisch bei 1200°C oxydiert, um einen Oxidfilm bis zu einer Stärke von ungefähr 1 Mikrometer aufzuwachsen. Der Oxidfilm wird selektiv durch das übliche Fotoätzverfahren geätzt, um einen vorbestimmten Teil 30 (Fig. 13A) übrigzulassen.
Sodann wird das Substrat 15 wiederum der thermischen Oxydation ausgesetzt. Da die Oxydationsrate des Substrats unter dem Oxidfilm 30 geringer ist als die im anderen Teil, schreitet die Oxydation wie in Fig. 12B gezeigt fort. Das heißt, der freiliegende Teil des Siliziumsubtrats wird tiefer oxydiert, um einen Oxidfilm 31 wachsen zu lassen.
Wenn die Oxidfilme 30 und 31 durch Fluorwasserstoff (HF) weggeätzt werden, erscheint eine messerartige Struktur, wie dies in Fig. 12C dargestellt ist. Der Vorsprung betrug ungefähr 0,6 Mikrometer in einem Beispiel. Auf einem derart geformten Substrat wird eine Epitaxialschicht 14 aufgewachsen und es folgen ähnliche Verfahren wie die oben beschriebenen.
Alternativ kann der Oxidfilm 30, wie in Fig. 12A gezeigt, als eine Maske für das selektive Ätzen verwendet werden. Die sich dann ergebende Struktur ist ähnlich der in Fig. 12C gezeigten.

Claims (3)

1. Integrierte Halbleiteranordnung mit mindestens einem vertikalen statischen Induktionstransistor (SIT) und einem weiteren Transistor, die in einem Halbleiterkörper ausgebildet sind und jeweils einen gemeinsamen Halbleiterbereich aufweisen,
wobei der Drainbereich des statischen Induktionstransistors mit hoher Störstellenkonzentration eines ersten Leitfähigkeitstyps an der Hauptoberfläche des Halbleiterkörpers und dessen Sourcebereich hoher Störstellenkonzentration des ersten Leitfähigkeitstyps an der rückseitigen Oberfläche des Halbleiterkörpers ausgebildet sind,
wobei der zwischen Source- und Drainbereich liegende Kanalbereich in einer Nahezu-Intrinsic-Schicht niedriger Störstellenkonzentration des ersten Leitfähigkeitstyps angeordnet ist und der Gatebereich hoher Störstellenkonzentration des zum ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyps in einem den Kanalbereich des statischen Induktionstransistors umgebenden Ausnehmungsteil des Halbleiterkörpers ausgebildet ist, dadurch gekennzeichnet, daß der vom Ausnehmungsteil vorspringende Teil mindestens einen Drainbereich (19) aufweist und daß der Gatebereich (18) zur Außenseite des Ausnehmungsteils sich hinerstreckt und mit dem Emitterbereich (18, E) oder Kollektorbereich (18, C) eines im Oberflächenteil der Nahezu- Intrinsic-Schicht (14) ausgebildeten lateralen Bipolartransistors (16, 17, 18) gemeinsam ist, wobei der Bipolartransistor als Treibertransistor und der invers betriebene statische Induktionstransistor als Ausgangsschalttransistor der integrierten Halbleiteranordnung dienen (Fig. 6A, 6B; 7).
2. Integrierte Halbleiteranordnung mit mindestens einem vertikalen statischen Induktionstransistor (SIT) und einem weiteren Transistor, die in einem Halbleiterkörper ausgebildet sind und jeweils einen gemeinsamen Halbleiterbereich aufweisen,
wobei der Drainbereich des statischen Induktionstransistors mit hoher Störstellenkonzentration eines ersten Leitfähigkeitstyps an der Hauptoberfläche des Halbleiterkörpers und dessen Sourcebereich hoher Störstellenkonzentration des ersten Leitfähigkeitstyps an der rückseitigen Oberfläche des Halbleiterkörpers ausgebildet sind,
wobei der zwischen Source- und Drainbereich liegende Kanalbereich in einer Nahezu-Intrinsic-Schicht niedriger Störstellenkonzentration des ersten Leitfähigkeitstyps angeordnet ist und der Gatebereich hoher Störstellenkonzentration des zum ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyps in einem den Kanalbereich des statischen Induktionstransistors umgebenden Ausnehmungsteil des Halbleiterkörpers ausgebildet ist, dadurch gekennzeichnet, daß der vom Ausnehmungsteil vorspringende Teil mindestens einen Drainbereich (19) aufweist und daß der Gatebereich (18) zur Außenseite des Ausnehmungsteils sich hinerstreckt und mit dem Sourcebereich (18, S) oder Drainbereich eines im Oberflächenteil der Nahezu- Intrinsic-Schicht (14) ausgebildeten lateralen statischen Induktionstransistors (20, D; 21, G; 18, S; 22) gemeinsam ist, wobei der laterale statische Induktionstransistor als Treibertransistor und der vertikale, invers betriebene statische Induktionstransistor als Ausgangsschalttransistor der integrierten Halbleiteranordnung dienen (Fig. 9A, 9B).
3. Integrierte Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Sourcebereich (15) des statischen Induktionstransistors einen vorspringenden Teil unterhalb des Drainbereichs (19) und zu diesem hin aufweist (Fig. 8).
DE19762655917 1975-12-09 1976-12-09 Integrierte schaltung Granted DE2655917A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50146588A JPS5811102B2 (ja) 1975-12-09 1975-12-09 半導体集積回路

Publications (2)

Publication Number Publication Date
DE2655917A1 DE2655917A1 (de) 1977-06-16
DE2655917C2 true DE2655917C2 (de) 1989-07-13

Family

ID=15411098

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762655917 Granted DE2655917A1 (de) 1975-12-09 1976-12-09 Integrierte schaltung

Country Status (8)

Country Link
US (1) US4259681A (de)
JP (1) JPS5811102B2 (de)
CA (1) CA1075826A (de)
DE (1) DE2655917A1 (de)
FR (1) FR2335052A1 (de)
GB (1) GB1572190A (de)
IT (1) IT1065020B (de)
NL (1) NL180894C (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS608628B2 (ja) * 1976-07-05 1985-03-04 ヤマハ株式会社 半導体集積回路装置
JPS5838938B2 (ja) * 1976-08-03 1983-08-26 財団法人半導体研究振興会 半導体集積回路
CS199407B1 (en) * 1977-01-06 1980-07-31 Artases R Nazarjan Injection integrated circuit
NL191525C (nl) 1977-02-02 1995-08-21 Shinkokai Zaidan Hojin Handot Halfgeleiderinrichting omvattende een stroomkanaalgebied van een eerste geleidingstype dat wordt omsloten door een van een stuurelektrode voorzien stuurgebied van het tweede geleidingstype.
DE2858820C2 (de) * 1977-02-02 1996-09-19 Zaidan Hojin Handotai Kenkyu I·2·L-Schaltungsstruktur
JPS53103770A (en) * 1977-02-22 1978-09-09 Seiko Instr & Electronics Ltd Electronic timepiece
US4326209A (en) * 1977-04-13 1982-04-20 Nippon Gakki Seizo Kabushiki Kaisha Static induction transistor
JPS53147483A (en) * 1977-05-28 1978-12-22 Handotai Kenkyu Shinkokai Semiconductor ic
US4284997A (en) 1977-07-07 1981-08-18 Zaidan Hojin Handotai Kenkyu Shinkokai Static induction transistor and its applied devices
JPS5466080A (en) * 1977-11-05 1979-05-28 Nippon Gakki Seizo Kk Semiconductor device
FR2411512A1 (fr) * 1977-12-06 1979-07-06 Lardy Jean Louis Porte logique a transistor mos multidrain
JPS54103735U (de) * 1977-12-29 1979-07-21
JPS54162488A (en) * 1978-06-13 1979-12-24 Mitsubishi Electric Corp Semiconductor logic circuit device of electrostatic induction type
JPS5662356A (en) * 1979-10-26 1981-05-28 Seiko Instr & Electronics Ltd Logic integrated circuit device and its manufacturing method
DE3736009C2 (de) * 1986-10-23 1998-03-19 Sony Corp Sperrschicht-FET
US4811063A (en) * 1987-10-20 1989-03-07 General Motors Corporation JMOS transistor utilizing polysilicon sinks
US5498997A (en) * 1994-12-23 1996-03-12 Schiebold; Cristopher F. Transformerless audio amplifier
US11164746B2 (en) 2018-06-26 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and a semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1084937A (en) * 1965-03-31 1967-09-27 Standard Telephones Cables Ltd Transistors
GB1507061A (en) * 1974-03-26 1978-04-12 Signetics Corp Semiconductors
US3978515A (en) * 1974-04-26 1976-08-31 Bell Telephone Laboratories, Incorporated Integrated injection logic using oxide isolation

Also Published As

Publication number Publication date
FR2335052A1 (fr) 1977-07-08
IT1065020B (it) 1985-02-25
NL7613364A (nl) 1977-06-13
NL180894C (nl) 1987-05-04
JPS5811102B2 (ja) 1983-03-01
NL180894B (nl) 1986-12-01
GB1572190A (en) 1980-07-23
US4259681A (en) 1981-03-31
DE2655917A1 (de) 1977-06-16
JPS5292468A (en) 1977-08-03
CA1075826A (en) 1980-04-15
FR2335052B1 (de) 1980-09-12

Similar Documents

Publication Publication Date Title
DE2655917C2 (de)
DE2214935C2 (de) Integrierte MOS-Schaltung
DE2837028C2 (de)
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE2801085C2 (de)
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE69133300T2 (de) Feldeffektanordnung mit einem Kanal aus polykristallinem Silizium
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE3737790C2 (de)
DE3048816A1 (de) Durchbruch-referenzdiode
DE3834223A1 (de) Fuer den tieftemperaturbetrieb geeigneter homouebergangs-bipolartransistor mit hoher basiskonzentration
EP0657941A2 (de) Steuerbares Leistungshalbleiterbauelement mit Pufferzone und Verfahren zu dessen Herstellung
DE4026121A1 (de) Leitfaehigkeitsmodulations-mosfet
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2734997A1 (de) Integrierte halbleiterschaltung
DE1813130C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE1240590C2 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE3731000C2 (de) Integrierte Halbleiteranordnung mit p-Kanal- und n-Kanal-Feldeffekttransistoren
DE4439131C2 (de) Halbleitereinrichtung mit einem Verbindungsbereich und Verfahren zur Herstellung derselben
DE4344278C2 (de) Halbleitervorrichtung mit isoliertem Gate und Herstellungsverfahren
DE2731443C2 (de)
DE2820913C2 (de)
DE3026779C2 (de)
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19523333A1 (de) Bipolare Halbleitereinrichtung und Verfahren zur Herstellung einer solchen

Legal Events

Date Code Title Description
Q176 The application caused the suspense of an application

Ref document number: 2730373

Country of ref document: DE

D2 Grant after examination
8364 No opposition during term of opposition