-
Die
vorliegende Erfindung bezieht sich auf eine Ansteuerschaltung zum Ansteuern
eines Leistungshalbleiterelements und insbesondere auf eine Ansteuerschaltung,
die in der Lage ist, durch Entfernen asynchroner Fehlersignale sowie
synchroner Fehlersignale eine Fehlfunktion zu vermeiden.
-
In
gewöhnlichen
Fällen
des Ansteuerns eines als Halbbrücke
geschalteten Leistungshalbleiterelements (MOSFET, IGBT oder dergleichen)
mit einer integrierten Schaltung hoher Spannungsfestigkeit (HVIC
= high-withstand-voltage integrated circuit) ist die Last an dem
Leistungshalbleiterelement eine induktive Last (L) wie z. B. ein
Motor oder eine Leuchtstofflampe. Eine vorübergehende Änderung in einer hochseitigen
Referenzspannung (VS) auf dem HVIC auf die negative Seite relativ
zu Masse (GND) tritt zum Zeitpunkt des Schaltens unter dem Einfluss dieser
induktiven Last und einer parasitären L-Komponente oder dergleichen
aufgrund einer Verdrahtung auf einer Leiterplatte oder dergleichen
auf. Zum Zeitpunkt der Rückkehr
von der Änderung
auf die negative (Spannungs-)Seite fließt in dem pegelschieben den
MOSFET hoher Spannungsfestigkeit ein Erholungsstrom von der hochseitigen
Leistungsversorgung (VB) durch einen Pegelschiebewiderstand als Drainstrom.
Es besteht die Möglichkeit,
dass dieser Strom irrtümlich
als hochseitiges Eingangssignal erkannt wird und eine Fehlfunktion
in der hochseitigen Schaltung und eine anormale Signalausgabe an
dem Ausgang der hochseitigen Schaltung (Steuersignal des oberen
Zweigs) bewirkt. In so einem Fall kann ein Fehler auftreten wie
z. B. ein Armkurzschluss. In einigen Fällen tritt so eine Fehlfunktion
aufgrund eines auf VS aufgebrachten dv/dt auf (s. z. B.
JP 2003-133927 ).
-
Um
diesen Fehler zu vermeiden, gibt es ein System, bei dem ein Pegelschiebesignal
gewählt wird
mittels eines CR-Filters und eines Logikfiltersystems, bei dem eine
gleichzeitige Eingabe von Fehlersignalen an ein RS-Flip-Flop, das
in der hochseitigen Schaltung eingebaut ist, durch eine Logikschaltung ausgeschlossen
wird (s. z. B.
JP 2001-145370 ).
-
Aufgrund
von Fertigungsschwankungen gibt es einen Unterschied in einem Fehlbetriebssignalspielraum
zwischen einem Element, das die Pegelschiebeschaltung auf der EIN-Signalseite
bildet, und einem Element, das die Pegelschiebeschaltung auf der
AUS-Signalseite
bildet. Auch wenn die Zeitspanne, während der ein Erholungsstrom
aufgrund einer negativen Störung
in VS fließt,
und die Zeitspanne, während
der das AUS-Signal erzeugt wird, einander überlappen, ist die Dauer des
Erholungsstroms, der durch den pegelschiebenden MOSFET mit großer Spannungsfestigkeit
auf der EIN-Seite fließt,
größer als
diejenige des Erholungsstroms, der auf der AUS-Seite fließt. In einem
solchen Fall werden Fehlersignale erzeugt, die nicht synchron zueinander sind
(und im folgenden als asynchrone Fehlersignale bezeichnet werden),
wobei die Anstiegs- oder Abfallzeiten, bei denen das EIN-Signal
und das AUS-Signal ansteigt (von L zu H) oder abfällt (von
H zu L) nicht miteinander zusammentreffen oder keine Koinzidenz
zwischen den Anstiegszeiten und den Ab fallzeiten stattfindet. Die
herkömmliche
Schaltung ist in der Lage, Fehlersignale zu entfernen, die auf der EIN-Signalseite
und der AUS-Signalseite gleichzeitig zueinander auftreten und deren
Anstiegs- und Abfallzeiten zueinander koinzidieren (im folgenden
als synchrone Fehlersignale bezeichnet), sie ist jedoch nicht in
der Lage, asynchrone Fehlersignale zu entfernen.
-
In
Anbetracht des oben beschriebenen Problems besteht die Aufgabe der
vorliegenden Erfindung darin, eine Ansteuerschaltung bereitzustellen, die
in der Lage ist, durch Entfernen von asynchronen Fehlersignalen
sowie von synchronen Fehlersignalen eine Fehlfunktion zu vermeiden.
-
Die
Aufgabe wird gelöst
durch eine Ansteuerschaltung gemäß Anspruch
1. Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen angegeben.
-
Die
Ansteuerschaltung enthält
eine Pegelschiebeschaltung, die jeweils zum Steuern eines Leistungshalbleiterelements
in einen eingeschalteten und einen ausgeschalteten Zustand pegelverschobene
EIN-Signal und AUS-Signale ausgibt, ein erstes RS-Flip-Flop, dem das EIN-Signal über einen
Rücksetzeingangsanschluss
und das AUS-Signal über
einen Rücksetzeingangsanschluss
zugeführt
wird und das ein Ansteuersignal an das Leistungshalbleiterelement
ausgibt, und eine Logikfilterschaltung, die zwischen der Pegelschiebeschaltung
und dem RS-Flipflop angeordnet ist und die die Übertragung des EIN-Signals
und des AUS-Signals blockiert während
einer Zeitspanne von einer Zeit, zu der sowohl das EIN-Signal als
auch das AUS-Signal einen ersten Logikzustand annehmen, bis zu einer
Zeit, zu der sowohl das EIN-Signal
als auch das AUS-Signal einen zweiten Logikzustand annehmen.
-
Gemäß der vorliegenden
Erfindung kann ein Fehlbetrieb verhindert werden durch Entfernen
von asynchronen Fehlersignalen sowie von synchronen Fehlersignalen.
-
Weitere
Merkmale und Zweckmäßigkeiten der
Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen
anhand der beigefügten Zeichnungen.
-
1 ist
ein Diagramm, das eine Ansteuerschaltung gemäß einer ersten Ausführungsform
der vorliegenden Erfindung zeigt.
-
2 ist
ein Zeitdiagramm zum Erläutern des
Betriebs der in 1 gezeigten Ansteuerschaltung.
-
3 ist
ein Diagramm, das eine Ansteuerschaltung gemäß einer zweiten Ausführungsform
der vorliegenden Erfindung zeigt.
-
4 ist
ein Zeitdiagramm zum Erläutern des
Betriebs der in 3 gezeigten Ansteuerschaltung.
-
5 ist
ein Diagramm, das eine Ansteuerschaltung gemäß einer dritten Ausführungsform
der vorliegenden Erfindung zeigt.
-
6 ist
ein Zeitdiagramm zum Erläutern des
Betriebs der in 5 gezeigten Ansteuerschaltung.
-
7 ist
ein Diagramm, das eine Ansteuerschaltung gemäß einer vierten Ausführungsform
der vorliegenden Erfindung zeigt.
-
8 ist
ein Zeitdiagramm zum Erläutern des
Betriebs der in 7 gezeigten Ansteuerschaltung.
-
1 ist
ein Diagramm, das eine Ansteuerschaltung gemäß einer ersten Ausführungsform
der vorliegenden Erfindung zeigt. 2 ist ein
Zeitdiagramm zum Erläutern
des Betriebs der in 1 gezeigten Ansteuerschaltung.
-
Diese
Ansteuerschaltung erzeugt ein Treibersignal für ein hochseitiges Leistungshalbleiterelement
in einer Halbbrückenschaltung
und enthält
eine Steuerpulserzeugungsschaltung 11, eine Pegelschiebeschaltung 12,
ein Logikfilter 13a, ein RS-Flip-Flop 14 und eine
Treiberschaltung 15.
-
Die
Steuerpulsschaltung 11 empfängt ein Steuereingangssignal
zum Steuern des hochseitigen Leistungshalbleiterelements, erzeugt
ein Einzelpulssignal basierend auf (synchronisiert mit) einem Ansteigen
und Abfallen des Steuereingangssignals, und gibt getrennte Eingangs-EIN-
und -AUS-Signale mit niedriger Spannung (5V) an die Pegelschiebeschaltung 12 ab.
-
Die
Pegelschiebeschaltung 12 enthält Widerstände R1 und R2, hochspannungsfeste NMOS-Transistoren
T1 und T2 sowie Inverter 16 und 17. Die Sourcen
der Transistoren T1 und T2 sind mit Masse GND verbunden, während die
Drains jeweils über
die Widerstände
R1 und R2 mit einer hochseitigen Leistungsversorgung VB verbunden
sind. Die Eingangs-EIN- und -AUS-Signale zum Steuern des EIN/AUS-Betriebs
des Leistungshalbleiterelements werden auf der Grundlage des der
Steuerpulserzeugungsschaltung 11 eingegebenen Steuersignals
an die Gates der Transistoren T1 und T2 angelegt. Die Transistoren
T1 und T2 werden durch diese Signale betrieben zum Erzeugen von
Spannungen über
die Widerstände
R1 und R2. Das Eingangs-EIN-Signal und das Eingangs-AUS-Signal werden
dadurch zu einer hohen Spannung (15 V) pegelverschoben und von den
Drainseiten der Transistoren T1 und T2 über Inverter 16 und 17 als
ein EIN-Signal (Punkt A) und ein AUS-Signal (Punkt B) ausgegeben.
-
Dem
RS-Flip-Flop 14 werden das EIN-Signal und das AUS-Signal
zugeführt,
die durch die Logikfilterschaltung 13a gewonnen werden,
die unten detailliert beschrieben wird. Das EIN-Signal wird über einen
Setzeingangsanschluss S eingegeben, während das AUS-Signal über einen
Rücksetzeingangsanschluss
R eingegeben wird. Das RS-Flip-Flop 14 gibt über die
Treiberschaltung 15 ein Ansteuersignal an den Gateanschluss
des (nicht gezeigten) Leistungshalbleiterelements aus. Genauer gesagt
setzt das RS-Flip-Flop 14 seinen
Ausgang Q von L auf H, wenn sich das Signal an dem Setzeingangsanschluss
von L auf H ändert,
und es setzt den Ausgang Q von H auf L zurück, wenn sich das Signal an
dem Rücksetzeingangsanschluss
R in dem Zustand, in dem der Ausgang Q auf H liegt, von L auf H ändert.
-
Die
Logikfilterschaltung 13a ist zwischen der Pegelschiebeschaltung 12 und
dem RS-Flip-Flop 14 angeordnet und enthält Inverter 21 bis 33,
eine NAND-Schaltung 34, NOR-Schaltungen 35 bis 37 und
ein zweites RS-Flip-Flop 38. Der NAND-Schaltung 34 werden
das EIN-Signal und das AUS-Signal zugeführt, die von der Pegelschiebeschaltung 12 pegelverschoben
wurden, und sie führt
eine NAND-Verknüpfung
dieser Signale durch. Der NOR-Schaltung 35 werden das EIN-Signal
und das AUS-Signal zugeführt,
und sie führt
eine NOR-Verknüpfung
dieser Signale durch.
-
Dem
zweiten RS-Flip-Flop 38 wird ein Ausgangssignal der NAND-Schaltung 34 zugeführt. Dieses
Signal wird über
einen Setzeingangsanschluss LS eingegeben. Dem zweiten RS-Flip-Flop 38 wird auch
ein Ausgangssignal der NOR-Schaltung 35 über die
Inverter 26, 27 und 28 zugeführt. Dieses
Signal wird über
einen Rücksetzeingangsanschluss
LR eingegeben. Das zweite RS-Flip-Flop 38 gibt ein Maskensignal
(Punkt M) an seinem Ausgang Q aus. Das RS-Flip-Flop 38 ist
vom Typ einer Negativlogikeingangseinstellpriorität, so dass
es das Maskensignal (Punkt M) von L auf H setzt, wenn sich das Signal
an dem Setzeingangsanschluss LS von H (erste Logik) auf L (zweite
Logik) ändert,
und das Maskensignal von H auf L zurücksetzt, wenn sich der Rücksetzeingang
in dem Zustand, in dem das Maskensignal auf H liegt, von H auf L ändert.
-
Der
NOR-Schaltung 36 wird das EIN-Signal über die Inverter 21 bis 25 zugeführt, und
sie führt
mit dem Maskensignal von dem zweiten RS-Flip-Flop 38 eine
NOR-Verknüpfung
durch und gibt das Ergebnis dieser Verknüpfung an den Setzeingangsanschluss S
des RS-Flip-Flops 14 aus. Der NOR-Schaltung 37 wird
das AUS-Signal über
die Inverter 29 bis 33 zugeführt, und sie führt mit
dem Maskensignal von dem zweiten RS-Flip-Flop 38 eine NOR-Verknüpfung durch
und gibt das Ergebnis dieser Verknüpfung an den Rücksetzeingangsanschluss
R des RS-Flip-Flops 14 aus.
-
Wie
in 2 gezeigt werden in dem EIN-Signal (Punkt A) und
dem AUS-Signal (Punkt B) nicht nur synchrone Fehlersignale erzeugt,
sondern auch asynchrone Fehlersignale aufgrund von Fertigungsschwankungen
und asynchrone Fehlersignale aufgrund einer negativen Störung in
VS. Das Maskensignal (Punkt M) von dem zweiten RS-Flip-Flop 38 liegt
jedoch auf H während
der Zeitspanne von der Zeit an, zu der sowohl das EIN-Signal als
auch das AUS-Signal H wird, bis zu der Zeit, zu der sowohl das EIN-Signal als auch das
AUS-Signal L wird. Die Logikfilterschaltung 13 blockiert
dadurch eine Übertragung
des EIN-Signals und des AUS-Signals während der Zeitspanne von der
Zeit an, zu der sowohl das EIN-Signal als auch das AUS-Signal H
wird, bis zu der Zeit, zu der sowohl das EIN-Signal als auch das AUS-Signal
L wird. Somit werden asynchrone Fehlersignale sowie synchrone Fehlersignale
entfernt, um einen Fehlbetrieb zu vermeiden. Da durch Verwenden
der Inverter eine Signalübertragungsverzögerungszeiteinstellung
durchgeführt
wird, kann die Ansteuerschaltung mit verbesserten Eigenschaften und
hoher Genauigkeit verwirklicht werden.
-
Die
Zeitdiagramme in 2 sind so dargestellt, als ob
Fehlersignale aufeinanderfolgend in dem EIN-Signal (Punkt A) und
dem AUS-Signal (Punkt B) erzeugt würden. Die Zeitdiagramme sind jedoch
bereitgestellt, um in geeigneter Weise zur konkreten Erläuterung
des Betriebs der Schaltung in den Ausführungsformen verwendet zu werden,
und sie basieren nicht notwendigerweise auf tatsächlichen Signalverläufen einschließlich Fehlersignalen.
-
3 ist
ein Diagramm, das eine Ansteuerschaltung gemäß einer zweiten Ausführungsform
der vorliegenden Erfindung zeigt. 4 ist ein
Zeitdiagramm zum Erläutern
des Betriebs der in 3 gezeigten Ansteuerschaltung.
-
Verglichen
mit der ersten Ausführungsform enthält eine
Logikfilterschaltung 13b in dieser Ansteuerschaltung anstelle
der Inverter 26 und 27 eine Verzögerungsschaltung 42,
die zwischen der NOR-Schaltung 35 und dem Rücksetzeingangsanschluss
RL des zweiten RS-Flip-Flops 38 angeordnet ist, anstelle
der Inverter 22 und 23 eine Verzögerungsschaltung 41,
die zwischen der Pegelschiebeschaltung 12 und der NOR-Schaltung 36 angeordnet ist
und anstelle der Inverter 30 und 31 eine Verzögerungsschaltung 43,
die zwischen der Pegelschiebeschaltung 12 und der NOR-Schaltung 37 angeordnet ist.
Für gewöhnlich wird
jede dieser Verzögerungsschaltungen 41, 42 und 43 bereitgestellt
durch Anschließen
eines Kondensators zwischen die Signalleitung und eine Referenzspannung,
und die Verzögerungszeit
wird auf der Grundlage der Lade-/Entladeeigenschaften der Verzögerungsschaltung
eingestellt. Im Vergleich mit dem Fall, in dem die Verzögerungszeit
durch Schalten von Invertern in Mehrfachstufen eingestellt ist,
kann der Bereich der Verzögerungszeit
frei eingestellt werden.
-
Wie
in 4 im Hinblick sowohl auf synchrone als auch auf
asynchrone Fehlersignale gezeigt ist, die in dem EIN-Signal (Punkt
A) und dem AUS-Signal (Punkt B) erzeugt werden, liegt das von dem
zweiten RS-Flip-Flop 38 ausgegebene Maskensignal (Punkt M)
auf H während
der Zeitspanne von der Zeit, zu der sowohl das EIN-Signal als auch
das AUS-Signal H werden, bis zu der Zeit, zu der sowohl das EIN-Signal als
auch das AUS-Signal L werden. Die Logikfilterschaltung 13b blockiert
dadurch die Übertragung
des EIN-Signals und des AUS-Signals während der Zeitspanne von der
Zeit, zu der sowohl das EIN-Signal als auch das AUS-Signal H werden,
bis zu der Zeit, zu der sowohl das EIN-Signal als auch das AUS-Signal
L werden. Somit werden asynchrone Fehlersignale sowie synchrone
Fehlersignale entfernt, um einen Fehlbetrieb zu verhindern. Wenn
eine Verzögerung,
die eine Übertragung
des EIN-Signals und des AUS-Signals begleitet, größer ist
als eine Verzögerung,
die das Bilden des Maskensignals begleitet, können die Fehlersignale nicht
entfernt werden. Daher ist es erforderlich, die Verzögerungszeit
durch die Verzögerungsschaltungen 41 und 43 kürzer einzustellen
als die Verzögerungszeit
der Verzögerungsschaltung 42.
Dasselbe kann auch im Hinblick auf andere Ausführungsformen gesagt werden,
die verschiedene Schaltungsaufbauten aufweisen. Der Schaltungsbetrieb
kann optimiert werden durch Abgleichen der Einstellungen der Pulsbreite
usw. des Eingangs-EIN-Signals und des Eingangs-AUS-Signals sowie der Einstellung der
Verzögerungszeit.
-
Die
zweite Ausführungsform
stellt einen Fall dar, in dem die Verzögerungszeit über die
Verzögerungsschaltung 42 größer eingestellt
ist als die Verzögerungszeit über die
Inverter 26 und 27 in der ersten Ausführungsform.
Die Zeitspanne von der Zeit, zu der das EIN-Signal (Punkt A) oder
das AUS-Signal (Punkt B) einen Übergang
durchführt,
bis zu der Zeit, zu der das Signal an dem Rücksetzeingangsanschluss LR
des zweiten RS-Flip-Flops 38 entsprechend dem Übergang
ansteigt oder abfällt,
ist vergrößert. Demzufolge
ist die Zeitspanne, während
der das Maskensignal (Punkt M) auf H liegt, im Vergleich zu der
ersten Ausführungsform
vergrößert.
-
Somit
kann der Bereich des Blockierens der Übertragung des EIN-Signals und des AUS-Signals durch
Einstellen der Verzögerungszeit
der Verzögerungsschaltung 42 leichter
gesteuert werden als bei der ersten Ausführungsform, während dieselbe
Wirkung wie bei der ersten Ausführungsform
erzielt wird.
-
5 ist
ein Diagramm, das eine Ansteuerschaltung gemäß einer dritten Ausführungsform
der vorliegenden Erfindung zeigt. 6 ist ein
Zeitdiagramm zum Erläutern
des Betriebs der in 5 gezeigten Ansteuerschaltung.
-
Verglichen
mit der ersten Ausführungsform enthält eine
Logikfilterschaltung 13c in dieser Ansteuerschaltung anstelle
der NOR-Schaltung 35 und der Inverter 26 bis 28 einen
Inverter 44 und eine Verzögerungsschaltung 45,
die zwischen der NAND-Schaltung 34 und
dem Rücksetzeingangsanschluss
LR des zweiten RS-Flip-Flops 38 angeordnet sind.
-
Dem
zweiten RS-Flip-Flop 38 werden das Ausgangssignal der NAND-Schaltung 34 über den Setzeingangsanschluss
LS und das durch Invertieren des Ausgangssignals der NAND-Schaltung 34 gewonnenen
Signal über
den Rücksetzeingangsanschluss
LR zugeführt,
und es gibt das Maskensignal aus. Genauer gesagt setzt das zweite
RS-Flip-Flop 38 das Maskensignal von L auf H, wenn sich
das Signal an dem Setzeingangsanschluss LS von H auf L ändert, und
es setzt das Maskensignal von H auf L zurück, wenn sich das Signal an
dem Rücksetzeingangsanschluss
LR von H auf L ändert.
-
Wie
in 6 im Hinblick sowohl auf synchrone als auch auf
asynchrone Fehlersignale gezeigt, die in dem EIN-Signal (Punkt A)
und dem AUS-Signal (Punkt B) erzeugt werden, liegt das von dem zweiten RS-Flip-Flop 38 ausgegebene
Maskensignal (Punkt M) auf H während
des Ablaufs einer vorbestimmten Verzögerungszeitspanne nach der
Zeit, zu der sowohl das EIN-Signal als auch das AUS-Signal H werden.
Die Logikfilterschaltung 13c ist im Hinblick auf die vorbestimmte
Verzögerungszeit
optimiert zum Blockieren der Übertragung
des EIN-Signals und des AUS-Signals während der Zeitspanne von der
Zeit, zu der sowohl das EIN-Signal
als auch das AUS-Signal H werden, bis zu der Zeit, zu der sowohl
das EIN-Signal als auch das AUS-Signal L werden. Somit werden asynchrone
Fehlersignale sowie synchrone Fehlersignale entfernt, um eine Fehlfunktion
zu verhindern. Ein Signal, das durch Invertieren und Verzögern des
Signals an dem Setzeingangsanschluss LS gewonnen wird, wird dem
Rücksetzeingangsanschluss
LR des zweiten RS-Flip-Flops 38 zugeführt, wodurch es ermöglicht wird,
den Schaltungsaufbau zu vereinfachen.
-
7 ist
ein Diagramm, das eine Ansteuerschaltung gemäß einer vierten Ausführungsform
der vorliegenden Erfindung zeigt. 8 ist ein
Zeitdiagramm zum Erläutern
des Betriebs der in 7 gezeigten Ansteuerschaltung.
-
Im
Vergleich zu der ersten Ausführungsform enthält eine
Logikfilterschaltung 13d in dieser Ansteuerschaltung anstelle
der NOR-Schaltung 35, der Inverter 26 bis 28 und
des zweiten RS-Flip-Flops 38 einen
PMOS-Transistor 46, dessen Gate mit dem Ausgang der NAND-Schaltung 34 verbunden
ist, dessen Source mit der hochseitigen Leistungsversorgung VB verbunden
ist und der ein Signal von seinem Drain ausgibt, eine Konstantstromschaltung 47,
die zwischen den Drain des PMOS-Transistors 46 und die
hochseitige Referenzspannung VS geschaltet ist, und einen Kondensator 48,
der parallel zu der Konstantstromquelle 47 geschaltet ist.
Das Ausgangssignal an dem Drain des PMOS-Transistors 46 wird
als Maskensignal (Punkt M) gewonnen. Der NOR-Schaltung 36 werden ein durch
Invertieren des EIN-Signals gewonnenes Signal und das Drainausgangssignal des
PMOS-Transistors 46, d. h. das Maskensignal, zugeführt, und
sie führt
eine NOR-Verknüpfung
dieser Signale durch. Der NOR-Schaltung 37 wird ein durch
Invertieren des AUS-Signals gewonnenes Signal und das Ausgangssignal
des PMOS-Transistors 46 zugeführt, und sie führt eine
NOR-Verknüpfung dieser
Signale durch.
-
Wie
in 8 im Hinblick sowohl auf synchrone als auch auf
asynchrone Fehlersignale gezeigt, die in dem EIN-Signal (Punkt A)
und dem AUS-Signal (Punkt B) erzeugt werden, wird der PMOS-Transistor 46 eingeschaltet,
um den Kondensator 48 von der hochseitigen Leistungsversorgung
aus aufzuladen, wenn sowohl das EIN-Signal als auch das AUS-Signal
H werden, wodurch das Maskensignal auf H gesetzt wird. Wenn das
EIN-Signal oder das AUS-Signal L wird, wird der PMOS-Transistor 46 ausgeschaltet,
und die Ladung auf dem Kondensator 48 wird von der Konstantstromschaltung 47 entladen.
Das Maskensignal wird dadurch nach dem Ablauf einer vorbestimmten
Zeitspanne auf L zurückgesetzt.
Die Logikfilterschaltung 13d ist optimiert im Hinblick
auf die vorbestimmte Zeitspanne, um eine Übertragung des EIN-Signals
und des AUS-Signals zu blockieren während der Zeitspanne von der
Zeit, zu der sowohl das EIN-Signal als auch das AUS-Signal H werden, bis
zu der Zeit, zu der sowohl das EIN-Signal als auch das AUS-Signal
L werden. Somit werden asynchrone Fehlersignale sowie synchrone
Fehlersignale entfernt, um einen Fehlbetrieb zu vermeiden. Die vorbestimmte
Zeitspanne vor dem Einstellen auf L kann über die Kapazität des Kondensators 46 und
den Konstantstrom der Konstantstromschaltung 47 bestimmt
werden. Daher kann der erwünschte
Wert mit Genauigkeit als vorbestimmte Zeitspanne eingestellt werden.
Insbesondere in einem Fall, in dem eine Konstantstromschaltung zusammen
mit einer Ansteuerschaltung in einem IC-Aufbau bereitgestellt ist, kann
die Schaltung gemäß der vierten
Ausführungsform
leicht unter Verwendung der Konstantstromschaltung aufgebaut werden.
-
Es
ist klar, dass viele Abwandlungen und Variationen der vorliegenden
Erfindung im Licht der obigen Lehren möglich sind.