-
Die vorliegende Erfindung betrifft
im allgemeinen elektronische Bauelemente und im speziellen ein Bauelement
bzw. Element zum Vorspannen von Speicherspalten-Bitleitungen mit einer Pull-up- oder
Biasspannung.
-
Viele existierende Speicherbauelemente, wie
etwa ein statischer Schreib-Lese-Speicher (SRAM), umfassen ein Array
von redundanten Speicherzellen zum Ersetzen von fehlerhaften Matrixspeicherzellen.
Wenn eine fehlerhafte Matrixspeicherzelle während eines anfänglichen
Testvorganges des Speicherbauelements ermittelt wird, wird in der
Regel die gesamte Speicherspalte, welche die fehlerhafte Zelle enthält, als
fehlerbehaftete identifiziert. Die Testvorrichtung programmiert
sodann das Speicherelement, derart, daß die fehlerhafte Spalte durch eine
Spalte der redundanten Speicherzellen ersetzt wird. Üblicherweise
ist dieser Austausch für
externe Schaltungen, wie etwa ein Mikroprozessor oder andere Rechenschaltungen,
mit welchen das Speicherbauelement später benutzt werden kann, erkennbar.
-
US-A-5,390,150 beschreibt ein Halbleiterspeicherelement
mit einer Redundanzschaltung, welches Trennverbindungen zum wahlweisen
Unterbrechen der Zufuhr der Versorgungsspannung an die Bitleitungspaare
aufweist. Dies wird durchgeführt, um
den Energieverbrauch zu minimieren, welcher von dem Kontakt der
Bitleitung mit Erdpotential herstammt, der durch einen Prozeßfehler
an den Bitleitungen in einem Standby-Zustand herrührt, selbst wenn
ein Spaltenaustausch durchgeführt
wird.
-
Es gibt wenigstens zwei Arten von
existierenden Speicherelementen, welche einen Redundanzspeicher
haben. Bei der ersten muß die
fehlerhafte Spalte von der Lese/Schreib-Schaltung abgekoppelt werden,
um Datenbusfehler während
einer Leseoperation zu verhindern. Das heißt, wenn die fehlerhafte Spalte
nicht abgekoppelt wird, können
sowohl diese als auch die redundante Austauschspalte gleichzeitig versuchen,
Daten auf den Datenbus während
einer Leseoperation zu laden. Solche gleichzeitigen Datenladevorgänge können einen
Lesefehler verursachen. Ein Beispiel für die erste Art von Speicherelementen
ist im U.S. Patent Nr. 5,355,340 offenbart, welches am 11. Oktober
1994 an Coker et al. erteilt wurde.
-
Bei der zweiten Art von existierenden
Speicherelementen ist es nicht notwendig, die fehlerhafte Spalte
abzukoppeln, um Datenfehler zu verhindern, weil die Daten von der
Matrix und den redundanten Spalten auf dem Datenbus multiplexiert
werden. Die fehlerhafte Spalte wird jedoch oft von der Lese/Schreib-Schaltung
abgekoppelt, um zu verhindern, daß diese einen Standby-Strom
von der Biasspannung abzieht. Ein solcher Standby-Strom, welcher
typischerweise durch eine Kurzschlußschaltung oder einen anderen
fehlerhaften Zustand verursacht wird, der die Spalte fehlerhaft
gemacht hat, verschwendet Energie und erhöht die Wärme, die durch das Speicherelement
erzeugt wird. Ein Beispiel für die
zweite Art von Speicherelementen ist im U.S. Patent Nr. 5,257,229
offenbart, welches am 26. Oktober 1993 an McClure et al. erteilt
wurde.
-
1 zeigt
ein Schaltungsdiagramm einer bekannten Schaltung, welche oft für beide
Arten der existierenden Speicherelemente verwendet wird, um eine
fehlerhafte Spalte 16 der Matrixspeicherzellen 14 von
der Lese/Schreib-Schaltung 10 abzukoppeln. Wie
gezeigt ist, ist die Lese/Schreib-Schaltung 10 mit einem Array 12 der
Matrixzellen 14 verbunden. Zur Vereinfachung der Beschreibung
sind nur die Abschnitte der Lese/Schreib-Schaltung 10 und des Array 12,
welcher einer Spalte 16 zugeordnet sind, dargestellt, wobei
zu verstehen ist, daß das
Array 12 mehrere Spalten 16 umfaßt, welche
jeweils einer ähnlichen
Lese/Schreib-Schaltung zugeordnet sind.
-
Die Lese/Schreib-Schaltung 10 umfaßt eine Leseverstärker- und Treiberschaltung 18 zum
Lesen von und Schreiben in die Speicherzellen 14 der Spalte 16.
Wie es gezeigt ist, koppelt eine Bias- bzw. Vorspannungsschaltung 20 die
Schaltung 14 mit den komplementären Bitleitungen BL und BL der Speicherspalte 16.
Eine Schaltung 20 weist ein Paar von Lastelementen 22 und 24 und
ein Paar von Trennverbindungen 26 und 28 auf.
Die Lasten 22 und 24 haben beide einen ersten
Anschluß,
der mit einer jeweiligen der Trennverbindungen 26 und 28 verbunden ist,
und einen zweiten Anschluß,
der mit einer Pull-up- oder Biasspannung verbunden ist, welche hier
die Energieversorgungsspannung VCC ist.
-
Um im Betrieb eine fehlerhafte Spalte 16 von der
Schaltung 10 abzukoppeln, werden beide Trennverbindungen 26 und 28 aufgetrennt
oder durchgeschmolzen, derart, daß diese als offene Schaltungen fungieren.
Bei sowohl der ersten als auch der zweiten Art von Speicherschaltungen,
wie sie oben diskutiert wurden, trennt das Durchschmelzen der Trennverbindungen 26 und 28 die
fehlerhafte Spalte 16 von der Schaltung 18 (und
damit von dem Datenbus) und von der. Biasspannung. Eine derartige
Abtrennung verhindert, daß die
fehlerhafte Spalte 16 jegliche Lesefehler verursacht oder
einen Standby-Strom von der Biasspannungsversorgung abzieht.
-
Ein Problem mit dieser Vorspannungsschaltung 20 besteht
darin, daß.
sie zwei Trennverbindungen für
jede Spalte 16 benötigt.
Diese vielen Trennverbindungen belegen eine erhebliche Fläche des Speicherelements
und erhöhen
daher seine Größe. Weil
BL und BL von jeder Spalte
und benachbarten Spalten in der Regel eine hohe Rasterung (Pitch)
haben, d.h. sehr eng aneinander liegen (in einigen Fällen innerhalb
von 3 bis 5 Mikrometer), haben auch die Trennverbindungen 26 und 28 eine
hohe Rasterung. Wenn die Trennverbindungen 26 und 28 Laserschmelzverbindungen
sind, erhöht
diese hohe Rasterung die Wahrscheinlichkeit eines Fehlers beim Durchtrennen
der Schmelzverbindungen. Beispielsweise kann der Laser benachbarte
Trennverbindungen durchschneiden, welche nicht-fehlerhaften Spalten
zugeordnet sind.
-
Nach einem Aspekt der vorliegenden
Erfindung wird eine Speicherschaltung bereitgestellt, mit: einer
Mehrzahl von Speicherzellen, welche in einer oder mehreren Spalten
angeordnet sind, wobei jede Spalte eine erste und zweite Bitleitung
aufweist, wobei jede Zelle mit den Bitleitungen von einer der Spalten
verbunden ist; einer oder mehreren Trennverbindungen, die jeweils
einer der Spalten zugeordnet sind, wobei jede der Trennverbindungen
einen ersten Anschluß,
der mit einer Vorspannung gekoppelt ist, und einen zweiten Anschluß aufweist;
und einer oder mehreren Paaren von Lasten, wobei jedes Paar einer Spalte
zugeordnet ist, dadurch gekennzeichnet, daß die Vorspannung eine Pull-up-Spannung ist,
und jedes Paar umfaßt:
eine erste Last mit einem Steueranschluß, der mit einer Steuerspannung
verbunden ist, einem Versorgungsanschluß, der mit dem zweiten Anschluß einer
zugehörigen
Trennverbindung verbunden ist, und einem Ansteueranschluß, der mit
der ersten Bitleitung einer zugehörigen Spalte verbunden ist;
und eine zweite Last mit einem Steueranschluß, der mit einer Steuerspannung
verbunden ist, einem Versorgungsanschluß, der mit dem zweiten Anschluß der zugehörigen Trennverbindung
verbunden ist, und einem Ansteueranschluß, der mit der zweiten Bitleitung
der zugehörigen
Spalte verbunden ist.
-
Nach einem weiteren Aspekt der vorliegenden
Erfindung wird ein Verfahren bereitgestellt, welches umfaßt: Bereitstellen
von einer oder mehreren Speicherspalten, welche jeweils komplementäre erste
und zweite Bitleitungen umfassen; und Bereitstellen einer Trennverbindung;
gekennzeichnet durch Verbinden eines ersten Anschlusses der Trennverbindung
mit einer Pull-up-Spannung; Anschließen einer ersten Last zwischen
der ersten Bitleitung einer Spalte und einem zweiten Anschluß der Trennverbindung;
und Anschließen
einer zweiten Last zwischen der Bitleitung der Spalte und dem zweiten
Anschluß der
Trennverbindung, wobei die erste Last und die zweite Last jeweils
einen Transistor mit einem Steueranschluß, der mit einer Steuerspannung
verbunden ist, und einem Versorgungs- und Ansteueranschluß, der zwischen
dem zweiten Anschluß einer entsprechenden
der Trennverbindungen und einer jeweiligen der Bitleitungen verbunden
ist, aufweist.
-
Ein weiterer Aspekt der Erfindung
schafft eine Speicherschaltung, mit: einer Mehrzahl von Speicherzellen,
welche in einer oder mehreren Spalten angeordnet sind, wobei jede
Spalte eine erste und zweite Bitleitung aufweist, wobei jede Zelle
mit den Bitleitungen von einer der Spalten verbunden ist; einer
oder mehreren Trennverbindungen, die jeweils einer der Spalten zugeordnet
sind, wobei jede der Trennverbindungen einen ersten Anschluß, der mit einer
Vorspannung gekoppelt ist, und einen zweiten Anschluß aufweist;
und einem oder mehreren Paaren von Lasten, wobei jedes Paar einer
Spalte zugeordnet ist, dadurch gekennzeichnet, daß die Vorspannung
eine Pull-up-Spannung
ist, und jedes Paar umfaßt:
eine erste Last, welche zwischen dem zweiten Anschluß einer
zugehörigen
Trennverbindung und der ersten Bitleitung einer zugehörigen Spalte verbunden
ist; und eine zweite Last, welche zwischen dem zweiten Anschluß der zugehörigen Trennverbindung
und der zweiten Bitleitung der zugehörigen Spalte verbunden ist,
wobei jede der ersten und zweiten Lasten einen festen Strompfad
zwischen dem zweiten Anschluß und
den jeweiligen Bitleitungen bereitstellt.
-
Ein weiterer Aspekt schafft ein Verfahren, welches
umfaßt:
Bereitstellen von einer oder mehreren Speicherspalten, welche jeweils
komplementäre erste
und zweite Bitleitungen umfassen; und Bereitstellen einer Trennverbindung;
gekennzeichnet durch Verbinden eines ersten Anschlusses der Trennverbindung
mit einer Pull-up-Spannung, Anschließen einer ersten Last zwischen
der ersten Bitleitung von einer Spalte und einem zweiten Anschluß der Trennverbindung;
und Anschließen
einer zweiten Last zwischen der zweiten Bitleitung der Spalte und
dem zweiten Anschluß der
Trennverbindung, wobei die erste Last und die zweite Last jeweils
einen festen Strompfad zwischen dem zweiten Anschluß und der jeweiligen
Bitleitung bereitstellen.
-
Eine derartige Schaltung ist geeignet
für die Verwendung
in Speicherelementen, einschließlich
integrierten Speicherschaltungen.
-
Ein Vorteil, welcher durch einen
Aspekt der vorliegenden Erfindung erreicht wird, ist eine Verringerung
der Anzahl von Bias-Trennverbindungen.
-
Ein Vorteil, der durch einen weiteren
Aspekt der vorliegenden Erfindung geschaffen wird, ist eine Erhöhung des
Freiraumes, d.h. eine Verringerung der Rasterung, zwischen benachbarten
Trennverbindungen.
-
Einige Ausführungsformen der Erfindung werden
nunmehr als Beispiel und mit Bezugnahme auf die beigefügte Zeichnung
beschrieben, bei welcher:
-
1 ein
Schaltungsdiagramm einer bekannten Bitleitungsvorspannungsschaltung
ist;
-
2 ein
Blockdiagramm von einem Computersystem gemäß der Erfindung ist;
-
3 ein
Blockdiagramm eines Ausführungsbeispiels
eines Speicherelements ist, welches einen Abschnitt der Rechenschaltung
von 2 bildet;
-
4 ein
Schaltungsdiagramm eines Abschnittes der Matrix-Lese/Schreib-Schaltung von 3 ist;
-
5A bis D Beispiele von Lasten sind, welche in
der Vorspannungsschaltung von 4 verwendet
werden können;
-
6 ein
Blockdiagramm einer Laststeuerungsschaltung ist, welche für die Verwendung
bei der Schaltung von 4 geeignet
ist.
-
2 ist
ein Blockdiagramm eines Computersystems 30 gemäß der vorliegenden
Erfindung. Das Computersystem 30 weist eine Rechenschaltung 32 zum
Durchführen
von Computerfunktionen auf, wie etwa das Ausführen von Software, um die gewünschten
Berechnungen und Aufgaben durchzuführen. Die Schaltung 32 weist
in der Regel einen Prozessor auf. Eine oder mehrere Eingabeeinrichtungen 34,
wie etwa ein Keyboard oder eine Maus, sind mit der Rechenschaltung 32 verbunden
und ermöglichen,
daß ein
Bediener (nicht gezeigt) Daten per Hand eingeben kann. Eine oder
mehrere Ausgabeeinrichtungen 36 sind mit der Rechenschaltung 32 verbunden,
um den Bediener die durch die Rechenschaltung 32 erzeugten
Daten bereitzustellen. Beispiele von Ausgabeeinrichtungen 36 umfassen
einen Drucker und eine Bildschirmeinheit. Eine oder mehrere Datenaufzeichnungseinrichtungen 38 sind
mit der Rechenschaltung 32 verbunden, um Daten darauf zu
speichern oder Daten von externen Aufzeichnungsmedien (nicht gezeigt)
abzurufen. Beispiele von Aufzeichnungseinrichtungen 38 und
Aufzeichnungsmedien umfassen Laufwerke, welche Plattenspeicher und
Floppy-Disketten sowie Bandkassetten aufnehmen, und Kompaktplatten-Festwertspeicher (CD-ROMs).
-
3 ist
ein Blockdiagramm von einem Ausführungsbeispiel
eines Speicherelements 40 gemäß der vorliegenden Erfindung.
Das Speicherelement 40 kann einen Teil der Rechenschaltung 32 (1) bilden und speichert
Daten intern für
die Rechenschaltung 32. Gemäß einem Aspekt der Erfindung
ist das Speicherelement 40 ein statischer Schreib-Lese-Speicher
(SRAM). Das Speicherelement 40 umfaßt eine Steuerungsschaltung 32,
welche Adreß-, Daten-
und Steuersignale von den Adreß-,
Daten- bzw. Steuerbussen empfängt.
Diese Busse sind in der Regel mit einer externen Schaltung verbunden, welche
die Adreß-,
Daten- und Steuersignale erzeugt. Eine solche externe Schaltung
findet man oft in einer Rechenschaltung 32. Der Speicher 40 umfaßt auch
ein Array 44 von Matrixspeicherzellen 54 (4) und ein Array 46 von
Redundanzspeicherzellen. Eine Matrix-Lese/Schreib-Schaltung 48 ist mit sowohl
der Steuerungsschaltung 42 als auch dem Array 44 verbunden
und weist eine Matrixleseverstärker-
und Treiberschaltung 56 auf, um Daten von den Matrixspeicherzellen 54 zu
lesen und Daten an diese zu schreiben. Ähnlich weist eine redundante
Lese/Schreib-Schaltung 50, die mit der Steuerungsschaltung 42 und
dem Redundanzarray 46 verbunden ist, eine redundante Leseverstärker- und
Treiberschaltung 57 auf, welche Daten von den Redundanzspeicherzellen
des Array 46 liest und Daten darauf schreibt. Während eines
Lesezyklus empfängt
ein Multiplexer 52 Daten von einer oder beiden der Matrix-Lese/Schreib-Schaltung 48 und
der redundanten Lese/Schreib-Schaltung 50.
In Reaktion auf eines oder mehrere Steuersignale von der Steuerungsschaltung 42 koppelt
der Multiplexer 52 wahlweise Daten von einer der Schaltungen 48 oder 50 mit
dem Datenbus über
die Steuerungsschaltung 42. Auf diese Weise verhindert
der Multiplexer 52 jegliche Lesedatenkonflikte auf dem
Datenbus zwischen der Matrix und den redundanten Lese/Schreib-Schaltungen 48 und 50.
-
4 zeigt
ein Schaltungsdiagramm, welches zur Vereinfachung der Erläuterung
Abschnitte der Matrix-Lese/Schreib-Schaltung 48 und
des Array 44 zeigt, welche einer einzelnen Spalte 55 der
Speicherzellen 54 zugeordnet sind. Wie es vorstehend im Zusammenhang
mit 3 diskutiert wurde,
weist die Schaltung 48 eine Leseverstärker- und Treiberschaltung 56 zum
Lesen von Daten von den Speicherzellen 54 und Schreiben
von Daten über komplementäre Bitleitungen
BL und BL auf. Es kann eine
Schaltung 56 für
jede Spalte 55 vorhanden sein, oder die Steuerungsschaltung 42 (3) kann die Schaltung 56 mit
einer Spalte 55 koppeln, welche zum Lesen oder zum Schreiben
ausgewählt
wurde. Nach einem Aspekt der Erfindung sind die Speicherzellen 54 Vier-Transistor,
d.h. 4-T, SRAM-Zellen.
Ein Beispiel von 4-T Zellen ist im U.S. Patent Nr. 4,297,721 offenbart,
welches am 27. Oktober 1981 an McKenny et al. erteilt wurde. Nach
einem weiteren Aspekt der Erfindung sind die Speicherzellen 54 Sechs-Transistor, d.h.
6-T, SRAM-Zellen. Beispiele von 6-T Zelle sind im U.S. Patent Nr.
5,187,114 offenbart, welches am 16. Oktober 1993 an Chan et al.
erteilt wurde.
-
Die Schaltung 48 weist für jede Spalte 55 auch
eine Vorspannungsschaltung 58 auf, um eine Pull-up-Spannung,
hier die Versorgungsspannung VCC, mit beiden
Bitleitungen BL und BL zu
koppeln. Wie es gezeigt ist, weist die Schaltung 58 eine
einzige Sicherung bzw. Trennverbindung 60 auf, die zwischen
der Pull-up-Spannung und einem Knoten 61 gekoppelt ist,
mit welchem ein Anschluß von
jeder eines Paares von Lasten 62 und 64 gekoppelt
ist. Der verbleibende Anschluß von
jeder der Lasten 62 und 64 ist mit einer jeweiligen
der Bitleitungen BL und BL gekoppelt.
Wie es beispielsweise gezeigt ist, ist das Lastelement 62 zwischen
dem Knoten 61 und der Bitleitung BL angeschlossen, und
die Last 64 ist zwischen dem Knoten 62 und der
Bitleitung BL angeschlossen.
Die Trennverbindung 60 kann von einem maschinentrennbaren
Typ sein, wie etwa eine Laserschmelzverbindung, eine elektrisch
schmelzbare Verbindung, oder jeder andere Typ von trennbarer Verbindung.
Da ferner jeder der Matrix und der Redundanzarrays 44 und 46 ihre
eigene Leseverstärker- und Treiberschaltung 56 bzw.
57 aufweist (im Gegensatz zum gemeinsamen Benutzen von einer solchen Schaltung),
ist oft keine Notwendigkeit, eine fehlerhafte Spalte in dem Matrixarray 44 und
der Leseverstärker-
und Treiberschaltung 56 abzukoppeln.
-
Nach einem Aspekt der Erfindung umfassen die
Lasten 62 und 64 Transistoren, wobei deren Energieversorgungseingangsanschlüsse mit
der Trennverbindung 60, deren Steueranschlüsse mit
einer Steuerspannung und deren Treiberanschlüsse jeweils mit den Bitleitungen
BL und BL gekoppelt sind. Speziell
sind bei diesem Ausführungsbeispiel
die Lasten 62 und 64 p-Typ Langkanaltransistoren,
wobei deren Sourceanschlüsse
mit der Trennverbindung 60, deren Gateanschlüsse mit
einer Referenzspannung (hier Erdpotential), und deren Drainanschlüsse jeweils
mit den Bitleitungen BL und BL gekoppelt
sind. Die vorliegende Erfindung sieht jedoch auch die Verwendung
von anderen Arten von Lastelementen für die Lasten 62 und 64 vor.
-
Falls im Betrieb festgestellt wird,
daß die Spalte 55 fehlerhaft
ist, wird die Trennverbindung 60 durchgeschmolzen, um die
Bitleitungen BL und BL von
der Pull-up-Spannung VCC abzukoppeln und
auf diese Weise zu verhindern, daß die fehlerhafte Spalte 55 einen
Standby-Strom von
der Pull-up-Spannungsversorgung zieht. Wie es gezeigt ist, da die
Bitleitungen BL und BL mit
der Leseverstärker-
und Treiberschaltung 56 in Verbindung bleiben, ist die
Vorspannungsschaltung 58 für die Verwendung in einem Speicherelement
geeignet, wie etwa dem Speicherelement 40, bei welcher
es nicht notwendig ist, eine fehlerhafte Spalte 55 von
der Matrix-Lese/Schreib-Schaltung 58 abzukoppeln,
um Datenfehler zu verhindern.
-
Ein Vorteil von der Vorspannungsschaltung 58 besteht
darin, daß sie
lediglich eine Trennverbindung 60 pro Spalte 55 anstelle
von zwei Trennverbindungen verwendet. Eine solche Verringerung der
Anzahl von Trennverbindungen, hier die Hälfte, verringert oft erheblich
die Layoutfläche
des Speicherelements 40, die durch Trennverbindungen 60 belegt wird.
Auch ist bei halb soviel Trennverbindungen 60 der Abstand
zwischen diesen ungefähr
doppelt so groß.
Wenn maschinentrennbare Trennverbindungen, wie etwa Laserschmelzverbindungen,
verwendet werden, verringert diese Abnahme in der Rasterung der
Trennverbindungen 60 oft die Anzahl von Schneid- bzw. Trennfehlern.
-
Die 5A bis D zeigen andere Beispiele von Einrichtungen
und Elementen, welche für
die Lasten 62 und 64 verwendet werden können.
-
5A zeigt
einen n-Kanal Transistor, der in einer Diodenkonfiguration geschaltet
ist. 58 zeigt einen npn Bipolartransistor,
der in einer Diodenkonfiguration geschaltet ist. 5C zeigt einen pnp Bipolartransistor,
der als ein Lastelement in einer ähnlichen Weise wie der p-Kanal Transistor
von 4 konfiguriert ist. 5D zeigt einen Widerstand,
welcher in einem Ausführungsbeispiel
aus Polysilizium gebildet sein kann.
-
6 zeigt
eine Laststeuerungsschaltung 60, welche eine Steuerspannung
erzeugt, um die Pull-up-Lastelemente 62 und 64 (4) zu steuern. Aus Gründen der
Klarheit ist lediglich ein Lastelement 62 als ein p-Kanal
Transistor gezeigt. Die Lastelemente der 5A bis C können aber
genauso mit der Schaltung 70 verwendet werden. In einem
Ausführungsbeispiel
erzeugt die Schaltung 70 ein Taktsignal, welches die Lasten 62 und 64 periodisch
aktiviert, um die Bitleitungen BL und BL hochzuziehen.
In einem weiteren Ausführungsbeispiel
ist die Schaltung 70 ein Flankenübergangsdetektor, welcher die Lasten 62 und 64 für eine Zeitdauer
vor dem Beginn von jedem Lese- oder Schreibzyklus aktiviert. Auf diese
Weise aktiviert die Schaltung 70 die Lastelemente 62 und 64,
um die Bitleitungen BL und BL vorzuladen,
und sodann die Lastelemente zu deaktivieren, so daß die aktive
Speicherzelle 54 oder die Treiberschaltung 56 während eines
Lese- oder Schreibzyklus keinen Strom von den Lasten entnehmen.
-
Es versteht sich, daß obwohl
spezifische Ausführungsbeispiele
der Erfindung hier zum Zwecke der Darstellung beschrieben wurden,
verschiedene Modifikationen durchgeführt werden können, ohne
den Schutzbereich der Erfindung zu verlassen. Dementsprechend ist
die Erfindung nicht beschränkt, außer durch
die beigefügten
Ansprüche.