DE69535502T2 - Dielektrische Zwischenschicht für eine Halbleitervorrichtung - Google Patents

Dielektrische Zwischenschicht für eine Halbleitervorrichtung Download PDF

Info

Publication number
DE69535502T2
DE69535502T2 DE69535502T DE69535502T DE69535502T2 DE 69535502 T2 DE69535502 T2 DE 69535502T2 DE 69535502 T DE69535502 T DE 69535502T DE 69535502 T DE69535502 T DE 69535502T DE 69535502 T2 DE69535502 T2 DE 69535502T2
Authority
DE
Germany
Prior art keywords
dielectric layer
dielectric
conductive
layer
conductive interconnects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69535502T
Other languages
English (en)
Other versions
DE69535502D1 (de
Inventor
Toshiaki Shinagawa-ku Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of DE69535502D1 publication Critical patent/DE69535502D1/de
Publication of DE69535502T2 publication Critical patent/DE69535502T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gegenstand der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, die hochdichte leitende Zwischenverbinder aufweist, und insbesondere eine Halbleitervorrichtungs-Aufbauanordnung zum Realisieren eines niedrigen Energieverbrauchs und eines Hochgeschwindigkeitsbetriebes.
  • 2. Stand der Technik
  • Als ein Mittel zum Erreichen von Größenreduzierungen einer Halbleitervorrichtung, der Energieverbrauchs-Reduzierungen und der Erhöhung der Betriebsgeschwindigkeit ist das Niedrigmachen der dielektrischen Konstanten der dielektrischen Zwischenschichten vorgeschlagen worden. Ein Beispiel davon ist in der japanischen Patentoffenlegungsschrift Nr. 7650/1988 (Veröffentlichungsdatum: 13. Januar 1988) offenbart. Insbesondere ist eine dielektrische Zwischenschicht zwischen leitenden Zwischenverbindern aus einem Material mit niedriger Dielektrizitätskonstante gemacht, das eine kleinere relative Dielektrizitätskonstante als die der gebildeten dielektrischen Schichten jeweils über und unter den leitenden Zwischenverbindern aufweist. Außerdem ist in dieser Aufbauanordnung die dielektrische Schicht, welche zwischen den leitenden Zwischenverbindern positioniert ist und eine niedrige relative Dielektrizitätskonstante aufweist, in direktem Kontakt mit den leitenden Zwischenverbindern.
  • Oft besteht das vorher erwähnte Material niedriger Dielektrizitätskonstante aus einer dielektrischen Schicht, in der Kohlenstoff hinzugefügt ist, um die Dielektrizitätskonstante zu ungefähr 1,5 bis 2,5 herabzureduzieren. Alternativ ist ein organisches Material wie Polymid, Polyparaxylylen oder Polysiloxan verwendet. Die Herstellung der Halbleitervorrichtungen von dielektrischer Zwischenschicht-Struktur, die diese Materialien verwendet, ist diskutiert worden.
  • Ein bekanntes Verfahren zum Herstellen einer Halbleitervorrichtung, die eine dielektrische Zwischenschicht in direktem Kontakt mit leitenden Zwischenverbindern aufweist ist durch Bezug auf schematische Querschnitte in 1(a)1(c) beschrieben worden. Die dielektrische Zwischenschicht ist aus einem Kohlenstoff enthaltenden Material niedriger Dielektrizitätskonstante gemacht. In 1(a) ist die mit 13 bezeichnete dielektrische Schicht auf einem Halbleitersubstrat 12 gebildet. Die Metallbeschichtung 14 ist als eine Schicht auf der dielektrischen Schicht 13 angebracht. Die dielektrische Schicht 13 aus SiO2 ist mit einer Dicke von etwa 0,5 μm durch CVD, Bedampfung oder andere Techniken gebildet. Die Metallbeschichtung ist aus Aluminium (Al), der einen kleinen spezifischen Widerstand aufweist und zu einer Dicke von etwa 0,5 μm aufgetragen ist.
  • Der in 1(b) gezeigte Zustand ist durch Bilden eines Fotolackmusters durch ein lithografisches Verfahren (nicht gezeigtes) und anschließendes Ätzen der dielektrischen Schicht 13 und der Metallbeschichtung 14 zur gleichen Zeit durch ein trockenes Ätzverfahren erhalten. Bei dem trockenen Ätzverfahren ist normalerweise CCl4 verwendet, um das Al.-Gemisch von CF4 und H2 zu ätzen, oder ein anderes Material ist zum Ätzen der dielektrischen SiO2-Schicht eingesetzt.
  • In dem in 1(c) dargestellten Zustand ist eine dielektrische Schicht 16, die eine kleinere relative Dielektrizitätskonstante als die der dielektrischen Schicht 13 hat, verdeckt. Diese dielektrische Schicht 16 besteht aus Polytetrafluoroethylen, Polyethylen oder dergleichen.
  • Jedoch zeigt die dielektrische Schicht, die nach dem Stand der Verfahrenstechnik benutzt und aus einem Material niedriger Dielektrizitätskonstante, das Kohlenstoff enthält, gemacht ist, eine Neigung zur Wasseraufnahme (Hygroskopizität), und dadurch ist der Feuchtigkeitswiderstand mangelhaft. Deswegen findet speziell in Aluminiumverbindungen die Korrosion statt, wodurch die Zuverlässigkeit fertiger Halbleitervorrichtungen verschlechtert ist. Außerdem ist der Plasmawiderstand nicht ausreichend. Speziell die dielektrische Schicht ist anfällig für Sauerstoffplasma. Daher ist es schwierig, diese dielektrische Schicht als eine dielektrische Zwischenschicht in einer Halbleitervorrichtung zu verwenden.
  • Die GB-A-2266181 offenbart eine integrierte Halbleiterschaltung, die eine Dielektrik-Schichtstruktur mit einem Substrat aufweist. Ein Hauptkörper weist leitende Zwischenverbinder, die auf ihm gebildet sind, und eine erste dielektrische Schicht ebenso wie eine zweite dielektrische Schicht auf. Die erste dielektrische Schicht deckt die leitenden Zwischenverbinder ab, und die zweite dielektrische Schicht ist zwischen den leitenden Zwischenverbindern vorhanden, aber durch die erste dielektrische Schicht davon getrennt. Der gesamten isolierenden Schicht ist eine effektive Konstante verliehen. Die effektive Dielektrizitätskonstante der gesamten isolierenden Schicht ist kleiner als die einer konventionellen isolierenden Schicht. Das Material der zweiten dielektrischen Schicht kann Polymid-Kunststoff sein.
  • In der EP-A-0599730 ist eine Feinstruktur gezeigt, wobei auf einem Substrat Verdrahtungen gebildet sind. Darauf ist eine erste dielektrische Schicht (Si-Oxid-Schicht) gebildet, und eine zweite Oxidschicht ist zumindest zwischen den Verdrahtungen vorhanden, aber durch die erste dielektrische Schicht davon getrennt. Die zweite dielektrische Schicht ist unter Verwendung von SiF4 hergestellt und enthält Fluor. Die Dielektrizitätskonstante der zweiten Si-Oxidschicht, die das Fluor enthält, ist kleiner als die der ersten Si-Oxidschicht, die gar kein Fluor enthält.
  • AUFGABEN UND KURZBESCHREIBUNG DER ERFINDUNG
  • Es ist die erste Aufgabe der vorliegenden Erfindung eine Aufbauanordnung einer dielektrischen Zwischenschicht bereitzustellen, die in einer Halbleitervorrichtung zu verwenden ist und welche eine dielektrische Schicht von niedriger Dielektrizitätskonstante ermöglicht, die weder eine ausgezeichnete Hygroskopizität noch einen ausgezeichneten Plasmawiderstand aufweist, um als eine dielektrische Zwischenschicht verwendet zu sein, und welche die Zuverlässigkeit der leitenden Zwischenverbinder verbessert. Es ist eine zusätzliche Aufgabe der Erfindung eine Aufbauanordnung einer dielektrischen Zwischenschicht bereitzustellen, die in einer Halbleitervorrichtung zu verwenden ist und welche einen niedrigen Energieverbrauch und Hochgeschwindigkeitsbetrieb mit hochdichten leitenden Zwischenverbindern zustande bringt.
  • Die vorliegende Erfindung liefert eine Aufbauanordnung einer dielektrischen Zwischenschicht, die in einer Halbleitervorrichtung zu verwenden ist, und welche einen Hauptkörper, eine erste dielektrische Schicht und eine zweite dielektrische Schicht, die zumindest zwischen den leitenden Zwischenverbindern gebildet ist, aufweist. Der Hauptkörper ist zum Herstellen einer Halbleitervorrichtung verwendet. Zumindest die Oberfläche des Hauptkörpers ist isolierend. Die erste dielektrische Schicht auf dem Hauptkörper ist derart ausgebildet, um die leitenden Zwischenverbinder abzudecken, die über dem Hauptkörper gebildet sind, und trennt die Zwischenverbinder von der zweiten dielektrischen Schicht. Die zweite dielektrische Schicht hat eine kleinere relative Dielektrizitätskonstante als die der ersten dielektrischen Schicht.
  • Die vorliegende Erfindung liefert eine Aufbauanordnung einer dielektrischen Zwischenschicht, die ähnlich der Aufbauanordnung ist, die in dem unmittelbar vorangehenden Absatz beschrieben worden ist, aber die ferner dadurch gekennzeichnet ist, dass eine dritte dielektrische Schicht, die im Wesentlichen die gleiche relative Dielektrizitätskonstante wie die erste dielektrische Schicht hat, unter den leitenden Zwischenverbindern gebildet ist, und dass eine vierte dielektrische Schicht, die eine Dicke von 10–30% der Höhe der leitenden Zwischenverbinder hat und im Wesentlichen die gleiche relative Dielektrizitätskonstante wie die zweite dielektrische Schicht hat, unter der dritten dielektrischen Schicht gebildet ist.
  • Bestimmte Ausführungen der Erfindung liefern eine Aufbauanordnung einer dielektrischen Zwischenschicht, die ähnlich der Aufbauanordnung ist, die in dem unmittelbar vorangehenden Absatz beschrieben ist, aber die ferner dadurch gekennzeichnet ist, dass die Dicke der zweiten dielektrischen Schicht um 10–100% größer als die Höhe der leitenden Zwischenverbinder in den Richtungen der Höhe und der Dicke ist.
  • Noch weitere Ausführungen der Erfindung liefern eine Aufbauanordnung einer dielektrischen Zwischenschicht, die dadurch gekennzeichnet ist, dass die oben beschriebene dritte dielektrische Schicht aus zumindest einem vom den Siliziumoxid, Siliziumoxinitrid und Siliziumnitrid besteht, und dass die vierte dielektrische Schicht (22) aus zumindest einem von den Siliziumoxid, fluorhaltigem Siliziumoxid, Polysiloxan-Materialien, Parylen [Paraxylylen ?], Fluorkohlenstoff-Materialien und Polymid-Materialien besteht.
  • Noch weitere Ausführungen der Erfindung liefern eine Aufbauanordnung einer dielektrischen Zwischenschicht, die dadurch gekennzeichnet ist, dass eine fünfte dielektrische Schicht über den oben beschriebenen leitenden Zwischenverbindern mittels der ersten dielektrischen Schicht gebildet ist, und dass die fünfte dielektrische Schicht aus zumindest einem von den Siliziumoxid, fluorhaltigem Siliziumoxid, Polysiloxan-Materialien, Polyparaxylylen, Fluorkohlenstoff-Materialien und Polymid-Materialien besteht. Diese Aufbauanordnung ist ferner dadurch gekennzeichnet, dass die Dicke der fünften dielektrischen Schicht mehr als 10% und weniger als 30% von der Höhe der leitenden Zwischenverbinder ausmacht und im Wesentlichen die gleiche relative Dielektrizitätskonstante wie die zweite dielektrische Schicht (16) aufweist.
  • Verschiedene Ausführungen der Erfindung liefern eine Aufbauanordnung einer dielektrischen Zwischenschicht, die in einer Halbleitervorrichtung zu verwenden ist, und welche dadurch gekennzeichnet ist, dass eine Vielzahl erster dielektrischer Schichten von der oben beschriebenen Aufbauanordnung gebildet ist, und dass jede der ersten dielektrischen Schichten aus zumindest einem von Siliziumoxid, Siliziumoxinitrid und Siliziumnitrid besteht.
  • Noch weitere Ausführungen der Erfindung liefern eine Aufbauanordnung einer dielektrischen Zwischenschicht, die in einer Halbleitervorrichtung zu verwenden ist, und welche dadurch gekennzeichnet ist, dass eine Vielzahl zweiter dielektrischer Schichten von der oben beschriebenen Aufbauanordnung gebildet ist, und dass jede der zweiten dielektrischen Schichten aus zumindest einem von den Siliziumoxid, fluorhaltigem Siliziumoxid, Polysiloxan-Materialien, Polyparaxylylen, Fluorkohlenstoff-Materialien und Polymid-Materialien besteht.
  • In dieser Aufbauanordnung einer dielektrischen Zwischenschicht, die in einer Halbleitervorrichtung zu verwenden ist, ist die erste dielektrische Schicht so ausgebildet, um die leitenden Zwischenverbinder abzudecken. Deswegen sind die leitenden Zwischenverbinder gegen Korrosion und Verunreinigungsdotierung durch die zweite dielektrische Schicht niedriger Dielektrizitätskonstante geschützt. Außerdem ist die zweite dielektrische Schicht, die eine kleinere relative Dielektrizitätskonstante als die der ersten dielektrischen Schicht aufweist, zumindest zwischen den leitenden Zwischenverbindern gebildet und somit ist die Kapazität zwischen den leitenden Zwischenverbindern verringert. Auf diese Weise sind eine Halbleitervorrichtungsstruktur und ein Herstellverfahren, welche einen niedrigen elektrischen Energieverbrauch und einen Hochgeschwindigkeitsbetrieb mit hochdichten leitenden Zwischenverbindern vollbringen, offenbart.
  • Andere Aufgaben und Merkmale der Erfindung werden im Laufe der nachfolgenden Beschreibung hiervon sichtbar werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1(a) ist eine Querschnittsansicht der Aufbauanordnung nach dem Stand der Technik, die erhalten ist, wenn eine dielektrische Schicht 13 und eine Metallbeschichtung 14 über ein Halbleitersubstrat aufgetragen sind;
  • 1(b) ist eine der 1(a) ähnliche Querschnittsansicht, aber in welcher ein Trockenätzverfahren ausgeführt worden ist, nachdem die dielektrische Schicht 13 und die Metallbeschichtung 14 mit einem Abdecklack (Resist) bemustert worden sind;
  • 1(c) ist eine der 1(b) ähnliche Querschnittsansicht, aber in welcher eine dielektrische Schicht 16, die eine kleinere relative Dielektrizitätskonstante als die der dielektrischen Schicht 13 aufweist, verdeckt worden ist;
  • 2 ist eine schematische Querschnittsansicht der Aufbauanordnung eines ersten Beispiels der vorliegenden Erfindung;
  • 3 ist eine schematische Querschnittsansicht der Aufbauanordnung eines zweiten Beispiels der vorliegenden Erfindung;
  • 4 ist eine schematische Querschnittsansicht der Aufbauanordnung eines dritten Beispiels der vorliegenden Erfindung;
  • 5(a) ist eine Querschnittsansicht, die ein Herstellverfahren des dritten Beispiels der Erfindung veranschaulicht und in welcher die dielektrischen Schichten und Metallbeschichtung aufgetragen sind;
  • 5(b) ist eine der 5(a) ähnliche Querschnittsansicht, aber in welcher die Seitenwände der leitenden Zwischenverbinder mit einer dielektrischen Schicht 15 überzogen worden sind, nachdem die dielektrischen Schichten und die Metallbeschichtung bemustert worden sind;
  • 5(c) ist eine der 5(b) ähnliche Querschnittsansicht, aber in welcher eine obere dielektrische Schicht 17 aufgetragen worden ist, nachdem die Räume zwischen den leitenden Zwischenverbindern mit einem Material niedriger Dielektrizitätskonstante versehen worden sind;
  • 6 ist eine schematische Querschnittsansicht der Aufbauanordnung eines vierten Beispiels der vorliegenden Erfindung;
  • 7 ist eine schematische Querschnittsansicht der Aufbauanordnung eines fünften Beispiels der vorliegenden Erfindung;
  • 8(a) ist eine Querschnittsansicht der Aufbauanordnung nach dem Stand der Technik, die den Effekt der Kapazitätsreduzierung zwischen den leitenden Zwischenverbindern veranschaulicht;
  • 8(b) ist eine der 8(a) ähnliche Querschnittsansicht, aber eine die die Art und Weise veranschaulicht, auf welche eine Vorstreckrate des Materials mit der niedrigen Dielektrizitätskonstante in einer erfindungsgemäßen Aufbauanordnung einer dielektrischen Zwischenschicht gefunden ist;
  • 8(c) ist eine Kurvendarstellung, die den durch vorliegende Erfindung zwischen den leitenden Zwischenverbindern erhaltenen Kapazitäts-Reduzierungseffekt mit dem durch eine Aufbauanordnung einer dielektrischen Zwischenschicht nach dem Stand der Technik zwischen den leitenden Zwischenverbindern erhaltenen Kapazitäts-Reduzierungseffekt vergleicht; und
  • 9 ist eine schematische Querschnittsansicht der Aufbauanordnung einer Halbleitervorrichtung, auf welche das fünfte Beispiel der Erfindung angewandt ist.
  • DETAILBESCHREIBUNG BEVORZUGTER AUSFÜHRUNGEN
  • Ein erstes Beispiel der vorliegenden Erfindung wird nun mit Bezug auf den schematischen Querschnitt der 2 beschrieben.
  • Wie in 2 gezeigt, weist eine Basis oder ein Hauptkörper 11 ein Halbleitersubstrat 12 auf, zum Beispiel, auf dem eine untere dielektrische Schicht 13 gebildet ist, die aus Siliziumoxid (z. B. mit einer Dielektrizitätskonstante von 4,0) besteht. Beispielsweise ist eine Vielzahl leitender Zwischenverbinder 14 über der dielektrischen Schicht 13 der Basis 11 gebildet.
  • Eine erste dielektrische Schicht 15 ist derart gebildet, um die leitenden Zwischenverbinder abzudecken. Diese erste dielektrische Schicht 15 ist aus Siliziumoxid (z. B. mit einer Dielektrizitätskonstante von 4,0) mit einer Schichtdicke von 2 nm gemacht. Alternativ ist die Schicht aus Siliziumoxinitrid (z. B., mit einer Dielektrizitätskonstante von 4,0–6,0) oder Siliziumnitrid (z. B. mit einer Dielektrizitätskonstante von 6,0) gemacht.
  • Eine zweite dielektrische Schicht 16, die eine kleinere relative Dielektrizitätskonstante als die der ersten dielektrischen Schicht 15 aufweist, ist zwischen den leitenden Zwischenverbindern 14 via der ersten dielektrischen Schicht 15 gebildet. Ebenso ist die zweite dielektrische Schicht 16 über der unteren dielektrischen Schicht 13 ausgebildet, welche auf einer Seite der leitenden Zwischenverbinder ist. In der vorliegenden Figur ist die zweite dielektrische Schicht 16 über der unteren dielektrischen Schicht 13 via der ersten dielektrischen Schicht 15 gebildet, aber die zweite dielektrische Schicht 16 kann auf der unteren dielektrischen Schicht 13 direkt gebildet werden. Das heißt, es ist nur erforderlich, dass die erste dielektrische Schicht 15 zumindest zwischen jedem leitenden Zwischenverbinder 14 und der zweiten dielektrischen Schicht 16 vorhanden ist.
  • Die vorhergehend erwähnte zweite dielektrische Schicht 16 kann aus einem auf Polysiloxan basierenden Polymer (z. B. mit einer Dielektrizitätskonstante von 2,8) gemacht sein. Alternativ kann die Schicht aus einem Fluoratome enthaltenden Siliziumoxid (z. B. mit einer Dielektrizitätskonstante von 3,0) oder einem Polymid, das aus Polymid-Material besteht (z. B. mit einer Dielektrizitätskonstante von 3,0), oder anderen geeigneten Materialien von niedriger relativer Dielektrizitätskonstante gemacht sein.
  • Eine obere dielektrische Schicht 17, bestehend beispielsweise aus Siliziumoxid (z. B. mit einer Dielektrizitätskonstante von 4,0), ist jeweils über der ersten und zweiten dielektrischen Schicht 15 und 16 gebildet.
  • Wie vorher erwähnt, ist die dielektrische Zwischenschicht 1 jeweils durch die erste und zweite dielektrische Schicht 15 und 16 und durch die obere dielektrische Schicht 17 gebildet, um so die leitenden Zwischenverbinder abzudecken.
  • Ein Verfahren zum Herstellen der oben beschriebenen Aufbauanordnung einer dielektrischen Zwischenschicht wird kurz beschrieben. Die leitenden Zwischenverbinder 14 sind über dem Halbleitersubstrat 12 durch gewöhnliche Techniken zum Bilden leitender Zwischenverbinder gebildet. Die untere dielektrische Schicht 13 ist an der vorderen Fläche des Substrats 12 gebildet. Außerdem ist die erste dielektrische Schicht 13 so ausgebildet, um die Oberflächen der leitenden Zwischenverbinder 14 zum Beispiel mittels ECR-(Elektronenzyklotronresonanz)-CVD zu beschichten. Als ein Beispiel der Schichtbildungsbedingungen sind das Silan (SiH4) und Stickoxid (N2O) als die gasförmigen Reaktionspartner verwendet. Der Stickstoff (N2) ist als das Trägergas verwendet. Die RF-Leistung ist zu 500 W gewählt. Die Substrattemperatur ist zu 400°C gesetzt.
  • Nachdem Bilden der ersten dielektrischen Schicht 15 unter diesen Bedingungen, ist ein auf Polysiloxan basierendes Polymer zum Bilden der zweiten dielektrischen Schicht 16 angewendet. Das durch die Gleichung (1) angegebene Polymer ist als dieses auf dem Polysiloxan basierendes Polymer verwendet.
    Figure 00100001
    (R = CH3, CH = CH2, C6H5, usw.)
  • Dann wird die zweite dielektrische Schicht 16 zurückgeätzt, zum Beispiel durch ECR-Ätzen, bis die erste dielektrische Schicht 15 über den leitenden Zwischenverbindern 14 freigelegt ist. Im Ergebnis ist die zweite dielektrische Schicht 16 zumindest zwischen den leitenden Zwischenverbindern 14 vorhanden. Hiernach ist die obere dielektrische Schicht 17 aus einem Siliziumoxid über der ersten und zweiten dielektrischen Schicht 15 und 16 jeweils durch CVD gebildet.
  • In der oben beschriebenen Aufbauanordnung einer dielektrischen Zwischenschicht für eine Halbleitervorrichtung ist die erste dielektrische Schicht 15 so gebildet, um die leitenden Zwischenverbinder 14 abzudecken, und somit sind die leitenden Zwischenverbinder 14 gegen Korrosion und Verunreinigungsdotierung infolge der zweiten dielektrischen Schicht niedriger Dielektrizitätskonstante geschützt. Außerdem, da die zweite dielektrische Schicht 16 von kleinerer relativer Dielektrizitätskonstante als die der ersten dielektrischen Schicht 15 zumindest zwischen den leitenden Zwischenverbindern 14 gebildet ist, passiert das von den leitenden Zwischenverbindern erzeugte elektrische Feld die zweite dielektrische Schicht 16 von niedriger Dielektrizitätskonstante durch. Deswegen ist die Kapazität zwischen den leitenden Zwischenverbindern 14 reduziert.
  • Ein zweites Beispiel ist als Nächstes unter Bezug auf den schematischen Querschnitt in 3 beschrieben. In dieser Figur sind jene Bestandteile, welche die gleichen, wie deren Entsprechungen in 2 sind, durch gleiche Bezugskennzeichen angezeigt.
  • Wie in 3 gezeigt, ist diese Aufbauanordnung einer dielektrischen Zwischenschicht ähnlich der in 2 gezeigten Aufbauanordnung, mit der Ausnahme, dass die Dicke der zweiten dielektrischen Schicht 16 um 10–100% größer als die Höhe der leitenden Zwischenverbinder 14 in den Richtungen der Höhe und Tiefe ist. Das heißt, die Dicke di der zweiten dielektrischen Schicht 16, die Dicke dh des Abschnitts, der höher als die leitenden Zwischenverbinder 14 ist, und die Dicke d1 des Abschnitts, der niedriger als die leitenden Zwischenverbinder 14 ist, sind zu 10–100% der Höhe D der leitenden Zwischenverbinder 14 konfiguriert.
  • Auf die gleiche Weise wie bereits im ersten Beispiel beschrieben, besteht die Basis oder der Hauptkörper 11 aus dem Halbleitersubstrat 12, das die untere, auf seiner Fläche gebildete dielektrische Schicht 13 aufweist. Die erste dielektrische Schicht 15 ist so gebildet, um die leitenden Zwischenverbinder 14 abzudecken. Die obere dielektrische Schicht 17 ist jeweils über der ersten und zweiten dielektrischen Schicht 15 und 16 gebildet.
  • Das Verfahren zum Herstellen der Aufbauanordnung einer dielektrischen Zwischenschicht des oben beschriebenen zweiten Beispiels ist durch das gleiche Verfahren wie im ersten Beispiel beschrieben, ausgeführt. Jedoch ist der Unterschied zum Verfahren des ersten Beispiels so, dass wenn die leitenden Zwischenverbinder 14 durch das Ätzen bemustert sind, die untere dielektrische Schicht 13 auch geätzt ist. Die Ätztiefe der unteren dielektrischen Schicht 13 ist auf die unten beschriebene Art bestimmt. Man lasse de die Ätztiefe der unteren dielektrischen Schicht 13 sein. Man lasse d1 die Dicke der ersten dielektrischen Schicht 15 sein, die über den in der unteren dielektrischen Schicht 13 geätzten Abschnitten aufgelagert ist. Man lasse D die Höhe der leitenden Zwischenverbinder 14 sein. Die untere dielektrische Schicht 13 ist so geätzt, dass die Beziehung de – d1 = 0,1D bis 1,0D stimmt.
  • Das ECR-(Elektronenzyklotronresonanz)-CVD ist verwendet, um die erste dielektrische Schicht 15 zu bilden. Die erste dielektrische Schicht 15 ist über den in der unteren dielektrischen Schicht 13 geätzten Abschnitten und über den leitenden Zwischenverbindern 14 zu einer Dicke aufgelagert, die größer als die Seitenwände der leitenden Zwischenverbinder 14 ist.
  • Im zweiten Beispiel ist die Dicke der zweiten dielektrischen Schicht 16 zwischen den leitenden Zwischenverbindern 14 in Richtung der Höhe und Dicke um 10–100% größer als die Höhe D der leitenden Zwischenverbinder. Deswegen ist die Kapazität zwischen den leitenden Zwischenverbindern 14 niedriger als im ersten Beispiel gemacht, weil das durch die leitenden Zwischenverbinder 14 erzeugte elektrische Feld einfacher durchpassieren kann.
  • Wenn der übermäßig dicke Abschnitt weniger als 10% ist, ist der Ausbreitungsweg des durch die leitenden Zwischenverbinder 14 erzeugten elektrischen Feldes nicht auf die zweite dielektrische Schicht 16 beschränkt. Daher ist zwischen den leitenden Zwischenverbindern 14 eine Kapazität kreiert. Das macht es unmöglich, die Kapazität ausreichend zu verkleinern. Andererseits, wenn der übermäßige Abschnitt größer als 100% ist, wird der Schritt aufwendig. Folgerichtig sind die Abdeckcharakteristiken der zweiten dielektrischen Schicht 16 in den letzteren Situationen verschlechtert. Dementsprechend ist das Dickenmaß zu dem oben beschriebenen Bereich konfiguriert.
  • Ein drittes Beispiel wird als Nächstes mit Bezug auf den schematischen Querschnitt in 4 beschrieben. In dieser Figur sind jene Bestandteile, welche die gleichen, wie deren Entsprechungen in 2 sind, durch gleiche Bezugskennzeichen angezeigt.
  • Wie in 4 gezeigt, ist diese Aufbauanordnung einer dielektrischen Zwischenschicht ähnlich der in 2 gezeigten Aufbauanordnung, mit der Ausnahme, dass eine dritte dielektrische Schicht 21 und eine vierte dielektrische Schicht 22 unter den leitenden Zwischenverbindern 14 gebildet sind. Diese dritte dielektrische Schicht 21 hat eine im Wesentlichen gleiche Dielektrizitätskonstante wie die erste dielektrische Schicht. Beispiele des Materials schließen Siliziumoxid, Siliziumoxinitrid und Siliziumnitrid ein. Andererseits ist die Dicke der vierten dielektrischen Schicht 22 mehr als 10% und weniger als 30% der Höhe der leitenden Zwischenverbinder 14. Die vierte dielektrische Schicht 22 hat im Wesentlichen gleiche relative Dielektrizitätskonstante wie die zweite dielektrische Schicht 16, wie vorher im ersten Beispiel beschrieben worden ist. Diese vierte dielektrische Schicht 22 besteht aus zumindest einem von fluorhaltigem Siliziumoxid, Polysiloxan-Materialien, Polyparaxylylen, Fluorkohlenstoff-Materialien und Polymid-Materialien.
  • Diese Aufbauanordnung ist ähnlich der bereits in Verbindung mit 2 unter anderen Gesichtspunkten beschriebenen Aufbauanordnung. Das heißt, die Basis oder der Hauptkörper 11 besteht aus dem Halbleitersubstrat 12, das die auf seiner Oberfläche gebildete untere dielektrische Schicht 13 aufweist. Die leitenden Zwischenverbinder 14 sind jeweils über der unteren dielektrischen Schicht 13 via der vierten und dritten dielektrischen Schicht 22, 21 gebildet. Die erste dielektrische Schicht 15 ist so gebildet, um die leitenden Zwischenverbinder 14 abzudecken. Die obere dielektrische Schicht 17 ist über der ersten und zweiten dielektrischen Schicht 15 und 16 gebildet. Die dielektrische Zwischenschicht 1 ist auf diese Weise aufgebaut.
  • In der oben beschriebenen Aufbauanordnung sind von der ersten dielektrischen Schicht 15 und der dritten dielektrischen Schicht 21 zwischen den leitenden Zwischenverbindern 14 jene Abschnitte, welche nicht in direktem Kontakt mit den leitenden Zwischenverbindern 14 sind, nicht erforderlich ausgebildet zu sein. Daher können die erste dielektrische Schicht 15 und die dritte dielektrische Schicht 21 so gebildet werden, um die leitenden Zwischenverbinder 14 zu umschließen.
  • Das Herstellverfahren der Aufbauanordnung einer dielektrischen Zwischenschicht nach dem oben beschriebenen dritten Beispiel ist durch das gleiche Verfahren wie im ersten Beispiel beschrieben ausgeführt. Jedoch ist der Unterschied zum Verfahren des ersten Beispiels so, dass die vierte dielektrische Schicht 22 und die dritte dielektrische Schicht 21 nacheinander über die untere dielektrische Schicht 13 geschichtet sind, bevor die leitenden Zwischenverbinder 14 gebildet sind. Erstens ist die vierte dielektrische Schicht 22 über der unteren dielektrischen Schicht 13 durch die Rotationsbeschichtung zu einer Schichtdicke von 100 nm angelegt. Nachfolgend ist die dritte dielektrische Schicht 21 durch ECR-CVD zu einer Schichtdicke von beispielsweise 10 nm gebildet. Dann werden die leitenden Zwischenverbinder 14 durch die Metallschicht bildende Techniken gebildet, gefolgt von der Ausführung des Verfahrens, das bereits im ersten Beispiel beschrieben worden ist.
  • Es ist auch möglich, die Aufbauanordnung einer dielektrischen Zwischenschicht des dritten Beispiels durch ein anderes Verfahren herzustellen. Dieses Verfahren ist dadurch gekennzeichnet, dass die erste und zweite dielektrische Schicht auf dem Abschnitt der vierten dielektrischen Schicht, welcher zwischen den leitenden Zwischenverbindern liegt, entfernt ist.
  • Insbesondere ist, wie in 5(a) gezeigt, bevor die leitenden Zwischenverbinder 14 gebildet sind, eine vierte dielektrische Schicht 22 über der unteren dielektrischen Schicht 13 der Basis 11 zu einer Schichtdicke von 100 nm durch ein Anwendungsverfahren gebildet, beispielsweise. Danach ist eine dritte dielektrische Schicht 21 zu einer Schichtdicke von 10 nm mittels ECR-CVD gebildet, beispielsweise. Nachfolgend ist eine Metallschicht 31 zum Bilden der leitenden Zwischenverbinder 14 durch Bedampfung gebildet. Danach ist eine dielektrische Schicht 32 (die im fertigen Produkt die erste dielektrische Schicht 15 ist) auf der Metallschicht 31 mittels CVD gebildet.
  • Danach ist ein Bemusterungsschritt, der die gewöhnliche Lithografie und Ätztechniken verwendet, ausgeführt, um die leitenden Zwischenverbinder 14 aus der Metallschicht 31 wie in 5(b) gezeigt zu bilden. Zu diesem Zeitpunkt ist die dielektrische Schicht 32 (letztere wird die erste dielektrische Schicht 15) über den leitenden Zwischenverbindern 14 gelassen. Die dritte dielektrische Schicht 21 an Positionen zwischen den leitenden Zwischenverbindern 14 ist weggeätzt.
  • Hiernach sind Seitenwände 33 (werden zur ersten dielektrischen Schicht 15) an den Seitenwänden der leitenden Zwischenverbinder 14 durch gewöhnliche Seitenwandbildungstechniken gebildet, die den Gebrauch von der Bildung einer weiteren dielektrischen Schicht (nicht gezeigten) für die Seitenwände und die Rückätzung macht. Selbstverständlich ist die weitere dielektrische Schicht, die zwischen den leitenden Zwischenverbindern 14 liegt, während der Rückätzung zum Bilden der Seitenwände entfernt. Die weitere dielektrische Schicht, die die leitenden Zwischenverbinder 14 überlagert und für die Seitenwände verwendet, ist auch entfernt. Jedoch zumindest der Bodenabschnitt der dielektrischen Schicht 32 verbleibt. Daher sind die leitenden Zwischenverbinder 14 mit der ersten dielektrischen Schicht 15 überdeckt, die aus der auf den leitenden Zwischenverbindern 14 und den Seitenwänden 33 belassenen dielektrischen Schicht 32 besteht.
  • Hiernach ist das im ersten Beispiel beschriebene Verfahren ausgeführt, um die zweite dielektrische Schicht 16 und die obere dielektrische Schicht 17 wie in 5(c) gezeigt auszubilden.
  • Wenn die Aufbauanordnung einer dielektrischen Zwischenschicht durch das oben beschriebene Verfahren gebildet ist, ist die zweite dielektrische Schicht 16 direkt mit der vierten dielektrischen Schicht 22 verbunden.
  • In dem oben beschriebenen dritten Beispiel sind die dritte dielektrische Schicht 21 und die vierte dielektrische Schicht 22 unter den leitenden Zwischenverbindern 14 gebildet, und somit schützt die dritte dielektrische Schicht 21, die im Wesentlichen die gleiche relative Dielektrizitätskonstante wie die erste dielektrische Schicht 15 hat, die leitenden Zwischenverbinder 14 gegen Korrosion und Verunreinigungsdotierung durch die vierte dielektrische Schicht 22 von niedriger Dielektrizitätskonstante. Weil die Dicke der vierten dielektrischen Schicht 22 mehr als 10% und weniger als 30% der Höhe der leitenden Zwischenverbinder 14 ausmacht, und weil die vierte dielektrische Schicht 22 im Wesentlichen die gleiche relative Dielektrizitätskonstante wie die zweite dielektrische Schicht 16 hat, passiert das von den leitenden Zwischenverbindern erzeugte elektrische Feld die vierte dielektrische Schicht 22 von niedriger Dielektrizitätskonstante durch. Demzufolge ist die Kapazität zwischen den leitenden Zwischenverbindern 14 reduziert.
  • Wenn die Dicke der vierten dielektrischen Schicht 22 weniger als 10% der Höhe der leitenden Zwischenverbinder 14 ist, passiert das von den leitenden Zwischenverbindern 14 entwickelte elektrische Feld schwerlich durch die vierte dielektrische Schicht 22, aber passiert durch die untere dielektrische Schicht 13 durch. Folglich ist die Kapazität weniger effektiv reduziert. Andererseits, wenn die Dicke 30% überschreitet, ist der Feuchtigkeitswiderstand nachteilig betroffen, weil die Schichtqualität der vierten dielektrischen Schicht mangelhaft ist. Wenn ein thermaler Schritt betroffen ist, werden, wenn die vierte dielektrische Schicht 22 Kohlenstoff enthält, Kohlenwasserstoffgase produziert. Das macht die Schicht porös. Aus diesem Grund ist der Feuchtigkeitswiderstand weiter verschlechtert. Dementsprechend ist die Schichtdicke der vierten dielektrischen Schicht 22 in dem oben beschriebenen Bereich konfiguriert.
  • Ein viertes Beispiel ist als Nächstes durch Bezug auf den schematischen Querschnitt in 6 beschrieben. In dieser Figur sind jene Bestandteile, welche die gleichen, wie deren Entsprechungen in 2 sind, durch gleiche Bezugskennzeichen angezeigt.
  • Wie in 6 gezeigt, ist diese Aufbauanordnung einer dielektrischen Zwischenschicht ähnlich der in 2 gezeigten Aufbauanordnung, mit der Ausnahme, dass eine fünfte dielektrische Schicht 23 über den leitenden Zwischenverbindern 14 via der ersten dielektrischen Schicht 15 gebildet ist. In diesem Beispiel ist die fünfte dielektrische Schicht 23 auch über der zweiten dielektrischen Schicht 16 gebildet. Die Dicke der fünften dielektrischen Schicht 23 ist mehr als 10% und weniger als 30% der Höhe der leitenden Zwischenverbinder 14. Die fünfte dielektrische Schicht 23 hat im Wesentlichen die gleiche relative Dielektrizitätskonstante wie die zweite dielektrische Schicht 16, die im ersten Beispiel beschrieben worden ist. Die fünfte dielektrische Schicht 23 besteht beispielsweise aus zumindest einem von fluorhaltigem Siliziumoxid, Polysiloxan-Materialien, Polyparaxylylen, Fluorkohlenstoff-Materialien und Polymid-Materialien.
  • Zum Beispiel ist die fünfte dielektrische Schicht 23, wenn die Höhe der leitenden Zwischenverbinder 14 600 nm ist, zu einer Schichtdicke von 100 nm gebildet, beispielsweise. In diesem Fall entfallen dafür etwa 17% der Schichtdicke der leitenden Zwischenverbinder 14. Die Aufbauanordnung ist ähnlich der bereits in Verbindung mit 2 unter anderen Gesichtspunkten beschriebenen Aufbauanordnung.
  • Das heißt, die Basis oder der Hauptkörper 11 besteht aus dem Halbleitersubstrat 12, das die auf seiner Oberfläche gebildete untere dielektrische Schicht 13 aufweist. Die leitenden Zwischenverbinder 14 sind über der unteren dielektrischen Schicht 13 gebildet. Die erste dielektrische Schicht 15 ist so gebildet, um die leitenden Zwischenverbinder 14 abzudecken. Die obere dielektrische Schicht 17 ist jeweils über der ersten und zweiten dielektrischen Schicht 15, 16 via der fünften dielektrischen Schicht 23 gebildet. Die dielektrische Zwischenschicht 1 ist auf diese Weise aufgebaut.
  • Das Herstellverfahren der Aufbauanordnung einer dielektrischen Zwischenschicht nach dem oben beschriebenen vierten Beispiel ist durch das gleiche Verfahren wie im ersten Beispiel beschrieben ausgeführt. Jedoch ist der Unterschied zum Verfahren des ersten Beispiels so, dass die zweite dielektrische Schicht 16 über den leitenden Zwischenverbindern 14 via der ersten dielektrischen Schicht 15, wenn die zweite dielektrische Schicht 16 zurückgeätzt wird, belassen ist. Das heißt, die zweite dielektrische Schicht 16 ist bis zu einer Dicke belassen, welche mehr als 10% und weniger als 30% der Höhe der leitenden Zwischenverbinder 14 ausmacht. Die belassene zweite dielektrische Schicht 16 wird die fünfte dielektrische Schicht 23. Deswegen besteht die fünfte dielektrische Schicht 23 aus einem auf Polysiloxan basierenden Polymer, auf die gleiche Weise wie die zweite dielektrische Schicht 16. Alternativ ist die fünfte Schicht aus fluorkohlenstoffhaltigem Siliziumoxid, Polyparaxylylen, einem Fluorkohlenstoff-Material oder einem Polymid-Material wie Polymid gemacht.
  • In dem oben beschriebenen vierten Beispiel ist die fünfte dielektrische Schicht 23 über den leitenden Zwischenverbindern 14 via der ersten dielektrischen Schicht 15 gebildet, und somit sind die leitenden Zwischenverbinder 14 gegen Korrosion und Verunreinigungsdotierung durch die fünfte dielektrische Schicht 23 von niedriger Dielektrizitätskonstante geschützt. Weil die Dicke der Höhe der leitenden Zwischenverbinder mehr als 10% und weniger als 30% der Höhe der leitenden Zwischenverbinder ist, und weil die fünfte dielektrische Schicht 23, die im Wesentlichen die gleiche relative Dielektrizitätskonstante wie die zweite dielektrische Schicht 16 aufweist, gebildet ist, passiert das von den leitenden Zwischenverbindern 14 erzeugte elektrische Feld durch die fünfte dielektrische Schicht 23 von niedriger Dielektrizitätskonstante durch. Demzufolge ist die Kapazität zwischen den leitenden Zwischenverbindern 14 reduziert.
  • Wenn die Dicke der fünften dielektrischen Schicht 23 weniger als 10% der Höhe der leitenden Zwischenverbinder 14 ist, passiert das von den leitenden Zwischenverbindern 14 entwickelte elektrische Feld schwerlich durch die fünfte dielektrische Schicht 23, aber passiert durch die obere dielektrische Schicht 17 durch. Folglich ist die Kapazität weniger effektiv reduziert. Andererseits, wenn die Dicke 30% überschreitet, ist der Feuchtigkeitswiderstand nachteilig betroffen, weil die Schichtqualität der fünften dielektrischen Schicht 23 mangelhaft ist. Wenn ein thermaler Schritt betroffen ist, werden, wenn die fünfte dielektrische Schicht 23 Kohlenstoff enthält, Kohlenwasserstoffgase produziert. Das macht die Schicht porös. Aus diesem Grund ist der Feuchtigkeitswiderstand weiter verschlechtert. Dementsprechend ist die Schichtdicke in dem oben beschriebenen Bereich konfiguriert.
  • Als Nächstes ist ein fünftes Beispiel, das eine Zusammensetzung des oben beschriebenen dritten Beispiels und des vierten Beispiels ist, durch Bezug auf den schematischen Querschnitt in 7 beschrieben. In dieser Figur sind jene Bestandteile, welche die gleichen, wie deren Entsprechungen in 4 und 6 sind, durch gleiche Bezugskennzeichen angezeigt.
  • Wie in 7 gezeigt, setzt diese Aufbauanordnung einer dielektrischen Zwischenschicht die in 4 gezeigte Aufbauanordnung mit der in 6 gezeigten Aufbauanordnung zusammen. Das heißt, eine vierte dielektrische Schicht 22 und eine dritte dielektrische Schicht 21 sind über der unteren dielektrischen Schicht 13 der Basis 11 gebildet. Die leitenden Zwischenverbinder 14 sind über der dritten dielektrischen Schicht 21 gebildet. Daher sind die dritte dielektrische Schicht 21 und die vierte dielektrische Schicht 22 unter den leitenden Zwischenverbindern 14 gebildet.
  • Die dritte dielektrische Schicht 21 ist aus einem Material gemacht, das im Wesentlichen die gleiche relative Dielektrizitätskonstante wie die erste dielektrische Schicht 15 aufweist, z. B. aus Siliziumoxid, Siliziumoxinitrid oder Siliziumnitrid. Die Dicke der vierten dielektrischen Schicht 22 ist mehr als 10% und weniger als 30% von der Höhe der leitenden Zwischenverbinder 14. Die vierte dielektrische Schicht 22 hat im Wesentlichen die gleiche relative Dielektrizitätskonstante wie die zweite dielektrische Schicht 16, die im ersten Beispiel beschrieben worden ist. Diese vierte dielektrische Schicht 22 besteht beispielsweise aus zumindest einem von fluorhaltigen Siliziumoxid, Polysiloxan-Materialien, Polyparaxylylen, Fluorkohlenstoff-Materialien und Polymid-Materialien.
  • Die leitenden Zwischenverbinder 14 sind mit der ersten dielektrischen Schicht 15 beschichtet. Die zweite dielektrische Schicht 16, ähnlich der im ersten Beispiel beschriebenen, ist zwischen den leitenden Zwischenverbindern 14 via der ersten dielektrischen Schicht 15, die der im ersten Beispiel beschriebenen ähnlich ist, gebildet. Eine fünfte dielektrische Schicht 23 ist über den leitenden Zwischenverbindern 14 via der ersten dielektrischen Schicht 15 gebildet. Diese fünfte dielektrische Schicht 23 ist auch über der zweiten dielektrischen Schicht 16 gebildet.
  • Die Dicke der fünften dielektrischen Schicht 23 ist mehr als 10% und weniger als 30% von der Höhe der leitenden Zwischenverbinder 14. Die fünfte dielektrische Schicht 23 hat im Wesentlichen die gleiche relative Dielektrizitätskonstante wie die zweite dielektrische Schicht 16. Diese fünfte dielektrische Schicht 22 besteht beispielsweise aus zumindest einem von den fluorhaltigen Siliziumoxid, Polysiloxan-Materialien, Polyparaxylylen, Fluorkohlenstoff-Materialien und Polymid-Materialien.
  • Die obere dielektrische Schicht 17, die beispielsweise aus Siliziumoxid besteht, ist über der fünften dielektrischen Schicht 23 gebildet. Die dielektrische Zwischenschicht 1 ist auf diese Weise aufgebaut.
  • Zum Beispiel ist die dritte dielektrische Schicht 21, wenn die Höhe der leitenden Zwischenverbinder 14 600 nm ist, zu einer Schichtdicke von 10 nm gebildet, beispielsweise. Die vierte dielektrische Schicht 22 ist zu einer Schichtdicke von 100 nm gebildet. Die fünfte dielektrische Schicht 23 ist zu einer Schichtdicke von 100 nm gebildet. In diesem Fall entfallen auf die Schichtdicke der vierten und fünften dielektrischen Schicht 22 und 23 etwa 17% der Schichtdicke der leitenden Zwischenverbinder 14.
  • In dem Herstellverfahren der Aufbauanordnung einer dielektrischen Zwischenschicht des fünften Beispiels sind die vierte dielektrische Schicht 22, die dritte dielektrische Schicht 21 und die leitenden Zwischenverbinder 14 durch ein Verfahren gebildet, das dem im dritten Beispiel beschriebenen Verfahren ähnlich ist. Dann ist die erste dielektrische Schicht 15 gebildet. Hiernach werden die zweite dielektrische Schicht 16 und die fünfte dielektrische Schicht 23 durch ein ähnliches Verfahren integriert gebildet, das im vierten Beispiel beschrieben worden ist. Anschließend ist die obere dielektrische Schicht 17 gebildet.
  • In dem oben beschriebenen fünften Beispiel ist die vierte dielektrische Schicht 22 via der dritten dielektrischen Schicht 21 unter den leitenden Zwischenverbindern 14 gebildet. Die zweite dielektrische Schicht 16 ist via der ersten dielektrischen Schicht 15 über den leitenden Zwischenverbindern 14 gebildet. Demzufolge ist die Kapazität zwischen den leitenden Zwischenverbindern 14 niedriger gemacht als in dem dritten und vierten Beispiel.
  • Der Kapazitäts-Reduzierungseffekt zwischen den leitenden Zwischenverbindern ist als Nächstes durch die Bezugnahme auf die 8(a)8(c) beschrieben. 8(a) veranschaulicht eine Aufbauanordnung einer dielektrischen Zwischenschicht nach dem Stand der Technik. In dieser Figur sind jene Bestandteile, welche die gleichen, wie deren Entsprechungen in den obigen Beispielen sind, durch gleiche Bezugskennzeichen angezeigt. 8(b) veranschaulicht die Art und Weise, auf welche eine Vorstreckrate des Körpers mit der niedrigen Dielektrizitätskonstante in einer erfindungsgemäßen Aufbauanordnung einer dielektrischen Zwischenschicht gefunden ist. In dieser Figur sind jene Bestandteile, welche die gleichen, wie deren Entsprechungen in den obigen Beispielen sind, durch gleiche Bezugskennzeichen angezeigt. Auf der vertikalen Achse der 8(c) ist die umgekehrte Kapazität aufgetragen, wobei die leitenden Zwischenverbinder (Aluminium-Zwischenverbinder) mit einer dielektrischen Schicht beschichtet sind, die eine relative Dielektrizitätskonstante von 2,5 hat, und wobei die Kapazität zwischen den leitenden Zwischenverbindern als 100% angenommen ist. Auf der horizontalen Achse ist die Vorstreckrate des Körpers mit der niedrigen Dielektrizitätskonstante aufgetragen.
  • Zunächst ist die Aufbauanordnung einer dielektrischen Zwischenschicht nach dem Stand der Technik beschrieben. Wie in 8(a) gezeigt, sind eine Vielzahl von leitenden Zwischenverbindern 14 zu einer Schichtdicke von 600 nm über der unteren dielektrischen Schicht 13, die aus Siliziumoxid gemacht ist und eine relative Dielektrizitätskonstante von 4,0 aufweist, gebildet. Eine Siliziumoxidschicht 31, die eine Dicke von 200 nm und eine relative Dielektrizitätskonstante von 4,0 aufweist, ist über den leitenden Zwischenverbindern 14 gebildet.
  • Die unteren dielektrischen Schichten 13, welche an beiden Seiten positioniert sind und über welchen die leitenden Zwischenverbinder 14 gebildet sind, sind um 200 nm niedriger als jene Abschnitte, in welchen die leitenden Zwischenverbinder 14 gebildet sind. Die zweite dielektrische Schicht 16, bestehend aus Polymid-Substanz niedriger Dielektrizitätskonstante (die relative Dielektrizitätskonstante ist ungefähr gleich 3,0), ist an beiden Seiten der leitenden Zwischenverbinder 14 und der Siliziumoxidschicht 31 gebildet. Die obere dielektrische Schicht 17, die eine relative Dielektrizitätskonstante von 4,0 aufweist, ist über der Siliziumoxidschicht 31 und über der zweiten dielektrischen Schicht 16 gebildet. Die obere dielektrische Schicht 17 ist mittels Plasma-CVD gebildet, das Tetraethoxysilan als Rohstoff verwendet. Auf diese Weise ist eine dielektrische Zwischenschicht durch die zweite dielektrische Schicht 16, die Siliziumoxidschicht 31 und die obere dielektrische Schicht 17 gebildet.
  • Die Art und Weise, auf welche eine Vorstreckrate des Körpers mit der niedrigen Dielektrizitätskonstante in einer erfindungsgemäßen Aufbauanordnung einer dielektrischen Zwischenschicht gefunden ist, wird als Nächstes beschrieben. Wie in 8(b) gezeigt, sind die leitenden Zwischenverbinder 14 mit der Höhe b über der unteren dielektrischen Schicht 13 gebildet, die eine relative Dielektrizitätskonstante von 4,0 aufweist. Die zweite dielektrische Schicht 16, die aus einer Substanz niedriger Dielektrizitätskonstante besteht und eine Höhe a aufweist, ist zwischen den leitenden Zwischenverbindern 14 ausgebildet. Die obere dielektrische Schicht 17 mit einer relativen Dielektrizitätskonstante von 4,0 ist über den leitenden Zwischenverbindern 14 und über der zweiten dielektrischen Schicht 16 gebildet. Die in obigen Beispielen beschriebene erste dielektrische Schicht ist in dieser Figur nicht gezeigt.
  • Die Vorstreckrate R der zweiten dielektrischen Schicht 16 relativ zu den leitenden Zwischenverbindern 14 ist berechnet R = (a – b)/2b zu sein.
  • Wo die vierte und fünfte dielektrische Schichten, die zu einem Körper niedriger Dielektrizitätskonstante werden, der in dem dritten, vierten und fünften Beispielen beschrieben worden ist, über oder unter den leitenden Zwischenverbindern 14 gebildet sind, beinhaltet die berechnete Schichtdicke der zweiten dielektrischen Schicht die Schichtdicken der vierten und fünften dielektrischen Schichten.
  • Die Ergebnisse der berechneten Kapazität zwischen den leitenden Zwischenverbindern sind mit Bezug auf 8(c) beschrieben, wobei die umgekehrte Kapazität der in 8(a) gezeigten Aufbauanordnung einer dielektrischen Zwischenschicht nach dem Stand der Technik durch eine gestrichelte Linie dargestellt, während die umgekehrte Kapazität der Aufbauanordnung des fünften Beispiels durch eine durchgezogene Linie dargestellt ist.
  • Wie in der Aufbauanordnung des fünften Beispiels zu sehen ist, wo die vierte und fünfte dielektrische Schichten aus einer Substanz niedriger Dielektrizitätskonstante unter oder über den leitenden Zwischenverbindern gebildet sind, liegt die Vorstreckrate R im Bereich von 0,1 bis 0,3. Das zeigt, dass die Kapazität zwischen den leitenden Zwischenverbindern zumindest verglichen mit der Aufbauanordnung nach dem Stand der Technik um 4–7% reduziert ist.
  • Obgleich nicht dargestellt, ist die Reduktionsrate der umgekehrten Kapazität zwischen den leitenden Zwischenverbindern der oben beschriebenen dritten und vierten Beispiele ungefähr die Hälfte der Reduktionsrate der umgekehrten Kapazität des fünften Beispiels.
  • Ein Beispiel, in welchem das fünfte Beispiel der Erfindung auf einen gewöhnlichen Polycid-Gate-MOS-Transistor angewendet ist, ist mit Bezug auf 9 beschrieben. Der Einfachheit halber ist die Aufbauanordnung der 9 mit der Aufbauanordnung der 7 verglichen, die ein schematischer Querschnitt des fünften Beispiels der Erfindung ist.
  • In 9 entspricht der Polycid-Gate-MOS-Transistor dem in 7 gezeigten Halbleitersubstrat 12. Das Herstellverfahren des Polycid-Gate-MOS-Transistors ist hierin nicht beschrieben. Die auf der Oberfläche des Polycid-Gate-MOS-Transistors gebildete Siliziumoxidschicht 13 entspricht der in 7 gezeigten unteren Oxidschicht 13. Die vierte dielektrische Schicht 22 von niedriger Dielektrizitätskonstante ist auf der Siliziumoxidschicht 13 gebildet. Hiernach ist die dritte dielektrische Schicht 21 auf der vierten dielektrischen Schicht 22 gebildet. Anschließend wird, um die Vielzahl von Al-Zwischenverbindern 14 zu bilden, das Aluminium aufgetragen. Diese Aluminiumschicht ist durch den Gebrauch eines fotolithografischen Schrittes und eines Ätzschrittes bemustert. Somit sind die leitenden Zwischenverbinder 14 ausgebildet.
  • Dann wird die erste dielektrische Schicht 15 gebildet und die zweite dielektrische Schicht 16 nach dem Prinzip des fünften Beispiels der Erfindung verdeckt. Das wird von der Bildung der fünften dielektrischen Schicht 23 und der oberen dielektrischen Schicht 17 gefolgt. Die Art und Weise wie diese Schichten geformt werden ist bereits im fünften Beispiel beschrieben.

Claims (7)

  1. Aufbauanordnung einer dielektrischen Zwischenschicht für eine Halbleitervorrichtung, aufweisend: ein Substrat (11), hergestellt aus einem Halbleitermaterial; wobei die Halbleitervorrichtung aus dem Substrat mittels Halbleiterherstellverfahren hergestellt ist; einen Hauptkörper, der durch die Halbleitervorrichtung gebildet ist und eine erste dielektrische Schicht (15) und eine zweite dielektrische Schicht (16) aufweist, wobei zumindest eine Oberfläche des Hauptkörpers isolierend ist; leitende Zwischenverbinder (14), die in dem Hauptkörper gebildet sind; wobei die erste dielektrische Schicht (15) derart gebildet ist, dass die leitenden Zwischenverbinder überdeckt sind; wobei die zweite dielektrische Schicht (16) eine kleinere relative Dielektrizitätskonstante als die der ersten dielektrischen Schicht hat, wobei die zweite dielektrische Schicht zumindest zwischen den leitenden Zwischenverbindern (14) vorhanden ist, aber von ihnen durch die erste dielektrische Schicht (15) getrennt ist; eine dritte dielektrische Schicht (21), die im Wesentlichen die gleiche relative Dielektrizitätskonstante wie die erste dielektrische Schicht (15) hat und unter den leitenden Zwischenverbindern (14) gebildet ist; und eine vierte dielektrische Schicht (22), die im Wesentlichen die gleiche relative Dielektrizitätskonstante wie die zweite dielektrische Schicht (16) hat, wobei die vierte dielektrische Schicht (22) unter der dritten dielektrischen Schicht (21) gebildet ist; dadurch gekennzeichnet, dass die vierte dielektrische Schicht (22) eine Dicke hat, die mehr als 10% und weniger als 30% der Höhe der leitenden Zwischenverbinder (14) ausmacht.
  2. Aufbauanordnung einer dielektrischen Zwischenschicht nach Anspruch 1, wobei die zweite dielektrische Schicht (16) zwischen den leitenden Zwischenverbindern (14) eine 10 bis 100% größere Dicke, als die Höhe (D) der leitenden Zwischenverbinder in den Richtungen der Höhe und der Tiefe aufweist.
  3. Aufbauanordnung einer dielektrischen Zwischenschicht nach Anspruch 1 oder 2, wobei die dritte dielektrische Schicht (21) aus zumindest einem vom den Siliziumoxid, Siliziumoxinitrid und Siliziumnitrid besteht, und wobei die vierte dielektrische Schicht (22) aus zumindest einem von fluorhaltigen Siliziumoxid, Polysiloxan-Materialien, Polyparaxylylen, Fluorkohlenstoff-Materialien und Polymid-Materialien besteht.
  4. Aufbauanordnung einer dielektrischen Zwischenschicht nach einem der vorhergehenden Ansprüche, ferner aufweisend eine fünfte dielektrische Schicht (23), die eine Dicke hat, welche mehr als 10% und weniger als 30% der Höhe (D) der leitenden Zwischenverbinder (14) ausmacht, wobei die fünfte dielektrische Schicht (23) im Wesentlichen die gleiche relative Dielektrizitätskonstante wie die zweite dielektrische Schicht (16) hat, wobei die fünfte dielektrische Schicht (23) über den leitenden Zwischenverbindern (14) mittels der ersten dielektrischen Schicht (15) gebildet ist.
  5. Aufbauanordnung einer dielektrischen Zwischenschicht nach Anspruch 4, wobei die fünfte dielektrische Schicht (15) aus zumindest einem von fluorhaltigen Siliziumoxid, Polysiloxan-Materialien, Polyparaxylylen, Fluorkohlenstoff-Materialien und Polymid-Materialien besteht.
  6. Aufbauanordnung einer dielektrischen Zwischenschicht nach einem der vorhergehenden Ansprüche, wobei die erste dielektrische Schicht (15) aus zumindest einem vom den Siliziumoxid, Siliziumoxinitrid und Siliziumnitrid besteht.
  7. Aufbauanordnung einer dielektrischen Zwischenschicht nach einem der vorhergehenden Ansprüche, wobei die zweite dielektrische Schicht (16) aus zumindest einem von fluorhaltigen Siliziumoxid, Polysiloxan-Materialien, Polyparaxylylen, Fluorkohlenstoff-Materialien und Polymid-Materialien besteht.
DE69535502T 1994-10-03 1995-10-03 Dielektrische Zwischenschicht für eine Halbleitervorrichtung Expired - Fee Related DE69535502T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP23882194 1994-10-03
JP23882194 1994-10-03
JP7003727A JPH08162528A (ja) 1994-10-03 1995-01-13 半導体装置の層間絶縁膜構造
JP372795 1995-01-13

Publications (2)

Publication Number Publication Date
DE69535502D1 DE69535502D1 (de) 2007-07-12
DE69535502T2 true DE69535502T2 (de) 2008-01-24

Family

ID=26337363

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69535502T Expired - Fee Related DE69535502T2 (de) 1994-10-03 1995-10-03 Dielektrische Zwischenschicht für eine Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US5646440A (de)
EP (1) EP0706216B1 (de)
JP (1) JPH08162528A (de)
KR (1) KR960015788A (de)
DE (1) DE69535502T2 (de)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936226A (ja) * 1995-07-18 1997-02-07 Nec Corp 半導体装置およびその製造方法
KR0182006B1 (ko) * 1995-11-10 1999-04-15 김광호 반도체 패키지 장치 및 몰딩물질에 의해 발생하는 기생용량의 산출방법
JPH1041382A (ja) * 1996-04-29 1998-02-13 Texas Instr Inc <Ti> 集積回路レベル間絶縁構造
WO1997041592A1 (en) * 1996-05-02 1997-11-06 Advanced Micro Devices, Inc. A fluorinated oxide low permittivity dielectric stack for reduced capacitive coupling
US6157083A (en) * 1996-06-03 2000-12-05 Nec Corporation Fluorine doping concentrations in a multi-structure semiconductor device
US5843830A (en) * 1996-06-26 1998-12-01 Micron Technology, Inc. Capacitor, and methods for forming a capacitor
JP3159093B2 (ja) * 1996-12-25 2001-04-23 日本電気株式会社 半導体装置およびその製造方法
JPH10189723A (ja) * 1996-12-25 1998-07-21 Nec Corp 半導体装置およびその製造方法
JP2910713B2 (ja) 1996-12-25 1999-06-23 日本電気株式会社 半導体装置の製造方法
US6437441B1 (en) * 1997-07-10 2002-08-20 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
JP3305251B2 (ja) 1998-02-26 2002-07-22 松下電器産業株式会社 配線構造体の形成方法
JP3123512B2 (ja) * 1998-06-02 2001-01-15 日本電気株式会社 半導体装置及びその製造方法
US6232235B1 (en) 1998-06-03 2001-05-15 Motorola, Inc. Method of forming a semiconductor device
US6265779B1 (en) * 1998-08-11 2001-07-24 International Business Machines Corporation Method and material for integration of fuorine-containing low-k dielectrics
US6239026B1 (en) 1998-09-28 2001-05-29 Conexant Systems, Inc. Nitride etch stop for poisoned unlanded vias
US6777320B1 (en) * 1998-11-13 2004-08-17 Intel Corporation In-plane on-chip decoupling capacitors and method for making same
US6444564B1 (en) 1998-11-23 2002-09-03 Advanced Micro Devices, Inc. Method and product for improved use of low k dielectric material among integrated circuit interconnect structures
US6586847B1 (en) * 1999-03-11 2003-07-01 Skyworks Solutions, Inc. Method and structure for temperature stabilization in semiconductor devices
US6593077B2 (en) 1999-03-22 2003-07-15 Special Materials Research And Technology, Inc. Method of making thin films dielectrics using a process for room temperature wet chemical growth of SiO based oxides on a substrate
US6524974B1 (en) 1999-03-22 2003-02-25 Lsi Logic Corporation Formation of improved low dielectric constant carbon-containing silicon oxide dielectric material by reaction of carbon-containing silane with oxidizing agent in the presence of one or more reaction retardants
US6080683A (en) * 1999-03-22 2000-06-27 Special Materials Research And Technology, Inc. Room temperature wet chemical growth process of SiO based oxides on silicon
JP2000286262A (ja) * 1999-03-30 2000-10-13 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2007281513A (ja) * 1999-06-25 2007-10-25 Toshiba Corp Lsiの配線構造
US6391795B1 (en) 1999-10-22 2002-05-21 Lsi Logic Corporation Low k dielectric composite layer for intergrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
US6756674B1 (en) 1999-10-22 2004-06-29 Lsi Logic Corporation Low dielectric constant silicon oxide-based dielectric layer for integrated circuit structures having improved compatibility with via filler materials, and method of making same
US6423628B1 (en) 1999-10-22 2002-07-23 Lsi Logic Corporation Method of forming integrated circuit structure having low dielectric constant material and having silicon oxynitride caps over closely spaced apart metal lines
EP1123991A3 (de) 2000-02-08 2002-11-13 Asm Japan K.K. Materialen mit niedrieger Dielektrizitätskonstante und Verfahren
US6346490B1 (en) 2000-04-05 2002-02-12 Lsi Logic Corporation Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps
US6365528B1 (en) 2000-06-07 2002-04-02 Lsi Logic Corporation Low temperature process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric-material characterized by improved resistance to oxidation and good gap-filling capabilities
US6492731B1 (en) 2000-06-27 2002-12-10 Lsi Logic Corporation Composite low dielectric constant film for integrated circuit structure
US6346488B1 (en) 2000-06-27 2002-02-12 Lsi Logic Corporation Process to provide enhanced resistance to cracking and to further reduce the dielectric constant of a low dielectric constant dielectric film of an integrated circuit structure by implantation with hydrogen ions
US6368979B1 (en) 2000-06-28 2002-04-09 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6350700B1 (en) 2000-06-28 2002-02-26 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6774489B2 (en) * 2000-08-29 2004-08-10 Texas Instruments Incorporated Dielectric layer liner for an integrated circuit structure
US6489242B1 (en) 2000-09-13 2002-12-03 Lsi Logic Corporation Process for planarization of integrated circuit structure which inhibits cracking of low dielectric constant dielectric material adjacent underlying raised structures
US6391768B1 (en) 2000-10-30 2002-05-21 Lsi Logic Corporation Process for CMP removal of excess trench or via filler metal which inhibits formation of concave regions on oxide surface of integrated circuit structure
US6537923B1 (en) 2000-10-31 2003-03-25 Lsi Logic Corporation Process for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6420277B1 (en) 2000-11-01 2002-07-16 Lsi Logic Corporation Process for inhibiting crack formation in low dielectric constant dielectric films of integrated circuit structure
US6905981B1 (en) 2000-11-24 2005-06-14 Asm Japan K.K. Low-k dielectric materials and processes
US6572925B2 (en) 2001-02-23 2003-06-03 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon containing silicon oxide dielectric material
US6858195B2 (en) 2001-02-23 2005-02-22 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material
US6649219B2 (en) 2001-02-23 2003-11-18 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material characterized by improved resistance to oxidation
US6503840B2 (en) 2001-05-02 2003-01-07 Lsi Logic Corporation Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning
US6559048B1 (en) 2001-05-30 2003-05-06 Lsi Logic Corporation Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning
US6583026B1 (en) 2001-05-31 2003-06-24 Lsi Logic Corporation Process for forming a low k carbon-doped silicon oxide dielectric material on an integrated circuit structure
US6562700B1 (en) 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
US6566171B1 (en) 2001-06-12 2003-05-20 Lsi Logic Corporation Fuse construction for integrated circuit structure having low dielectric constant dielectric material
US6930056B1 (en) 2001-06-19 2005-08-16 Lsi Logic Corporation Plasma treatment of low dielectric constant dielectric material to form structures useful in formation of metal interconnects and/or filled vias for integrated circuit structure
US6613697B1 (en) 2001-06-26 2003-09-02 Special Materials Research And Technology, Inc. Low metallic impurity SiO based thin film dielectrics on semiconductor substrates using a room temperature wet chemical growth process, method and applications thereof
US6559033B1 (en) 2001-06-27 2003-05-06 Lsi Logic Corporation Processing for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6673721B1 (en) 2001-07-02 2004-01-06 Lsi Logic Corporation Process for removal of photoresist mask used for making vias in low k carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask
RU2218365C2 (ru) * 2001-07-27 2003-12-10 Федеральное государственное унитарное предприятие "Научно-исследовательский физико-химический институт им. Л.Я.Карпова" Пористая пленка из полипараксилилена и его замещенных, способ ее получения и полупроводниковый прибор с её использованием
US6723653B1 (en) 2001-08-17 2004-04-20 Lsi Logic Corporation Process for reducing defects in copper-filled vias and/or trenches formed in porous low-k dielectric material
US6881664B2 (en) 2001-08-28 2005-04-19 Lsi Logic Corporation Process for planarizing upper surface of damascene wiring structure for integrated circuit structures
US6762494B1 (en) * 2002-09-24 2004-07-13 Applied Micro Circuits Corporation Electronic package substrate with an upper dielectric layer covering high speed signal traces
JP2004128256A (ja) 2002-10-03 2004-04-22 Oki Electric Ind Co Ltd 多層構造半導体素子の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device
JPS56167333A (en) * 1980-05-26 1981-12-23 Fujitsu Ltd Semiconductor device
JPH07120706B2 (ja) * 1986-06-27 1995-12-20 日本電信電話株式会社 半導体集積回路の配線構造
JPH0612790B2 (ja) * 1987-02-24 1994-02-16 日本電気株式会社 半導体装置
JPH0654774B2 (ja) * 1987-11-30 1994-07-20 株式会社東芝 半導体装置及びその製造方法
JPH0230138A (ja) * 1988-07-19 1990-01-31 Seiko Epson Corp 半導体装置
JPH0289346A (ja) * 1988-09-27 1990-03-29 Toshiba Corp 半導体装置及びその製造方法
NL8900989A (nl) * 1989-04-20 1990-11-16 Philips Nv Halfgeleiderinrichting met een in een kunststof omhulling ingebed halfgeleiderlichaam.
JPH04174541A (ja) * 1990-03-28 1992-06-22 Nec Corp 半導体集積回路及びその製造方法
JPH04147651A (ja) * 1990-04-02 1992-05-21 Toshiba Corp 半導体装置およびその製造方法
JP2593965B2 (ja) * 1991-01-29 1997-03-26 三菱電機株式会社 半導体装置
JPH04323854A (ja) * 1991-04-23 1992-11-13 Oki Electric Ind Co Ltd 半導体装置
JPH05283542A (ja) * 1992-03-31 1993-10-29 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
KR0131439B1 (ko) * 1992-11-24 1998-04-14 나카무라 타메아키 반도체장치 및 그 제조방법

Also Published As

Publication number Publication date
EP0706216A2 (de) 1996-04-10
DE69535502D1 (de) 2007-07-12
JPH08162528A (ja) 1996-06-21
EP0706216A3 (de) 1997-12-03
EP0706216B1 (de) 2007-05-30
US5646440A (en) 1997-07-08
KR960015788A (ko) 1996-05-22

Similar Documents

Publication Publication Date Title
DE69535502T2 (de) Dielektrische Zwischenschicht für eine Halbleitervorrichtung
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE3876655T2 (de) Verbindungssystem hoher geschwindigkeit mit feuerfesten kontakten vom &#34;non-dogbone-typ&#34; und ein aktiver elektromigrationsunterdrueckender mechanismus.
DE60022857T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69115082T2 (de) Halbleitervorrichtung mit vielschichtiger Verdrahtungsstruktur und Verfahren zu ihrer Herstellung.
EP0269095A2 (de) Integrierte Halbleiterschaltung mit mindestens zwei aus Aluminium oder einer Aluminium-Verbindung bestehenden Metallisierungsebenen sowie Verfahren zu ihrer Herstellung
DE10248272A1 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE19629886A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10104204A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE69535488T2 (de) Verfahren zur Isolierung von Leitungen unter Verwendung von Materialien mit niedriger dielektrischer Konstante und damit hergestellte Strukturen
DE4139462C2 (de) Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
DE112004001530T5 (de) Versiegelte Poren in Damascene-Strukturen mit Low-k-Material
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
EP0642159B1 (de) Herstellverfahren für ein Bitleitungskontaktloch einer Speicherzelle
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE60132707T2 (de) Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen
DE60037599T2 (de) Herstellungsverfahren für halbleiteranordnung mit reduzierter signalwegverzögerungszeit
DE19531602A1 (de) Verbindungsstruktur einer Halbleitereinrichtung und ein Herstellungsverfahren derselben
DE10031881B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
WO1999031722A1 (de) Barriereschicht für kupfermetallisierung
DE19719909A1 (de) Zweifaches Damaszierverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee