DE60132707T2 - Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen - Google Patents

Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen Download PDF

Info

Publication number
DE60132707T2
DE60132707T2 DE60132707T DE60132707T DE60132707T2 DE 60132707 T2 DE60132707 T2 DE 60132707T2 DE 60132707 T DE60132707 T DE 60132707T DE 60132707 T DE60132707 T DE 60132707T DE 60132707 T2 DE60132707 T2 DE 60132707T2
Authority
DE
Germany
Prior art keywords
layer
degrees
depositing
channel
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60132707T
Other languages
English (en)
Other versions
DE60132707D1 (de
Inventor
Minh Van Fremont Ngo
Dawn M. San Jose HOPPER
Robert A. Hollister Huertas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of DE60132707D1 publication Critical patent/DE60132707D1/de
Application granted granted Critical
Publication of DE60132707T2 publication Critical patent/DE60132707T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft im allgemeinen die Halbleitertechnologie und betrifft insbesondere das Unterdrücken von Materialansammlungen in Metallisierungsstrukturen bei der Halbleiterbearbeitung.
  • HINTERGRUND DER ERFINDUNG
  • DE-A-199 63 864 offenbart ein Verfahren zum Abscheiden einer anorganischen Barrierenschicht, etwa von Si3N4, auf einer Kupfermetallisierung. Das Verfahren beinhaltet einen Vorbehandlungsschritt in einem reduzierenden NH3-Plasma, bevor die anorganische Barrierenschicht abgeschieden wird, um damit die Haftung der Barrierenschicht auf der Kupfermetallisierung zu verbessern.
  • Das Journal für die Vakuumwissenschaft und Technologie, Teil B, Amerikanisches Institut der Physik, New York, US, Band 6, Nummer 3, 1. Mai 1988, Seiten 830–834 mit dem Titel „Effekt einer Ammoniakplasmabehandlung auf Grenzflächeneigenschaften von abgeschiedenen Siliziumnitrid/Siliziumschichten", von Arai H et al offenbart das Abscheiden von Siliziumnitridschichten auf einem Siliziumsubstrat.
  • Bei der Herstellung integrierter Schaltungen müssen, nachdem einzelne Bauelemente, etwa Transistoren, in und auf dem Halbleitersubstrat hergestellt sind, diese miteinander verbunden werden, um die gewünschte Schaltungsfunktion zu erhalten. Dieser Verbindungsprozess wird im allgemeinen als „Metallisierung" bezeichnet und wird unter Anwendung einer Reihe von unterschiedlichen Photolithographie-, Abscheide- und Abtragungstechniken ausgeführt.
  • In einem Verbindungsstrukturprozess, der als eine „duale Damaszenertechnik" bezeichnet wird, werden zwei Kanäle aus leitendem Material durch dazwischenliegende dielektrische Schichten in vertikal getrennten Ebenen senkrecht zueinander geführt und mittels einer vertikalen Verbindung oder einer „Kontaktfüllung" an ihrer kürzesten Verbindungsstrecke miteinander verbunden. Die duale Damaszenertechnik wird über den einzelnen Bauelementen ausgeführt, die in einer dielektrischen Bauteilschicht angeordnet sind, wobei Gate- und Source/Drain-Kontakte sich durch die dielektrische Bauteilschicht erstrecken, um einen oder mehrere Kanäle in einer ersten dielektrischen Kanal- bzw. Leitungsschicht zu kontaktieren.
  • Die Herstellung der ersten Kanäle des dualen Damaszenerprozesses beginnt mit dem Abscheiden einer ersten dünnen Kanalstoppschicht. Die erste Kanalstoppschicht ist eine Ätzstoppschicht, die einem photolithographischen Prozess unterzogen wird, der das Abscheiden, Strukturieren, Belichten und Entwickeln eines Photolackmaterials umfasst, und es wird ein anisotroper Ätzschritt durch das strukturierte Photolackmaterial ausgeführt, um Öffnungen zu den Bauteilkontakten zu schaffen. Anschließend wird der Photolack entfernt. Es wird eine erste dielektrische Schicht für die Leitungen auf der ersten Kanalstoppschicht gebildet. Wenn die erste dielektrische Kanalschicht aus Oxidmaterial aufgebaut ist, etwa Siliziumoxid (SiO2), ist die erste Kanalstoppschicht aus Nitridmaterial gebildet, etwa Siliziumnitrid (SiN), so dass die beiden Schichten selektiv zueinander geätzt werden können.
  • Die erste dielektrische Kanalschicht wird dann einem weiteren Photolithographieprozess und weiteren Ätzschritten unterzogen, um erste Kanalöffnungen entsprechend dem Muster der ersten Kanäle bzw. Leitungen zu bilden. Anschließend wird der Photolack entfernt.
  • Es wird eine optionale dünne Haftschicht auf der ersten dielektrischen Kanalschicht abgeschieden, die die ersten Kanalöffnungen auskleidet, um eine gute Haftung eines nachfolgend abgeschiedenen Materials an der ersten dielektrischen Kanalschicht zu gewährleisten. Haftschichten für Kupfer (Cu) Leitungsmaterialien sind aus Verbindungen, etwa Tantalnitrid (TaN), Titannitrid (TiN) oder Wolframnitrid (WN) aufgebaut.
  • Diese Nitridverbindungen besitzen eine gute Haftung zu den dielektrischen Materialien und bieten einen guten Barrierenwiderstand im Hinblick auf die Diffusion von Kupfer von dem Kupferleitungsmaterial zu dem dielektrischen Material. Ein hoher Barrierenwiderstand ist bei Leitermaterialien, etwa Kupfer, notwendig, um eine Diffusion von nachfolgend abgeschiedenem Kupfer in die dielektrische Schicht zu vermeiden, woraus sich Kurzschlüsse in der integrierten Schaltung ergeben könnten.
  • Diese Nitridverbindungen besitzen jedoch auch eine relativ schlechte Haftung an Kupfer und weisen einen relativ hohen elektrischen Widerstand auf.
  • Aufgrund dieser Nachteile werden reine hochschmelzende Metalle, etwa Tantal (Ta), Titan (Ti) oder Wolfram (W) auf der Haftschicht abgeschieden, um die Haftschicht in den ersten Kanalöffnungen auszukleiden. Die hochschmelzenden Metalle sind gute Barrierenmaterialien, besitzen einen geringeren elektrischen Widerstand als ihre Nitride und weisen eine gute Haftung zu Kupfer auf.
  • In einigen Fällen besitzt das Barrierenmaterial eine ausreichende Haftung zu dem dielektrischen Material, so dass die Haftschicht nicht erforderlich ist, und in anderen Fällen sind das Haftmaterial und das Barrierenmaterial miteinander kombiniert. Die Haftschicht und die Barrierenschicht werden im Weiteren häufig zusammen als eine „Barrierenschicht" bezeichnet.
  • Für Leitermaterialien, etwa Kupfer, die durch Elektroplattieren abgeschieden werden, wird eine Saatschicht auf der Barrierenschicht abgeschieden, die die Barrierenschicht in den ersten Kanalöffnungen bedeckt. Die Saatschicht, die im Wesentlichen Kupfer ist, wird abgeschieden, um als eine Elektrode für den Elektroplattierungsprozess zu dienen.
  • Es wird ein erstes Leitermaterial auf der Saatschicht abgeschieden, das die erste Kanalöffnung füllt. Das erste Leitermaterial und die Saatschicht bilden im allgemeinen einen integralen Materialblock und werden häufig als der Leiterkern bezeichnet, wenn auf den wesentliche stromtragenden Bereich der Kanäle Bezug genommen wird.
  • Es wird dann ein chemisch mechanischer Polier-(CMP)-Prozess ausgeführt, um das erste Leitermaterial, die Saatschicht und die Barrierenschicht über der dielektrischen Schicht für den ersten Kanal zu entfernen, um damit die ersten Kanäle bzw. Leitungen zu bilden. Wenn eine Schicht über den ersten Kanälen als abschließende Schicht angeordnet wird, wird diese eine „Deckschicht" bezeichnet und der „Einzel-Damaszenerprozess" ist damit abgeschlossen. Wenn weitere Schichten aus Material für den dualen Damaszenerprozess abzuscheiden sind, dient die Deckschicht als eine Ätzstoppschicht für einen Herstellungsschritt für Kontaktdurchführungen.
  • Der Schritt zur Herstellung der Kontaktdurchführungen des dualen Damaszenerprozesses geht mit dem Abscheiden einer dielektrischen Kontaktlochschicht über den ersten Kanälen, der ersten dielektrischen Kanalschicht und der Deckschicht oder Kontaktlochstoppschicht weiter. Die Kontaktlochstoppschicht ist eine Ätzstoppschicht, die einer photolitho graphischen Bearbeitung und anisotropen Ätzschritten unterzogen wird, um Öffnungen zu den ersten Kanälen zu bilden. Sodann wird der Photolack entfernt.
  • Es wird eine dielektrische Kontaktlochschicht auf der Kontaktlochstoppschicht abgeschieden. Wenn die dielektrische Kontaktlochschicht ein Oxidmaterial ist, etwa ein Siliziumoxid, ist die Kontaktlochätzstoppschicht ein Nitridmaterial, etwa Siliziumnitrid, so dass die beiden Schichten selektiv zueinander geätzt werden können. Die dielektrische Kontaktlochschicht wird dann einem weiteren Photolithographieprozess und Ätzschritten unterzogen, um das Muster der Kontaktdurchführungen zu bilden. Danach wird der Photolack entfernt.
  • Es wird eine zweite dielektrische Kanalschicht auf der dielektrischen Kontaktlochschicht gebildet. Wenn die zweite dielektrische Kanalschicht aus einem Oxidmaterial hergestellt ist, etwa Siliziumoxid, ist die Kontaktlochstoppschicht aus Nitridmaterial aufgebaut, etwa Siliziumnitrid, so dass die beiden Schichten selektiv zueinander geätzt werden können. Die zweite dielektrische Kanalschicht wird dann weiteren Photolithographieprozessen und Ätzschritten unterzogen, um gleichzeitig zweite Kanalöffnungen und Kontaktlöcher gemäß dem Strukturmuster der zweiten Kanäle und Kontaktdurchführungen zu bilden. Danach wird der Photolack entfernt.
  • Es wird eine optionale dünne Haftschicht auf der zweiten dielektrischen Kanalschicht abgeschieden, die die zweiten Kanäle und die Kontaktöffnungen auskleidet.
  • Es wird dann eine Barrierenschicht auf der Haftschicht abgeschieden, die die Haftschicht in den zweiten Kanalöffnungen und Kontaktlochöffnungen bedeckt.
  • Wiederum wird für Leitermaterialien, etwa Kupfer und Kupferlegierungen, die durch Elektroplattieren abgeschieden werden, eine Saatschicht durch stromlose Abscheidung auf der Barrierenschicht aufgebracht, und diese bedeckt die Barrierenschicht in den zweiten Kanalöffnungen und in den Kontaktlöchern.
  • Es wird ein zweites Leitermaterial auf der Saatschicht abgeschieden, das die zweiten Kanalöffnungen und die Kontaktlöcher füllt.
  • Danach wird ein CMP-Prozess ausgeführt, um das zweite Leitermaterial, die Saatschicht und die Barrierenschicht über der zweiten dielektrischen Kanalschicht zu entfernen, und gleichzeitig die Kontaktdurchführungen und die zweiten Kanäle zu bilden. Wenn eine Schicht über den zweiten Kanälen als eine abschließende Schicht gebildet wird, wird diese als „Deckschicht" bezeichnet und der „duale" Damaszenerprozess ist abgeschlossen.
  • Es können einzelne und mehrere Ebenen an Einzel-Damaszenerstrukturen und dualen Damaszenerstrukturen für einzelne und mehrere Ebenen von Kanälen und Kontaktdurchführungen hergestellt werden, die gemeinsam als „Verbindungsstrukturen" bezeichnet werden.
  • Die Anwendung der Einzel-Damaszener- und dualen Damaszenertechniken vermeidet Metallätzschritte und dielektrische Spaltfüllschritte, die typischerweise in einem Metallisierungsprozess eingesetzt werden. Das Vermeiden von Metallätzschritten ist wichtig, da die Halbleiterindustrie von Aluminium (Al) zu anderen Metallisierungsmaterialien, etwa Kupfer, übergeht, die nur schwer zu ätzen sind.
  • Ein wesentliches Problem betrifft die Erzeugung von Materialansammlungen bzw. „Hügeln", oder Kupferleckstrombereichen während der Herstellung der Deckschichten über freiliegenden Kupferleitermaterialien. Die Materialanhäufungen, die sich in die Deckschicht und das Dielektrikum erstrecken, können Kurzschlüsse entweder sofort oder nach einer gewissen Zeit hervorrufen, wodurch die integrierte Schaltung irreversibel geschädigt wird.
  • Lösungen für dieses Problem sind seit langer Zeit auf diesem Gebiet gesucht.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Schaltung, wie es in dem begleitenden Anspruch 1 definiert ist.
  • In einem Beispiel wird eine dielektrische Schicht auf einem Halbleitersubstrat gebildet und es wird eine Öffnung in dem Dielektrikum hergestellt. Es wird dann eine Barrierenschicht zum Auskleiden der Öffnung abgeschieden, und ein Leiterkern wird abgeschieden, um die Kanalöffnung über der Barrierenschicht zu füllen. Nach dem Einebnen des Leiterkerns und der Barrierenschicht wird eine Plasmabehandlung bei geringer Temperatur bei 300°C ausgeführt, um restliches Oxid auf dem Halbleiterkernmaterial zu reduzieren. Ein Teil einer Deckschicht wird bei geringer Temperatur von 300°C abgeschieden und der Rest wird bei einer höheren Temperatur von 400°C abgeschieden. Die Niedrigtemperaturbehandlung und das anfängliche Abscheiden der Deckschicht verringert die Verspannung und unterdrückt die Ausbildung von Materialanhäufungen.
  • Bei den geringeren Temperaturen der Plasmabehandlung und der Abscheidung wird das Nebenprodukt Wasserstoff (H2) in der Abscheidekammer verringert. Eine geringere Menge des Wasserstoffs unterdrückt die Neigung des Kupfers, Materialansammlungen zu bilden.
  • Die zuvor genannten und weitere Vorteile der vorliegenden Erfindung werden für den Fachmann deutlicher beim Studium der folgenden detaillierten Beschreibung im Zusammenhang mit den begleitenden Zeichnungen.
  • KURZE BESCHREIBUND DER ZEICHNUNGEN
  • 1 (Stand der Technik) ist eine Draufsicht ausgerichteter Kanäle mit einer verbindenden Kontaktdurchführung;
  • 2 (Stand der Technik) ist eine Querschnittsansicht der 1 (Stand der Technik) entlang der Linie 2-2, wobei Materialanhäufungen gezeigt sind; und
  • 3 ist eine Querschnittsansicht einer Halbleiterverbindungsstruktur, wobei Materialanhäufungen gemäß der vorliegenden Erfindung unterdrückt werden.
  • BESTE ART ZUM AUSFÜHREN DER ERFINDUNG
  • Es sei auf 1 (Stand der Technik) verwiesen, in der eine Draufsicht einer Halbleiterscheibe 100 gezeigt ist, die als Verbindungsstrukturen erste und zweite Kanäle 102 und 104 aufweist, die mit einer Kontaktdurchführung 106 verbunden sind. Der erste und der zweite Kanal 102 und 104 sind entsprechend in einer ersten bzw. zweiten dielektrischen Kanalschicht 108 und 110 angeordnet. Die Kontaktdurchführung 106 ist ein integraler Bestandteil des zweiten Kanals 104 und ist in einer dielektrischen Kontaktlochschicht 112 angeordnet.
  • Der Begriff „horizontal" im hierin verwendeten Sinne ist als eine Ebene parallel zu der konventionellen Ebene oder Oberfläche einer Scheibe, etwa der Halbleiterscheibe 100, definiert, unabhängig von der Orientierung der Scheibe. Der Begriff „vertikal" bezeichnet eine Richtung senkrecht zu der eben definierten horizontalen Richtung. Begriffe wie „auf", „ü ber", „unter", „seitlich" (etwa von „Seitenwand"), „Höhe", „Tiefe", „über" und „unter", sind im Hinblick auf die horizontale Ebene definiert.
  • Gemäß 2 (Stand der Technik) ist eine Querschnittsansicht der 1 (Stand der Technik) entlang der Linie 2-2 gezeigt. Ein Teil des ersten Kanals 102 ist in einer ersten Kanalstoppschicht 114 angeordnet und liegt auf einer dielektrischen Bauteilschicht 116. Im allgemeinen sind Metallkontakte in der dielektrischen Bauteilschicht 116 ausgebildet, um eine Verbindung mit einem funktionsfähigen Halbleiterbauelement (nicht gezeigt) herzustellen. Dies wird durch den Kontakt des ersten Kanals 102 mit einem Halbleiterkontakt 118 gestellt, der in der dielektrischen Bauteilschicht 116 eingebettet ist. Die diversen Schichten über der dielektrischen Bauteilschicht 116 sind der Reihe nach: die erste Kanalstoppschicht 114, die erste dielektrische Kanalschicht 108, eine Deckschicht 120, die dielektrische Kontaktlochschicht 112, eine zweite Kanalstoppschicht 122, die zweite dielektrische Kanalschicht 110 und eine nächste Deckschicht 124 (in 1 nicht gezeigt).
  • Der erste Kanal 102 enthält eine Barrierenschicht 126, die optional eine kombinierte Haftschicht und Barrierenschicht sein kann, und umfasst eine Saatschicht 128, die einen Leiterkern 130 umgibt. Der zweite Kanal 104 und die Kontaktdurchführung 106 enthalten eine Barrierenschicht 132, die ebenfalls optional als eine kombinierte Haftschicht und Barrierenschicht vorgesehen sein kann, und enthält eine Saatschicht 134, die einen Leiterkern 136 umgibt. Die Barrierenschichten 126 und 132 werden verwendet, um eine Diffusion der Leitermaterialien in die benachbarten Bereiche des Halbleiterbauelementes zu verhindern.
  • Die Saatschichten 128 und 134 bilden Elektroden, auf denen das Leitermaterial der Leiterkerne 130 und 136 abgeschieden wird. Die Saatschichten 128 und 134 sind im Wesentlichen aus dem gleichen Leitermaterial wie die Leiterkerne 130 und 136 aufgebaut und werden ein Teil der jeweiligen Leiterkerne 130 und 136 nach der Abscheidung.
  • Im Einzel-Damaszenerprozess und im dualen Damaszenerprozess müssen nach der Herstellung der ersten und zweiten Kanäle 102 und 104 das freigelegte Leitermaterial 130 und 136 entfernt und durch die jeweiligen Deckschichten 120 und 124 bedeckt werden.
  • Wenn Kupfer als das Leitermaterial verwendet wird, werden die Deckschichten 120 und 124 durch einen Prozess hergestellt, in welchem zunächst eine Ammoniakplasmabehandlung bei 400°C angewendet wird, um restliches Kupferoxid zu reduzieren, das auf den oberen Flächen des ersten und des zweiten Kanals 102 und 104 vorhanden sein kann.
  • Danach schließt sich die Abscheidung von Siliziumnitrid bei 400°C an, um die Deckschichten 120 und 124 bereitzustellen, die eine Dicke bis zu 500 Angström aufweisen können.
  • Es wurde entdeckt, dass die Ammoniakplasmabehandlung bei 400°C die Ausbildung kleiner Verspannungsbrüche in der ersten und der zweiten dielektrischen Kanalschicht 108 und 110 hervorruft, die die Diffusion von Kupfer zur Bildung von Materialanhäufungen 140 bewirken, die somit Leckleitungen von Kupfer in das dielektrische Material repräsentieren.
  • Es wurde ebenfalls erkannt, dass das Abscheiden von Siliziumnitrid bei 400°C ebenfalls Verspannungsbrüche in den Deckschichten 120 und 124 hervorruft, die Materialansammlungen erzeugen, die sich durch die Deckschichten 120 und 124 erstrecken. Das Siliziumnitrid wird im allgemeinen durch einen plasmaunterstützten chemischen Dampfabscheide-(CVD)-Prozess abgeschieden.
  • Es wurde bislang angenommen, dass es notwendig ist, um eine geeignete Reduzierung von Kupferoxid und ein geeignetes Abscheiden des Siliziumnitrids zu erreichen, Temperaturen von über 400°C einsetzen zu müssen.
  • Gemäß 3 ist nunmehr eine Querschnittsansicht ähnlich zu jener in 2 (Stand der Technik) einer Halbleiterscheibe 200 der vorliegenden Erfindung gezeigt. Die Halbleiterscheibe 200 besitzt erste und zweite Kanäle 202 und 204, die durch eine Kontaktdurchführung 206 verbunden sind. Der erste und der zweite Kanal 202 und 204 sind entsprechend einer ersten dielektrischen Kanalschicht 208 und einer zweiten dielektrischen Kanalschicht 210 angeordnet. Die Kontaktdurchführung 206 ist ein Teil des zweiten Kanals 204 und ist in einer dielektrischen Kontaktlochschicht 212 angeordnet.
  • Ein Teil des ersten Kanals 202 ist in einer ersten Kanalstoppschicht 214 angeordnet und liegt auf einer dielektrischen Bauteilschicht 216. Im allgemeinen sind Metallkontakte in der dielektrischen Bauteilschicht 216 ausgebildet, um eine Verbindung zu einem funktionsfähigen Halbleiterbauelement (nicht gezeigt) herzustellen. Dies wird durch den Kontakt des ersten Kanals 202 zu einem Halbleiterkontakt 218, der in der dielektrischen Bauteilschicht 216 eingebettet ist, dargestellt. Die diversen Schichten über der dielektrischen Bauteilschicht 216 sind in folgender Reihenfolge: die erste Kanalstoppschicht 214, die erste dielektrische Kanalschicht 208, eine Deckschicht 220, die dielektrische Kontaktlochschicht 212, eine zweite Kanalstoppschicht 222, die zweite dielektrische Kanalschicht 210 und eine nächste Deckschicht 224.
  • Der erste Kanal 202 enthält eine Barrierenschicht 226 und eine Saatschicht 228 um einen Leiterkern 230 herum. Der zweite Kanal 204 und die Kontaktdurchführung 206 enthalten eine Barrierenschicht 232 und eine Saatschicht 234, die den Leiterkern 236 umgeben. Die Barrierenschichten 226 und 232 werden verwendet, um eine Diffusion des Leitermaterials in die benachbarten Bereiche des Halbleiterbauelements zu verhindern.
  • Die Saatschichten 228 und 234 bilden Elektroden, auf denen das Leitermaterial der Leiterkerne 230 und 236 abgeschieden wird. Die Saatschichten 228 und 234 sind im Wesentlichen aus dem gleichen Leitermaterial wie die Leiterkerne 230 und 236 aufgebaut und werden ein Teil der jeweiligen Leiterkerne 230 und 236 nach der Abscheidung.
  • Nach dem Analysieren der Ausbildung der Materialansammlungen wurde erkannt, dass die Materialansammlungen 140 aufgrund der hohen Verspannungen auftreten, die sich aus den hohen angewendeten Temperaturen ergeben.
  • In der vorliegenden Erfindung wurde entdeckt, dass es möglich ist, eine plasmaunterstützte chemische Dampfabscheidung (PECVD) mit Ammoniak (NH3) und/oder Stickstoffhydrid (N2H2) bei 300°C auszuführen, die das vorhandene Kupferoxid reduziert. Nach der Ammoniak-PECVD wurde erkannt, dass eine Siliziumnitridabscheidung bei 300°C für die ersten 100 Angström (oder ungefähr 1/5) der Siliziumnitridabscheidung die Ausbildung von Materialanhäufungen unterdrückt, selbst wenn die verbleibenden 400 Angstrom des Siliziumnitrids (oder SiN) bei 400°C abgeschieden werden, um die entsprechenden 500 Angström dicken Deckschichten 120 und 124 zu vervollständigen.
  • Wie in 3 gezeigt ist, bilden sich keine Materialanhäufungen 140, wie dies in 2 (Stand der Technik) der Fall ist.
  • In diversen Ausführungsformen sind die Barrierenschichten aus Materialien, etwa Tantal (Ta), Titan (Ti), Wolfram (W), Nitriden davon und Kombinationen davon aufgebaut. Die Saatschichten sind aus Materialien, etwa Kupfer (Cu), Gold (Au), Silber (Ag), Legierungen davon und Kombinationen davon aufgebaut. Die Leiterkerne mit und ohne Saatschichten sind aus Materialien, etwa Kupfer, Aluminium (Al), Gold, Silber, Legierungen davon und Kombinationen davon aufgebaut. Die dielektrischen Schichten sind aus dielektrischen Ma terialien, etwa Siliziumoxid (SiO2), Borphosphorsilikatglas (BPSG) etc. oder aus dielektrischen Materialien, die eine kleine Dielektrizitätskonstante besitzen, etwa Wasserstoffsilsquioxan (HSQ), Benzozylklobuten (BOB) etc. mit einer dielektrischen Konstante unter 3,0 aufgebaut. Die Stoppschichten und die Deckschichten (wenn diese verwendet sind) sind aus Materialien, etwa Siliziumnitrid (SixNy) oder Siliziumoxinitrid (SiON) gebildet.
  • Obwohl die Erfindung im Zusammenhang mit einem speziellen besten Modus beschrieben ist, ist zu beachten, dass viele Alternativen, Modifizierungen und Variationen für den Fachmann angesichts der zuvor dargelegten Beschreibung ersichtlich werden. Daher ist beabsichtigt, alle derartigen Alternativen, Modifizierungen und Variationen mit einzuschließen, die innerhalb des Grundgedankens und Schutzbereichs der enthaltenen Ansprüche liegen. Alle dazu angegebenen Inhalte oder alle begleitenden Zeichnungen sollen daher als anschaulich und nicht einschränkend betrachtet werden.

Claims (10)

  1. Verfahren zur Herstellung einer integrierten Schaltung mit den Schritten: Bereitstellen eines Halbleitersubstrats mit einem Halbleiterbauelement, das darauf ausgebildet ist; Bilden einer dielektrischen Schicht (216, 208) auf dem Halbleitersubstrat; Bilden einer Öffnung in der dielektrischen Schicht (216, 208); Abscheiden einer Barrierenschicht (226), um die Öffnung zu beschichten; Abscheiden eines Leiterkerns (230) über der Barrierenschicht (226), um die Öffnung zu füllen und eine Verbindung mit dem Halbleiterbauelement herzustellen; Einebnen des Leiterkerns (230) und der Barrierenschicht (226) derart, dass diese bündig zu der dielektrischen Schicht (216, 208) sind; Behandeln des Leiterkerns (230) mit einer Temperatur bis zu 300 Grad C, um den Leiterkern (230) zu reduzieren; und Abscheiden einer Deckschicht (220) beginnend mit einer Anfangstemperatur bis 300 Grad C und mit einer Endtemperatur von über 300 Grad C.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Behandelns des Leiterkerns (230) bei einer Temperatur von bis zu 300 Grad C zur Reduzierung des Leiterkerns (230) unter Anwendung eines Plasmas in einem Gas ausgeführt wird, das aus der Gruppe Ammoniak, Stickstoffhydrid, eine Verbindung davon ausgewählt wird.
  3. Verfahren nach Anspruch 1, wobei der Schritt des Abscheidens der Deckschicht (220) zum Abscheiden eines Bereichs der Deckschicht (220) derart ausgeführt wird, dass ein Bereich der Deckschicht (220) bei einer Temperatur unter 300 Grad C abgeschieden wird.
  4. Verfahren nach Anspruch 1, wobei der Schritt des Abscheidens der Deckschicht (220) derart ausgeführt wird, dass ein Bereich der Deckschicht (220) bei einer Temperatur über 400 Grad C abgeschieden wird.
  5. Verfahren nach Anspruch 1, wobei der Schritt des Abscheidens des Leiterkerns (230) derart ausgeführt wird, dass ein Material aus der Gruppe: Kupfer, Aluminium, Gold, Silber, eine Legierung davon, Kombinationen davon abgeschieden wird.
  6. Verfahren nach Anspruch 1, wobei beim Schritt des Abscheidens der Deckschicht (220) Siliziumnitrid abgeschieden wird.
  7. Verfahren nach Anspruch 1, mit den Schritten: Bereitstellen eines Siliziumsubstrats mit einem darauf ausgebildeten Halbleiterbauelement; Bilden einer Bauteiloxidschicht (216) auf dem Halbleitersubstrat; Bilden einer Kanaloxidschicht (208); Bilden einer Kanalöffnung in der Kanaloxidschicht (208); Abscheiden einer Barrierenschicht (226); um die Kanalöffnung zu beschichten; Abscheiden einer Saatschicht (228), um die Barrierenschicht (226) zu beschichten; Abscheiden eines Leiterkerns (230), um die Kanalöffnung zu füllen und um eine Verbindung mit dem Halbleiterbauelement herzustellen; Einebnen des Leiterkerns (230), der Saatschicht (228) und der Barrierenschicht (226) durch chemisch-mechanisches Polieren, so dass diese mit der Kanaloxidschicht (208) bündig sind; Behandeln des Leiterkerns (230) und der Saatschicht (228) in einer reduzierenden Atmosphäre bei einer Temperatur bis zu 300 Grad C, um Restoxid auf dem Leiterkern (230) zu reduzieren; und Abscheiden einer Deckschicht (220) durch chemische Dampfabscheidung beginnend bei einer Anfangstemperatur von bis zu 300 Grad C und mit einer Endtemperatur über 300 Grad C.
  8. Verfahren nach Anspruch 7, wobei der Schritt des Behandelns des Leiterkerns (230) bei einer Temperatur bis zu 300 Grad C zum Reduzieren des Restoxids auf dem Leiterkern (230) unter Anwendung eines Plasmas in einem Gas ausgeführt wird, das aus der Gruppe ausgewählt wird: Ammoniak, Stickstoffhydrid, eine Kombination davon.
  9. Verfahren nach Anspruch 7, wobei beim Schritt des Abscheidens der Deckschicht (220) ein Fünftel oder weniger der Deckschicht (220) bei einer Temperatur unter 300 Grad C abgeschieden wird.
  10. Verfahren nach Anspruch 7, wobei beim Schritt des Abscheidens der Deckschicht (220) vier Fünftel oder weniger der Deckschicht (220) bei einer Temperatur von über 400 Grad C abgeschieden werden.
DE60132707T 2000-11-02 2001-10-02 Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen Expired - Lifetime DE60132707T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US705396 2000-11-02
US09/705,396 US6348410B1 (en) 2000-11-02 2000-11-02 Low temperature hillock suppression method in integrated circuit interconnects
PCT/US2001/030929 WO2002037559A2 (en) 2000-11-02 2001-10-02 Low temperature hillock suppression method in integrated circuit interconnects

Publications (2)

Publication Number Publication Date
DE60132707D1 DE60132707D1 (de) 2008-03-20
DE60132707T2 true DE60132707T2 (de) 2009-02-05

Family

ID=24833273

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60132707T Expired - Lifetime DE60132707T2 (de) 2000-11-02 2001-10-02 Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen

Country Status (6)

Country Link
US (1) US6348410B1 (de)
EP (1) EP1330842B1 (de)
AU (1) AU2001296531A1 (de)
DE (1) DE60132707T2 (de)
TW (1) TW515045B (de)
WO (1) WO2002037559A2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291720A (ja) * 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
US6432822B1 (en) * 2001-05-02 2002-08-13 Advanced Micro Devices, Inc. Method of improving electromigration resistance of capped Cu
US6562712B2 (en) * 2001-07-03 2003-05-13 Taiwan Semiconductor Manufacturing Co., Ltd Multi-step planarizing method for forming a patterned thermally extrudable material layer
US6429128B1 (en) * 2001-07-12 2002-08-06 Advanced Micro Devices, Inc. Method of forming nitride capped Cu lines with reduced electromigration along the Cu/nitride interface
US7001641B2 (en) * 2002-09-23 2006-02-21 Intel Corporation Seed layer treatment
US6818548B2 (en) 2002-10-29 2004-11-16 Intel Corporation Fast ramp anneal for hillock suppression in copper-containing structures
US6806184B2 (en) 2002-11-08 2004-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method to eliminate copper hillocks and to reduce copper stress
US20040120097A1 (en) * 2002-12-23 2004-06-24 Chambers Stephen T. Methods of forming metal-insulator-metal capacitors
US7723228B2 (en) * 2003-05-20 2010-05-25 Applied Materials, Inc. Reduction of hillocks prior to dielectric barrier deposition in Cu damascene
US7371427B2 (en) * 2003-05-20 2008-05-13 Applied Materials, Inc. Reduction of hillocks prior to dielectric barrier deposition in Cu damascene
US20060046502A1 (en) * 2004-08-27 2006-03-02 Ngo Minh V Deposition of hard-mask with minimized hillocks and bubbles
US7851358B2 (en) * 2005-05-05 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Low temperature method for minimizing copper hillock defects
US8822336B2 (en) 2011-06-16 2014-09-02 United Microelectronics Corp. Through-silicon via forming method
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447887A (en) * 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
JP3390329B2 (ja) * 1997-06-27 2003-03-24 日本電気株式会社 半導体装置およびその製造方法
US6174810B1 (en) * 1998-04-06 2001-01-16 Motorola, Inc. Copper interconnect structure and method of formation
US6255217B1 (en) * 1999-01-04 2001-07-03 International Business Machines Corporation Plasma treatment to enhance inorganic dielectric adhesion to copper

Also Published As

Publication number Publication date
US6348410B1 (en) 2002-02-19
WO2002037559A2 (en) 2002-05-10
DE60132707D1 (de) 2008-03-20
EP1330842A2 (de) 2003-07-30
TW515045B (en) 2002-12-21
EP1330842B1 (de) 2008-02-06
WO2002037559A3 (en) 2003-01-09
AU2001296531A1 (en) 2002-05-15

Similar Documents

Publication Publication Date Title
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE10218155B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102007004867B4 (de) Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid
DE102009000625B4 (de) Verfahren zur Herstellung einer Halbleiterkomponente und eines Halbleiterbauelements sowie zugehöriger Zweifach-Damascene-Prozess
DE60127767T2 (de) Verfahren zur Herstellung von metallisierten Verbindungsstrukturen in einem integrierten Schaltkreis
DE102013200048B4 (de) Verfahren zum Herstellen integrierter Schaltungen mit Ruthenium beschichtetem Kupfer
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE10253938B4 (de) Verfahren zur gleichzeitigen Herstellung einer Bonding-Pad-Struktur und eines Stapelkondensators in einer Halbleitervorrichtung
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE60132707T2 (de) Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE10318299A1 (de) Verfahren zur Bildung einer Doppeldamaszener-Zwischenverbindung
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE102016100323B4 (de) Verringern der Dual-Damascene-Verwerfung in integrierten Schaltkreisstrukturen
DE102005024912A1 (de) Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht
DE112004000396T5 (de) Verfahren zur Herstellung einer Halbleiterkomponente mit einer barrierenschichtausgekleideten Öffnung
EP1770726A1 (de) MIM-Kondensator sowie zugehöriges Herstellungsverfahren
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema

Legal Events

Date Code Title Description
8364 No opposition during term of opposition