JP3159093B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3159093B2 JP3159093B2 JP34472196A JP34472196A JP3159093B2 JP 3159093 B2 JP3159093 B2 JP 3159093B2 JP 34472196 A JP34472196 A JP 34472196A JP 34472196 A JP34472196 A JP 34472196A JP 3159093 B2 JP3159093 B2 JP 3159093B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- film
- wiring
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に微細な配線構造とその形成方法
に関する。
の製造方法に関し、特に微細な配線構造とその形成方法
に関する。
【０００２】
【従来の技術】半導体素子の微細化に伴い、半導体装置
の構成には微細な多層配線が必須になる。現在では、こ
のような多層配線を有する半導体装置の層間絶縁膜とし
ては、上層の配線層と下層の配線層との間および同層の
配線層間の寄生容量を低減する目的から、誘電率が比較
的に小さくしかも品質の安定したシリコン酸化膜系の絶
縁膜が主流になっている。
の構成には微細な多層配線が必須になる。現在では、こ
のような多層配線を有する半導体装置の層間絶縁膜とし
ては、上層の配線層と下層の配線層との間および同層の
配線層間の寄生容量を低減する目的から、誘電率が比較
的に小さくしかも品質の安定したシリコン酸化膜系の絶
縁膜が主流になっている。
【０００３】この半導体素子の微細化により、下層の配
線幅および配線間隔は縮小されるが、配線抵抗の増加を
避けるためには、ある程度の配線の断面積の確保が必要
となる。その結果、配線層のアスペクト比（配線の高さ
／配線の幅）と共に配線間のアスペクト比（配線の高さ
／配線の配線間隔）は大きくなる。このために、配線層
間の寄生容量が大幅に増加し信号の伝達速度が低下した
り、配線層間のクロストーク（隣接する配線層間で信号
ノイズが発生する現象）等が多発するようになる。
線幅および配線間隔は縮小されるが、配線抵抗の増加を
避けるためには、ある程度の配線の断面積の確保が必要
となる。その結果、配線層のアスペクト比（配線の高さ
／配線の幅）と共に配線間のアスペクト比（配線の高さ
／配線の配線間隔）は大きくなる。このために、配線層
間の寄生容量が大幅に増加し信号の伝達速度が低下した
り、配線層間のクロストーク（隣接する配線層間で信号
ノイズが発生する現象）等が多発するようになる。
【０００４】また、層間絶縁膜の表面に大きな段差があ
る場合、上層の配線層の形成時に、フォトリソグラフィ
技術において、フォーカス・マージンの不足から微細な
レジストパターンが形成できず、形成できたとしても、
大きな段差のために上層の配線層の断線および段差部で
の配線材料のエッチング残りが発生する。このため、層
間絶縁膜の表面が平坦になることも要求される。
る場合、上層の配線層の形成時に、フォトリソグラフィ
技術において、フォーカス・マージンの不足から微細な
レジストパターンが形成できず、形成できたとしても、
大きな段差のために上層の配線層の断線および段差部で
の配線材料のエッチング残りが発生する。このため、層
間絶縁膜の表面が平坦になることも要求される。
【０００５】このような微細な多層配線で生じてくる問
題を解決するために、低い誘電率を有する層間絶縁膜を
適用する種々の手法が提案されている。例えば、この一
例として特開平８−５５９１３号公報に記載されている
技術がある。そこで、この技術について図面を参照して
説明する。図７および図８は、この従来の技術を説明す
る配線構造の製造工程順の断面図である。
題を解決するために、低い誘電率を有する層間絶縁膜を
適用する種々の手法が提案されている。例えば、この一
例として特開平８−５５９１３号公報に記載されている
技術がある。そこで、この技術について図面を参照して
説明する。図７および図８は、この従来の技術を説明す
る配線構造の製造工程順の断面図である。
【０００６】図７（ａ）に示すように、半導体基板の表
面上に厚い絶縁膜１０１が形成される。そして、この厚
い絶縁膜１０１上に、金属層１０２および第１の誘電体
層１０３が積層して形成される。さらに、この第１の誘
電体層１０３上にレジストマスク１０４が設けられる。
ここで、第１の誘電体層１０３はシリコン酸化膜等の信
頼性の高い絶縁膜である。
面上に厚い絶縁膜１０１が形成される。そして、この厚
い絶縁膜１０１上に、金属層１０２および第１の誘電体
層１０３が積層して形成される。さらに、この第１の誘
電体層１０３上にレジストマスク１０４が設けられる。
ここで、第１の誘電体層１０３はシリコン酸化膜等の信
頼性の高い絶縁膜である。
【０００７】その後、このレジストマスク１０４がエッ
チングマスクにされ、第１の誘電体層１０３および金属
層１０２が反応性イオンエッチング（ＲＩＥ）される。
そして、レジストマスク１０４が除去される。このよう
にして、図７（ｂ）に示すように、厚い絶縁膜１０１上
に間隔の狭い配線１０５と間隔の広い配線１０６とが形
成される。
チングマスクにされ、第１の誘電体層１０３および金属
層１０２が反応性イオンエッチング（ＲＩＥ）される。
そして、レジストマスク１０４が除去される。このよう
にして、図７（ｂ）に示すように、厚い絶縁膜１０１上
に間隔の狭い配線１０５と間隔の広い配線１０６とが形
成される。
【０００８】次に、図７（ｃ）に示すように、厚い絶縁
膜１０１上の間隔の狭い配線１０５、間隔の広い配線１
０６および第１の誘電体層１０３全面を覆って低誘電率
材料１０７が形成され平坦化される。ここで、低誘電率
材料１０７にはテフロン（登録商標）やパリレン（登録
商標）のようなポリマー誘電体等が使用されるものとす
る。
膜１０１上の間隔の狭い配線１０５、間隔の広い配線１
０６および第１の誘電体層１０３全面を覆って低誘電率
材料１０７が形成され平坦化される。ここで、低誘電率
材料１０７にはテフロン（登録商標）やパリレン（登録
商標）のようなポリマー誘電体等が使用されるものとす
る。
【０００９】次に、低誘電率材料１０７表面の全面に硬
い酸化物マスク１０８が形成されレジスト層が形成され
て、フォトリソグラフィ技術とＲＩＥ技術とでこれらの
絶縁膜が選択的にエッチングされる。すなわち、図８
（ａ）に示すように、間隔の広い配線１０６領域の低誘
電率材料と硬い酸化物マスク１０８は除去され、間隔の
狭い配線１０５領域のそれらは残される。
い酸化物マスク１０８が形成されレジスト層が形成され
て、フォトリソグラフィ技術とＲＩＥ技術とでこれらの
絶縁膜が選択的にエッチングされる。すなわち、図８
（ａ）に示すように、間隔の広い配線１０６領域の低誘
電率材料と硬い酸化物マスク１０８は除去され、間隔の
狭い配線１０５領域のそれらは残される。
【００１０】次に、間隔の狭い配線１０５上の硬い酸化
物マスク１０８は除去され、図８（ｂ）に示すように、
低誘電率材料１０７が第１の誘電体層１０３の上面より
低いレベルまで除去される。すなわち、低誘電率材料が
ドライエッチングでエッチバックされる。ここで、第１
の誘電体層１０３は低誘電率材料１０７のエッチストッ
パとして働く。また、低誘電率材料１０７は間隔の狭い
配線１０５の上部を過ぎてエッチダウンされないことが
好ましい。
物マスク１０８は除去され、図８（ｂ）に示すように、
低誘電率材料１０７が第１の誘電体層１０３の上面より
低いレベルまで除去される。すなわち、低誘電率材料が
ドライエッチングでエッチバックされる。ここで、第１
の誘電体層１０３は低誘電率材料１０７のエッチストッ
パとして働く。また、低誘電率材料１０７は間隔の狭い
配線１０５の上部を過ぎてエッチダウンされないことが
好ましい。
【００１１】次に、図８（ｂ）に示すように、全面に、
すなわち間隔の広い配線１０６および第１の誘電体層１
０３さらにはエッチバックされた低誘電率材料１０７を
被覆するように、第２の誘電体層１０９が堆積され平坦
化される。この第２の誘電体層１０９はシリコン酸化膜
等の絶縁膜である。
すなわち間隔の広い配線１０６および第１の誘電体層１
０３さらにはエッチバックされた低誘電率材料１０７を
被覆するように、第２の誘電体層１０９が堆積され平坦
化される。この第２の誘電体層１０９はシリコン酸化膜
等の絶縁膜である。
【００１２】以上のようにして、半導体基板の厚い絶縁
膜１０１上に下層の配線層と層間絶縁膜が形成されるよ
うになる。ここで、配線間隔の広い領域にはシリコン酸
化膜等の信頼性の高い絶縁膜が形成され、配線間隔の狭
い領域には低誘電率材料が充填される。
膜１０１上に下層の配線層と層間絶縁膜が形成されるよ
うになる。ここで、配線間隔の広い領域にはシリコン酸
化膜等の信頼性の高い絶縁膜が形成され、配線間隔の狭
い領域には低誘電率材料が充填される。
【００１３】この公開公報には記載されていないが、さ
らに多層配線を形成するためには、このような従来の技
術で形成された下層配線と上層配線とを接続することが
必要になる。そこで、この場合には、図８（ｃ）に示す
ように、間隔の広い配線１０６および間隔の狭い配線１
０５上にスルーホール１１０あるいは１１０ａが形成さ
れるようになる。そして、このスルーホール１１０ある
いは１１０ａ内に金属プラグ１１１あるいは１１１ａが
形成され、多層配線の下層配線と上層配線とはこの金属
プラグで電気接続されることになる。
らに多層配線を形成するためには、このような従来の技
術で形成された下層配線と上層配線とを接続することが
必要になる。そこで、この場合には、図８（ｃ）に示す
ように、間隔の広い配線１０６および間隔の狭い配線１
０５上にスルーホール１１０あるいは１１０ａが形成さ
れるようになる。そして、このスルーホール１１０ある
いは１１０ａ内に金属プラグ１１１あるいは１１１ａが
形成され、多層配線の下層配線と上層配線とはこの金属
プラグで電気接続されることになる。
【００１４】
【発明が解決しようとする課題】以上に説明したような
従来の技術では、半導体装置の配線構造において、配線
間隔の狭い領域に選択的に低誘電率の絶縁膜が形成され
る。そして、この従来の技術では、図８（ｂ）で説明し
たように低誘電率材料１０７のエッチバックが必須にな
る。しかし、このようなエッチバックでの低誘電率材料
のエッチング深さの制御は非常に難しい。さらに、半導
体ウェーハ内でそのエッチバック深さの均一性を向上さ
せることも難しい。すなわち、このような従来の技術
は、配線構造の微細化および半導体ウェーハの大口径化
（例えば１２インチΦ化）においてその半導体装置製造
への適用が困難になる。
従来の技術では、半導体装置の配線構造において、配線
間隔の狭い領域に選択的に低誘電率の絶縁膜が形成され
る。そして、この従来の技術では、図８（ｂ）で説明し
たように低誘電率材料１０７のエッチバックが必須にな
る。しかし、このようなエッチバックでの低誘電率材料
のエッチング深さの制御は非常に難しい。さらに、半導
体ウェーハ内でそのエッチバック深さの均一性を向上さ
せることも難しい。すなわち、このような従来の技術
は、配線構造の微細化および半導体ウェーハの大口径化
（例えば１２インチΦ化）においてその半導体装置製造
への適用が困難になる。
【００１５】また、従来の技術では間隔の狭い配線１０
５および間隔の広い配線１０６の上面には、第１の誘電
体層１０３と第２の誘電体層１０９が形成される。すな
わち、このような配線層の上面には低誘電率材料は設け
られない。このために、このような配線上にスルーホー
ルが形成できるようになる。しかし、スルーホールの形
成のためのフォトリソグラフィ工程において、図８
（ｃ）に示すようにマスク合わせズレが生じると、間隔
の狭い配線１０５では低誘電率材料１０７もエッチング
される。ここで、低誘電率材料１０７として、公開公報
に記載されているように比誘電率３以下のポリマー誘電
体が用いられると、間隔の狭い配線１０５領域のスルー
ホール１１０ａの形状は非常に悪くなる。すなわち、ス
ルーホールは横方向にも形成されその形状はボイド状に
なる。そして、信頼性の高い金属プラグ１１１ａの形成
が困難になるとともに、半導体装置の信頼性が大幅に低
下するようになる。
５および間隔の広い配線１０６の上面には、第１の誘電
体層１０３と第２の誘電体層１０９が形成される。すな
わち、このような配線層の上面には低誘電率材料は設け
られない。このために、このような配線上にスルーホー
ルが形成できるようになる。しかし、スルーホールの形
成のためのフォトリソグラフィ工程において、図８
（ｃ）に示すようにマスク合わせズレが生じると、間隔
の狭い配線１０５では低誘電率材料１０７もエッチング
される。ここで、低誘電率材料１０７として、公開公報
に記載されているように比誘電率３以下のポリマー誘電
体が用いられると、間隔の狭い配線１０５領域のスルー
ホール１１０ａの形状は非常に悪くなる。すなわち、ス
ルーホールは横方向にも形成されその形状はボイド状に
なる。そして、信頼性の高い金属プラグ１１１ａの形成
が困難になるとともに、半導体装置の信頼性が大幅に低
下するようになる。
【００１６】本発明の目的は、微細な配線構造を安定し
て形成できる簡便な製造方法を提供すると共に、配線構
造の高性能化を容易にし、微細な多層配線層に対応でき
る信頼性の高い配線構造とその製造方法を提供すること
にある。
て形成できる簡便な製造方法を提供すると共に、配線構
造の高性能化を容易にし、微細な多層配線層に対応でき
る信頼性の高い配線構造とその製造方法を提供すること
にある。
【００１７】
【問題を解決するための手段】このために本発明では、
半導体素子を有する半導体基板上に絶縁膜を介して同一
層に複数の下層配線が配設されており、前記下層配線間
のうち隣接配線間隔の狭い領域であって前記配線間及び
配線上に選択的に第１の層間絶縁膜が形成され、前記隣
接配線間隔の広い領域には第２の層間絶縁膜が形成さ
れ、さらに、前記第１の層間絶縁膜と第２の層間絶縁膜
とを被覆するように第３の層間絶縁膜が形成され、且つ
前記第２の層間絶縁膜および第３の層間絶縁膜のみにス
ルーホールが形成され、前記第３の層間絶縁膜上に複数
の上層配線が前記スルーホールを通して下層配線に接続
して配設される。そして、前記第１の層間絶縁膜の誘電
率は前記第２の層間絶縁膜および第３の層間絶縁膜の誘
電率より小さくなるように設定される。
半導体素子を有する半導体基板上に絶縁膜を介して同一
層に複数の下層配線が配設されており、前記下層配線間
のうち隣接配線間隔の狭い領域であって前記配線間及び
配線上に選択的に第１の層間絶縁膜が形成され、前記隣
接配線間隔の広い領域には第２の層間絶縁膜が形成さ
れ、さらに、前記第１の層間絶縁膜と第２の層間絶縁膜
とを被覆するように第３の層間絶縁膜が形成され、且つ
前記第２の層間絶縁膜および第３の層間絶縁膜のみにス
ルーホールが形成され、前記第３の層間絶縁膜上に複数
の上層配線が前記スルーホールを通して下層配線に接続
して配設される。そして、前記第１の層間絶縁膜の誘電
率は前記第２の層間絶縁膜および第３の層間絶縁膜の誘
電率より小さくなるように設定される。
【００１８】ここで、前記第３の層間絶縁膜のうち前記
上層配線間隔の狭いところの第３の層間絶縁膜が掘り下
げられ、前記上層配線間および前記第３の層間絶縁膜の
掘り下げられた領域に上層の第１の層間絶縁膜が充填さ
れる。
上層配線間隔の狭いところの第３の層間絶縁膜が掘り下
げられ、前記上層配線間および前記第３の層間絶縁膜の
掘り下げられた領域に上層の第１の層間絶縁膜が充填さ
れる。
【００１９】
【００２０】ここで、前記第１の層間絶縁膜は有機膜、
有機ＳＯＧ膜、ポリイミド膜、シリコン酸化膜より小さ
い密度の多孔質無機ＳＯＧ膜あるいは多孔質有機ＳＯＧ
膜等で構成され、前記第２の層間絶縁膜および第３の層
間絶縁膜はシリコン酸化膜あるいはシリコンオキシナイ
トライド膜で構成される。
有機ＳＯＧ膜、ポリイミド膜、シリコン酸化膜より小さ
い密度の多孔質無機ＳＯＧ膜あるいは多孔質有機ＳＯＧ
膜等で構成され、前記第２の層間絶縁膜および第３の層
間絶縁膜はシリコン酸化膜あるいはシリコンオキシナイ
トライド膜で構成される。
【００２１】そして、半導体基板上に形成される多層配
線構造において、下層の配線構造および上層の配線構造
が共に上記のような配線構造になるように形成される。
線構造において、下層の配線構造および上層の配線構造
が共に上記のような配線構造になるように形成される。
【００２２】また、本発明の半導体装置の製造方法は、
半導体基板上に絶縁膜を介して複数の配線を形成し全面
に第１の層間絶縁膜と保護絶縁膜とを積層して形成する
工程と、配線間隔の広い領域の前記第１の層間絶縁膜と
保護絶縁膜とを選択的に除去する工程と、全面に第２の
層間絶縁膜を堆積した後、前記保護絶縁膜をエッチング
ストッパとして前記第２の層間絶縁膜を化学的機械研磨
し平坦化する工程と、前記第２の層間絶縁膜のみにスル
ーホールを形成する工程とを含む。ここで、前記第１の
層間絶縁膜は低誘電率の絶縁膜であり前記第２の層間絶
縁膜の誘電率より小さくなるように設定する。
半導体基板上に絶縁膜を介して複数の配線を形成し全面
に第１の層間絶縁膜と保護絶縁膜とを積層して形成する
工程と、配線間隔の広い領域の前記第１の層間絶縁膜と
保護絶縁膜とを選択的に除去する工程と、全面に第２の
層間絶縁膜を堆積した後、前記保護絶縁膜をエッチング
ストッパとして前記第２の層間絶縁膜を化学的機械研磨
し平坦化する工程と、前記第２の層間絶縁膜のみにスル
ーホールを形成する工程とを含む。ここで、前記第１の
層間絶縁膜は低誘電率の絶縁膜であり前記第２の層間絶
縁膜の誘電率より小さくなるように設定する。
【００２３】ここで、前記保護絶縁膜はシリコン窒化膜
あるいはシリコンオキシナイトライド膜で構成され、前
記第２の層間絶縁膜はシリコン酸化膜で構成される。
あるいはシリコンオキシナイトライド膜で構成され、前
記第２の層間絶縁膜はシリコン酸化膜で構成される。
【００２４】あるいは、本発明の半導体装置の製造方法
は、半導体基板上に層間絶縁膜を介して複数の配線を形
成し全面に第２の層間絶縁膜を形成する工程と、配線間
隔の狭い領域であって前記配線間及び配線上の前記第２
の層間絶縁膜を選択的に除去する工程と、全面に第１の
層間絶縁膜を堆積した後、前記第２の層間絶縁膜をエッ
チングストッパとして前記第１の層間絶縁膜を化学的機
械研磨し平坦化する工程と、前記第１の層間絶縁膜と第
２の層間絶縁膜とを被覆するように第３の層間絶縁膜を
形成する工程と、前記第２の層間絶縁膜および第３の層
間絶縁膜のみにスルーホールを形成する工程とを含む。
ここで、前記第１の層間絶縁膜は低誘電率膜であり前記
第２の層間絶縁膜および前記第３の層間絶縁膜の誘電率
より小さくなるように設定する。
は、半導体基板上に層間絶縁膜を介して複数の配線を形
成し全面に第２の層間絶縁膜を形成する工程と、配線間
隔の狭い領域であって前記配線間及び配線上の前記第２
の層間絶縁膜を選択的に除去する工程と、全面に第１の
層間絶縁膜を堆積した後、前記第２の層間絶縁膜をエッ
チングストッパとして前記第１の層間絶縁膜を化学的機
械研磨し平坦化する工程と、前記第１の層間絶縁膜と第
２の層間絶縁膜とを被覆するように第３の層間絶縁膜を
形成する工程と、前記第２の層間絶縁膜および第３の層
間絶縁膜のみにスルーホールを形成する工程とを含む。
ここで、前記第１の層間絶縁膜は低誘電率膜であり前記
第２の層間絶縁膜および前記第３の層間絶縁膜の誘電率
より小さくなるように設定する。
【００２５】ここで、前記第１の層間絶縁膜はシリコン
酸化膜で構成され、前記第２の層間絶縁膜はシリコンオ
キシナイトライド膜で構成される。
酸化膜で構成され、前記第２の層間絶縁膜はシリコンオ
キシナイトライド膜で構成される。
【００２６】
【発明の実施の形態】次に、図面を参照して本発明の実
施の形態を説明する。図１は本発明の第１の実施の形態
を説明するための配線部の断面図である。そして、図２
はこのような配線部構造を製造するための主要工程の断
面図である。
施の形態を説明する。図１は本発明の第１の実施の形態
を説明するための配線部の断面図である。そして、図２
はこのような配線部構造を製造するための主要工程の断
面図である。
【００２７】図１に示すように、例えばシリコン基板等
の半導体基板の表面に形成された下地層間絶縁膜１上に
複数の下層配線２および２ａが形成されている。ここ
で、下層配線２は配線間隔の狭い領域の配線層であり、
下層配線２ａは配線間隔の広い領域の配線層である。
の半導体基板の表面に形成された下地層間絶縁膜１上に
複数の下層配線２および２ａが形成されている。ここ
で、下層配線２は配線間隔の狭い領域の配線層であり、
下層配線２ａは配線間隔の広い領域の配線層である。
【００２８】そして、この下層配線２間を充填するよう
に第１層間絶縁膜３が形成され、この第１層間絶縁膜３
表面に保護絶縁層４が形成されている。ここで、下地層
間絶縁膜１は通常のシリコン酸化膜で構成されその比誘
電率は４程度になる。これに対し、第１層間絶縁膜３は
有機ＳＯＧ膜等で構成されその比誘電率は下地層間絶縁
膜１より小さくなるように設定される。また、保護絶縁
層４は無機絶縁膜で構成され、後述するように第１層間
絶縁膜３のエッチングストッパ層として機能するもので
ある。
に第１層間絶縁膜３が形成され、この第１層間絶縁膜３
表面に保護絶縁層４が形成されている。ここで、下地層
間絶縁膜１は通常のシリコン酸化膜で構成されその比誘
電率は４程度になる。これに対し、第１層間絶縁膜３は
有機ＳＯＧ膜等で構成されその比誘電率は下地層間絶縁
膜１より小さくなるように設定される。また、保護絶縁
層４は無機絶縁膜で構成され、後述するように第１層間
絶縁膜３のエッチングストッパ層として機能するもので
ある。
【００２９】また、間隔の広い配線層である下層配線２
ａには、層間絶縁膜として第２層間絶縁膜５が形成され
ている。ここで、この第２層間絶縁膜５は耐湿性が高く
高品質の絶縁膜で構成される。例えば、化学気相成長
（ＣＶＤ）法で堆積されたシリコン酸化膜である。そし
て、この第２層間絶縁膜の所定の領域にスルーホール６
が形成され、このスルーホール６に金属プラグ７が充填
されて下層配線２ａと電気接続されている。
ａには、層間絶縁膜として第２層間絶縁膜５が形成され
ている。ここで、この第２層間絶縁膜５は耐湿性が高く
高品質の絶縁膜で構成される。例えば、化学気相成長
（ＣＶＤ）法で堆積されたシリコン酸化膜である。そし
て、この第２層間絶縁膜の所定の領域にスルーホール６
が形成され、このスルーホール６に金属プラグ７が充填
されて下層配線２ａと電気接続されている。
【００３０】ここで、低誘電率絶縁膜で構成される第１
層間絶縁膜３とその上部の保護絶縁層４にはスルーホー
ルは全く形成されない。
層間絶縁膜３とその上部の保護絶縁層４にはスルーホー
ルは全く形成されない。
【００３１】そして、上述した下層の配線層の場合と同
様に上層の配線層が形成される。すなわち、保護絶縁層
４、第２層間絶縁膜５等の絶縁膜上に上層配線８ａある
いは８等が形成されて、上層配線８が金属プラグ７と接
続されている。さらに、上層配線８間には低誘電率絶縁
膜で構成された上層の第１層間絶縁膜９が充填され、こ
の上層の第１層間絶縁膜９の表面には保護絶縁層４が形
成されている。そして、上層配線８ａには層間絶縁膜と
して上層の第２層間絶縁膜１０が形成されている。ここ
で、この上層の第２層間絶縁膜１０は第２層間絶縁膜５
と同様に耐湿性が高く高品質の絶縁膜で構成される。ま
た、この上層の第２層間絶縁膜１０の所定の領域に上層
のスルーホール１１が形成され、この上層のスルーホー
ル１１に上層の金属プラグ１２が充填されている。
様に上層の配線層が形成される。すなわち、保護絶縁層
４、第２層間絶縁膜５等の絶縁膜上に上層配線８ａある
いは８等が形成されて、上層配線８が金属プラグ７と接
続されている。さらに、上層配線８間には低誘電率絶縁
膜で構成された上層の第１層間絶縁膜９が充填され、こ
の上層の第１層間絶縁膜９の表面には保護絶縁層４が形
成されている。そして、上層配線８ａには層間絶縁膜と
して上層の第２層間絶縁膜１０が形成されている。ここ
で、この上層の第２層間絶縁膜１０は第２層間絶縁膜５
と同様に耐湿性が高く高品質の絶縁膜で構成される。ま
た、この上層の第２層間絶縁膜１０の所定の領域に上層
のスルーホール１１が形成され、この上層のスルーホー
ル１１に上層の金属プラグ１２が充填されている。
【００３２】この上層の配線層の形成では、上層の第１
層間絶縁膜９が第２層間絶縁膜５上に、上層の第２層間
絶縁膜１０が保護絶縁層４上に形成される場合について
説明されているが、これらの構成が逆になっても何ら問
題はない。
層間絶縁膜９が第２層間絶縁膜５上に、上層の第２層間
絶縁膜１０が保護絶縁層４上に形成される場合について
説明されているが、これらの構成が逆になっても何ら問
題はない。
【００３３】以上に説明したように、本実施の形態での
配線構造の特徴は、配線間隔の狭い領域に低誘電率絶縁
膜である第１層間絶縁膜が形成され、配線間隔の広い領
域に耐湿性の高い高品質の第２層間絶縁膜が形成され、
そして、スルーホールは第２層間絶縁膜にのみに設けら
れる点にある。
配線構造の特徴は、配線間隔の狭い領域に低誘電率絶縁
膜である第１層間絶縁膜が形成され、配線間隔の広い領
域に耐湿性の高い高品質の第２層間絶縁膜が形成され、
そして、スルーホールは第２層間絶縁膜にのみに設けら
れる点にある。
【００３４】次に、以上のような配線構造の製造方法の
主要部を図２に基づいて説明する。図２（ａ）に示すよ
うに、シリコン酸化膜等で下地層間絶縁膜１が半導体基
板上に形成される。そして、この下地層間絶縁膜１上に
配線金属膜がスパッタ法で堆積される。ここで、配線金
属膜は膜厚４００ｎｍ程度のアルミ銅（ＡｌＣｕ）等の
合金膜である。あるいはチタン（Ｔｉ）、窒化チタン
（ＴｉＮ）およびアルミ銅等の積層金属膜である。
主要部を図２に基づいて説明する。図２（ａ）に示すよ
うに、シリコン酸化膜等で下地層間絶縁膜１が半導体基
板上に形成される。そして、この下地層間絶縁膜１上に
配線金属膜がスパッタ法で堆積される。ここで、配線金
属膜は膜厚４００ｎｍ程度のアルミ銅（ＡｌＣｕ）等の
合金膜である。あるいはチタン（Ｔｉ）、窒化チタン
（ＴｉＮ）およびアルミ銅等の積層金属膜である。
【００３５】次に、この配線金属膜がフォトリソグラフ
ィ技術とドライエッチング技術とで微細加工され、下層
配線２および２ａが形成される。ここで、下層配線２は
配線間隔の狭い領域の配線層であり、下層配線２ａは配
線間隔の広い領域の配線層である。
ィ技術とドライエッチング技術とで微細加工され、下層
配線２および２ａが形成される。ここで、下層配線２は
配線間隔の狭い領域の配線層であり、下層配線２ａは配
線間隔の広い領域の配線層である。
【００３６】次に、低誘電率絶縁膜が全面に形成され
る。例えば、有機ＳＯＧ膜を形成する塗布溶液が全面に
回転塗布される。ここで、塗布溶液は、下層配線２およ
び２ａの間に充填される。次に、熱処理が施されて塗布
溶液は熱硬化され、上記の有機ＳＯＧ膜が形成されるこ
とになる。このように形成される有機ＳＯＧ膜の比誘電
率は３以下になる。そして、この有機ＳＯＧ膜は化学的
機械研磨（ＣＭＰ）法で研磨され平坦化され、図２
（ａ）に示すような第１層間絶縁膜３が形成されるよう
になる。ここで、第１層間絶縁膜３の膜厚は６００ｎｍ
程度に設定される。
る。例えば、有機ＳＯＧ膜を形成する塗布溶液が全面に
回転塗布される。ここで、塗布溶液は、下層配線２およ
び２ａの間に充填される。次に、熱処理が施されて塗布
溶液は熱硬化され、上記の有機ＳＯＧ膜が形成されるこ
とになる。このように形成される有機ＳＯＧ膜の比誘電
率は３以下になる。そして、この有機ＳＯＧ膜は化学的
機械研磨（ＣＭＰ）法で研磨され平坦化され、図２
（ａ）に示すような第１層間絶縁膜３が形成されるよう
になる。ここで、第１層間絶縁膜３の膜厚は６００ｎｍ
程度に設定される。
【００３７】次に、この第１層間絶縁膜３の表面に保護
絶縁層４が形成される。この保護絶縁層４はプラズマＣ
ＶＤ法で堆積されるシリコン窒化膜あるいはシリコンオ
キシナイトライド膜で構成され、その膜厚は５０ｎｍ程
度に設定される。
絶縁層４が形成される。この保護絶縁層４はプラズマＣ
ＶＤ法で堆積されるシリコン窒化膜あるいはシリコンオ
キシナイトライド膜で構成され、その膜厚は５０ｎｍ程
度に設定される。
【００３８】次に、図２（ｂ）に示すように、フォトリ
ソグラフィ技術とドライエッチング技術とで、下層配線
２の領域の保護絶縁層４と第１層間絶縁膜３が残存する
ように不要の部分は除去される。
ソグラフィ技術とドライエッチング技術とで、下層配線
２の領域の保護絶縁層４と第１層間絶縁膜３が残存する
ように不要の部分は除去される。
【００３９】次に、下層配線２ａおよび保護絶縁層４を
被覆するように、第２層間絶縁膜５が堆積される。ここ
で、第２層間絶縁膜５はバイアスＥＣＲによるプラズマ
ＣＶＤ法で堆積された膜厚８００ｎｍ程度のシリコン酸
化膜である。
被覆するように、第２層間絶縁膜５が堆積される。ここ
で、第２層間絶縁膜５はバイアスＥＣＲによるプラズマ
ＣＶＤ法で堆積された膜厚８００ｎｍ程度のシリコン酸
化膜である。
【００４０】次に、図２（ｂ）状態の第２層間絶縁膜５
は、図２（ｃ）に示すように、ＣＭＰ法で研磨され平坦
化される。この研磨工程で、保護絶縁層４はエッチング
ストッパとして機能する。すなわち、シリコン酸化膜が
選択的に研磨され、シリコン窒化膜あるいはシリコンオ
キシナイトライド膜が研磨されにくい研磨剤を使用する
ことで、第２層間絶縁膜５が選択的に研磨され、第１層
間絶縁膜は保護絶縁層４により研磨から保護されるよう
になる。また、この保護絶縁層４は、半導体チップ上で
の研磨後の第２層間絶縁膜５の膜厚均一性を大幅に向上
させる働きを有する。
は、図２（ｃ）に示すように、ＣＭＰ法で研磨され平坦
化される。この研磨工程で、保護絶縁層４はエッチング
ストッパとして機能する。すなわち、シリコン酸化膜が
選択的に研磨され、シリコン窒化膜あるいはシリコンオ
キシナイトライド膜が研磨されにくい研磨剤を使用する
ことで、第２層間絶縁膜５が選択的に研磨され、第１層
間絶縁膜は保護絶縁層４により研磨から保護されるよう
になる。また、この保護絶縁層４は、半導体チップ上で
の研磨後の第２層間絶縁膜５の膜厚均一性を大幅に向上
させる働きを有する。
【００４１】次に、第２層間絶縁膜５の所定の領域にス
ルーホール６が設けられ、このスルーホール６に金属プ
ラグ７が充填される。ここで、この金属プラグ７は、例
えばＣＶＤ法によるタングステン膜の成膜とＣＭＰ法に
よる研磨とで形成される。
ルーホール６が設けられ、このスルーホール６に金属プ
ラグ７が充填される。ここで、この金属プラグ７は、例
えばＣＶＤ法によるタングステン膜の成膜とＣＭＰ法に
よる研磨とで形成される。
【００４２】以上のようにして、下層の配線構造が形成
されることになる。そして、図１で説明したように上層
の配線層が形成される。ここで、この形成方法は先述し
た下層の配線層の形成方法と同じであるので、その説明
は省略される。
されることになる。そして、図１で説明したように上層
の配線層が形成される。ここで、この形成方法は先述し
た下層の配線層の形成方法と同じであるので、その説明
は省略される。
【００４３】ここで、第１層間絶縁膜３として、吸湿性
のある有機絶縁膜、例えばポリイミド膜、シリコン酸化
膜より密度の小さい多孔質無機ＳＯＧ膜、多孔質有機Ｓ
ＯＧ膜等が用いられてもよい。あるいは、ＳｉＯＦ膜、
ＳｉＢＮ膜等の無機絶縁膜が使用されてもよい。
のある有機絶縁膜、例えばポリイミド膜、シリコン酸化
膜より密度の小さい多孔質無機ＳＯＧ膜、多孔質有機Ｓ
ＯＧ膜等が用いられてもよい。あるいは、ＳｉＯＦ膜、
ＳｉＢＮ膜等の無機絶縁膜が使用されてもよい。
【００４４】本発明の配線構造の特徴の１つは、配線間
隔の狭い領域に低誘電率絶縁膜が選択的に形成され、配
線間隔の広い領域に耐湿性の高い高品質の層間絶縁膜が
形成され、そして、スルーホールが上記耐湿性の高い高
品質の層間絶縁膜にのみに設けられることである。そこ
で、この特徴について図３に基づいて説明する。図３は
本発明が適用された半導体装置の平面図である。
隔の狭い領域に低誘電率絶縁膜が選択的に形成され、配
線間隔の広い領域に耐湿性の高い高品質の層間絶縁膜が
形成され、そして、スルーホールが上記耐湿性の高い高
品質の層間絶縁膜にのみに設けられることである。そこ
で、この特徴について図３に基づいて説明する。図３は
本発明が適用された半導体装置の平面図である。
【００４５】図３に示すように、半導体チップ１ａ上の
所定の領域に低誘電率絶縁膜が選択的に形成されてい
る。すなわち、第１層間絶縁膜形成領域１４が半導体チ
ップ１ａの所定の区画領域に設けられる。これにより、
配線間の寄生容量が低減し信号の伝達速度が増大するよ
うになる。
所定の領域に低誘電率絶縁膜が選択的に形成されてい
る。すなわち、第１層間絶縁膜形成領域１４が半導体チ
ップ１ａの所定の区画領域に設けられる。これにより、
配線間の寄生容量が低減し信号の伝達速度が増大するよ
うになる。
【００４６】同様に、耐湿性が高く高品質の層間絶縁膜
の形成される領域が半導体チップ１ａの１区画に設けら
れる。すなわち、第２層間絶縁膜形成領域１５が半導体
チップ１ａ上に形成される。そして、下層の配線層と上
層の配線層とを接続するためのスルーホール１６は、上
記第２層間絶縁膜形成領域１５に設けられ、このスルー
ホール１６に金属プラグが充填されることになる。
の形成される領域が半導体チップ１ａの１区画に設けら
れる。すなわち、第２層間絶縁膜形成領域１５が半導体
チップ１ａ上に形成される。そして、下層の配線層と上
層の配線層とを接続するためのスルーホール１６は、上
記第２層間絶縁膜形成領域１５に設けられ、このスルー
ホール１６に金属プラグが充填されることになる。
【００４７】一般的に低誘電率絶縁膜は熱膨張係数が大
きくその強度は小さい。また、一般的に低誘電率絶縁膜
は吸湿性が高い。そして、誘電率が低下するほどこの傾
向が強くなる。
きくその強度は小さい。また、一般的に低誘電率絶縁膜
は吸湿性が高い。そして、誘電率が低下するほどこの傾
向が強くなる。
【００４８】このために、このような低誘電率絶縁膜の
領域にスルーホールが形成されると、このスルーホール
を通した下層の配線層と上層の配線層との接続部の電気
抵抗が経時変化するようになる。すなわち、配線の信頼
性が大幅に低下する。例えば、水分のためにスルーホー
ル部の配線が腐食したり、アルミ金属の弗化物が形成さ
れ電気抵抗が上昇するようになる。このような品質の低
下は、配線構造が多層になってくるとより顕著になる。
また、このような配線構造の信頼性の低下のために、層
間絶縁膜の低誘電率化に限界が生じてくる。
領域にスルーホールが形成されると、このスルーホール
を通した下層の配線層と上層の配線層との接続部の電気
抵抗が経時変化するようになる。すなわち、配線の信頼
性が大幅に低下する。例えば、水分のためにスルーホー
ル部の配線が腐食したり、アルミ金属の弗化物が形成さ
れ電気抵抗が上昇するようになる。このような品質の低
下は、配線構造が多層になってくるとより顕著になる。
また、このような配線構造の信頼性の低下のために、層
間絶縁膜の低誘電率化に限界が生じてくる。
【００４９】これに対し、上述したように本発明の実施
の形態では、スルーホールは耐湿性が高く高品質の第２
層間絶縁膜形成領域にのみに設けられる。このために、
配線構造の高性能化が容易になるとともに、微細な多層
配線層に対応できる信頼性の高い配線が容易に形成でき
るようになる。
の形態では、スルーホールは耐湿性が高く高品質の第２
層間絶縁膜形成領域にのみに設けられる。このために、
配線構造の高性能化が容易になるとともに、微細な多層
配線層に対応できる信頼性の高い配線が容易に形成でき
るようになる。
【００５０】次に、本発明の第２の実施の形態を説明す
る。図４は第２の実施の形態を説明するための配線部の
断面図である。そして、図５および図６はこのような配
線部構造を製造するための工程順の断面図である。ここ
で、第１の実施の形態の場合と同一のものは同一符号で
示される。
る。図４は第２の実施の形態を説明するための配線部の
断面図である。そして、図５および図６はこのような配
線部構造を製造するための工程順の断面図である。ここ
で、第１の実施の形態の場合と同一のものは同一符号で
示される。
【００５１】図４に示すように、半導体基板の表面に形
成された下地層間絶縁膜１上に複数の下層配線２および
２ａが形成されている。また、下層配線２の間に位置す
る下地層間絶縁膜１に溝１３が形成されている。ここ
で、下層配線２は配線間隔の狭い領域の配線層であり、
下層配線２ａは配線間隔の広い領域の配線層である。
成された下地層間絶縁膜１上に複数の下層配線２および
２ａが形成されている。また、下層配線２の間に位置す
る下地層間絶縁膜１に溝１３が形成されている。ここ
で、下層配線２は配線間隔の狭い領域の配線層であり、
下層配線２ａは配線間隔の広い領域の配線層である。
【００５２】そして、この下層配線２間および溝１３を
充填するように第１層間絶縁膜３が形成されている。こ
こで、下地層間絶縁膜１は通常のシリコン酸化膜で構成
される。これに対し、第１層間絶縁膜３は有機ＳＯＧ膜
等で構成される。
充填するように第１層間絶縁膜３が形成されている。こ
こで、下地層間絶縁膜１は通常のシリコン酸化膜で構成
される。これに対し、第１層間絶縁膜３は有機ＳＯＧ膜
等で構成される。
【００５３】また、間隔の広い配線層である下層配線２
ａには、層間絶縁膜として第２層間絶縁膜５ａが形成さ
れている。ここで、この第２層間絶縁膜５ａは、第１層
間絶縁膜３とは別種の絶縁材料であり耐湿性が高く高品
質の絶縁膜で構成される。例えば、ＣＶＤ法で堆積され
たシリコンオキシナイトライド膜である。
ａには、層間絶縁膜として第２層間絶縁膜５ａが形成さ
れている。ここで、この第２層間絶縁膜５ａは、第１層
間絶縁膜３とは別種の絶縁材料であり耐湿性が高く高品
質の絶縁膜で構成される。例えば、ＣＶＤ法で堆積され
たシリコンオキシナイトライド膜である。
【００５４】そして、この第１層間絶縁膜３および第２
層間絶縁膜５ａを被覆するように第３層間絶縁膜１７が
形成されている。ここで、第３層間絶縁膜１７は、第２
層間絶縁膜５ａと同様に耐湿性が高く高品質の絶縁膜で
構成される。そして、この第２層間絶縁膜５ａおよび第
３層間絶縁膜１７の所定の領域にスルーホール６が形成
され、このスルーホール６に金属プラグ７が充填されて
下層配線２ａと電気接続されている。
層間絶縁膜５ａを被覆するように第３層間絶縁膜１７が
形成されている。ここで、第３層間絶縁膜１７は、第２
層間絶縁膜５ａと同様に耐湿性が高く高品質の絶縁膜で
構成される。そして、この第２層間絶縁膜５ａおよび第
３層間絶縁膜１７の所定の領域にスルーホール６が形成
され、このスルーホール６に金属プラグ７が充填されて
下層配線２ａと電気接続されている。
【００５５】ここで、第１の実施の形態と同様に、低誘
電率絶縁膜で構成される第１層間絶縁膜３にはスルーホ
ールは全く形成されない。
電率絶縁膜で構成される第１層間絶縁膜３にはスルーホ
ールは全く形成されない。
【００５６】そして、上述した下層の配線層の場合と同
様に上層の配線層が形成される。すなわち、第３層間絶
縁膜１７上に上層配線８ａあるいは８等が形成されて、
上層配線８が金属プラグ７と接続されている。さらに、
上層配線８間の第３層間絶縁膜１７には溝１３が設けら
れる。そして、上層配線８間および溝１３に低誘電率絶
縁膜で構成された上層の第１層間絶縁膜９が充填され
る。また、上層配線８ａには層間絶縁膜として上層の第
２層間絶縁膜１０ａが形成されている。そして、全体を
被覆するように上層の第３層間絶縁膜１８が形成されて
いる。ここで、この上層の第２層間絶縁膜１０ａあるい
は上層の第３層間絶縁膜１８は耐湿性が高く高品質の絶
縁膜で構成される。また、この上層の第２層間絶縁膜１
０ａと上層の第３層間絶縁膜１８の所定の領域に上層の
スルーホール１１が形成され、この上層のスルーホール
１１に上層の金属プラグ１２が充填されている。
様に上層の配線層が形成される。すなわち、第３層間絶
縁膜１７上に上層配線８ａあるいは８等が形成されて、
上層配線８が金属プラグ７と接続されている。さらに、
上層配線８間の第３層間絶縁膜１７には溝１３が設けら
れる。そして、上層配線８間および溝１３に低誘電率絶
縁膜で構成された上層の第１層間絶縁膜９が充填され
る。また、上層配線８ａには層間絶縁膜として上層の第
２層間絶縁膜１０ａが形成されている。そして、全体を
被覆するように上層の第３層間絶縁膜１８が形成されて
いる。ここで、この上層の第２層間絶縁膜１０ａあるい
は上層の第３層間絶縁膜１８は耐湿性が高く高品質の絶
縁膜で構成される。また、この上層の第２層間絶縁膜１
０ａと上層の第３層間絶縁膜１８の所定の領域に上層の
スルーホール１１が形成され、この上層のスルーホール
１１に上層の金属プラグ１２が充填されている。
【００５７】この上層の配線層の形成では、上層の第１
層間絶縁膜９が第２層間絶縁膜５ａの上部に、上層の第
２層間絶縁膜１０ａが第１層間絶縁膜３の上部にそれぞ
れ形成される場合について説明されているが、これらの
構成は逆になっても何ら問題はない。
層間絶縁膜９が第２層間絶縁膜５ａの上部に、上層の第
２層間絶縁膜１０ａが第１層間絶縁膜３の上部にそれぞ
れ形成される場合について説明されているが、これらの
構成は逆になっても何ら問題はない。
【００５８】以上に説明したように、本実施の形態での
配線構造の特徴は、半導体装置の配線構造において、配
線底面に存在する層間絶縁膜であって配線間に対応する
領域が一定の深さ除去されて溝が形成されるようにな
る。そして、配線間と共にこの溝部にも低誘電率絶縁膜
が充填される。このため、隣接する配線のフリンジ効果
による寄生容量も低減し、配線間の寄生容量が大幅に低
減するようになる。この効果は、特に微細配線になるほ
ど顕著になる。
配線構造の特徴は、半導体装置の配線構造において、配
線底面に存在する層間絶縁膜であって配線間に対応する
領域が一定の深さ除去されて溝が形成されるようにな
る。そして、配線間と共にこの溝部にも低誘電率絶縁膜
が充填される。このため、隣接する配線のフリンジ効果
による寄生容量も低減し、配線間の寄生容量が大幅に低
減するようになる。この効果は、特に微細配線になるほ
ど顕著になる。
【００５９】次に、以上のような配線構造の製造方法を
図５と図６に基づいて説明する。図５（ａ）に示すよう
に、シリコン酸化膜である下地層間絶縁膜１上に、第１
の実施の形態で説明したのと同様にして、下層配線２お
よび２ａが形成される。ここで、下層配線２は配線間隔
の狭い領域の配線層であり、下層配線２ａは配線間隔の
広い領域の配線層である。なお、この下層配線２および
２ａの配線幅は０．３μｍ程度であり、その高さは０．
４μｍである。
図５と図６に基づいて説明する。図５（ａ）に示すよう
に、シリコン酸化膜である下地層間絶縁膜１上に、第１
の実施の形態で説明したのと同様にして、下層配線２お
よび２ａが形成される。ここで、下層配線２は配線間隔
の狭い領域の配線層であり、下層配線２ａは配線間隔の
広い領域の配線層である。なお、この下層配線２および
２ａの配線幅は０．３μｍ程度であり、その高さは０．
４μｍである。
【００６０】次に、全面に第２層間絶縁膜５ａが形成さ
れる。ここで、第２層間絶縁膜５ａは、プラズマＣＶＤ
法で堆積されるシリコンオキシナイトライド膜であり、
ＣＭＰ法で平坦化されている。そして、配線間隔の広い
領域の下層配線２ａ上にレジストマスク１９が形成され
る。そして、図５（ｂ）に示すようにレジストマスク１
９がエッチングマスクとして用いられ、配線間隔の狭い
領域の下層配線２の第２層間絶縁膜５ａがＲＩＥで異方
性エッチングされる。同時に、下地層間絶縁膜１の表面
もＲＩＥでエッチングされ下層配線２と同一パターンの
溝１３が形成される。ここで、溝１３の深さは下層配線
２の線幅程度に設定される。そして、レジストマスク１
９は除去される。
れる。ここで、第２層間絶縁膜５ａは、プラズマＣＶＤ
法で堆積されるシリコンオキシナイトライド膜であり、
ＣＭＰ法で平坦化されている。そして、配線間隔の広い
領域の下層配線２ａ上にレジストマスク１９が形成され
る。そして、図５（ｂ）に示すようにレジストマスク１
９がエッチングマスクとして用いられ、配線間隔の狭い
領域の下層配線２の第２層間絶縁膜５ａがＲＩＥで異方
性エッチングされる。同時に、下地層間絶縁膜１の表面
もＲＩＥでエッチングされ下層配線２と同一パターンの
溝１３が形成される。ここで、溝１３の深さは下層配線
２の線幅程度に設定される。そして、レジストマスク１
９は除去される。
【００６１】次に、図５（ｃ）に示すように、第１層間
絶縁膜３が全面に形成される。例えば、この第１層間絶
縁膜３は第１の実施の形態で説明したような有機ＳＯＧ
膜等の低誘電率絶縁膜である。ここで、第１層間絶縁膜
３の膜厚は６００ｎｍ程度に設定される。
絶縁膜３が全面に形成される。例えば、この第１層間絶
縁膜３は第１の実施の形態で説明したような有機ＳＯＧ
膜等の低誘電率絶縁膜である。ここで、第１層間絶縁膜
３の膜厚は６００ｎｍ程度に設定される。
【００６２】次に、図５（ｃ）状態の第１層間絶縁膜３
は、図６（ａ）に示すように、ＣＭＰ法で研磨され平坦
化される。この研磨工程で、第２層間絶縁膜５ａはエッ
チングストッパとして機能する。すなわち、第１の実施
の形態と同様にシリコン酸化膜が選択的に研磨され、シ
リコンオキシナイトライド膜が研磨されにくい研磨剤を
使用することで、第１層間絶縁膜３が選択的に研磨され
るようになる。
は、図６（ａ）に示すように、ＣＭＰ法で研磨され平坦
化される。この研磨工程で、第２層間絶縁膜５ａはエッ
チングストッパとして機能する。すなわち、第１の実施
の形態と同様にシリコン酸化膜が選択的に研磨され、シ
リコンオキシナイトライド膜が研磨されにくい研磨剤を
使用することで、第１層間絶縁膜３が選択的に研磨され
るようになる。
【００６３】次に、図６（ｂ）に示すように、平坦化さ
れた第１層間絶縁膜３および第２層間絶縁膜５ａ上に第
３層間絶縁膜１７が形成される。ここで、この第３層間
絶縁膜１７はプラズマＣＶＤ法で堆積された膜厚３００
ｎｍ程度のシリコン酸化膜である。以上のようにして下
層の配線層が形成されることになる。ここで、第１層間
絶縁膜３として、吸湿性のある有機絶縁膜、例えば、ポ
リイミド膜、シリコン酸化膜より密度の小さい多孔質無
機ＳＯＧ膜、多孔質有機ＳＯＧ膜等が用いられてもよ
い。あるいは、ＳｉＯＦ膜、ＳｉＢＮ膜等の無機絶縁膜
が使用されてもよい。また、これらの場合には、第２層
間絶縁膜５ａとしてシリコン酸化膜が使用されてもよ
い。
れた第１層間絶縁膜３および第２層間絶縁膜５ａ上に第
３層間絶縁膜１７が形成される。ここで、この第３層間
絶縁膜１７はプラズマＣＶＤ法で堆積された膜厚３００
ｎｍ程度のシリコン酸化膜である。以上のようにして下
層の配線層が形成されることになる。ここで、第１層間
絶縁膜３として、吸湿性のある有機絶縁膜、例えば、ポ
リイミド膜、シリコン酸化膜より密度の小さい多孔質無
機ＳＯＧ膜、多孔質有機ＳＯＧ膜等が用いられてもよ
い。あるいは、ＳｉＯＦ膜、ＳｉＢＮ膜等の無機絶縁膜
が使用されてもよい。また、これらの場合には、第２層
間絶縁膜５ａとしてシリコン酸化膜が使用されてもよ
い。
【００６４】次に、図６（ｃ）に示すように、配線間隔
の広い領域の下層配線２ａ上の第２層間絶縁膜５ａと第
３層間絶縁膜１７との積層絶縁膜の所定の領域にスルー
ホール６が設けられ、このスルーホール６に金属プラグ
７が充填されて下層配線２ａに電気接続するようにな
る。
の広い領域の下層配線２ａ上の第２層間絶縁膜５ａと第
３層間絶縁膜１７との積層絶縁膜の所定の領域にスルー
ホール６が設けられ、このスルーホール６に金属プラグ
７が充填されて下層配線２ａに電気接続するようにな
る。
【００６５】以下、図４で説明したような上層の配線層
が形成される。ここで、この形成方法は上述の下層の配
線層の形成方法と同じであるのでその説明は省略され
る。
が形成される。ここで、この形成方法は上述の下層の配
線層の形成方法と同じであるのでその説明は省略され
る。
【００６６】この第２の実施の形態では、配線間に形成
される第１層間絶縁膜は、配線底面の位置より深い領域
まで充填されている。このために、隣接する配線の下部
間すなわち配線の端部間に形成される寄生容量も低減さ
れるようになる。
される第１層間絶縁膜は、配線底面の位置より深い領域
まで充填されている。このために、隣接する配線の下部
間すなわち配線の端部間に形成される寄生容量も低減さ
れるようになる。
【００６７】なお、本発明での低誘電率絶縁膜として
は、実施の形態で説明した以外に、ＨＳＱ（ハイドロゲ
ン シルセキオサン）、ポリアリルエーテル、フッ素化
ポリアリルエーテル、無機ポリシラザン、有機ポリシラ
ザン、ＢＣＢ（ベンゾシクロブテン）、ＭＳＱ（メチル
シルセキオサン）、フッ素化ポリイミド、プラズマＣＦ
ポリマー、プラズマＣＨポリマー、テフロンＡＦ（登録
商標）、パリレンＮ（登録商標）、パリレンＡＦ４（登
録商標）、ポリナフタレンＮ等が使用される。
は、実施の形態で説明した以外に、ＨＳＱ（ハイドロゲ
ン シルセキオサン）、ポリアリルエーテル、フッ素化
ポリアリルエーテル、無機ポリシラザン、有機ポリシラ
ザン、ＢＣＢ（ベンゾシクロブテン）、ＭＳＱ（メチル
シルセキオサン）、フッ素化ポリイミド、プラズマＣＦ
ポリマー、プラズマＣＨポリマー、テフロンＡＦ（登録
商標）、パリレンＮ（登録商標）、パリレンＡＦ４（登
録商標）、ポリナフタレンＮ等が使用される。
【００６８】
【発明の効果】以上に説明したように、本発明では半導
体装置の同一の配線層の構造において、配線間隔の狭い
領域の配線領域に誘電率の低い層間絶縁膜が形成され、
配線間隔の広い領域の配線領域には耐湿性が高く高品質
の層間絶縁膜が形成される。そして、多層配線間を接続
するためのスルーホールは耐湿性が高く高品質の層間絶
縁膜にのみに形成される。また、第１層間絶縁膜のＣＭ
Ｐ研磨による平坦化において、第２層間絶縁膜はエッチ
ングストッパとして使用される。
体装置の同一の配線層の構造において、配線間隔の狭い
領域の配線領域に誘電率の低い層間絶縁膜が形成され、
配線間隔の広い領域の配線領域には耐湿性が高く高品質
の層間絶縁膜が形成される。そして、多層配線間を接続
するためのスルーホールは耐湿性が高く高品質の層間絶
縁膜にのみに形成される。また、第１層間絶縁膜のＣＭ
Ｐ研磨による平坦化において、第２層間絶縁膜はエッチ
ングストッパとして使用される。
【００６９】このために、下層の配線層と上層の配線層
との接続部の信頼性が大幅に向上するようになる。そし
て、微細な多層配線層の形成が容易になる。また、半導
体チップ上での第１層間絶縁膜３の膜厚均一性が大幅に
向上するようになる。
との接続部の信頼性が大幅に向上するようになる。そし
て、微細な多層配線層の形成が容易になる。また、半導
体チップ上での第１層間絶縁膜３の膜厚均一性が大幅に
向上するようになる。
【００７０】また、本発明では配線底面に存在する配線
間領域の層間絶縁膜が一定の深さに除去されて溝が形成
されるようになる。そして、配線間と共にこの溝部にも
低誘電率絶縁膜が充填される。
間領域の層間絶縁膜が一定の深さに除去されて溝が形成
されるようになる。そして、配線間と共にこの溝部にも
低誘電率絶縁膜が充填される。
【００７１】このため、隣接する配線のフリンジ効果に
よる寄生容量も低減し、配線間の寄生容量が大幅に低減
するようになる。この効果は、特に微細配線になるほど
顕著になる。
よる寄生容量も低減し、配線間の寄生容量が大幅に低減
するようになる。この効果は、特に微細配線になるほど
顕著になる。
【００７２】このようにして、本発明は半導体装置の微
細化あるいは多機能化に伴う微細多層配線の高性能化お
よび信頼性の向上を容易にする。
細化あるいは多機能化に伴う微細多層配線の高性能化お
よび信頼性の向上を容易にする。
【図１】本発明の第１の実施の形態を説明するための配
線部の断面図である。
線部の断面図である。
【図２】上記の実施の形態の製造工程順の断面図であ
る。
る。
【図３】本発明を説明するための半導体チップの平面図
である。
である。
【図４】本発明の第２の実施の形態を説明するための配
線部の断面図である。
線部の断面図である。
【図５】上記の実施の形態の製造工程順の断面図であ
る。
る。
【図６】上記の実施の形態の製造工程順の断面図であ
る。
る。
【図７】従来を技術を説明するための製造工程順の断面
図である。
図である。
【図８】従来を技術を説明するための製造工程順の断面
図である。
図である。
１ 下地層間絶縁膜 １ａ 半導体チップ ２，２ａ 下層配線 ３ 第１層間絶縁膜 ４ 保護絶縁層 ５，５ａ 第２層間絶縁膜 ６，１６，１１０，１１０ａ スルーホール ７，１１１，１１１ａ 金属プラグ ８，８ａ 上層配線 ９ 上層の第１層間絶縁膜 １０，１０ａ 上層の第２層間絶縁膜 １１ 上層のスルーホール １２ 上層の金属プラグ １３ 溝 １４ 第１層間絶縁膜形成領域 １５ 第２層間絶縁膜形成領域 １７，１８ 第３層間絶縁膜 １９、１０４ レジストマスク １０１ 厚い絶縁膜 １０２ 金属層 １０３ 第１の誘電体層 １０５ 間隔の狭い配線 １０６ 間隔の広い配線 １０７ 低誘電率材料 １０８ 硬い酸化物マスク １０９ 第２の誘電体層
Claims (7)
- 【請求項１】 半導体素子を有する半導体基板上に絶縁
膜を介して同一層に複数の下層配線が配設されており、
前記下層配線間のうち隣接配線間隔の狭い領域であって
前記配線間及び配線上に選択的に第１の層間絶縁膜が形
成され、前記隣接配線間隔の広い領域には第２の層間絶
縁膜が形成され、さらに、前記第１の層間絶縁膜と第２
の層間絶縁膜とを被覆するように第３の層間絶縁膜が形
成され、且つ前記第２の層間絶縁膜および第３の層間絶
縁膜のみにスルーホールが形成され、前記第３の層間絶
縁膜上に複数の上層配線が前記スルーホールを通して下
層配線に接続して配設され、前記第１の層間絶縁膜の誘
電率が前記第２の層間絶縁膜および第３の層間絶縁膜の
誘電率より小さくなっていることを特徴とする半導体装
置。 - 【請求項２】 前記第３の層間絶縁膜のうち前記上層配
線間隔の狭いところの第３の層間絶縁膜が掘り下げら
れ、前記上層配線間および前記第３の層間絶縁膜の掘り
下げられた領域に上層の第１の層間絶縁膜が充填されて
いることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記第１の層間絶縁膜が有機膜、有機Ｓ
ＯＧ膜、ポリイミド膜、シリコン酸化膜より小さい密度
の多孔質無機ＳＯＧ膜あるいは多孔質有機ＳＯＧ膜等で
構成され、前記第２の層間絶縁膜および第３の層間絶縁
膜がシリコン酸化膜あるいはシリコンオキシナイトライ
ド膜で構成されていることを特徴とする請求項１又は請
求項２記載の半導体装置。 - 【請求項４】 半導体基板上に絶縁膜を介して複数の配
線を形成し全面に低誘電率の絶縁膜である第１の層間絶
縁膜と保護絶縁膜とを積層して形成する工程と、配線間
隔の広い領域の前記第１の層間絶縁膜と保護絶縁膜とを
選択的に除去する工程と、全面に前記第１の層間絶縁膜
より誘電率の大きな第２の層間絶縁膜を堆積した後、前
記保護絶縁膜をエッチングストッパとして前記第２の層
間絶縁膜を化学的機械研磨し平坦化する工程と、前記第
２の層間絶縁膜のみにスルーホールを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 【請求項５】 前記保護絶縁膜がシリコン窒化膜あるい
はシリコンオキシナイトライド膜で構成され、前記第２
の層間絶縁膜がシリコン酸化膜で構成されていることを
特徴とする請求項４記載の半導体装置の製造方法。 - 【請求項６】 半導体基板上に絶縁膜を介して複数の配
線を形成し全面に第１の層間絶縁膜より誘電率の大きな
第２の層間絶縁膜を形成する工程と、配線間隔の狭い領
域であって前記配線間及び配線上の前記第２の層間絶縁
膜を選択的に除去する工程と、全面に低誘電率の絶縁膜
である第１の層間絶縁膜を堆積した後、前記第２の層間
絶縁膜をエッチングストッパとして前記第１の層間絶縁
膜を化学的機械研磨し平坦化する工程と、前記第１の層
間絶縁膜と第２の層間絶縁膜とを被覆するように第３の
層間絶縁膜を形成する工程と、前記第２の層間絶縁膜お
よび第３の層間絶縁膜のみにスルーホールを形成する工
程と、を含むことを特徴とする半導体装置の製造方法。 - 【請求項７】 前記第１の層間絶縁膜および第３の層間
絶縁膜がシリコン酸化膜で構成され、前記第２の層間絶
縁膜がシリコンオキシナイトライド膜で構成されている
ことを特徴とする請求項６記載の半導体装置の製造方
法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34472196A JP3159093B2 (ja) | 1996-12-25 | 1996-12-25 | 半導体装置およびその製造方法 |
| EP97122203A EP0851490A3 (en) | 1996-12-25 | 1997-12-16 | Semiconductor device and process for production thereof |
| TW086119275A TW402746B (en) | 1996-12-25 | 1997-12-16 | Semiconductor device and process for production thereof |
| US08/995,298 US6498398B1 (en) | 1996-12-25 | 1997-12-22 | Semiconductor device having through holes selectively through isolation material covering wirings that are relatively far apart |
| KR1019970071962A KR100258231B1 (ko) | 1996-12-25 | 1997-12-22 | 반도체 장치 및 그의 제조방법 |
| US10/252,898 US20030020172A1 (en) | 1996-12-25 | 2002-09-23 | Semiconductor device and process for production thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34472196A JP3159093B2 (ja) | 1996-12-25 | 1996-12-25 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189715A JPH10189715A (ja) | 1998-07-21 |
| JP3159093B2 true JP3159093B2 (ja) | 2001-04-23 |
Family
ID=18371471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34472196A Expired - Fee Related JP3159093B2 (ja) | 1996-12-25 | 1996-12-25 | 半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6498398B1 (ja) |
| EP (1) | EP0851490A3 (ja) |
| JP (1) | JP3159093B2 (ja) |
| KR (1) | KR100258231B1 (ja) |
| TW (1) | TW402746B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100316715B1 (ko) * | 1999-09-17 | 2001-12-12 | 윤종용 | 다층 금속 배선을 구비하는 반도체 장치 |
| US6875687B1 (en) | 1999-10-18 | 2005-04-05 | Applied Materials, Inc. | Capping layer for extreme low dielectric constant films |
| EP1094506A3 (en) * | 1999-10-18 | 2004-03-03 | Applied Materials, Inc. | Capping layer for extreme low dielectric constant films |
| JP2003520449A (ja) * | 2000-01-20 | 2003-07-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ダマスク構造体とダマスク構造体を形成する方法 |
| JP2002026121A (ja) * | 2000-06-30 | 2002-01-25 | Tokyo Electron Ltd | 半導体装置およびその製造方法、絶縁膜の形成方法 |
| DE10034020A1 (de) * | 2000-07-07 | 2002-02-07 | Infineon Technologies Ag | Metallisierungsanordnung für Halbleiterstruktur und entsprechendes Herstellungsverfahren |
| JP2003100757A (ja) * | 2001-09-27 | 2003-04-04 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP4346410B2 (ja) * | 2003-10-28 | 2009-10-21 | 東芝メモリシステムズ株式会社 | 半導体集積回路の配線設計方法及び半導体集積回路 |
| JP5326202B2 (ja) * | 2006-11-24 | 2013-10-30 | 富士通株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08195437A (ja) * | 1993-10-15 | 1996-07-30 | Texas Instr Inc <Ti> | 線間容量低減用の平坦化構造 |
| US5486493A (en) * | 1994-02-25 | 1996-01-23 | Jeng; Shin-Puu | Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators |
| KR950034755A (ja) | 1994-05-27 | 1995-12-28 | ||
| JPH0855913A (ja) * | 1994-06-07 | 1996-02-27 | Texas Instr Inc <Ti> | サブミクロン相互接続の選択的空隙充填方法 |
| JPH08172132A (ja) | 1994-09-15 | 1996-07-02 | Texas Instr Inc <Ti> | マルチレベル相互接続部の容量および性能を最適化する素子および方法 |
| JPH08162528A (ja) * | 1994-10-03 | 1996-06-21 | Sony Corp | 半導体装置の層間絶縁膜構造 |
| US5665657A (en) * | 1995-09-18 | 1997-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd | Spin-on-glass partial etchback planarization process |
| US5821621A (en) * | 1995-10-12 | 1998-10-13 | Texas Instruments Incorporated | Low capacitance interconnect structure for integrated circuits |
| JPH1041382A (ja) * | 1996-04-29 | 1998-02-13 | Texas Instr Inc <Ti> | 集積回路レベル間絶縁構造 |
| US5744865A (en) * | 1996-10-22 | 1998-04-28 | Texas Instruments Incorporated | Highly thermally conductive interconnect structure for intergrated circuits |
| US6184121B1 (en) * | 1997-07-10 | 2001-02-06 | International Business Machines Corporation | Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same |
-
1996
- 1996-12-25 JP JP34472196A patent/JP3159093B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-16 EP EP97122203A patent/EP0851490A3/en not_active Withdrawn
- 1997-12-16 TW TW086119275A patent/TW402746B/zh not_active IP Right Cessation
- 1997-12-22 KR KR1019970071962A patent/KR100258231B1/ko not_active IP Right Cessation
- 1997-12-22 US US08/995,298 patent/US6498398B1/en not_active Expired - Fee Related
-
2002
- 2002-09-23 US US10/252,898 patent/US20030020172A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20030020172A1 (en) | 2003-01-30 |
| US6498398B1 (en) | 2002-12-24 |
| TW402746B (en) | 2000-08-21 |
| EP0851490A3 (en) | 1999-12-22 |
| KR100258231B1 (ko) | 2000-06-01 |
| EP0851490A2 (en) | 1998-07-01 |
| JPH10189715A (ja) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2910713B2 (ja) | 半導体装置の製造方法 | |
| US6043145A (en) | Method for making multilayer wiring structure | |
| US6143646A (en) | Dual in-laid integrated circuit structure with selectively positioned low-K dielectric isolation and method of formation | |
| US11398405B2 (en) | Method and apparatus for back end of line semiconductor device processing | |
| KR100265771B1 (ko) | 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법 | |
| US5990015A (en) | Dual damascence process | |
| US6274483B1 (en) | Method to improve metal line adhesion by trench corner shape modification | |
| US5960316A (en) | Method to fabricate unlanded vias with a low dielectric constant material as an intraline dielectric | |
| KR100549787B1 (ko) | 반도체장치 및 그 제조방법 | |
| US7144761B2 (en) | Semiconductor device and method for fabricating the same | |
| US6284642B1 (en) | Integrated method of damascene and borderless via process | |
| JP3159093B2 (ja) | 半導体装置およびその製造方法 | |
| US6774031B2 (en) | Method of forming dual-damascene structure | |
| KR100419746B1 (ko) | 반도체소자의 다층 금속배선 형성방법 | |
| JP3920590B2 (ja) | 半導体装置の製造方法 | |
| US7041574B2 (en) | Composite intermetal dielectric structure including low-k dielectric material | |
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
| JP2006114724A (ja) | 半導体装置及びその製造方法 | |
| JP3924501B2 (ja) | 集積回路装置の製造方法 | |
| JPH10189723A (ja) | 半導体装置およびその製造方法 | |
| JP2948588B1 (ja) | 多層配線を有する半導体装置の製造方法 | |
| JP2004335721A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2000100818A (ja) | 半導体装置およびその製造方法 | |
| JP2005011968A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000919 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010116 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |