-
Technisches
Gebiet
-
Die
Erfindung bezieht sich im Allgemeinen auf Halbleitervorrichtungen
und insbesondere auf ein Verfahren und eine Vorrichtung zum Verhindern
einer Kupfer-Migration in damascenestrukturierten Schichten aus
porösem
Material mit niedriger Dielektrizitätskonstante in einer Halbleitervorrichtung.
-
Hintergrund
-
In
der Entwicklung von integrierten Schaltungen bestand eine Bestrebung
in der Halbleitertechnologie in Richtung einer Geräteskalierung.
Eine Skalierung bzw. Reduzierung der Größe erhöht eine Leistungsfähigkeit
einer Schaltung in erster Linie durch eine erhöhte Schaltgeschwindigkeit,
wobei auch eine funktionale Komplexität der integrierten Schaltungen
erhöht
werden kann. Die Anzahl der Bauelemente pro Baustein hat sich über die
Jahre hinweg erhöht.
Als die integrierten Schaltungen nur eine geringe Anzahl von Bauelementen
pro Baustein enthielten, konnten die Bauelemente in einer einzigen
Ebene sehr einfach verdrahtet werden. Die steigende Anzahl von untergebrachten
Bauelementen und die erhöhte
Schaltgeschwindigkeit hat jedoch zu der Verwendung von Verdrahtungen
in mehreren Schichten bzw. mehreren Ebenen geführt.
-
In
einem Verdrahtungssystem mit mehreren Ebenen wird die von den Verdrahtungsleitungen
benötigte
Fläche
auf zwei oder mehrere Ebenen aufgeteilt, wodurch die aktive Teilfläche der
Vorrichtung vergrößert werden
kann, was wiederum zu einer vergrößerten funktionellen Chipdichte
führt.
Eine Implementierung eines Verdrahtungsverfahrens auf mehreren Ebenen
in einem Herstellungsverfahren erhöht die Komplexität des Herstellungsprozesses. Üblicherweise
werden die aktiven Bauele mente (z.B. die Transistoren, Dioden, Kondensatoren
und andere Komponenten) in den unteren Schichten einer Waferherstellung
hergestellt, welche oft auch als „Front End Of the Line" (FEOL) bezeichnet
werden. Nachdem die aktiven Bauelemente in der FEOL prozessiert
wurden, werden üblicherweise
die Mehrebenen-Verdrahtungen in einem Prozess-Zeitbereich hergestellt,
der oft als „Back
End Of the Line" (BEOL) bezeichnet
wird.
-
Mit
der zunehmenden Verkleinerung von Halbleiterbauelementen sieht man
sich mit verschiedenen Aspekten der Mehrebenen-Verdrahtungsprozesse konfrontiert. Die
Signallaufzeit von integrierten Schaltungen wird von der großen RC-Zeitkonstante der
Verdrahtungsleitungen begrenzt, sobald eine minimale Strukturbreite
beispielsweise unter ca. 1 Mikrometer gesenkt wird. Die Industrie
kümmert
sich daher zusehends um die Verwendung von unterschiedlichen Materialien
und Prozessen, um die Umsetzung von Verdrahtungen mit mehreren Ebenen
zu verbessern.
-
In
der Vergangenheit wurden Verdrahtungsleitungen aus Aluminium hergestellt.
Derzeit neigt man dazu, für
die Verdrahtungsleitungen Kupfer zu verwenden, da Kupfer eine höhere Leitfähigkeit
als Aluminium aufweist. Für
viele Jahre wurde als Isoliermaterial zum Isolieren der elektrisch
leitenden Leitungen untereinander Siliziumdioxid verwendet. Siliziumdioxid
besitzt eine dielektrische Konstante (k) von etwa 4,0 oder größer, wobei
der Wert k für
die dielektrische Konstante auf einer Skala basiert, bei der 1,0
die dielektrische Konstante von Vakuum darstellt. Neuerdings ist
in der Industrie jedoch eine Tendenz zur Verwendung von Materialien
mit geringer dielektrischer Konstante als Isoliermaterialien festzustellen (z.B.
mit einer Dielektrizitätskonstante
k = 3,6 oder weniger). Der Wechsel sowohl bei den elektrisch leitenden
Materialien als auch bei den Isoliermaterialien, wie sie in Mehrebenen-Verdrahtungsschematas verwendet
werden, stellt ei ne Herausforderung dar und erfordert einen Wechsel
in einer Vielzahl von Prozessparametern.
-
Kupfer
stellt ein wünschenswertes
Material für
elektrisch leitende Leitungen dar, da es eine höhere Leitfähigkeit aufweist als Aluminium.
Die RC-Zeitkonstante (Widerstand/Kapazität) von elektrischen Leitungen
aus Kupfer kann jedoch problematisch sein, weshalb Materialien mit
geringer dielektrischer Konstante zum Verringern der kapazitiven
Kopplung und zum Reduzieren der RC-Zeitkonstante zwischen den Verdrahtungsleitungen
verwendet werden. Kupfer wandert bzw. migriert jedoch sehr leicht
in Materialien mit geringer dielektrischer Konstante, wodurch ein
Kurzschluss hervorgerufen werden kann und Geräte-Fehlfunktionen erzeugt werden
können.
Um dies zu verhindern, werden üblicherweise
Liner-Schichten verwendet, um die Migration des Kupfers in das benachbarte
Material mit geringer dielektrischer Konstante zu verhindern.
-
Einige
der Materialien mit geringer dielektrischer Konstante sind porös, wobei
sie eine Vielzahl von voneinander beabstandeten Poren innerhalb
des dielektrischen Materials aufweisen. Derartige poröse Materialien
mit geringer dielektrischer Konstante können durch ein chemisches Dampfabscheideverfahren
(CVD) abgeschieden werden oder sie werden aufgeschleudert und durch
eine Wärmebehandlung ausgeheilt,
um das Lösungsmittel
zu entfernen. Poröse
Materialien mit geringer dielektrischer Konstante haben dahin gehend
Vorteile, dass sie eine dielektrische Konstante von 3,0 oder weniger
aufweisen. Beispiele für
derartige poröse
Materialien mit geringer dielektrischer Konstante sind beispielsweise
poröses
SiLKTM und poröses kohlenstoffhaltiges Siliziumoxid.
-
Eine
herkömmliche
Halbleitervorrichtung 100 ist in 1A dargestellt.
Es wird ein Werkstück 102 bereitgestellt,
wobei beispielsweise aktive Komponenten und Transistoren innerhalb
des Werkstücks 102 in
einem FEOL-Prozess ausgebildet wurden. Über dem Werkstück 102 wird,
wie dargestellt, eine Isolier schicht 104 ausgebildet. Die
Isolierschicht 104 kann beispielsweise ein Bor-Phosphor-Silikatglas
(BPSG) aufweisen. Als nächstes
wird ein BEOL-Prozess beschrieben, der Kupfer und poröse Materialien
mit geringer dielektrischer Konstante verwendet.
-
Ein
erstes poröses
Material 106 mit geringer dielektrischer Konstante wird,
wie dargestellt, über der
Isolierschicht 104 abgeschieden. Eine Hartmaske 108 kann über dem
ersten Material mit geringer dielektrischer Konstante 106 abgeschieden
werden. Die Hartmaske 108 und das erste Material 106 mit geringer
dielektrischer Konstante werden beispielsweise mit einer Struktur 112 für elektrisch
leitende Leitungen strukturiert. Im dargestellten Beispiel ist die
Struktur 112 eine Single-Damascene-Struktur für eine Ebene
von Metallleitungen. Eine Liner-Schicht 116 wird über der
Hartmaske 108 und über
den Seitenwänden 114 des
ersten Materials 106 mit geringer dielektrischer Konstante
abgeschieden. Die Liner-Schicht 116 bedeckt ferner die
obere Oberfläche der
freiliegenden Isolierschicht 104. Die Liner-Schicht 116 ist
elektrisch leitend und kann eine erste Liner-Schicht und eine über der
ersten Liner-Schicht abgeschiedene Keimschicht aufweisen. Die erste
Liner-Schicht kann Ta und/oder TaN und die Keimschicht kann Cu aufweisen. Über der
elektrisch leitenden Liner-Schicht 116 ist eine elektrisch
leitendes Material 118 abgeschieden. Das elektrisch leitende
Material 118 weist vorzugsweise Cu auf und kann ferner
die obere Oberfläche
der Hartmaske 108 bedecken.
-
Das
Werkstück 102 wird
einem chemisch-mechanischen Polierverfahren (CMP) ausgesetzt, wodurch überschüssiges elektrisch
leitendes Material 118 und eine überschüssige elektrisch leitende Liner-Schicht 116 von
der oberen Oberfläche der
Hartmaske 108 entfernt werden. Optional kann die Hartmaskenschicht
von der oberen Oberfläche des
ersten Materials 106 mit geringer dielektrischer Konstante
ebenfalls entfernt werden (nicht dargestellt).
-
Eine
optionale Abdeckschicht 120 kann, wie dargestellt, über der
Hartmaske 108 und dem elektrisch leitenden Material 118 abgeschieden
werden. Ein zweites Material 122 mit geringer dielektrischer Konstante
wird daraufhin über
der Abdeckschicht 120 abgeschieden. In den dargestellten
Beispielen weist das zweite Material 122 mit geringer dielektrischer
Konstante eine größere Dicke
auf als das erste Material 106 mit geringer dielektrischer
Konstante, da innerhalb des zweiten Materials 122 mit geringer dielektrischer
Konstante eine Dual-Damascene-Struktur ausgebildet wird.
-
Über dem
zweiten Material 122 mit geringer dielektrischer Konstante
wird eine Hartmaske 124 abgeschieden. Die Hartmaske 124 und
das zweite Material 122 mit geringer dielektrischer Konstante werden
daraufhin mit einer Dual-Damascene-Struktur 126 strukturiert.
Die Dual-Damascene-Struktur 126 weist einen engeren Abschnitt
auf, in dem Vias 139 ausgebildet werden, und einen breiteren
Abschnitt auf, in dem die elektrisch leitenden Leitungen 138 ausgebildet
werden. Die Vias 139 verbinden die oberen elektrisch leitenden
Leitungen 138 mit den darunter liegenden elektrisch leitenden
Leitungen 118. Es sei darauf hingewiesen, dass die Dual-Damascene-Struktur 126 sich
ebenfalls durch die Abdeckschicht 120 erstreckt, so dass
ein elektrischer Kontakt durch das Via der Dual-Damascene-Struktur 126 zur
darunter liegenden elektrisch leitenden Leitung 118 hergestellt
werden kann.
-
Eine
elektrisch leitende Liner-Schicht 134/136 wird
daraufhin über
der strukturierten Hartmaske 124 und dem zweiten Material 122 mit
geringer dielektrischer Konstante abgeschieden. Die Liner-Schicht 134/136 weist
eine Liner-Schicht 134 auf, die über den Seitenwänden 128 und
der horizontalen Oberfläche 130 des
zweiten Material 122 mit geringer dielektrischer Konstante
sowie der freiliegenden oberen Oberfläche der elektrisch leitenden Leitung 118 abgeschieden
ist. Die Liner-Schicht 134 kann
beispielsweise Ta, eine Doppelschicht aus Ta und TaN oder andere
Materialien aufweisen. Die Liner-Schicht 134/136 weist
eine Keimschicht 136 auf, die aus einer über der
Liner-Schicht 134 abgeschiedenen Kupferschicht besteht.
Die Liner-Schicht 134/136 ist beispielsweise auch
an der oberen Oberfläche
der Hartmaske 124 abgeschieden (nicht dargestellt).
-
Ein
elektrisch leitendes Material 138/139, welches
Kupfer aufweist, wird daraufhin über
der Keimschicht 136 zum Auffüllen des strukturierten zweiten
Materials 122 mit geringer dielektrischer Konstante und
weiterer strukturierter Bereiche der Abdeckschicht 120 und
der Hartmaske 124 abgeschieden. Das Werkstück 102 wird
daraufhin einem weiteren CMP-Verfahren unterzogen, wodurch das elektrisch
leitende Material 138/139 und die Liner-Schicht 134/136 von
der oberen Oberfläche
der Hartmaske 124 entfernt wird und die elektrisch leitenden
Leitungen 138 sowie die Vias 139 innerhalb des zweiten
Materials 122 mit geringer dielektrischer Konstante ausgebildet
werden.
-
Die
Materialien 106 und 122 mit geringer dielektrischer
Konstante weisen poröse
Materialien auf. Wenn diese porösen
Materialien 106 und 122 mit geringer dielektrischer
Konstante strukturiert werden, so erscheinen die Seitenwände 114 und 128 der
Materialien 106 und 122 mit geringer dielektrischer
Konstante jeweils wie in einer vergrößerten Darstellung gemäß 1B.
Da die Poren 132 der beiden Materialschichten 106 und 122 mit
geringer dielektrischer Konstante ähnlich sind, ist zu Zwecken
der Beschreibung lediglich eine vergrößerte Ansicht dargestellt. Die
Poren 132 des ersten Materials 106 mit geringer dielektrischer
Konstante und des zweiten Materials 122 mit geringer dielektrischer
Konstante werden im Bereich entlang der Seitenwände 114 und 128 und ebenfalls
entlang der horizontalen Oberfläche 130 des
zweiten Materials 122 mit geringer dielektrischer Konstante
geöffnet,
wodurch eine innere Oberfläche 133 einer
jeden Pore 132 entlang der Seitenwände 114 und 128 freigelegt
wird.
-
Die 1C und 1D zeigen
vergrößerte Ansichten
bei einer Abscheidung der elektrisch leitenden Liner-Schicht 134/136 und
des elektrisch leitenden Füllmaterials 138/139 entlang
der Seitenwand 128 des zweiten Materials 122 mit
geringer dielektrischer Konstante. Während die Schnittansichten
hinsichtlich der Poren 132 entlang der Seitenwände 128 des
zweiten Materials 122 mit geringer dielektrischer Konstante
beschrieben werden, können
die gleichen Phänomene
auch entlang der Seitenwand 114 des ersten Materials 106 mit
geringer dielektrischer Konstante und entlang der horizontalen Oberfläche 130 des
zweiten Materials 122 mit geringer dielektrischer Konstante
beobachtet werden.
-
Wenn
bei diesem herkömmlichen
Verfahren die Liner-Schicht 134 innerhalb des strukturierten zweiten
Materials 122 mit geringer dielektrischer Konstante abgeschieden
wird, so besitzt die Liner-Schicht 134 eine schlechte Stufenabdeckung und
füllt die
Poren 132 entlang der Seitenwand 128, die geöffnet wurden,
nicht vollständig.
Wie in 1C dargestellt ist, sind die
inneren Oberflächen 133 der Poren 132 entlang
der Seitenwand 128 vielmehr unbeschichtet und nicht aufgefüllt. Wenn
die Keimschicht 136 nachfolgend über der Liner-Schicht 134 abgeschieden
wird, so wird die Keimschicht 136 wiederum nicht an der
inneren Oberfläche 133 der
Poren 132 abgeschieden und die Poren 132 bleiben
unbeschichtet entlang der inneren Oberfläche 133.
-
Die 1D zeigt
eine Schnittansicht der vergrößerten Seitenwand 128,
nachdem elektrisch leitendes Material 138/139,
welches Kupfer aufweist, innerhalb der strukturierten zweiten Schicht 122 abgeschieden
wurde. Das elektrisch leitende Material 138/139 füllt die
Poren 132 entlang der Seitenwand 128, welche durch
die Keimschicht 136 und die Liner-Schicht 134 nicht
beschichtet wurden. Das elektrisch leitende Material 138/139 befindet
sich somit in direktem Kontakt mit der inneren Oberfläche 133 der Poren 132 entlang
der Seitenwand 128. Da Kupfer 140 aus dem elektrisch
leitenden Material 138/139 sehr schnell innerhalb
des dielektrischen Materials 122 migriert bzw. wandert
oder diffundiert, werden für das
Kupfer enthaltende elektrisch leitende Material 138/139 innerhalb
des zweiten Materials 122 mit geringer dielektrischer Konstante
schnell Diffusionspfade erzeugt. Der innerhalb des porösen Materials 122 und 106 mit
geringer dielektrischer Konstante erzeugte Kupfer-Diffusionskanal
verursacht Zuverlässigkeitsprobleme
in den Halbleitervorrichtungen 100, wodurch Kurzschlüsse und
Geräte-Fehlfunktionen auftreten.
-
Die 2A bis 2D zeigen
ein herkömmliches
Verfahren mit dem versucht wird, ein Migrieren von Kupfer in die
porösen
Materialien mit geringer dielektrischer Konstante durch die Poren
entlang der Seitenwände
der strukturierten porösen
Materialien mit geringer dielektrischer Konstante zu verhindern. In
den 2A bis 2D ist
die gleiche Struktur mit einer Single-Damascene-Schicht und einer
Dual-Damascene-Schicht wie in den 1A bis 1D dargestellt.
In den 2A bis 2D werden
die gleichen Bezugszeichen verwendet wie in den 1A bis 1D,
um die verschiedenen Elemente und gemeinsamen Komponenten zu bezeichnen.
-
Unter
Bezugnahme auf die 2A und 2B wird
bei diesen herkömmlichen
Verfahren zunächst
ein plasmaverstärktes
chemisches Gasabscheideverfahren (PECVD) zum Ausbilden eines Oxidspacers 242 entlang
der Seitenwände 214 und 228 der
Materialien 206 und 228 mit geringer dielektrischer
Konstante vor dem Auffüllen
der Damascene-Strukturen mit einer elektrisch leitenden Liner-Schicht
und einem elektrisch leitenden Material durchgeführt. Wie in den 2C und 2D dargestellt,
weist jedoch der PECVD-Oxidspacer 242 eine schwache Stufenabdeckung
der Poren 232 auf und beschichtet nicht die innere Oberfläche 233 der
Poren 232, die an den Seitenwänden 214/228 geöffnet sind.
Daher wird die innere Oberfläche 233 der
Poren 232 nicht vor dem Kupfer des nachfolgend abgeschiedenen
elektrisch leitenden Materials 218 und 238/239 geschützt, wie
in 2D dargestellt ist, und es entsteht ein Diffusionspfad für das Kupfer 240 innerhalb
des Materials 218 und 238/239. Somit
diffundiert Kupfer 240 in die Poren 232 des porösen Materials 206 und 222 mit
geringer dielektrischer Konstante, wodurch Zuverlässigkeitsprobleme,
Kurzschlüsse und
Geräte-Fehlfunktionen verursacht
werden.
-
Gemäß dem Stand
der Technik wird daher ein Verfahren und ein Aufbau benötigt, wodurch
eine Kupfer-Migration und -Diffusion in poröse Materialien mit geringer
dielektrischer Konstante von Halbleitervorrichtungen verhindert
wird.
-
Zusammenfassung
der Erfindung
-
Diese
und weitere Probleme werden durch bevorzugte Ausführungsformen
der vorliegenden Erfindung gelöst
oder umgangen und technische Vorteile werden allgemein erreicht,
wobei ein Verfahren und ein Aufbau zum Beschichten der inneren Oberfläche der
Poren von porösen
Materialien mit geringer dielektrischer Konstante an den Seitenwänden einer
strukturierten Damascene-Struktur geschaffen wird, wodurch eine
Kupfermigration verhindert wird.
-
Gemäß einer
bevorzugten Ausführungsform wird
ein Verfahren zum Herstellen einer Halbleitervorrichtung geschaffen,
bei dem ein Werkstück
vorbereitet wird und über
dem Werkstück
ein Material mit geringer dielektrischer Konstante abgeschieden wird,
wobei das Material mit geringer dielektrischer Konstante eine Vielzahl
von Poren aufweist und jede Pore eine innere Oberfläche hat.
Ein Abschnitt des Materials mit geringer dielektrischer Konstante
wird zum Ausbilden einer Struktur im Material mit der niedrigen
dielektrischen Konstante entfernt, wodurch die innere Oberfläche von
zumindest einer Pore entlang einer Seitenwand des strukturierten
Materials mit geringer dielektrischer Konstante geöffnet wird. Über den
Seitenwänden
des Materials mit geringer dielektrischer Konstante und der inneren
Oberfläche der
freigelegten zumindest einen Pore wird eine Oxidschicht abgeschieden.
Ein elektrisch lei tendes Material wird innerhalb des strukturierten
Materials mit geringer dielektrischer Konstante abgeschieden.
-
Gemäß einer
weiteren bevorzugten Ausführungsform
der vorliegenden Erfindung besitzt eine Halbleitervorrichtung ein
Werkstück
und ein über dem
Werkstück
abgeschiedenes Material mit geringer dielektrischer Konstante. Das
Material mit geringer dielektrischer Konstante weist eine Vielzahl
von Poren auf, wobei jede Pore eine innere Oberfläche besitzt
und wobei im Material mit der geringen dielektrischen Konstante
eine Struktur ausgebildet ist und zumindest eine Pore an einer Seitenwand
des strukturierten Materials mit der geringen dielektrischen Konstante
offen ist, um die innere Oberfläche
der Pore freizulegen. Über
den Seitenwänden
des strukturierten Materials mit geringer dielektrischer Konstante
und der inneren Oberfläche
der zumindest einen offenen Pore ist eine Oxidschicht abgeschieden. Innerhalb
des strukturierten Materials mit geringer dielektrischer Konstante
ist ein elektrisch leitendes Material abgeschieden.
-
Die
Vorteile der bevorzugten Ausführungsformen
der vorliegenden Erfindung bestehen in der Schaffung eines Versiegelungsverfahrens
der Seitenwände
und Oberflächen
von Damascene-Strukturen
mit einem Oxid, wobei die inneren Oberflächen der Poren eines porösen Materials
mit geringer dielektrischer Konstante vollständig beschichtet werden, um
eine Kupfermigration in das Material mit geringer dielektrischer
Konstante zu verhindern. Die Zuverlässigkeit von Halbleitervorrichtungen
wird dadurch verbessert und eine Bauelemente-Ausbeute erhöht. Ferner
werden Geräte-Fehlfunktionen
verhindert.
-
Das
vorstehend Genannte zeigt eher allgemein die Merkmale und technischen
Vorteile der erfindungsgemäßen Ausführungsformen,
um ein besseres Verständnis
für die
nachfolgende detaillierte Beschreibung der Erfindung zu ermöglichen.
Zusätzliche
Merkmale und Vorteile der Ausführungsformen der
Erfindung werden nachfolgend beschrieben, die den Gegenstand der
Patentansprü che
der Erfindung bilden. Selbstverständlich kann der Fachmann das offenbarte
Konzept und die spezifischen Ausführungsformen als Basis zum
Modifizieren oder Entwerfen von anderen Strukturen oder Verfahren
leicht verwenden, um die gleichen Ziele wie in der vorliegenden
Erfindung zu verfolgen. Der Fachmann wird ebenfalls erkennen, dass
ein äquivalenter
Aufbau nicht vom Sinn und Schutzumfang der vorliegenden Erfindung
wie sie in den angefügten
Patentansprüchen
beansprucht ist, abweicht.
-
Kurzbeschreibung
der Zeichnungen
-
Für ein besseres
Verständnis
der vorliegenden Erfindung und ihrer Vorteile wird nunmehr in Verbindung
mit den begleitenden Zeichnungen auf die nachfolgende Beschreibung
verwiesen, wobei:
-
1A bis 1D Schnittansichten
einer herkömmlichen
Mehrebenen-Verdrahtungsstruktur zeigen, wobei Kupfer enthaltendes
elektrisch leitendes Material in direkten Kontakt mit der inneren
Oberfläche
von Poren eines Materials mit geringer dielektrischer Konstante
gelangt, wodurch eine Kupfermigration in das Material mit geringer
dielektrischer Konstante ermöglicht
wird;
-
2A bis 2D ein
herkömmliches
Verfahren zum Ausbilden eines Oxid-Spacers entlang den Seitenwänden eines
dielektrischen Materials vor der Abscheidung des elektrisch leitenden
Materials zeigen, wobei eine Kupfer-Migration in das poröse Material
mit geringer dielektrischer Konstante nicht verhindert werden kann;
-
3A bis 3D Schnittansichten
einer bevorzugten Ausführungsform
der vorliegenden Erfindung zeigen, wobei die innere Oberfläche der
Poren des Materials mit geringer dielektrischer Konstante vollständig mit
einer Oxidschicht beschichtet werden, wodurch eine Kupfermigration
verhindert wird; und
-
4 eine
schematische Darstellung einer Kammer zeigt, in der eine Halbleitervorrichtung
gemäß den Ausführungsformen
der vorliegenden Erfindung prozessiert werden kann.
-
Entsprechende
Bezugszeichen und Symbole in den unterschiedlichen Figuren beziehen
sich allgemein auf entsprechende Teile, sofern nichts anderes angezeigt
ist. Die Figuren wurden zur deutlichen Veranschaulichung der wesentlichen
Aspekte der bevorzugten Ausführungsformen
gezeichnet und sind nicht notwendigerweise maßstabsgetreu.
-
Detaillierte Beschreibung
von veranschaulichenden Ausführungsformen
-
Die
Herstellung und Verwendung der vorliegenden bevorzugten Ausführungsformen
wird nachfolgend im Detail beschrieben. Selbstverständlich liefert
die vorliegende Erfindung mehrere anwendbare erfinderische Konzepte,
die in einer großen
Vielfalt von speziellen Zusammenhängen realisiert sein können. Die
beschriebenen speziellen Ausführungsformen
stellen lediglich eine Veranschaulichung von speziellen Wegen dar,
um die Erfindung herzustellen und zu verwenden, wobei sie jedoch
nicht den Schutzumfang der vorliegenden Erfindung begrenzen.
-
Die
vorliegende Erfindung wird anhand von bevorzugten Ausführungsformen
in einem bestimmten Zusammenhang, genauer gesagt einer Halbleitervorrichtung
und dem BEOL des Herstellungsprozesses, beschrieben. Die Erfindung
kann in gleicher Weise auf elektrisch leitende Schichten angewendet werden,
welche beispielsweise in einem FEOL ausgebildet werden.
-
Bezug
nehmend auf 3A wird eine Schnittansicht
einer Halbleitervorrichtung 300 mit einer Mehrebenen-Verdrahtungs-Struktur gezeigt,
die gemäß einer
bevorzugten Ausführungsform
der vorliegenden Erfindung ausgebildet ist. Ein Werkstück 302 wird
bereitgestellt. Das Werkstück 302 kann
ein Halbleiter substrat aufweisen, das beispielsweise Silizium oder
andere Halbleitermaterialien enthält, welche durch eine Isolierschicht
bedeckt sind. Das Werkstück 302 kann
ebenfalls andere aktive Komponenten oder Schaltungen aufweisen,
die in einem nicht dargestellten „Front End Of the Line"-Prozess (FEOL) ausgebildet
werden. Das Werkstück 302 kann
beispielsweise Siliziumoxid über
einem einkristallinen Silizium aufweisen. Das Werkstück 320 kann auch
andere elektrisch leitende Schichten oder andere Halbleiterelemente,
z.B. Transistoren, Dioden usw. aufweisen, wobei an Stelle von Silizium
auch Verbundhalbleiter, wie z.B. GaAs, InP, Si/Ge oder SiC verwendet
werden können.
-
Über dem
Werkstück 302 ist
eine Isolierschicht 304 ausgebildet. Die Isolierschicht 304 enthält vorzugsweise
BPSG und kann alternativ beispielsweise andere Isoliermaterialien
aufweisen. Ein erstes poröses
Material 306 mit geringer dielektrischer Konstante wird über dem
Isoliermaterial 304 abgeschieden. Das Material 306 mit
geringer dielektrischer Konstante kann 20 nm oder weniger von beispielsweise
porösem
SiLKTM oder porösem kohlestoffhaltigem Siliziumoxid
aufweisen. Alternativ kann das Material 306 mit geringer
dielektrischer Konstante andere poröse Materialien mit geringer
dielektrischer Konstante aufweisen und mit anderen Schichtdicken
abgeschieden werden.
-
Eine
Hartmaske 308 ist über
dem ersten Material 306 mit geringer dielektrischer Konstante
abgeschieden. Die Hartmaske 308 kann beispielsweise SiC,
SiCN, SiO2 oder SiN enthalten. Alternativ
kann die Hartmaske 308 andere Isoliermaterialien aufweisen.
Die Hartmaske 308 ist dahin gehend vorteilhaft, als sie
als Ätzstopp
für den
nachfolgenden CMP-Prozess dient, bei dem überschüssiges elektrisch leitendes
Material von der oberen Oberfläche
des Wafers entfernt wird, obwohl die Hartmaske 308 optional
ist.
-
Das
erste Material 306 mit geringer dielektrischer Konstante
wird unter Verwendung von herkömmlichen
Lithographietechniken zum Ausbilden einer Struktur 312 für elektrisch
leitende Leitungen strukturiert. Im dargestellten Beispiel weist
die Struktur 312 beispielsweise eine Single-Damascene-Struktur
für eine
elektrisch leitende Leitung innerhalb des ersten Materials 306 mit
geringer dielektrischer Konstante auf. Alternativ kann das erste
Material 306 mit geringer dielektrischer Konstante mit
einer nicht dargestellten Dual-Damascene-Struktur strukturiert werden. Es sei
darauf hingewiesen, dass die Hartmaske 308 ebenfalls mit
der Damascene-Struktur 312 strukturiert ist.
-
In 3B ist
eine weitere Schnittansicht der Halbleitervorrichtung 300 dargestellt.
Hierbei ist eine Vergrößerung der
Seitenwand 314 (und ebenso der weiterhin beschriebenen
Seitenwand 328) dargestellt, wobei einige der Poren 332 entlang
der Seitenwand 314 während
des Strukturierungs-Prozesses geöffnet
wurden, wodurch die innere Oberfläche 333 der Poren 332 freigelegt
wird. Die Poren 332 können einen
Durchmesser d von beispielsweise 10 nm oder größer aufweisen. Es sei darauf
hingewiesen, dass die Poren 332 an jeder beliebigen Stelle
entlang ihrer Oberfläche
geöffnet
sein können,
beispielsweise in der Mitte der Pore 332 oder eher in Richtung
einer Kante der Pore 332.
-
Nach
der Strukturierung des Materials 306 mit geringer dielektrischer
Konstante kann gemäß einer
Ausführungsform
der vorliegenden Erfindung eine Oxidschicht 350 an der
Seitenwand 314 des Materials 306 mit geringer
dielektrischer Konstante, wie in 3C dargestellt,
ausgebildet werden. Vorzugsweise beschichtet die Oxidschicht 350 nicht
nur die Seitenwände 314 des
Materials 306 mit geringer dielektrischer Konstante sondern
auch vollständig
die innere Oberfläche 333 einer
jeden Pore 332 entlang der Seitenwände 314. Die Oxidschicht 350 wird
vorzugsweise durch Atomlagenabscheidung (ALD) gemäß einer
Ausführungsform
ausgebildet. Vorzugsweise weist die Oxid schickt 350 SiO2 auf und besitzt eine Dicke von beispielsweise
2 bis 20 nm. Alternativ kann die Oxidschicht 350 eine Dicke
von 20 nm oder darunter aufweisen. Die Oxidschicht 350 wird
vorzugsweise bei einer niedrigen Temperatur, zum Beispiel bei ca.
450 Grad Celsius oder weniger abgeschieden, die für eine BEOL-Prozessierung
geeignet ist. Insbesondere wird die Oxidschicht 350 bei
einer Temperatur von ca. 100 bis 250 Grad Celsius für eine Zeitdauer
von beispielsweise ca. 30 Minuten abgeschieden.
-
Die
Oxidschicht 350 kann die innere Oberfläche 333 der Pore 332 derart
beschichten, dass weiterhin in der Seitenwand 328 eine
Vertiefung bestehen bleibt. Alternativ kann die Oxidschicht 350 beispielsweise
die Pore 332 vollständig
auffüllen
(nicht dargestellt). Vorzugsweise besitzt der Abscheideprozess für die Oxidschicht 350 eine
gute Stufenabdeckung, wodurch kein Bereich des Materials 306 mit geringer
dielektrischer Konstante existiert, der nicht von der Oxidschicht 350 bedeckt
wäre, wodurch
eine Kupfer-Migration in das Material 306 mit geringer
dielektrischer Konstante verhindert werden kann.
-
In
einer weiteren Ausführungsform
wird die Oxidschicht 350 dadurch ausgebildet, dass das Werkstück 302 einem
Ausgangsmaterial bzw. Precursor 352 und einem Oxidationsmittel 354 gemäß 4 ausgesetzt
wird. Ein optional vorhandener Katalysator 356 kann der
Kammer zugeführt
werden, während
das Werkstück 302 erwärmt wird.
Das Ausgangsmaterial bzw. der Precursor 352 kann beispielsweise
SiH4, SiCl4 oder
Si2Cl6 enthalten.
Alternativ kann das Ausgangsmaterial 352 beispielsweise auch
andere Materialien aufweisen. Das Oxidationsmittel 354 enthält vorzugsweise
zum Beispiel H2O, H2O2, verdünntes
H2O2, N2O
oder Kombinationen hiervon. Das Oxidationsmittel 354 kann
unter dem unmittelbaren oder mittelbaren Plasmakatalysator 356 in
seine Bestandteile zerlegt werden, um gemäß einer Ausführungsform
die Abscheidung der Oxidschicht 350 zu verbessern und zu
steuern. Das Werkstück 302 kann
beispielsweise auf ei ne Temperatur von ca. 450 Grad Celsius oder
darunter während
der Abscheidung der Oxidschicht 350 erwärmt werden. Wenn der optionale
Katalysator 356 verwendet wird, enthält der Katalysator 356 vorzugsweise
z.B. Pyridin.
-
Wiederum
Bezug nehmend auf 3A wird das Werkstück 302 anschließend mit
herkömmlichen Verfahren
prozessiert, um das strukturierte Material 306 mit geringer
dielektrischer Konstante mit elektrisch leitendem Material aufzufüllen und
dadurch die elektrisch leitenden Leitungen 318 auszubilden.
Beispielsweise wird eine Liner-Schicht 316 über der Oxidschicht 350 abgeschieden
und eine elektrisch leitendes Material 318, welches Kupfer
enthält, über der
Liner-Schicht 316 abgeschieden. Die Liner-Schicht 316 kann
eine erste elektrisch leitende Liner-Schicht und eine Keimschicht
aufweisen, wie sie anhand der 1A bis 1D beschrieben
wurde. Das Werkstück 302 wird
daraufhin einem CMP-Prozess unterworfen, bei dem die elektrisch
leitende Schicht 318 und die Liner-Schicht 316 von der oberen
Oberfläche
der Hartmaske 308 oder, falls diese Hartmaske 308 nicht
verwendet wird, von der oberen Oberfläche des porösen Materials 306 mit
geringer dielektrischer Konstante entfernt wird. Vorzugsweise sollte
verhindert werden, dass das elektrisch leitende Material 318 direkt
an die Oxidschicht 350 durch die Oxidschicht 350 anstößt. Vielmehr
liegt das elektrisch leitende Material in der Nähe der Keimschicht/Liner-Schicht 316,
welche direkt an die Oxidschicht 350 anstößt, so dass
das elektrisch leitende Material 318 das Material 306 mit
geringer dielektrischer Konstante nicht direkt berührt, wodurch
keine Pfade für
eine Kupferdiffusion im Material 306 mit geringer dielektrischer
Konstante entstehen können.
-
Eine
optionale Abdeckschicht 320 kann, wie in 3A dargestellt
ist, über
der Hartmaske 308 und dem elektrisch leitenden Material 318 abgeschieden
werden. Die Abdeckschicht 320 kann beispielsweise SiN,
SiC oder mit Stickstoff dotiertes Siliziumcarbid oder andere Materialien
aufweisen. Die Abdeck schicht 320 verhindert ein Ausdiffundieren des
Kupfers aus dem elektrisch leitenden Material 318 in das
darüber
liegende Material 322 mit geringer dielektrischer Konstante,
welches als Nächstes
abgeschieden wird.
-
Das
Verfahren kann ebenso dazu verwendet werden, eine Kupfermigration
in einer Dual-Damascene-Struktur 326 zu verhindern, wie
sie in einer nachfolgend abgeschiedenen zweiten Materialschicht 322 mit
geringer dielektrischer Konstante dargestellt ist. Das zweite Material 322 mit
geringer dielektrischer Konstante kann beispielsweise eine Dicke von
150 bis 450 nm aufweisen, obwohl die zweite Materialschicht 322 mit
geringer dielektrischer Konstante alternativ andere Dicken aufweisen
kann. Über
dem zweiten Material 322 mit geringer dielektrischer Konstante
kann gemäß der Darstellung
eine Hartmaske 324 abgeschieden werden. Die Hartmaske 324 kann
beispielsweise ähnliche
Materialien und Dicken aufweisen, wie sie für die Hartmaske 308 beschrieben
wurden. Die optionale Hartmaske 324 und das zweite Material 322 mit
geringer dielektrischer Konstante werden mit der Dual-Damascene-Struktur 326 strukturiert.
Beispielsweise kann zunächst
die Struktur für
die engeren Vias 339 strukturiert werden, gefolgt von einer
nachfolgenden Strukturierung der breiteren elektrisch leitenden
Leitung der Leitungsbereiche 338. Alternativ können als
erstes die breiteren elektrisch leitenden Leitungen 338 strukturiert
werden, gefolgt von einer Strukturierung der schmäleren Vias 339.
-
Gemäß einer
Ausführungsform
der vorliegenden Erfindung wird daraufhin über dem strukturierten Material 322 mit
geringer dielektrischer Konstante eine Oxidschicht 350 ausgebildet.
Wiederum enthält
die Oxidschicht 350 vorzugsweise ALD-SiO2, welches
nicht nur die Seitenwände 328 und
die horizontalen Oberflächen 330 des
strukturierten Materials 322 mit geringer dielektrischer
Konstante, sondern auch die inneren Oberflächen 333 einer jeden Pore 332 entlang
der Seitenwand 328, welche während des Strukturierungsprozesses
des Materials 322 mit geringer dielektrischer Konstante
gemäß 3C geöffnet wurde,
vollständig
beschichtet. Dies ist dahin gehend vorteilhaft, dass beim aufeinanderfolgenden
Abscheiden der elektrisch leitenden Liner-Schicht 334,
der Keimschicht 336 und des elektrisch leitenden Materials 338/339,
wie in 3D dargestellt ist, die Oxidschicht 350 an
der inneren Oberfläche 333 der
Poren 332 eine Migration oder Diffusion des im elektrisch
leitenden Material 338/339 und der Liner-Schicht 334/336 enthaltenen
Kupfers in das zweite Material 322 mit geringer dielektrischer
Konstante verhindert, wodurch eine Ausbildung von Kurzschlüssen und
anderen Zuverlässigkeitsproblemen
verhindert wird.
-
Eine
optionale (nicht dargestellte) Abdeckschicht kann über der
Hartmaske 324 und dem elektrisch leitenden Material 338 abgeschieden
sein. Die Abdeckschicht kann beispielsweise ähnliche Materialien und Schichtdicken
aufweisen wie die vorstehend beschriebene Abdeckschicht 320.
Die Abdeckschicht verhindert eine Ausdiffusion von Kupfer aus ebenfalls
nicht dargestellten und nachfolgend abgeschiedenen Materialien mit
geringer dielektrischer Konstante. Eine Mehrebenen-Verdrahtungsstruktur mit
verbesserter Zuverlässigkeit
und ohne Kupfermigration kann somit durch Abscheiden, Strukturieren und
Prozessieren einer Vielzahl von Materialschichten mit geringer dielektrischer
Konstante unter Verwendung des hier beschriebenen Herstellungsprozesses
hergestellt werden.
-
Die 4 zeigt
eine schematische Darstellung einer Kammer 358 in der die
ALD-SiO2-Oxidschicht 350 über den
hier beschriebenen Materialien 306 und 322 mit
geringer dielektrischer Konstante ausgebildet werden kann. Das Werkstück 302 mit den
strukturierten Materialien 306 oder 322 mit geringer
dielektrischer Konstante wird in der Kammer 358 angeordnet.
Das Ausgangsmaterial bzw. der Precursor 352, das Oxidationsmittel 354 und
der Katalysator 356 werden, wie dargestellt, der Kammer 358 über Rohre
zugeführt.
Daraufhin wird die Kammer 358 auf die gewünschte Temperatur
erwärmt,
welche vor zugsweise unterhalb von ca. 450 Grad Celsius liegt, was
beispielsweise eine maximale Prozesstemperatur für den BEOL darstellt. Das Werkstück 302 kann
beispielsweise für
dreißig
Minuten oder kürzer auf
100 bis 450 Grad Celsius erwärmt
werden.
-
Die
Oxidschicht 350 wurde derart beschrieben, dass sie vorzugsweise
unter Verwendung eines ALD-Verfahrens ausgebildet wird. Alternativ
kann die Oxidschicht 350 jedoch auch dadurch ausgebildet werden,
dass Siliziumdioxid in der Anwesenheit von Kohlenwasserstoff oder
einem Dotierstoff wie zum Beispiel F oder B abgeschieden wird.
-
Während die
Poren des hier beschriebenen Materials mit geringer dielektrischer
Konstante einen Durchmesser d von 10 nm oder größer aufweisen, können Vorteile
von Ausführungsformen
der vorliegenden Erfindung insbesondere in Materialien mit geringer
dielektrischer Konstante gesehen werden, welche beispielsweise eine
Porengröße von 10
bis 20 nm oder größer aufweisen.
-
Die
hier beschriebenen Hartmasken 308 und 324 sind
optional und können
vollständig
weggelassen werden, oder sie können
nach dem hier beschriebenen CMP-Prozessen zum Entfernen des überschüssigen elektrisch
leitenden Materials 318 und 338/339 von
den oberen Oberflächen
der Materialien 306 und 322 mit geringer dielektrischer
Konstante entfernt werden.
-
Ausführungsformen
der vorliegenden Erfindung beinhalten Verfahren zum Ausbilden einer Oxidschicht 350 über damascenestrukturierten
Materialschichten 306 und 322 mit geringer dielektrischer Konstante
für eine
Halbleitervorrichtung 300. Ausführungsformen der vorliegenden
Erfindung beinhalten ebenso eine Halbleitervorrichtung mit einem
Werkstück 302 und
einem Material 306 und/oder 322 mit geringer dielektrischer
Konstante, welches über
dem Werkstück 302 angeordnet
ist. Das Material 306 und/oder 322 mit geringer
dielektrischer Kon stante beinhaltet eine Vielzahl von Poren 332,
wobei jede Pore 332 eine innere Oberfläche 333 aufweist.
Im Material 306 und/oder 322 mit geringer dielektrischer Konstante
wird eine Struktur ausgebildet, wobei zumindest eine Pore 332 an
einer Seitenwand 314/328 oder 330 des
strukturierten Materials 306 und/oder 322 mit
geringer dielektrischer Konstante geöffnet wird, um die innere Oberfläche 333 der
Pore 332 freizulegen. Die Halbleitervorrichtung 300 beinhaltet eine
Oxidschicht 350, die über
den Seitenwänden und
der inneren Oberfläche 333 der
geöffneten
zumindest einen Pore 332 des strukturierten Materials mit
geringer dielektrischer Konstante angeordnet ist. Ein elektrisch
leitendes Material 318 oder 338/339 ist innerhalb
des Materials 306 oder 322 mit geringer dielektrischer
Konstante angeordnet.
-
Vorteile
der erfindungsgemäßen Ausführungsformen
beinhalten die Schaffung eines Verfahrens zum Ausbilden einer Mehrebenen-Halbleitervorrichtung 300,
wobei eine Oxidschicht 350 über den inneren Oberflächen 333 von
Poren 332 entlang der Seitenwände 314 und 328 und
der horizontalen Oberflächen 330 eines
porösen
Materials 306 oder 322 mit geringer dielektrischer
Konstante angeordnet ist, um eine Migration und eine Diffusion von
Kupfer in das Material 306 oder 322 mit geringer
dielektrischer Konstante zu verhindern. Daraus ergibt sich eine
verbesserte Zuverlässigkeit
der Halbleitervorrichtung 300, eine verringerte Anzahl
von Fehlfunktionen in der Vorrichtung 300 sowie eine verbesserte Ausbeute.
-
Obwohl
Ausführungsformen
der vorliegenden Erfindung und ihre Vorteile im Detail beschrieben wurden,
können
selbstverständlich
verschiedene Änderungen,
Ersatzmöglichkeiten
und Umbauten durchgeführt
werden, ohne vom Sinn und Schutzumfang der Erfindung abzuweichen,
wie sie durch die nachfolgenden Patentansprüche festgelegt sind. Beispielsweise
ist es für
den Fachmann leicht verständlich,
dass eine Vielzahl von Merkmalen, Funktionen, Prozessen und hier
beschriebenen Materialien variiert werden können, wobei der Schutzumfang
der vorliegen den Erfindung nicht verlassen wird. Darüber hinaus
soll der Schutzumfang der vorliegenden Anmeldung nicht auf die besonderen
Ausführungsformen
des Prozesses, einer Anlagen, einer Herstellung, einer Zusammenstellung
von Gegenständen, einer
Vorrichtung; eines Verfahrens und von in der Beschreibung beschriebenen
Schritten begrenzt sein. Wie ein Fachmann anhand der Offenbarung
der vorliegenden Erfindung leicht erkennen wird, können Prozesse,
Anlagen, Herstellungsverfahren, Zusammensetzungen von Gegenständen, Vorrichtungen, Verfahren
oder Schritte, wie sie derzeit existieren oder zu einem späteren Zeitpunkt
entwickelt werden, zum Durchführen
der im Wesentlichen gleichen Funktionalität oder zum Erreichen des im
Wesentlichen gleichen Ergebnisses wie die korrespondierenden hier
beschriebenen Ausführungsformen
gemäß der vorliegenden
Erfindung verwendet werden. Demzufolge sind die nachfolgenden Patentansprüche derart
auszulegen, dass sie derartige Prozesse, Anlagen, Herstellungsverfahren,
Zusammensetzungen von Gegenständen,
Verfahren, Vorrichtungen oder Schritte enthalten.
-
Zusammenfassung
-
Versiegelte
Poren in Damascene-Strukturen mit Low-k-Material Eine Oxidschicht
wird zum Versiegeln von Poren in porösen Materialien mit geringer
dielektrischer Konstante verwendet, wodurch die Migration von nachfolgend
abgeschiedenen Kupfermaterialien in die porösen Materialien mit geringer
dielektrischer Konstante in Damascene-Prozessen verhindert werden
kann. Die Oxidschicht wird über
der inneren Oberfläche
von zumindest einer Pore entlang einer Seitenwand des strukturierten
Materials mit geringer dielektrischer Konstante abgeschieden. Gemäß einer
Ausführungsform
wird die Oxidschicht unter Verwendung einer Atomlagenabscheidung
(ALD) ausgebildet, wobei die Oxidschicht SiO2 aufweist.