DE69331816T2 - Verfahren zur Herstellung eines Halbleitersubstrats - Google Patents

Verfahren zur Herstellung eines Halbleitersubstrats

Info

Publication number
DE69331816T2
DE69331816T2 DE69331816T DE69331816T DE69331816T2 DE 69331816 T2 DE69331816 T2 DE 69331816T2 DE 69331816 T DE69331816 T DE 69331816T DE 69331816 T DE69331816 T DE 69331816T DE 69331816 T2 DE69331816 T2 DE 69331816T2
Authority
DE
Germany
Prior art keywords
substrate
layer
porous
monocrystalline
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69331816T
Other languages
English (en)
Other versions
DE69331816D1 (de
Inventor
Mamoru Miyawaki
Kiyofumi Sakaguchi
Takao Yonehara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP04058492A external-priority patent/JP3300857B2/ja
Priority claimed from JP04630592A external-priority patent/JP3237890B2/ja
Priority claimed from JP04630492A external-priority patent/JP3237889B2/ja
Priority claimed from JP04630392A external-priority patent/JP3157030B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Publication of DE69331816D1 publication Critical patent/DE69331816D1/de
Application granted granted Critical
Publication of DE69331816T2 publication Critical patent/DE69331816T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

    HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleitersubstrats. Spezieller bezieht sie sich auf ein Verfahren zur Herstellung eines Halbleitersubstrats, das für eine dielektrische Isolation oder eine elektronische Vorrichtung oder einen integrierten Schaltkreis geeignet ist, der auf einer monokristallinen Halbleiterschicht auf einem Isolator gebildet ist.
    • STAND DER TECHNIK
  • Es ist gut bekannt, dass die Bildung einer monokristallinen Halbleiterschicht auf einem Isolator mittels einer Technik eines Siliconölisolators (SOI = silicon oil insulator) vollbracht wird. Eine Vorrichtung, die durch Verwendung der SOI-Technik gebildet wird, hat verschiedene Vorteile, die nicht durch ein massenhaft hergestelltes Si- Substrat zur Verwendung bei der Herstellung von üblichen Si integrierten Schaltkreisen erreicht werden kann, und aus diesem Grund sind viele Forschungen durchgeführt worden. Das heißt, indem die SOI-Technik verwendet wird, können die folgenden Vorteile erhalten werden:
  • 1. eine dielektrische Isolation ist leicht und eine hohe Integration ist möglich,
  • 2. eine ausgezeichnete Widerstandsfähigkeit gegen Strahlung kann erreicht werden,
  • 3. die unabhängige Kapazität (floating capacity) kann reduziert werden und eine Beschleunigung ist möglich,
  • 4. ein Quellschritt (weil step) kann ausgelassen werden und
  • 5. ein Latchup kann verhindert werden und
  • 6. ein Feldeffekttransistor vom vollständigen Sperrtyp kann durch die Bildung einer Dünnschicht erhalten werden.
  • Um die zuvor erwähnten vielen Vorteile zu verwirklichen, die auf Vorrichtungseigenschaften basieren, sind Forschungen über Bildungsverfahren von der SOI-Struktur über einige der letzten zehn Jahre gemacht worden. Das Ergebnis der Forschungen wird in der folgenden Literatur zusammengefaßt.
  • Spezielle Ausgaben: "Einkristallsilicium auf nicht Einkristallisolatoren"; herausgegeben von G. W: Cullen, Journal of Crystal Growth, Band 63, Nr. 3, Seiten 429-590 (1983).
  • Früher war SOS (Silicium auf Saphir) bekannt, das mittels Heteroepitaxie von Si auf einem einkristallinen Saphirsubstrat mittels der Verwendung von CVD (chemische Bedampfungsabscheidung) gebildet wird. Dies war gegenwärtig als die Ripest SOI-Technik erfolgreich. In diesem Fall jedoch werden viele Kristalldefekte gebildet, die auf Gitterfehler an der Grenzfläche zwischen Si-Schicht und einem darunter liegenden Saphirsubstrat zurückzuführen sind und die Si- Schicht neigt dazu mit Aluminium kontaminiert zu werden, das aus dem Saphirsubstrat kommt. Darüber hinaus ist das Substrat aus SOS teuer und die Entwicklung der Flächenvergrößerung erfolgt spät, was die Ausdehnung von dieser Anwendung verhindert. In jüngerer Zeit ist versucht worden die SOI- Struktur, ohne die Verwendung des Saphirsubstrats zu verwirklichen. Dieser Versuch kann in die folgenden drei Kategorien eingeteilt werden.
  • (1) Nach der Oberflächenoxidation eines Si monokristallinen Substrats wird ein Fenster gebildet, um das Si-Substrat teilweise auszusetzen und ein epitaktisches Wachstum wird dann in seitlicher Richtung ausgeführt, indem dieser ausgesetzte Teil als Samen verwendet wird, um eine Si monkristalline Schicht auf SiO&sub2; (in diesem Fall wird eine Si-Schicht gleichzeitig auf SiO&sub2; angeordnet) zu bilden.
  • (2) Das monkristalline Si Substrat selbst wird als aktive Schicht verwendet und SiO&sub2; wird dann unter denselben Bedingungen (bei diesem Verfahren wird keine Si-Schicht angeordnet) gebildet.
  • (3) Nach dem epitaktischem Wachstums des Si auf dem monokristallinen Si Substrat, wird eine dielektrische Isolation ausgeführt (dieses Verfahren wird von der Anordnung der Si-Schicht begleitet).
  • Jedoch ist Si ein Halbleiter vom indirekten Übergangstyp und um eine optische Vorrichtung, wie ein Licht emittierendes Element, eine monokristalline Schicht der III-V Gruppe zu bilden, insbesondere GaAs oder ähnliches wird ein direkter Übergangstyp verlangt.
  • Ein Verfahren zur Herstellung der monkristallinen Dünnschicht der III-V Gruppe weist zuerst die Bildung eines Nukleus für die Gitterinformation des Kristalls oder eines Streifenähnlichen Mustern aus SiN oder ähnlichem auf und dann wird in Übereinstimmung mit MBE (molecular beam epitaxy = molekulare Strahlenepitaxie) oder MOCVD (metal organic CVD = metallisches organisches CVD) wachsen gelassen. Jedoch wird ein monokristalliner Bereich auf einen Bereich von zumindest einigen um beschränkt und da eine Kristall-Richtung unsicher ist, ist es schwierig die monokristalline Dünnschicht auf Halbleitervorrichtungen, noch mehr integrierte Schaltkreise, aufzubringen.
  • In dem Fall, dass ein Verbund-Halbleiter, wie GaAs epitaktisch auf dem Si-Substrat wächst, ist eine gewachsene Schicht schlecht in der Kristallinität, aufgrund des Unterschieds der Beugungskonstante und des thermischen Ausdehnungskoeffizienten und daher ist es sehr schwierig die gewachsene Schicht auf den Vorrichtungen aufzubringen.
  • Japanese Journal of Appl. Phys., Teil 2 (Zeichen), Dezember 1989, Japan, Band 28, Nr. 12, Seiten L 2141 - L 2143 offenbart die Bildung eines GaAs Dünnschicht-Halbleiters auf einer isolierenden Schicht zur Herstellung eines Halbleitersubstrats. Das Problem von verschiedenen thermischen Ausdehnungskoeffizienten des GaAs und einer Si-Schicht wird in diesem Dokument angesprochen und spezielle Bedingungen, um GaAs-Wafern mit Si-Wafern zu verbinden, die entweder bloß oder thermisch oxidiert werden, wurden überprüft.
  • US-A-4,891,329 bezieht sich auf ein Verfahren zur Bildung von Nichtsilicium-Halbleitern auf einem Isolator, indem eine dünne heteroepitaktische Schicht auf einem Nichtsilicium-Halbleiter auf einem ersten Substrat gebildet wird, das eine Gitter-Struktur aufweist, die zu der heteroeptaxialen Schicht zusammenpaßt. Eine isolierende Schicht wird mit der Oberfläche der heteroepitaktischen Schicht (zum Beispiel GaAs) verbunden. Diese Struktur wird mit einem zweiten Substrat verbunden, das darauf eine zweite isolierende Schicht aufweist, so dass die zwei isolierenden Schichten Seite an Seite in Kontakt stehen. Diese heteroepitaktische Schicht wird ausgesetzt, in dem das erste Substrat geätzt wird. Mit dieser Technologie gibt es noch die Gefahr der Beeinträchtigung der heteroepitaktischen Schicht bei dem Ätzschritt.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Eine Aufgabe der vorliegenden Erfindung ist es ein III-V Gruppen monokristallines Substrat zur Verfügung zu stellen, das auf einer isolierenden Schicht gebildet ist, das die oben erwähnten Probleme lösen kann und die oben erwähnten Anforderungen erfüllt und ein Verfahren zur Verfügung zu stellen, um das Substrat herzustellen.
  • Eine andere Aufgabe der vorliegenden Erfindung ist es ein Verfahren zur Herstellung eines Halbleitersubstrats zur Verfügung zu stellen, das eine ökonomische Herstellung eines monokristallinen Verbund- Halbleiters erlaubt, der eine große Fläche mit hoher Produktivität und hoher Einheitlichkeit unter einer hoher Kontrolle aufweist und ein Halbleitersubstrat zur Verfügung zu stellen, was nach diesem Verfahren hergestellt worden ist.
  • Diese Aufgaben der vorliegenden Erfindung können durch die vorliegenden Erfindung gemäß Anspruch 1 gelöst werden.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Jede der Fig. 1 bis 12 ist eine schematische Ansicht, die eine Ausführungsform eines Verfahrens zur Herstellung eines erfindungsgemäßen Halbleitersubstrat darstellt.
    • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Bevorzugte Gesichtspunkte, die ein erfindungsgemäßes Halbleitersubstrat betreffen, sind wie folgt. Das heißt ein erfindungsgemäßes Halbleitersubstrat weist eine isolierende Schicht und einen monokristallinen Dünnschicht-Verbund- Halbleiter auf, der auf der isolierenden Schicht gebildet ist, wobei der thermische Ausdehnungskoeffizient der isolierenden Schicht in dem Bereich von 60% - 140%, vorzugsweise 80-120 %, von dem der monokristallinen Dünnschicht liegt.
  • Das Verfahren zur Herstellung des erfindungsgemäßen Halbleitersubstrats weist einen Schritt der Porösmachung einer Oberflächenschicht auf zumindest der Hauptoberflächenseite eines ersten Si-Substrats, einen Schritt der Oxidierung der Innenwände der Poren der porösen Si-Schicht, einen Schritt der Bildung einer monokristallinen Verbund-Halbleiterschicht auf dieser porösen Si-Schicht, einen Schritt der Verbindung der Oberfläche von der monokristallinen Verbund-Halbleiterschicht an die Hauptoberfläche eines zweiten Substrats anders als das erste Si-Substrat, einen ersten Ätzschritt zur Entfernung des ersten Si-Substrats mittels selektivem Ätzens nach dem Verbindungsschritt und einen zweiten Ätzschritt zur Entfernung der ausgesetzten porösen Si-Schicht durch selektives Ätzen mit einer Ätzlösung auf, die eine hohe Si-Ätzrate auf dem monokristallinen Verbund-Halbleiter nach dem ersten Ätzschritt aufweist
  • Das Halbleitersubstrat, das nach dem erfindungsgemäßen Verfahren hergestellt wird, hat den ausgezeichneten monokristallinen Verbund-Halbleiterbereich, der ein langes Trägerleben, extrem wenig Defekte und eine einheitliche Schichtdicke auf dem Isolator aufweist und ist so für verschiedene Halbleitervorrichtungen anwendbar. Des weiteren kann das erfindungsgemäße Halbleiterelement auf Halbleitervorrichtungen angewendet werden, die eine hohe Ansprechbarkeit und hohe Zuverlässigkeit aufweisen.
  • Das Herstellungsverfahren des erfindungsgemäßen Halbleiterelements ist ausgezeichnet bei der Produktivität, Einheitlichkeit, Kontrollfähigkeit und Erhalten der Ökonomie, auf dem Isolator, wobei die monokristalline Verbundhalbleiterschicht, bei der die Kristallinität so ausgezeichnet ist, dass sie mit einem monkristallinen Wafer vergleichbar ist.
  • Das Herstellungsverfahren des erfindungsgemäßen Halbleiterelements erlaubt es die Behandlung wirksam in einer kurzen Zeitdauer zu bewältigen und so ist es ausgezeichnet bei der Produktivität und Ökonomie wie im Detail in den unten erwähnten Beispielen beschrieben.
  • Des weiteren wird bei der vorliegenden Erfindung das selektive Ätzen in zwei Schritten ausgeführt und daher kann die monokristalline Verbundhalbleiterschicht leicht einheitlich und eben über eine große Fläche erhalten werden und eine extrem ausgezeichnete Kristallinität aufweisen.
  • Jetzt wird die Erfindung unter Bezugnahme auf die Ausführungsformen beschrieben.
    • Ausführungsformen
  • Wie in Fig. 1A gezeigt, wird ein monkristallines Si- Substrat 501 zuerst hergestellt und die Oberfläche von diesem Substrat 501 wird porös 502 gemacht und eine Oxidschicht wird auf den Innenwänden der Poren der porösen Si-Schicht gebildet. Des weiteren wird eine monokristalline Verbund- Halbleiterschicht 503 auf dem porösen Si [Fig. 1B] gebildet. Wie in Fig. 1C gezeigt, wird ein anderes Si-Substrat 504 in engen Kontakt zu der monokristallinen Verbund- Halbleiterschicht bei Raumtemperatur gebracht, gefolgt von einer Anodisierung, Druckausübung, Wärmebehandlung oder einer Kombination davon, um sie miteinander zu verbinden, wobei das Si-Substrat 504 fest an die monokristalline Schicht 503 gebunden wird.
  • Als nächstes wird nur die Si-Substratseite der verbundenen Substrate mit einer Maske 505 bedeckt, die einen Ätzwiderstand [Fig. 1D] aufweist und das monokristalline Si- Substrat 501 wird mittels Ätzens entfernt, indem die poröse Si-Schicht 502 als Ätzstopschicht [Fig. 1E] verwendet wird. Diese erste selektive Ätzen kann erreicht werden, indem eine Ätzlösung verwendet wird, die eine höhere Ätzrate auf Si als auf SiO&sub2; aufweist, zum Beispiel,
  • vom Typ Fluorwasserstoff - Salpetersäure,
  • Ethylendiamin + Pyrocatechol + Wasser oder KOH Typ aufweist.
  • Des weiteren wird das poröse Si 502 nur chemisch mit einer Ätzlösung geätzt, die eine hohe Si-Ätzrate auf dem Verbund-Halbleiter aufweist, so dass die dünn gemachte monokristalline Verbund-Halbleiterschicht 503 auf dem Si- Substrat 504 verbleibt.
  • Schließlich, wie in Fig. 1F gezeigt, wird der monokristalline Verbindungshalbleiter 503 auf dem Si- Substrat 504 gebildet. Da das so erhaltene Halbleitersubstrat die einheitliche ebene monokristalline Verbund-Halbleiterschicht darauf aufweist, die eine große Fläche aufweist, kann es geeigneterweise als Verbund-Halbleitersubstrat verwendet werden.
  • Als nächstes wird bezug auf die Ausführungsform genommen, die in den Fig. 2A bis 2F gezeigt werden, bei denen eine isolierende Schicht zwischen der monokristallinen Schicht 503 und dem Si-Substrat 504, das in Fig. 1 gezeigt wird, angeordnet wird, um sie zu verbinden. In Fig. 2 werden dieselben Elemente wie in Fig. 1 mit denselben Symbolen bezeichnet.
  • Bei den Fig. 2A bis 2F werden das Si-Substrat 504 und die monokristalline Verbund-Halbleiterschicht 503 über die Zwischenanordnung einer isolierenden Schicht 505 miteinander verbunden. Diese isolierende Schicht 505 kann auf zumindest einer der monokristallinen Verbund-Halbleiterschicht 503 und dem Si-Substrat 504 gebildet werden, oder kann alternativ zwischen den Schichten 503 und 504 angeordnet werden.
  • Als nächstes wird die Si-Substratseite der verbundenen Substrate mit einer Maske 506 bedeckt, die einen Ätzwiderstand [Fig. 2D] aufweist und monokristallines Si-Substrat 501 wird mittels Ätzen entfernt, indem die poröse Si-Schicht 502 als Ätzstopschicht [Fig. 2E] verwendet wird. Das erste selektive Ätzen kann, wie oben beschriebenen, erreicht werden.
  • Des weiteren wird nur die poröse Si-Schicht 502 chemisch mit einer Ätzlösung geätzt, die eine hohe Si-Ätzrate auf dem Verbundhalbleiter aufweist, so dass die dünn gemachte Verbundhalbleiterschicht 503 auf dem isolierenden Substraten 505 und 504 verbleibt.
  • In Fig. 2F wird das Halbleitersubstrat mit der entfernten Maske gezeigt, die bei dieser Ausführungsform erhalten wird. Bei dieser Konstitution wird die monokristalline Verbund-Halbleiterschicht 503 auf den isolierenden Substraten 505 und 504 gebildet. Das so erhaltene Halbleitersubstrat kann geeigneterweise als Verbund- Halbleitersubstrat oder ein dielektrisch isoliertes elektronisches Element verwendet werden.
  • Als nächstes wird bezug auf eine Ausführungsform genommen, die in den Fig. 3A bis 3F und 4A bis 4F gezeigt wird, bei dem ein Si-Substrat 504, das in den Fig. 1A bis 1F gezeigt wird, durch ein lichtdurchlässiges Substrat ersetzt wird. Bei den Fig. 3A bis 3F und 4A bis 4F bedeutet das Bezugszeichen Si4 ein lichtdurchlässiges Substrat und dieselben Elemente wie in den Fig. 1A bis 1F und 2A bis 2F werden durch dieselben Symbole wiedergegeben. Ein Unterschied zwischen einem Verfahren, das in den Fig. 3A bis 3F gezeigt wird und einem Verfahren wie in den Fig. 4A bis 4F gezeigt, ist ob eine isolierende Schicht 505 anwesend ist oder nicht.
  • Bei den Verfahren, die in den Fig. 1 bis 5 gezeigt werden, nach dem Verbinden der Substrate, kann das monokristalline Si-Substrat 501 mittels Polieren oder Schleifen entfernt werden bis die poröse Si-Schicht 502 kaum ausgesetzt wird [Fig. 5, 6, 7 und 8] und das erste Ätzen kann ausgeführt werden. Es ist auch möglich das monokristalline Si-Substrat zu polieren oder zu schleifen bis die poröse Si-Schicht 502 ausgesetzt wird [Fig. 9, 10, 11 und 12].
  • Es ist gut bekannt, dass die Oxidation der Innenwände des porösen Si effektiv ist, eine Strukturänderung des porösen Si mittels einer Wärmebehandlung zu verhindern, aber bei dieser Ausführungsform ist zusätzlich dazu die Oxidation auch wirksam das selektive Verhältnis des Ätzens in dem ersten Schritt zu verbessern. Da die Oberflächen der Innenseite des porösen Si mit einer Oxidschicht bedeckt werden, dient die poröse Si-Schicht als ausreichende Ätzstopschicht bei dem selektiven Ätzen des massenweise hergestellten Si in einer ersten Stufe, falls eine Ätzlösung verwendet wird, die eine höhere Ätzrate auf Si hat als auf SO&sub2;.
  • Das zweite Ätzen bei dieser Ausführungsform kann mittels chemischen Ätzen von porösen Si nur mit einer Ätzlösung erreicht werden, die eine hohe Si-Ätzrate auf dem Verbundhalbleiter aufweist.
  • Bei dieser Ausführungsform wird hier das monokristalline Si- Substrat verwendet, das eine ausgezeichnete Ökonomie und eine extrem ausgezeichnete Kristallinität aufweist und das einheitlich und eben über eine große Fläche ist und das Substrat wird geätzt, um so die aktive Schicht des Verbundhalbleiter zu belassen, die auf der Oberfläche des Substrats gebildet ist, wodurch die monokristalline Verbund-Halbleiterschicht, die bemerkenswert wenige Defekte aufweist, auf einem anderen Si- Substrat erhalten werden kann.
  • Des weiteren kann erfindungsgemäß die monokristalline Verbund-Halbleiterschicht, die eine gute Kristallinität aufweist, auf dem porösen Si gebildet werden und diese Halbleiterschicht kann auf das Si-Substrat oder das isolierende Substrat, das eine große Fläche aufweist, übertragen werden. Demzufolge kann der Unterschied einer Gitterkonstante und eines thermischen Ausdehnungskoeffizenten, der das Problem einer üblichen Technik ist, ausreichend verhindert werden und in demzufolge kann die Verbund- Halbleiterschicht, die eine gute Kristallinität aufweist, auf einem Si-Substrat oder isolierendem Substrat gebildet werden.
  • Jetzt wird die vorliegende Erfindung im Einzelnen unter Bezugnahme auf die Beispiele beschrieben, aber der Schutzumfang der vorliegenden Erfindung soll nicht durch diese Beispiele beschränkt werden.
    • BEISPIEL 1
  • Ein erstes monokristallines Si-Substrat vom p-Typ oder n-Typ (100), das eine Dicke von 625 um, einen Durchmesser von 6 Inches und einen spezifischen Widerstand von 0,01 Ω·m aufweist, wurde einer Anodisierung in einer HF-Lösung unterworfen.
  • Die Bedingungen der Anodisierung waren wie folgt:
  • Anodisierungslösung: HF : H&sub2;O : C&sub2;H&sub5;OH = 1 : 1 : 1
  • Stromdichte: 5 mA·cm&supmin;²
  • Zeit: 12 Minuten
  • Dicke des porösen Si : 10 um
  • Porosität: 45%
  • Dieses Substrat wurde bei 400ºC 1 Stunde lang in einer Sauerstoffatmosphäre oxidiert und aufgrund dieser Oxidation, wurden die Innenwände der Poren bei dem porösen Si mit thermisch oxidierten Schichten bedeckt. Auf diesem porösen Si wurde eine monokristalline GaAs Schicht epitaktisch mittels eine MOCVD (metal organic chemical vapor deposition = metalorganische chemische Bedampfungsabscheidung) Verfahren wachsen gelassen, die eine Dicke von 1 um aufweist. Die Bedingungen des Wachstums waren wie folgt:
  • Sourcegas: TMG/AsH&sub3;/H&sub2;
  • Gasdruck: 80 Torr
  • Temperatur: 700º
  • Das erste Substrat wurde auf ein zweites Si-Substrat gelegt, so dass die Oberfläche der GaAs Schicht des ersten Substrats in Kontakt mit der Oberfläche des zweiten Substrats gebracht wurde und sie wurden dann einer Wärmebehandlung bei 900ºC für 1 Stunde unterworfen, um beide Substrate aneinander fest zu binden.
  • Als nächstes wurde das zweite Si-Substrat nur auf den verbunden Substraten mit Si&sub3;N&sub4; bedeckt und das erste Si- Substrat wurde dann mit einer 66 HNO&sub3; + 24 HF Lösungen geätzt, so dass so viel wie 10 um zurückblieben. Danach wurde das monokristalline Si-Substrat, das eine Dicke von 10 um aufweist, selektiv mit 1 HF + 20 HNO&sub3; + 20 CH&sub3;COOH, unter der Wirkung der porösen Si-Schicht geätzt, bei der die inneren Wände der Poren als Ätzstopschicht oxidiert wurden. Nach 10 Minuten war das erste Si-Substrat insgesamt geätzt, so dass die poröse Si-Schicht ausgesetzt wurde.
  • Danach wurden die Oxidschichten auf den inneren Wänden der Pore bei der porösen Si-Schicht mit Wasserstofffluorsäure entfernt und das poröse Si wurde dann bei 110ºC mit Ethylendiamin + Pyrocatechol + Wasser (in einem Verhältnis von 17 ml : 3 g : 8 ml) geätzt. Nach 1 Minute verblieb monokristallines GaAs ohne Ätzen, aber das poröse Si- Substrat wurde selektiv geätzt und vollständig unter der Wirkung des monokristallinen GaAs als Ätzstopmaterial entfernt.
  • Die Ätzrate des monokristallinen GaAs mit der Ätzlösung war so extrem niedrig, dass sie praktisch nicht bemerkbar war, so dass die Reduktion seiner Dicke gering war.
  • Das heißt, nachdem die Si&sub3;N&sub4; Schicht auf der Rückseite entfernt wurde, konnte die monokristallinen GaAs Schicht, die eine Dicke von 1 um hat, auf dem Si-Substrat gebildet werden. Das selektive Ätzen des porösen Si berührte die monokristalline GaAs Schicht überhaupt nicht.
  • Als ein Ergebnis der Sektionsbeobachtung mittels eines Transmissions-Elektronenmikroskops wurde bestätigt, dass keine zusätzlichen Kristalldefekte auf der GaAs Schicht erzeugt wurden und eine gute Kristallinität wurde erhalten.
    • Beispiel 2
  • Ein erstes monokristallines Si-Substrat vom p-Typ oder n-Typ (100), das eine Dicke von 625 um, einen Durchmesser von 5 Inches und einen spezifischen Widerstand von 0,01 Qcm aufweist, wurde einer Anodisierung in einer HF-Lösung unterworfen.
  • Die Bedingungen der Anodisierung waren wie folgt:
  • Anodisierungslösung: HF : H&sub2;O : C&sub2;H&sub5;OH = 1 : 1 : 1
  • Stromdichte: 10 mA·cm&supmin;²
  • Zeit: 24 Minuten
  • Dicke des porösen Si : 20 um
  • Porosität: 47%
  • Dieses Substrat wurde bei 400ºC 2 Stunde lang in einer Sauerstoffatmosphäre oxidiert und aufgrund dieser Oxidation, wurden die inneren Wände der Poren bei dem porösen Si mit thermisch oxidierten Schichten bedeckt. Auf diesem porösen Si wurde eine monokristalline GaAs Schicht epitaktisch mittels eines MBE (molecular beam epitaxy = molekulare Strahlenepitaxie) Verfahren wachsen gelassen, die eine Dicke von 0,5 um aufweist.
  • Das erste Substrat wurde auf ein zweites Si-Substrat gelegt, so dass die Oberfläche der GaAS Schicht des ersten Substrats in Kontakt mit der Oberfläche des zweiten Substrats gebracht wurde und sie wurden dann einer Wärmebehandlung bei 800ºC für 2 Stunde unterworfen, um beide Substrate aneinander fest zu binden.
  • Als nächstes wurde das zweite Si-Substrat nur auf den verbunden Substraten mit Si&sub3;N&sub4; bedeckt und das erste Si- Substrat wurde dann bei 110ºC mit Ethylendiamin + Pyrocatechol + Wasser (in einem Verhältnis von 17 ml : 3 g : 8 ml) geätzt, so dass soviel wie 10 um zurückblieben. Danach wurde das monokristalline Si- Substrat, das eine Dicke von 10 um aufweist, selektiv mit 1 HF + 40 HNO&sub3; + 40 CH&sub3;COOH, unter der Wirkung der porösen Si-Schicht geätzt, bei der die inneren Wände der Poren als Ätzstopschicht oxidiert wurden. Nach 20 Minuten war das erste Si-Substrat insgesamt geätzt, so dass die poröse Si-Schicht ausgesetzt wurde.
  • Danach wurden die poröse Si-Schicht mit Wasserstofffluorsäure geätzt. Nach 2 Minuten verblieb monokristallines AlGaAs ohne Ätzen, aber poröses Si- Substrat wurde selektiv geätzt und vollständig unter der Wirkung von monokristallinem AlGaAs als Ätzstopmaterial entfernt.
  • Die Ätzrate des monokristallinen AlGaAs mit der Ätzlösung war so extrem niedrig, dass sie praktisch nicht bemerkbar war, so dass die Reduktion seiner Dicke gering war.
  • Das heißt, nachdem die Si&sub3;N&sub4; Schicht auf der Rückseite entfernt wurde, konnte die monokristallinen AlGaAs Schicht, die eine Dicke von 1 um hat, auf dem Si-Substrat gebildet werden. Das selektive Ätzen des porösen Si berührt die monokristalline AlGaAs Schicht überhaupt nicht.
  • Als ein Ergebnis der Sektionsbeobachtung mittels eines Transmissions-Elektronenmikroskops wurde bestätigt, dass keine zusätzlichen Kristalldefekte auf der AlGaAs Schicht erzeugt wurden und eine gute Kristallinität wurde erhalten.
    • BEISPIEL 3
  • Ein erstes monokristallines Si-Substrat vom p-Typ oder n-Typ (100), das eine Dicke von 625 um, einen Durchmesser von 6 Inches und einen spezifischen Widerstand von 0,01 Ω·cm aufweist, wurde einer Anodisierung in einer HF-Lösung unterworfen.
  • Die Bedingungen der Anodisierung waren wie folgt:
  • Stromdichte: 5 mA·cm&supmin;²
  • Anodisierungslösung: HF : H&sub2;O : C&sub2;H&sub5;OH = 1 : 1 : 1
  • Zeit: 24 Minuten
  • Dicke des porösen Si : 20 um
  • Porosität: 45%
  • Dieses Substrat wurde bei 400ºC 2 Stunde lang in einer Sauerstoffatmosphäre oxidiert und aufgrund dieser Oxidation, wurden die inneren Wände der Poren bei dem porösen Si mit thermisch oxidierten Schichten bedeckt. Auf diesem porösen Si wurde eine monokristalline GaP Schicht epitaktisch mittels eines Verfahrens des flüssigen Wachstums wachsen gelassen, die eine Dicke von 2 um aufweist.
  • Das erste Substrat wurde auf ein zweites Si-Substrat gelegt, so dass die GaP Schicht des ersten Substrats in Kontakt mit der Oberfläche des zweiten Substrats gebracht wurde und sie wurden dann einem anodischen Verbindungsverfahren bei Raumtemperatur unterworfen, um beide Substrate aneinander fest zu binden. Danach wurden sie einer Wärmebehandlung bei 700ºC für 2 Stunde unterworfen, um beide Substrate aneinander fest zu binden.
  • Als nächstes wurde das zweite Si-Substrat nur auf den verbunden Substraten mit Si&sub3;N&sub4; bedeckt und das erste Si- Substrat wurde dann mit 66 HNO&sub3; + 34 HF Lösungen geätzt, so dass so viel wie 10 um zurückblieben. Danach wurde das monokristalline Si-Substrat, das eine Dicke von 10 um aufweist, selektiv mit 6 M KOH, unter der Wirkung der porösen Si-Schicht geätzt, bei der die inneren Wände der Poren als Ätzstopschicht oxidiert wurden. Nach 10 Minuten war das erste Si-Substrat insgesamt geätzt, so dass die poröse Si-Schicht ausgesetzt wurde.
  • Danach wurden die Oxidschichten auf den inneren Wänden der Pore bei der porösen Schicht mit Wasserstofffluorsäure entfernt und das poröse Si wurde dann bei 110ºC mit Ethylendiamin + Pyrocatechol + Wasser (in einem Verhältnis von 17 ml 3 g 8 ml) geätzt. Nach 2 Minuten verblieb monokristallines GaP ohne Ätzen, aber das poröse Si-Substrat wurde selektiv geätzt und vollständig unter der Wirkung des monokristallinen GaP als Ätzstopmaterial entfernt.
  • Die Ätzrate des monokristallinen GaP mit der Ätzlösung war so extrem niedrig, dass sie praktisch nicht bemerkbar war, so dass die Reduktion seiner Dicke gering war.
  • Das heißt, nachdem die Si&sub3;N&sub4; Schicht auf der Rückseite entfernt wurde, konnte die monokristalline GaP Schicht, die eine Dicke von 2 um hat, auf dem Si-Substrat gebildet werden. Das selektive Ätzen des porösen Si berührt die monokristalline GaP Schicht überhaupt nicht.
  • Als ein Ergebnis der Sektionsbeobachtung mittels eines Transmissions-Elektronenmikroskops wurde bestätigt, dass keine zusätzlichen Kristalldefekte auf der GaP Schicht erzeugt wurden und eine gute Kristallinität wurde erhalten.
    • BEISPIEL 4
  • Ein erstes monokristallines Si-Substrat vom p-Typ oder n-Typ (100), das eine Dicke von 525 um, einen Durchmesser von 4 Inches und einen spezifischen Widerstand von 0,01 Ω·cm aufweist, wurde einer Anodisierung in einer HF-Lösung unterworfen.
  • Die Bedingungen der Anodisierung waren wie folgt:
  • Stromdichte: 5 mA·cm&supmin;²
  • Anodisierungslösung: HF : H&sub2;O : C&sub2;H&sub5;OH = 1 : 1 : 1
  • Zeit: 24 Minuten
  • Dicke des porösen Si : 20 um
  • Porosität: 45%
  • Dieses Substrat wurde bei 400ºC 2 Stunde lang in einer Sauerstoffatmosphäre oxidiert und aufgrund dieser Oxidation, wurden die inneren Wände der Poren bei dem porösen Si mit thermisch oxidierten Schichten bedeckt. Auf diesem porösen Si wurde eine monokristalline GaAs Schicht epitaktisch mittels eine MOCVD (metal organic chemical vapor deposition = metalorganische chemische Bedampfungsabscheidung) Verfahren wachsen gelassen, die eine Dicke von 1 um aufweist.
  • Das erste Substrat wurde auf ein zweites Si-Substrat gelegt, so dass die Oberfläche der GaAs Schicht des ersten Substrats in Kontakt mit der Oberfläche des zweiten Substrats gebracht wurde und sie wurden dann einem anodischen Verbindungsverfahren bei 800ºC unterworfen, um beide Substrate aneinander fest zu binden. Danach wurden sie weiter einer Wärmebehandlung unterworfen, um beide Substrate fest aneinander zu binden.
  • Als nächstes wurde das erste Si-Substrat mittels Schleifens und Polierens entfernt, so dass so viel wie 10 um zurückblieben und das monokristalline Si-Substrat, das eine Dicke von 10 um aufweist, wurde bei 110ºC mit Ethylendiamin + Pyrocatechol + Wasser (in einem Verhältnis von 17 ml : 3 g : 8 ml) unter der Wirkung der porösen Si-Schicht geätzt, bei der die inneren Wände der Poren als Ätzstopschicht oxidiert wurden. Nach 15 Minuten war das erste Si- Substrat vollständig geätzt, so dass die poröse Si-Schicht ausgesetzt wurde.
  • Danach wurden die Oxidschichten auf den inneren Wänden der Pore bei der porösen Schicht mit Wasserstofffluorsäure entfernt und das poröse Si wurde dann bei 110ºC mit Ethylendiamin + Pyrocatechol + Wasser (in einem Verhältnis von 17 ml : 3 g : 8 ml) geätzt. Nach 2 Minuten verblieb monokristallines GaAs ohne Ätzen, aber poröses Si- Substrat wurde selektiv geätzt und vollständig unter der Wirkung des monokristallinen GaAs, das als Ätzstopmaterial wirkt, entfernt.
  • Die Ätzrate des monokristallinen GaAs mit der Ätzlösung war so extrem niedrig, dass sie praktisch nicht bemerkbar war, so dass die Reduktion seiner Dicke gering war.
  • Das heißt, dass die monokristalline GaAs Schicht, die eine Dicke von 1 um hat, auf dem Si-Substrat gebildet werden konnte. Das selektive Ätzen des porösen Si berührt die monokristalline GaAs Schicht überhaupt nicht.
  • Als ein Ergebnis der Sektionsbeobachtung mittels eines Transmissions-Elektronenmikroskops wurde bestätigt, dass keine zusätzlichen Kristalldefekte auf der GaAs Schicht erzeugt wurden und eine gute Kristallinität wurde erhalten.
    • BEISPIEL 5
  • Ein erstes monokristallines Si-Substrat vom p-Typ oder n-Typ (100), das eine Dicke von 625 um, einen Durchmesser von 5 Inches und einen spezifischen Widerstand von 0,01 Ω·cm aufweist, wurde einer Anodisierung in einer HF-Lösung unterworfen.
  • Die Bedingungen der Anodisierung waren wie folgt:
  • Stromdichte: 5 mA·cm&supmin;²
  • Anodisierungslösung: HF : H&sub2;O : C&sub2;H&sub5;OH = 1 : 1 : 1
  • Zeit: 12 Minuten
  • Dicke des porösen Si : 10 um
  • Porosität: 45%
  • Dieses Substrat wurde bei 400ºC 1 Stunde lang in einer Sauerstoffatmosphäre oxidiert und aufgrund dieser Oxidation, wurden die inneren Wände der Poren bei dem porösen Si mit thermisch oxidierten Schichten bedeckt. Auf diesem porösen Si wurde eine monokristalline GaAs Schicht, die eine Dicke von 0,3 um aufweist, epitaktisch mittels eines MBE Verfahrens wachsen gelassen.
  • Des weiteren wurde eine SiO&sub2; Schicht, die eine Dicke von 500 nm aufweist, auf dieser epitaktischen Si-Schicht mittels eines CVD Verfahrens gebildet wurde.
  • Das erste Substrat wurde auf ein zweites Si-Substrat gelegt, so dass die SiO&sub2; Schicht des ersten Substrats in Kontakt mit der Oberfläche des zweiten Substrats gebracht wurde und sie wurden dann einem anodischen Verbindungsverfahren bei 800ºC unterworfen, um beide Substrate aneinander fest zu binden.
  • Als nächstes wurde das erste Si-Substrat mittels Schleifens und Polierens entfernt, so dass so viel wie 5 um zurückblieben und das monokristalline Si-Substrat, das eine Dicke von 10 um aufweist, wurde selektiv mit 1 HF + 10 HNO&sub3; + 10 CH&sub3;COOH unter der Wirkung der porösen Si-Schicht geätzt, bei der die inneren Wände der Poren als Ätzstopschicht oxidiert wurden. Nach 5 Minuten war das erste Si- Substrat vollständig geätzt, so dass die poröse Si-Schicht ausgesetzt wurde.
  • Danach wurden die Oxidschichten auf den inneren Wänden der Pore bei der porösen Si-Schicht mit Wasserstofffluorsäure entfernt und das poröse Si wurde dann bei 115ºC mit Ethylendiamin + Pyrazin + Wasser (in einem Verhältnis von 7,5 ml : 2,4 g : 2,4 ml) geätzt. Nach 1 Minute verblieb monokristallines GaAs ohne Ätzen, aber poröses Si- Substrat wurde selektiv geätzt und vollständig unter der Wirkung des monokristallinen GaAs als Ätzstopmaterial entfernt.
  • Die Ätzrate des monokristallinen GaAs mit der Ätzlösung war so extrem niedrig, dass sie praktisch nicht bemerkbar war, so dass die Reduktion seiner Dicke gering war.
  • Das heißt, dass die monokristalline GaAs Schicht, die eine Dicke von 1 um hat, auf dem Si-Substrat gebildet werden konnte. Das selektive Ätzen des porösen Si berührt die monokristalline GaAs Schicht überhaupt nicht.
  • Als ein Ergebnis der Sektionsbeobachtung mittels eines Transmissions-Elektronenmikroskops wurde bestätigt, dass keine zusätzlichen Kristalldefekte auf der GaAs Schicht erzeugt wurden und eine gute Kristallinität wurde erhalten.
    • BEISPIEL 6
  • Ein erstes monokristallines Si-Substrat vom p-Typ oder n-Typ (100), das eine Dicke von 625 um, einen Durchmesser von 6 Inches und einen spezifischen Widerstand von 0,01 Ω·cm aufweist, wurde einer Anodisierung in einer HF-Lösung unterworfen.
  • Die Bedingungen der Anodisierung waren wie folgt:
  • Stromdichte: 5 mA·cm&supmin;²
  • Anodisierungslösung: HF : H&sub2;O : C&sub2;H&sub5;OH = 1 : 1 : 1
  • Zeit: 12 Minuten
  • Dicke des porösen Si : 10 um
  • Porosität: 45%
  • Dieses Substrat wurde bei 400ºC 1 Stunde lang in einer Sauerstoffatmosphäre oxidiert und aufgrund dieser Oxidation, wurden die inneren Wände der Poren bei dem porösen Si mit thermisch oxidierten Schichten bedeckt. Auf diesem porösen Si wurde eine monokristalline GaAs Schicht epitaktisch mittels eine MOCVD (metal organic chemical vapor deposition = metalorganische chemische Bedampfungsabscheidung) Verfahren wachsen gelassen, die eine Dicke von 1 um aufweist. Die Bedingungen des Wachstums waren wie folgt:
  • Sourcegas: TMG/AsH&sub3;/H&sub2;
  • Gasdruck: 80 Torr
  • Temperatur: 700ºC
  • Das erste Substrat wurde auf eine zweites Si-Substrat gelegt, das eine thermisch oxidierte Schicht von 500 nm Dicke darauf aufweist, so dass die Oberfläche der GaAS Schicht des ersten Substrats in Kontakt mit der Oberfläche des zweiten Substrats gebracht wurde und sie wurden dann einer Wärmebehandlung bei 900ºC für 1 Stunde unterworfen, um beide Substrate aneinander fest zu binden. Als nächstes wurde das zweite Si-Substrat nur auf den verbunden Substraten mit Si&sub3;N&sub4; bedeckt und das erste Si-Substrat wurde dann mit 66 HNO&sub3; + 34 HF Lösungen geätzt, so dass so viel wie 10 um zurückblieben. Danach wurde das monokristalline Si-Substrat, das eine Dicke von 10 um aufweist, selektiv mit 1 HF + 20 HNO&sub3; + 20 CH&sub3;COOH, unter der Funktion der porösen Si-Schicht geätzt, bei der die inneren Wände der Poren als Ätzstopschicht oxidiert wurden. Nach 10 Minuten war das erste Si-Substrat insgesamt geätzt, so dass die poröse Si-Schicht ausgesetzt wurde.
  • Danach wurden die Oxidschichten auf den inneren Wänden der Pore bei der porösen Si-Schicht mit Wasserstofffluorsäure entfernt und das poröse Si wurde dann bei 110ºC mit Ethylendiamin + Pyrocatechol + Wasser (in einem Verhältnis von 17 ml : 3 g : 8 ml) geätzt. Nach 1 Minute verblieb monokristallines GaAs ohne Ätzen, aber poröses Si- Substrat wurde selektiv geätzt und vollständig unter der Wirkung des monokristallinen GaAs als Ätzstopmaterial entfernt.
  • Die Ätzrate des monokristallinen GaAs mit der Ätzlösung war so extrem niedrig, dass sie praktisch nicht bemerkbar war, so dass die Reduktion seiner Dicke gering war.
  • Das heißt, nachdem die Si&sub3;N&sub4; Schicht auf der Rückseite entfernt wurde, konnte die monokristallinen GaAs Schicht, die eine Dicke von 1 um hat, auf dem isolierenden Substrat gebildet werden. Das selektive Ätzen des porösen Si berührt die monokristalline GaAs Schicht überhaupt nicht.
  • Als ein Ergebnis der Sektionsbeobachtung mittels eines Transmissions-Elektronenmikroskops wurde bestätigt, dass keine zusätzlichen Kristalldefekte auf der GaAs Schicht erzeugt wurden und eine gute Kristallinität wurde erhalten.
    • BEISPIEL 7
  • Ein erstes monokristallines Si-Substrat vom p-Typ oder n-Typ (100), das eine Dicke von 625 um, einen Durchmesser von 5 Inches und einen spezifischen Widerstand von 0,01 Qcm aufweist, wurde einer Anodisierung in einer HF-Lösung unterworfen.
  • Die Bedingungen der Anodisierung waren wie folgt:
  • Stromdichte: 10 mA·cm&supmin;²
  • Anodisierungslösung: HF : H&sub2;O : C&sub2;H&sub5;OH = 1 : 1 : 1
  • Zeit: 24 Minuten
  • Dicke des porösen Si : 20 um
  • Porosität: 47%
  • Dieses Substrat wurde bei 400ºC 2 Stunde lang in einer Sauerstoffatmosphäre oxidiert und aufgrund dieser Oxidation, wurden die inneren Wände der Poren bei dem porösen Si mit thermisch oxidierten Schichten bedeckt. Auf diesem porösen Si wurde eine monokristalline AlGaAs Schicht, die eine Dicke von 0,5 um aufweist, epitaktisch mittels eines MBE Verfahrens wachsen gelassen.
  • Das erste Substrat wurde auf ein zweites Si-Substrat gelegt, das eine thermisch oxidierte Schicht von 500 nm Dicke darauf aufweist, so dass die AlGaAs Schicht des ersten Substrats mit der SiO&sub2; Schicht des zweiten Substrats in Kontakt gebracht wurde und sie wurden dann einer Wärmebehandlung bei 800ºC 2 Stunden unterworfen, um beide Substrate aneinander fest zu binden.
  • Als nächstes wurde das zweite Si-Substrat nur auf den verbunden Substraten mit Si&sub3;N&sub4; bedeckt und das erste Si- Substrat wurde dann bei 110ºC mit Ethylendiamin + Pyrocatechol + Wasser (in einem Verhältnis von 17 ml : 3 g : 8 ml) geätzt, so das so viel wie 10 um verblieben. Danach wurde das monokristalline Si-Substrat, das eine Dicke von 10 um aufweist, selektiv mit 1 HF + 40 HNO&sub3; + 40 CH&sub3;COOH, unter der Funktion der porösen Si-Schicht geätzt, bei der die inneren Wände der Poren als Ätzstopschicht oxidiert wurden. Nach 20 Minuten war das erste Si-Substrat insgesamt geätzt, so dass die poröse Si-Schicht ausgesetzt wurde.
  • Danach wurde die poröse Si Schicht mit Wasserstofffluorsäurelösung geätzt. Nach 2 Minuten verblieb monokristallines AlGaAs ohne Ätzen, aber poröses Si- Substrat wurde selektiv geätzt und vollständig unter der Wirkung des monokristallinen GaAs als Ätzstopmaterial entfernt.
  • Die Ätzrate des monokristallinen AlGaAs mit der Ätzlösung war so extrem niedrig, dass sie praktisch nicht bemerkbar war, so dass die Reduktion seiner Dicke gering war.
  • Das heißt, nachdem die Si&sub3;N&sub4; Schicht auf der Rückseite entfernt wurde, konnte eine monokristalline AlGaAs Schicht gebildet werden, die eine Dicke von 1 um hat, auf dem isolierenden Substrat gebildet werden. Das selektive Ätzen des porösen Si berührt die monokristalline AlGaAs Schicht überhaupt nicht.
  • Als ein Ergebnis der Sektionsbeobachtung mittels eines Transmissions-Elektronenmikroskops wurde bestätigt, dass keine zusätzlichen Kristalldefekte auf der ALGaAs Schicht erzeugt wurden und eine gute Kristallinität wurde erhalten.
    • BEISPIEL 8
  • Ein erstes monokristallines Si-Substrat vom p-Typ oder n-Typ (100), das eine Dicke von 625 um, einen Durchmesser von 6 Inches und einen spezifischen Widerstand von 0,01 Ω·cm aufweist, wurde einer Anodisierung in einer HF-Lösung unterworfen.
  • Die Bedingungen der Anodisierung waren wie folgt:
  • Stromdichte: 5 mA·cm&supmin;²
  • Anodisierungslösung: HF : H&sub2;O : C&sub2;H&sub5;OH = 1 : 1 : 1
  • Zeit: 24 Minuten
  • Dicke des porösen Si : 20 um
  • Porosität: 45%
  • Dieses Substrat wurde bei 400ºC 2 Stunde lang in einer Sauerstoffatmosphäre oxidiert und aufgrund dieser Oxidation, wurden die inneren Wände der Poren bei dem porösen Si mit thermisch oxidierten Schichten bedeckt. Auf diesem porösen Si wurde eine monokristalline GaP Schicht, die eine Dicke von 2 um aufweist, epitaktisch mittels eines Flüssigwachstumsverfahrens wachsen gelassen.
  • Das erste Substrat wurde auf ein zweites Si-Substrat gelegt, das eine thermisch oxidierte Schicht von 500 nm Dicke darauf aufweist, so dass die GaP Schicht des ersten Substrats mit der SiC&sub2; Schicht des zweiten Substrats in Kontakt gebracht wurde und sie wurden dann einem anodischen Verbindungsverfahren bei Raumtemperatur unterworfen, um beide Substrate aneinander fest zu binden. Danach wurden sie weiter einer Wärmebehandlung bei 700ºC für 2 Stunden unterworfen, um die beiden Substrate fest aneinander zu binden.
  • Als nächstes wurde das zweite Si-Substrat nur auf den verbunden Substraten mit Si&sub3;N&sub4; bedeckt und das erste Si- Substrat wurde dann mit 66 HNO&sub3; + 34 HF Lösungen geätzt, so dass so viel wie 10 um zurückblieben. Danach wurde das monokristalline Si-Substrat, das eine Dicke von 10 um aufweist, selektiv mit 6 M KOH unter der Funktion der porösen Si-Schicht geätzt, bei der die inneren Wände der Poren als Ätzstopschicht oxidiert wurden. Nach 10 Minuten war das erste Si-Substrat insgesamt geätzt, so dass die poröse Si Schicht ausgesetzt wurde.
  • Danach wurden die Oxidschichten auf den inneren Wänden der Pore bei der porösen Si Schicht mit Wasserstofffluorsäure entfernt und das poröse Si wurde dann bei 110ºC mit Ethylendiamin + Pyrocatechol + Wasser (in einem Verhältnis von 17 ml : 3 g : 8 ml) geätzt. Nach 2 Minuten verblieb monokristallines GaP ohne Ätzen, aber poröses Si- Substrat wurde selektiv geätzt und vollständig unter der Wirkung des monokristallinen GaP als Ätzstopmaterial entfernt.
  • Die Ätzrate des monokristallinen GaP mit der Ätzlösung war so extrem niedrig, dass sie praktisch nicht bemerkbar war, so dass die Reduktion seiner Dicke gering war.
  • Das heißt, nachdem die Si&sub3;N&sub4; Schicht auf der Rückseite entfernt wurde, konnte die monokristallinen GaP Schicht, die eine Dicke von 2 um hat, auf dem Si-Substrat gebildet werden. Das selektive Ätzen des porösen Si berührt die monokristalline GaP Schicht überhaupt nicht.
  • Als ein Ergebnis der Sektionsbeobachtung mittels eines Transmissions-Elektronenmikroskops wurde bestätigt, dass keine zusätzlichen Kristalldefekte auf der GaP Schicht erzeugt wurden und eine gute Kristallinität wurde erhalten.
    • BEISPIEL 9
  • Ein erstes monokristallines Si-Substrat vom p-Typ oder n-Typ (100), das eine Dicke von 525 um, einen Durchmesser von 4 Inches und einen spezifischen Widerstand von 0,01 Ω·cm aufweist, wurde einer Anodisierung in einer HF-Lösung unterworfen.
  • Die Bedingungen der Anodisierung waren wie folgt:
  • Stromdichte: 5 mA·cm&supmin;²
  • Anodisierungslösung: HF : H&sub2;O : C&sub2;H&sub5;OH = 1 : 1 : 1
  • Zeit: 24 Minuten
  • Dicke des porösen Si : 20 um
  • Porosität: 45%
  • Dieses Substrat wurde bei 400ºC 2 Stunde lang in einer Sauerstoffatmosphäre oxidiert und aufgrund dieser Oxidation, wurden die inneren Wände der Poren bei dem porösen Si mit thermisch oxidierten Schichten bedeckt. Auf diesem porösen Si wurde eine monokristalline GaAs Schicht epitaktisch mittels eine MOCVD (metal organic chemical vapor deposition = metalorganische chemische Bedampfungsabscheidung) Verfahren wachsen gelassen, die eine Dicke von 1 um aufweist.
  • Das erste Substrat wurde auf eine zweites Si-Substrat gelegt, dass eine thermisch oxidierte Schicht von 500 nm Dicke aufweist, so dass die GaAs Schicht des ersten Substrats in Kontakt mit der SiO&sub2; Schicht des zweiten Substrats gebracht wurde und sie wurden dann einem anodischen Verbindungsverfahren bei 800ºC unterworfen, um beide Substrate aneinander fest zu binden. Danach wurden sie weiter einer Wärmebehandlung unterworfen, um beide Substrate fest aneinander zu binden.
  • Als nächstes wurde das erste Si-Substrat mittels Schleifens und Polierens entfernt, so dass so viel wie 10 um zurückblieben und das monokristalline Si-Substrat, das eine Dicke von 10 um aufweist, wurde selektiv bei 110ºC mit Ethylendiamin + Pyrocatechol + Wasser (in einem Verhältnis von 17 ml : 3 g : 8 ml) unter der Wirkung der porösen Si-Schicht geätzt, bei der die inneren Wände der Poren als Ätzstopschicht oxidiert wurden. Nach 15 Minuten war das erste Si- Substrat vollständig geätzt, so dass die poröse Si-Schicht ausgesetzt war.
  • Danach wurden die Oxidschichten auf den inneren Wänden der Pore bei der porösen Si Schicht mit Wasserstofffluorsäure entfernt und das poröse Si wurde dann selektiv bei 110ºC mit Ethylendiamin + Pyrocatechol + Wasser (in einem Verhältnis von 17 ml: 3 g: 8 ml) geätzt. Nach 2 Minuten verblieb monokristallines GaAs ohne Ätzen, aber poröses Si- Substrat wurde selektiv geätzt und vollständig unter der Wirkung des monokristallinen GaAs als Ätzstopmaterial entfernt.
  • Die Ätzrate des monokristallinen GaAs mit der Ätzlösung war so extrem niedrig, dass sie praktisch nicht bemerkbar war, so dass die Reduktion seiner Dicke gering war.
  • Das heißt, dass die monokristalline GaAs Schicht, die eine Dicke von von 1 um hat, auf dem isolierenden Substrat gebildet wurde. Das selektive Ätzen des porösen Si berührt die monokristalline GaAs Schicht überhaupt nicht.
  • Als ein Ergebnis der Sektionsbeobachtung mittels eines Transmissions-Elektronenmikroskops wurde bestätigt, dass keine zusätzlichen Kristalldefekte auf der GaAs Schicht erzeugt wurden und eine gute Kristallinität wurde erhalten.
    • BEISPIEL 10
  • Ein erstes monokristallines Si-Substrat vom p-Typ oder n-Typ (100), das eine Dicke von 625 um, einen Durchmesser von 5 Inches und einen spezifischen Widerstand von 0,01 Ω·cm aufweist, wurde einer Anodisierung in einer HF-Lösung unterworfen.
  • Die Bedingungen der Anodisierung waren wie folgt:
  • Stromdichte: 5 mA·cm&supmin;²
  • Anodisierungslösung: HF : H&sub2;O : C&sub2;H&sub5;OH = 1 : 1 : 1
  • Zeit: 12 Minuten
  • Dicke des porösen Si : 10 um
  • Porosität: 45%
  • Dieses Substrat wurde bei 400ºC 1 Stunde lang in einer Sauerstoffatmosphäre oxidiert und aufgrund dieser Oxidation, wurden die inneren Wände der Poren bei dem porösen Si mit thermisch oxidierten Schichten bedeckt. Auf diesem porösen Si wurde eine monokristalline GaAs Schicht, die eine Dicke von 0,3 um aufweist, epitaktisch mittels eines MBE Verfahrens wachsen gelassen.
  • Des weiteren wurde eine SiO&sub2; Schicht, die eine Dicke von 500 nm aufweist, auf dieser epitaktischen Si-Schicht mittels eines CVD Verfahrens gebildet.
  • Das erste Substrat wurde auf ein zweites Si-Substrat gelegt, das eine Si&sub3;N&sub4; Schicht von 200 nm Dicke darauf aufweist, so dass die SiO&sub2; Schicht des ersten Substrats in Kontakt mit der Si&sub3;N&sub4; Schicht des zweiten Substrats gebracht wurde und sie wurden dann einem anodischen Verbindungsverfahren bei 800ºC unterworfen, um beide Substrate aneinander fest zu binden.
  • Als nächstes wurde das erste Si-Substrat mittels Schleifens und Polierens entfernt, so dass so viel wie 5 um zurückblieben und das monokristalline Si-Substrat, das eine Dicke von 10 um aufweist, wurde selektiv mit 1 HF + 10 HNO&sub3; + 10 CH&sub3;COOH unter der Wirkung der porösen Si-Schicht geätzt, bei der die inneren Wände der Poren als Ätzstopschicht oxidiert wurden. Nach 5 Minuten war das erste Si- Substrat vollständig geätzt, so dass die poröse Si-Schicht ausgesetzt war.
  • Danach wurden die Oxidschichten auf den inneren Wänden der Pore bei der porösen Schicht mit Wasserstofffluorsäure entfernt und das poröse Si wurde dann bei 115ºC mit Ethylendiamin + Pyrazin + Wasser (in einem Verhältnis von 7,5 ml : 2,4 g : 2,4 ml) geätzt. Nach 1 Minute verblieb monokristallines GaAs ohne Ätzen, aber poröses Si- Substrat wurde selektiv geätzt und vollständig unter der Wirkung des monokristallinen GaAs als Ätzstopmaterial entfernt.
  • Die Ätzrate des monokristallinen GaAs mit der Ätzlösung war so extrem niedrig, dass sie praktisch nicht bemerkbar war, so dass die Reduktion seiner Dicke gering war.
  • Das heißt, dass die monokristalline GaAs Schicht, die eine Dicke von von 1 um hat, auf dem Si-Substrat gebildet werden konnte. Das selektive Ätzen des porösen Si berührt die monokristalline GaAs Schicht überhaupt nicht.
  • Als ein Ergebnis der Sektionsbeobachtung mittels eines Transmissions-Elektronenmikroskops wurde bestätigt, dass keine zusätzlichen Kristalldefekte auf der GaAs Schicht erzeugt wurden und eine gute Kristallinität wurde erhalten.
    • BEISPIEL 11
  • Ein erstes monokristallines Si-Substrat vom p-Typ oder n-Typ (100), das eine Dicke von 625 um, einen Durchmesser von 6 Inches und einen spezifischen Widerstand von 0,01 Ω·cm aufweist, wurde einer Anodisierung in einer HF-Lösung unterworfen.
  • Die Bedingungen der Anodisierung waren wie folgt:
  • Stromdichte: 5 mA·cm&supmin;²
  • Anodisierungslösung: HF : H&sub2;O : C&sub2;H&sub5;OH = 1 : 1 : 1
  • Zeit: 12 Minuten
  • Dicke des porösen Si : 10 um
  • Porosität: 45%
  • Dieses Substrat wurde bei 400ºC 1 Stunde lang in einer Sauerstoffatmosphäre oxidiert und aufgrund dieser Oxidation, wurden die inneren Wände der Poren bei dem porösen Si mit thermisch oxidierten Schichten bedeckt. Auf diesem porösen Si wurde eine monokristalline GaAs Schicht epitaktisch mittels eines MOCVD (metal organic chemical vapor deposition = metalorganische chemische Bedampfungsabscheidung) Verfahren wachsen gelassen, die eine Dicke von 1 um aufweist. Die Bedingungen des Wachstums waren wie folgt:
  • Sourcegas: TMG/AsH&sub3;/H&sub2;
  • Gasdruck: 80 Torr
  • Temperatur: 700ºC
  • Das erste Substrat wurde auf ein anderes Quarzglas- Substrat gelegt, so dass die Oberfläche der GaAS Schicht des ersten Substrats in Kontakt mit der Oberfläche des Siliciumdioxid-Substrats gebracht wurde und sie wurden dann einer Wärmebehandlung bei 400ºC für 2 Stunden unterworfen, um beide Substrate aneinander fest zu binden.
  • Als nächstes wurde das Quarzglas nur auf den verbunden Substraten mit Si&sub3;N&sub4; bedeckt und das erste Si-Substrat wurde dann mit 66 HNO&sub3; + 24 HF Lösungen geätzt, so dass so viel wie wie 10 um zurückblieben. Danach wurde das monokristalline Si- Substrat, das eine Dicke von 10 um aufweist, selektiv mit 1 HF + 20 HNO&sub3; + 20 CH&sub3;COOH, unter der Funktion der porösen Si- Schicht geätzt, bei der die inneren Wände der Poren als Ätzstopschicht oxidiert wurden. Nach 10 Minuten war das erste Si-Substrat insgesamt geätzt, so dass die poröse Si-Schicht ausgesetzt wurde.
  • Danach wurden die Oxidschichten auf den inneren Wänden der Pore bei der porösen Si-Schicht mit Wasserstofffluorsäure entfernt und das poröse Si wurde dann bei 110ºC mit Ethylendiamin + Pyrocatechol + Wasser (in einem Verhältnis von 17 ml : 3 g : 8 ml) geätzt. Nach 1 Minute verblieb monokristallines GaAs ohne Ätzen, aber poröses Si- Substrat wurde selektiv geätzt und vollständig unter der Wirkung des monokristallinen GaAs als Ätzstopmaterial entfernt.
  • Die Ätzrate des monokristallinen GaAs mit der Ätzlösung war so extrem niedrig, dass sie praktisch nicht bemerkbar war, so dass die Reduktion seiner Dicke gering war.
  • Nachdem die Ätzmaske auf der Rückseite entfernt wurde, wurde eine Wärmebehandlung bei 900ºC für 30 Minuten durchgeführt, um die Bindungsstärke zu verstärken.
  • Das heißt, die monokristalline GaAs Schicht weist eine Dicke von 1 um auf, das auf dem Glassubstrat gebildet wurde. Das selektive Ätzen des porösen Si berührt die monokristalline GaAs Schicht überhaupt nicht.
  • Als ein Ergebnis der Sektionsbeobachtung mittels eines Transmissions-Elektronenmikroskops wurde bestätigt, dass keine zusätzlichen Kristalldefekte in der GaAs Schicht erzeugt wurden und eine gute Kristallinität wurde erhalten.
    • BEISPIEL 12
  • Ein erstes monokristallines Si-Substrat vom p-Typ oder n-Typ (100), das eine Dicke von 625 um, einen Durchmesser von 5 Inches und einen spezifischen Widerstand von 0,01 Qcm aufweist, wurde einer Anodisierung in einer HF-Lösung unterworfen.
  • Die Bedingungen der Anodisierung waren wie folgt:
  • Stromdichte: 10 mA·cm&supmin;²
  • Anodisierungslösung: HF : H&sub2;O : C&sub2;H&sub5;OH = 1 : 1 : 1
  • Zeit: 24 Minuten
  • Dicke des porösen Si : 20 um
  • Porosität: 47%
  • Dieses Substrat wurde bei 400ºC 2 Stunde lang in einer Sauerstoffatmosphäre oxidiert und aufgrund dieser Oxidation, wurden die inneren Wände der Poren bei dem porösen Si mit thermisch oxidierten Schichten bedeckt. Auf diesem porösen Si wurde eine monokristalline AlGaAs Schicht, die eine Dicke von 0,5 um aufweist, epitaktisch mittels eines MBE Verfahrens wachsen gelassen.
  • Das erste Substrat wurde auf ein Glassubstrat gelegt, das einen Erweichungspunkt von ungefähr 800ºC aufweist, so dass die AlGaAs des ersten Substrats mit der Oberfläche des Glassubstrats in Kontakt gebracht wurde und sie wurden dann eine Wärmebehandlung bei 300ºC für 2 Stunden unterworfen, um beide Substrate aneinander fest zu binden.
  • Als nächstes wurde das Glassubstrat nur auf den verbundenen Substraten mit Si&sub3;N&sub4; bedeckt und das erste Si- Substrat wurde dann bei 110ºC mit Ethylendiamin + Pyrocatechol + Wasser (in einem Verhältnis von 17 ml : 3 g : 8 ml), so das so viel wie 10 um verblieben. Danach wurde das monokristalline Si-Substrat, das eine Dicke von 10 um aufweist, selektiv mit 1 HF + 40 HNO&sub3; + 40 CH&sub3;COOH, unter der Funktion der porösen Si-Schicht geätzt, bei der die inneren Wände der Poren als Ätzstopschicht oxidiert wurden. Nach 20 Minuten war das erste Si-Substrat insgesamt geätzt, so dass die poröse Si Schicht ausgesetzt war.
  • Danach wurde die poröse Si Schicht mit Wasserstofffluorsäurelösung geätzt. Nach 2 Minuten verblieb monokristallines AlGaAs ohne Ätzen, aber poröses Si- Substrat wurde selektiv geätzt und vollständig unter der Wirkung des monokristallinen AlGaAs als Ätzstopmaterial entfernt.
  • Die Ätzrate des monokristallinen AlGaAs mit der Ätzlösung war so extrem niedrig, dass sie praktisch nicht bemerkbar war, so dass die Reduktion seiner Dicke gering war.
  • Nachdem die Atzmaske auf der Rückseite entfernt wurde, wurde eine Wärmebehandlung bei 900ºC für 30 Minuten durchgeführt, um die Bindungsstärke aufzubauen.
  • Das heißt, die monokristalline AlGaAs Schicht, die eine Dicke von 1 um aufweist, die auf dem Glassubstrat gebildet wurde. Das selektive Ätzen des porösen Si berührt die monokristalline AlGaAs Schicht überhaupt nicht.
  • Als ein Ergebnis der Sektionsbeobachtung mittels eines Transmissions-Elektronenmikroskops wurde bestätigt, dass keine zusätzlichen Kristalldefekte auf der AlGaAs Schicht erzeugt wurden und eine gute Kristallinität wurde erhalten.
    • BEISPIEL 13
  • Ein erstes monokristallines Si-Substrat vom p-Typ oder n-Typ (100), das eine Dicke von 625 um, einen Durchmesser von 6 Inches und einen spezifischen Widerstand von 0,01 Qcm aufweist, wurde einer Anodisierung in einer HF-Lösung unterworfen.
  • Die Bedingungen der Anodisierung waren wie folgt:
  • Stromdichte: 5 mA·cm&supmin;²
  • Anodisierungslösung: HF : H&sub2;O : C&sub2;H&sub5;OH = 1 : 1 : 1
  • Zeit: 24 Minuten
  • Dicke des porösen Si : 20 um
  • Porosität: 45%
  • Dieses Substrat wurde bei 400ºC 2 Stunde lang in einer Sauerstoffatmosphäre oxidiert und aufgrund dieser Oxidation, wurden die inneren Wände der Poren bei dem porösen Si mit thermisch oxidierten Schichten bedeckt. Auf diesem porösen Si wurde eine monokristalline GaP Schicht, die eine Dicke von 2 um aufweist, epitaktisch mittels eines Flüssigwachstumsverfahrens wachsen gelassen.
  • Das erste Substrat wurde auf ein Glassubstrat gelegt, das einen Erweichungspunkt von ungefähr 500ºC und SiO&sub2;/Si&sub3;N&sub4; darauf aufweist, so dass die GaP Schicht des ersten Substrats mit der SiO&sub2; Schicht des Glassubstrats in Kontakt gebracht wurde und sie wurden dann einem anodischen Bindungsverfahren bei Raumtemperatur unterworfen, um beide Substrate aneinander fest zu binden. Danach wurden sie weiter einer Wärmebehandlung bei 200ºC für 2 Stunden unterworfen, um die beiden Substrate fest aneinander zu binden.
  • Als nächstes wurde das Glassubstrat nur auf den verbunden Substraten mit Si&sub3;N&sub4; bedeckt und das erste Si- Substrat wurde dann mit 66 HNO&sub3; + 34 HF Lösungen geätzt, so dass so viel wie 10 um zurückblieben. Danach wurde das monokristalline Si-Substrat, das eine Dicke von 10 um aufweist, selektiv mit 6 M KOH unter der Funktion der porösen Si-Schicht geätzt, bei der die inneren Wände der Poren als Ätzstopschicht oxidiert wurden. Nach 10 Minuten war das erste Si-Substrat insgesamt geätzt, so dass die poröse Si-Schicht wurde.
  • Danach wurden die Oxidschichten auf den inneren Wänden der Pore bei der porösen Si Schicht mit Wasserstofffluorsäure entfernt und das poröse Si wurde dann bei 110ºC mit Ethylendiamin + Pyrocatechol + Wasser (in einem Verhältnis von 17 ml : 3 g : 8 ml) geätzt. Nach 2 Minuten verblieb monokristallines GaP ohne Ätzen, aber poröses Si- Substrat wurde selektiv geätzt und vollständig unter der Wirkung des monokristallinen GaP als Ätzstopmaterial entfernt.
  • Die Ätzrate des monokristallinen GaP mit der Ätzlösung war so extrem niedrig, dass sie praktisch nicht bemerkbar war, so dass die Reduktion seiner Dicke gering war.
  • Nachdem die Ätzmaske auf der Rückseite entfernt wurde, wurde einer Wärmebehandlung bei 700ºC für 30 Minuten durchgeführt, um die Bindungsstärke zu verstärken.
  • Das heißt, die monokristalline GaP Schicht weist eine Dicke von 2 um auf, das auf dem Glasubstrat gebildet wurde. Das selektive Ätzen des porösen Si berührt die monokristalline GaP Schicht überhaupt nicht.
  • Als ein Ergebnis der Sektionsbeobachtung mittels eines Transmissions-Elektronenmikroskops wurde bestätigt, dass keine zusätzlichen Kristalldefekte auf der GaP Schicht erzeugt wurden und eine gute Kristallinität wurde erhalten.
    • BEISPIEL 14
  • Ein erstes monokristallines Si-Substrat vom p-Typ oder n-Typ (100), das eine Dicke von 525 um, einen Durchmesser von 4 Inches und einen spezifischen Widerstand von 0,01 Qcm aufweist, wurde einer Anodisierung in einer HF-Lösung unterworfen.
  • Die Bedingungen der Anodisierung waren wie folgt:
  • Stromdichte: 5 mA·cm&supmin;²
  • Anodisierungslösung: HF : H&sub2;O : C&sub2;H&sub5;OH = 1 : 1 : 1
  • Zeit: 24 Minuten
  • Dicke des porösen Si : 20 um
  • Porosität: 45%
  • Dieses Substrat wurde bei 400ºC 2 Stunde lang in einer Sauerstoffatmosphäre oxidiert und aufgrund dieser Oxidation, wurden die inneren Wände der Poren bei dem porösen Si mit thermisch oxidierten Schichten bedeckt. Auf diesem porösen Si wurde eine monokristalline GaAs Schicht, die eine Dicke von 1 um aufweist, epitaktisch mittels eines MOCVD Verfahrens wachsen gelassen.
  • Das erste Substrat wurde auf ein Glassubstrat gelegt, so dass die GaAs Schicht des ersten Substrats mit der Oberfläche des Siliciumdioxidsubstrats in Kontakt gebracht wurde und sie wurden dann einem anodischen Bindungsverfahren bei 400ºC unterworfen, um beide Substrate aneinander fest zu binden.
  • Als nächstes wurde das erste Si-Substrat mittels Schleifens und Polierens entfernt, so dass so viel wie 10 um zurückblieben und das Quarzglas-Substrat nur auf den verbundenen Substraten wurde dann mit Si&sub3;N&sub4; bedeckt. Danach wurde das monokristalline Si-Substrat, das eine Dicke von 10 um aufweist, selektiv bei 110ºC mit Ethylendiamin + Pyrocatechiol + Wasser (in einem Verhältnis von 17 ml : 3 g : 8 ml) unter der Wirkung der porösen Si-Schicht geätzt, bei der die inneren Wände der Poren als Ätzstopschicht oxidiert wurden. Nach 15 Minuten war das erste Si- Substrat vollständig geätzt, so dass die poröse Si-Schicht ausgesetzt wurde.
  • Danach wurden die Oxidschichten auf den inneren Wänden der Pore bei der porösen Si-Schicht mit Wasserstofffluorsäure entfernt und das poröse Si wurde dann bei 110ºC mit Ethylendiamin + Pyrocatechol + Wasser (in einem Verhältnis von 17 ml : 3 g : 8 ml) geätzt. Nach 2 Minuten verblieb monokristallines GaAs ohne Ätzen, aber poröses Si-Substrat wurde selektiv geätzt und vollständig unter der Wirkung des monokristallinen GaAs, das als Ätzstopmaterial arbeitet, entfernt.
  • Die Ätzrate des monokristallinen GaAs mit der Ätzlösung war so extrem niedrig, dass sie praktisch nicht bemerkbar war, so dass die Reduktion seiner Dicke gering war.
  • Nachdem die Ätzmaske auf der Rückseite entfernt wurde, wurde eine Wärmebehandlung bei 800ºC für 30 Minuten durchgeführt, um die Bindungsstärke verstärken.
  • Das heißt, dass die monokristalline GaAs Schicht, die eine Dicke von 1 um hat, auf dem Quarzglas-Substrat gebildet wurde. Das selektive Ätzen des porösen Si berührt die monokristalline GaAs Schicht überhaupt nicht.
  • Als ein Ergebnis der Sektionsbeobachtung mittels eines Transmissions-Elektronenmikroskops wurde bestätigt, dass keine zusätzlichen Kristalldefekte auf der GaAs Schicht erzeugt wurden und eine gute Kristallinität wurde erhalten.
    • BEISPIEL 15
  • Ein erstes monokristallines Si-Substrat vom p-Typ oder n-Typ (100), das eine Dicke von 625 um, einen Durchmesser von 5 Inches und einen spezifischen Widerstand von 0,01 Ω·cm aufweist, wurde einer Anodisierung in einer HF-Lösung unterworfen.
  • Die Bedingungen der Anodisierung waren wie folgt:
  • Stromdichte: 5 mA·cm&supmin;²
  • Anodisierungslösung: HF : H&sub2;O : C&sub2;H&sub5;OH = 1 : 1 : 1
  • Zeit: 12 Minuten
  • Dicke des porösen Si : 10 um
  • Porosität: 45 %
  • Dieses Substrat wurde bei 400ºC 1 Stunde lang in einer Sauerstoffatmosphäre oxidiert und aufgrund dieser Oxidation, wurden die inneren Wände der Poren bei dem porösen Si mit thermisch oxidierten Schichten bedeckt. Auf diesem porösen Si wurde eine monokristalline GaAs Schicht, die eine Dicke von 0,3 um aufweist, epitaktisch mittels eines MBE Verfahrens wachsen gelassen.
  • Des weiteren wurde eine SiO&sub2; Schicht, die eine Dicke von 500 nm aufweist, auf dieser epitaktischen Si-Schicht mittels eines CVD Verfahrens gebildet.
  • Das erste Substrat wurde auf ein Quarzglassubstrat gelegt, so dass die SiO&sub2; Schicht des ersten Substrats mit der Oberfläche des Quarzglassubstrats in Kontakt gebracht wurde und sie wurden dann einem anodischen Bindungsverfahren bei 300ºC unterworfen, um beide Substrate aneinander fest zu binden.
  • Als nächstes wurde das erste Si-Substrat mittels Schleifens und Polierens entfernt, so dass so viel wie 5 um zurückblieben und das Quarzglassubstrat wurde dann mit Si&sub3;N&sub4; bedeckt. Danach wurde das monokristalline Si-Substrat, das eine Dicke von 10 um aufweist selektiv mit 1 HF + 10 HNO&sub3; + 10 CH&sub3;COOH, unter der Wirkung der porösen Si-Schicht geätzt, bei der die inneren Wände der Poren als Ätzstopschicht oxidiert wurden. Nach 5 Minuten war das erste Si-Substrat insgesamt geätzt, so dass die poröse Si Schicht ausgesetzt wurde.
  • Danach wurden die Oxidschichten auf den inneren Wänden der Pore bei der porösen Si Schicht mit Wasserstofffluorsäure geätzt und das poröse Si wurde dann bei 115ºC mit Ethylendiamin + Pyrazin + Wasser (in einem Verhältnis von 7,5 ml : 2,4 g : 2,4 ml) geätzt. Nach 1 Minute verblieb monokristallines GaAs ohne Ätzen, aber poröses Si- Substrat wurde selektiv geätzt und vollständig unter der Wirkung des monokristallinen GaAs als Ätzstopmaterial entfernt.
  • Die Ätzrate des monokristallinen GaAs mit der Ätzlösung war so extrem niedrig, dass sie praktisch nicht bemerkbar war, so dass die Reduktion seiner Dicke gering war.
  • Nachdem die Ätzmaske auf der Rückseite entfernt wurde, wurde eine Wärmebehandlung bei 900ºC für 30 Minuten durchgeführt, um die Bindungsstärke zu verstärken.
  • Das heißt, nachdem die Si&sub3;N&sub4; Schicht auf der Rückseite entfernt wurde, konnte die monokristalline GaAs Schicht, die eine Dicke von 1 um aufweist, das auf dem Quarzglasubstrat gebildet wurde. Das selektive Ätzen des porösen Si berührt die monokristalline GaAs Schicht überhaupt nicht.
  • Als ein Ergebnis der Sektionsbeobachtung mittels eines Transmissions-Elektronenmikroskops wurde bestätigt, dass keine zusätzlichen Kristalldefekte auf der GaAs Schicht erzeugt wurden und eine gute Kristallinität wurde erhalten.

Claims (6)

1. Verfahren zur Herstellung eines Halbleitersubstrats, das einen Schritt der Porösmachung einer Oberflächenschicht (502) auf zumindest der Hauptoberflächenseite eines ersten Si-Substrats (501), einen Schritt der Oxidierung der Innenwände der Poren der porösen Si-Schicht, einen Schritt der Bildung einer monokristallinen Verbund- Halbleiterschicht (503) auf dieser porösen Si-Schicht, einen Schritt der Verbindung der Oberfläche von der monokristallinen Verbund-Halbleiterschicht an die Hauptoberfläche eines zweiten Substrats (504) anders als das erste Si-Substrat, einen Schritt der Aussetzung der porösen Si-Schicht (502) nach dem Verbindungschritt und einem Ätzschritt der Entfernung der ausgesetzten porösen Si-Schicht (502) durch selektives Ätzen mit einer Ätzlösung aufweist, die eine hohe Si-Ätzrate auf dem monokristallinen Verbund-Halbleiter nach dem Aussetzungsschritt aufweist.
2. Verfahren zur Herstellung eines Halbleitersubstrats nach Anspruch 1, worin der Aussetzungsschritt aus einem ersten Ätzschritt der Entfernung des ersten Si-Substrats (501) durch selektives Ätzen besteht und der Ätzschritt der Entfernung der ausgesetzten porösen Si-Schicht ein zweiter Ätzschritt ist.
3. Verfahren zur Herstellung eines Halbleitersubstrats nach Anspruch 1, worin das zweite Substrat ein Si-Substrat enthällt.
4. Verfahren zur Herstellung eines Halbleitersubstrats, nach Anspruch 1, worin das zweite Substrat ein Si-Substrat ist, auf dem eine isolierende Schicht (515) gebildet ist.
5. Verfahren zur Herstellung eines Halbleitersubstrats nach Anspruch 1, worin das zweite Substrat ein lichtdurchlässiges Substrat (514) ist.
6. Verfahren zur Herstellung eines Halbleitersubstrats nach Anspruch 1, worin der oxidierende Schritt von der porösen Si-Schicht durch thermische Oxidation, spontane Oxidation an der Atmoshäre, Oxidation in einem Waschschritt wie RCA, oder einer Kombination davon durchgeführt wird.
DE69331816T 1992-01-31 1993-01-29 Verfahren zur Herstellung eines Halbleitersubstrats Expired - Fee Related DE69331816T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP04058492A JP3300857B2 (ja) 1992-01-31 1992-01-31 貼り合わせ半導体ウエハ及びその製造方法
JP04630592A JP3237890B2 (ja) 1992-01-31 1992-01-31 半導体基体及びその作製方法
JP04630492A JP3237889B2 (ja) 1992-01-31 1992-01-31 半導体基体及びその作製方法
JP04630392A JP3157030B2 (ja) 1992-01-31 1992-01-31 半導体基体とその作製方法

Publications (2)

Publication Number Publication Date
DE69331816D1 DE69331816D1 (de) 2002-05-23
DE69331816T2 true DE69331816T2 (de) 2002-08-29

Family

ID=27460917

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69331816T Expired - Fee Related DE69331816T2 (de) 1992-01-31 1993-01-29 Verfahren zur Herstellung eines Halbleitersubstrats

Country Status (3)

Country Link
US (1) US5439843A (de)
EP (2) EP1179842A3 (de)
DE (1) DE69331816T2 (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69333619T2 (de) * 1992-01-30 2005-09-29 Canon K.K. Herstellungsverfahren für Halbleitersubstrate
TW330313B (en) * 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same
JP2669368B2 (ja) * 1994-03-16 1997-10-27 日本電気株式会社 Ｓｉ基板上化合物半導体積層構造の製造方法
US5510633A (en) * 1994-06-08 1996-04-23 Xerox Corporation Porous silicon light emitting diode arrays and method of fabrication
DE69729941T2 (de) 1997-02-21 2005-08-25 Matsushita Electric Works Ltd., Kadoma-Shi Beschleunigungsmesselement sowie verfahren zu seiner herstellung
CA2231625C (en) * 1997-03-17 2002-04-02 Canon Kabushiki Kaisha Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate
SG63832A1 (en) 1997-03-26 1999-03-30 Canon Kk Substrate and production method thereof
DE69826053T2 (de) * 1997-03-26 2005-09-29 Canon K.K. Halbleitersubstrat und Verfahren zu dessen Herstellung
FR2775121B1 (fr) * 1998-02-13 2000-05-05 Picogiga Sa Procede de fabrication de substrats en film mince de materiau semiconducteur, structures epitaxiales de materiau semiconducteur formees sur de tels substrats, et composants obtenus a partir de ces structures
US7227176B2 (en) 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
US6750130B1 (en) * 2000-01-20 2004-06-15 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
US6414333B1 (en) * 2000-03-10 2002-07-02 Samsung Electronics Co., Ltd. Single electron transistor using porous silicon
JP2004507084A (ja) 2000-08-16 2004-03-04 マサチューセッツ　インスティテュート　オブ　テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
EP1217663A1 (de) * 2000-12-21 2002-06-26 Interuniversitair Micro-Elektronica Centrum Herstellungsverfahren einer Halbleiterschicht auf einem Substrat
EP1220330B1 (de) * 2000-12-21 2012-03-14 Imec Verfahren zur Herstellung einer Halbleiterschicht auf ein Substrat
US6602760B2 (en) 2000-12-21 2003-08-05 Interuniversitair Microelektronica Centrum (Imec) Method of producing a semiconductor layer on a substrate
WO2002082514A1 (en) 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
KR100387242B1 (ko) * 2001-05-26 2003-06-12 삼성전기주식회사 반도체 발광소자의 제조방법
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US7307273B2 (en) 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
EP1620583A4 (de) * 2003-05-06 2009-04-22 Canon Kk Halbleitersubstrat, halbleitervorrichtung, leuchtdiode und herstellungsverfahren dafür
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
US7380318B2 (en) * 2003-11-13 2008-06-03 Canon Kabushiki Kaisha Method of manufacturing liquid discharge head
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7422956B2 (en) * 2004-12-08 2008-09-09 Advanced Micro Devices, Inc. Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers
JP4654458B2 (ja) * 2004-12-24 2011-03-23 リコープリンティングシステムズ株式会社 シリコン部材の陽極接合法及びこれを用いたインクジェットヘッド製造方法並びにインクジェットヘッド及びこれを用いたインクジェット記録装置
US7244630B2 (en) * 2005-04-05 2007-07-17 Philips Lumileds Lighting Company, Llc A1InGaP LED having reduced temperature dependence
EP2091070A1 (de) * 2008-02-13 2009-08-19 S.O.I. TEC Silicon Verfahren zur Herstellung einer Halbleitersubstratoberfläche
US8815618B2 (en) * 2008-08-29 2014-08-26 Tsmc Solid State Lighting Ltd. Light-emitting diode on a conductive substrate
FR2953328B1 (fr) * 2009-12-01 2012-03-30 S O I Tec Silicon On Insulator Tech Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques
US8723335B2 (en) 2010-05-20 2014-05-13 Sang-Yun Lee Semiconductor circuit structure and method of forming the same using a capping layer
CN103390591B (zh) * 2013-07-22 2015-11-25 中国科学院半导体研究所 硅基高迁移率Ⅲ-V/Ge沟道的CMOS制备方法
US20150144975A1 (en) * 2013-11-25 2015-05-28 Epistar Corporation Light-emitting device
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
CN114207782A (zh) * 2019-07-19 2022-03-18 Iqe公开有限公司 具有可调介电常数和可调热导率的半导体材料

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997381A (en) * 1975-01-10 1976-12-14 Intel Corporation Method of manufacture of an epitaxial semiconductor layer on an insulating substrate
SE409553B (sv) * 1976-10-04 1979-08-27 Aga Ab Sett vid fraktionering av en gasblandning under utnyttjande av minst tva beddar
JPS5516464A (en) * 1978-07-21 1980-02-05 Nec Corp Method of forming wafer for semiconductor device
JPS57149749A (en) * 1981-03-12 1982-09-16 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and its manufacture
US4380865A (en) * 1981-11-13 1983-04-26 Bell Telephone Laboratories, Incorporated Method of forming dielectrically isolated silicon semiconductor materials utilizing porous silicon formation
JPS58197740A (ja) * 1982-04-23 1983-11-17 Jido Keisoku Gijutsu Kenkiyuukumiai 集積回路用基板の製造方法
JPS5918656A (ja) * 1982-07-21 1984-01-31 Jido Keisoku Gijutsu Kenkiyuukumiai 集積回路用基板の製造方法
JPS5918657A (ja) * 1982-07-21 1984-01-31 Jido Keisoku Gijutsu Kenkiyuukumiai 集積回路用基板の製造方法
US4459181A (en) * 1982-09-23 1984-07-10 Eaton Corporation Semiconductor pattern definition by selective anodization
JPS59111321A (ja) * 1982-12-17 1984-06-27 Asahi Chem Ind Co Ltd 化合物半導体薄膜構造体及びその製造方法
JPS59144149A (ja) * 1983-02-08 1984-08-18 Toko Inc 誘電体分離基板の製造方法
US4649627A (en) * 1984-06-28 1987-03-17 International Business Machines Corporation Method of fabricating silicon-on-insulator transistors with a shared element
JP2505736B2 (ja) * 1985-06-18 1996-06-12 キヤノン株式会社 半導体装置の製造方法
JPS61292935A (ja) * 1985-06-21 1986-12-23 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0666263B2 (ja) * 1985-12-16 1994-08-24 日本電気株式会社 Ｉｉｉ−ｖ化合物半導体／絶縁体／ｉｉｉ−ｖ化合物半導体積層構造
JPH0828470B2 (ja) * 1986-11-07 1996-03-21 キヤノン株式会社 半導体メモリ装置
CA1321121C (en) * 1987-03-27 1993-08-10 Hiroyuki Tokunaga Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same
US4743568A (en) * 1987-07-24 1988-05-10 Motorola Inc. Multilevel interconnect transfer process
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
JPH03223106A (ja) * 1990-01-26 1991-10-02 Mitsubishi Electric Corp Ｓｉのエッチング方法
JPH0412098A (ja) * 1990-04-27 1992-01-16 Sumitomo Electric Ind Ltd 化合物半導体及びその成長方法
JPH0412092A (ja) * 1990-04-27 1992-01-16 Sumitomo Electric Ind Ltd 化合物半導体及びその成長方法
CA2069038C (en) * 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
JP3250673B2 (ja) * 1992-01-31 2002-01-28 キヤノン株式会社 半導体素子基体とその作製方法

Also Published As

Publication number Publication date
EP0553856B1 (de) 2002-04-17
DE69331816D1 (de) 2002-05-23
EP0553856A3 (en) 1997-10-01
EP1179842A2 (de) 2002-02-13
US5439843A (en) 1995-08-08
EP1179842A3 (de) 2002-09-04
EP0553856A2 (de) 1993-08-04

Similar Documents

Publication Publication Date Title
DE69331816T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69133004T2 (de) Verfahren zur Herstellung eines Halbleiterkörpers
DE69225650T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates
DE69619602T2 (de) Verfahren zum Herstellen eines Halbleiter-Substrats
DE60125952T2 (de) Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen
DE69332231T2 (de) Halbleitersubstrat und Verfahren zu seiner Herstellung
DE69228349T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69332511T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69333619T2 (de) Herstellungsverfahren für Halbleitersubstrate
DE69231348T2 (de) Verfahren zur Herstellung eines Halbleiterkörpers
DE69710031T2 (de) Verfahren zur Übertragung einer Halbleiterschicht mittels Silizium-auf-Isolator (SOI) Technologie
DE69317805T2 (de) Substrat für eine Halbleitervorrichtung und Verfahren zur Vorbereitung desselben
DE69728355T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE69333294T2 (de) Halbleiteranordnung und Verfahren zu seiner Herstellung
DE68924564T2 (de) Verfahren der Planarisierung von Halbleiterelementen.
DE69232749T2 (de) Verfahren zur Herstellung von defektfreiem Silizium auf einem isolierenden Substrat
DE3850843T2 (de) Verfahren zur Herstellung von epitaxial abgelagertem fehlerfreien Silizium.
DE3855249T2 (de) Verfahren zur Herstellung eines Siliciumcarbidsubstrats
DE69331817T2 (de) Herstellungsverfahren eines Halbleitersubstrat
DE69631233T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE3219441C2 (de)
DE69132153T2 (de) Halbleiterbauelemente mit niedrigem Versetzungsfehler und Herstellungsverfahren desselben
DE69432784T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE3856075T2 (de) Verfahren zur herstellung dünner einzelkristallsiliciuminseln auf einem isolator
DE69232347T2 (de) Verfahren zur Behandlung eines Substrats aus Silizium

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee