JPS58197740A - 集積回路用基板の製造方法 - Google Patents
集積回路用基板の製造方法Info
- Publication number
- JPS58197740A JPS58197740A JP6747482A JP6747482A JPS58197740A JP S58197740 A JPS58197740 A JP S58197740A JP 6747482 A JP6747482 A JP 6747482A JP 6747482 A JP6747482 A JP 6747482A JP S58197740 A JPS58197740 A JP S58197740A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- single crystal
- films
- sio2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、誘電体絶縁分−による集積回路基板、／）［
遣方法に係るもので、特に、絶嫌分＃Ａ領域となる、琳
結晶シリコンの島を塩９囲むシリコン酸１ヒ物の形成方
法に関するものである。
遣方法に係るもので、特に、絶嫌分＃Ａ領域となる、琳
結晶シリコンの島を塩９囲むシリコン酸１ヒ物の形成方
法に関するものである。
半導体集積回路における素子の分離の方法には種々ある
が最も一般的に用いられているものはνＮ接合分離であ
る。しかし、近時Ｓｍ体分離が、耐圧、容量、スピード
、リークなでの特性の面においてＰＭ接合よりも優れて
いるので、その利用が考えられている。しかし、この鐸
電体分−にふ・いては、工数が多くなること、歩留が低
下すること、などが実用化の大きな間燻となっている。
が最も一般的に用いられているものはνＮ接合分離であ
る。しかし、近時Ｓｍ体分離が、耐圧、容量、スピード
、リークなでの特性の面においてＰＭ接合よりも優れて
いるので、その利用が考えられている。しかし、この鐸
電体分−にふ・いては、工数が多くなること、歩留が低
下すること、などが実用化の大きな間燻となっている。
最も多く利用される一区体分一技術では、シリコン着板
に＃を形成し、その上に多−晶シリコｌを１２００℃近
い温度でｌ’３４１３Ｌ）μ泗堆積させている。このと
きの黒によってウニＩ・が反ったり、遺傷する問題があ
り、またそのために、シリコン基板を研着し九ときに単
結晶シリコンの島が設針通妙にで自ず、削り過Ｖとなっ
たり、完全に分離されなかったりしてしまうことが多い
。
に＃を形成し、その上に多−晶シリコｌを１２００℃近
い温度でｌ’３４１３Ｌ）μ泗堆積させている。このと
きの黒によってウニＩ・が反ったり、遺傷する問題があ
り、またそのために、シリコン基板を研着し九ときに単
結晶シリコンの島が設針通妙にで自ず、削り過Ｖとなっ
たり、完全に分離されなかったりしてしまうことが多い
。
上記のような一電体分鴫Ｂｔ＃における問題を解決する
方法についても考えられている。一つは、多結晶シリコ
ンを堆積させてもフェノ・の反りが小さくなゐようにし
ようとするものである。もう−つの方法は、溝を形成す
ることなく誘電体の分離領斌を形成しようとするもので
ある。このような技＃については、特開昭５５−７０７
７７号公報などに示されているが、いずれ賜工数を多く
要するので、コスト、歩留の面で不利とな抄、まえ、−
電体形成の丸めの鹸化が十分に行なわれずに、鱒電体分
廟のｔ！！＃性を十分に生かせないなどという間離があ
る。
方法についても考えられている。一つは、多結晶シリコ
ンを堆積させてもフェノ・の反りが小さくなゐようにし
ようとするものである。もう−つの方法は、溝を形成す
ることなく誘電体の分離領斌を形成しようとするもので
ある。このような技＃については、特開昭５５−７０７
７７号公報などに示されているが、いずれ賜工数を多く
要するので、コスト、歩留の面で不利とな抄、まえ、−
電体形成の丸めの鹸化が十分に行なわれずに、鱒電体分
廟のｔ！！＃性を十分に生かせないなどという間離があ
る。
本発明は、上記のような間層をｌｓ決して、極めて少な
い工数によって（償−性が＾く、時性の優れた誘電体分
殖による集積回路用基板の銅遣方法１ｍ供することを目
的とする。
い工数によって（償−性が＾く、時性の優れた誘電体分
殖による集積回路用基板の銅遣方法１ｍ供することを目
的とする。
重置＠による集１＊回路用基板の製造方法においては、
単結晶シリコンを部分的に酸化することによって上記の
励的を連成するものである。
単結晶シリコンを部分的に酸化することによって上記の
励的を連成するものである。
以下、図面に従って、本発明の実施例につ自説病する。
第１図（ト」）は本発明の実施例を示す正面断面図であ
る。
る。
Ｐａｌ単結晶シリコン基板１０の−！ｌ！面にＪｉＡＯ
，の酸化膜１１を６０００〜５ｏｏｏｉの厚みで形成す
る（亀）。
，の酸化膜１１を６０００〜５ｏｏｏｉの厚みで形成す
る（亀）。
８↓ＯＳ の酸化膜１１の表面にシリコンを気相生長
させると、多結晶シリコン１２が形成される。
させると、多結晶シリコン１２が形成される。
多結晶シリコン１２はシリコンクエバを支持するのに十
分な厚み、例えば５インチウェハの場合１（は約４００
μｍとなるように形成される（ｂ）４単結晶シリコン基
板ＩＬ）ｆｒ真面から研磨しＣ集積回路素子を形成する
のに適した厚みとする。通常ｖｉ ２０〜３０μ層以内
とする（、Ｃ）。
分な厚み、例えば５インチウェハの場合１（は約４００
μｍとなるように形成される（ｂ）４単結晶シリコン基
板ＩＬ）ｆｒ真面から研磨しＣ集積回路素子を形成する
のに適した厚みとする。通常ｖｉ ２０〜３０μ層以内
とする（、Ｃ）。
次に、単結晶シリコンｆｉ板ＩＵＪＪ表面を窒化ン’Ｊ
：’ ７ 属１５ テ覆イ、分Ｍ！域となる部分のみ
エツチングによって除去する（ｄ）。
：’ ７ 属１５ テ覆イ、分Ｍ！域となる部分のみ
エツチングによって除去する（ｄ）。
単結晶シリコン基板１ｏの表面に窒化シリコン膜１６が
部分的に形ｇされた状−において単結晶シリコン基板１
Ｑを２り化水素（Ｈ？）中で陽徳化成する。この１１１
極化成によって、露出し丸単結晶シリコンは多孔質シリ
コン１４となる（θ）。
部分的に形ｇされた状−において単結晶シリコン基板１
Ｑを２り化水素（Ｈ？）中で陽徳化成する。この１１１
極化成によって、露出し丸単結晶シリコンは多孔質シリ
コン１４となる（θ）。
多孔質シリコン１４は酸化されやすい性質を有している
ので、多孔質シリコン１４が形成され九りエハを酸化す
ると、多孔質シリコンの部分は鹸化が進みシリコン酸化
物１５に変化する。このシリコン酸化物１５は、多孔質
シリコンに対応する部分に、はソ同じ面積で形成される
。最初に形成され九鐵化ｍ１１と接続して単結晶シリコ
ン１０倉取り囲む（ｆ）。
ので、多孔質シリコン１４が形成され九りエハを酸化す
ると、多孔質シリコンの部分は鹸化が進みシリコン酸化
物１５に変化する。このシリコン酸化物１５は、多孔質
シリコンに対応する部分に、はソ同じ面積で形成される
。最初に形成され九鐵化ｍ１１と接続して単結晶シリコ
ン１０倉取り囲む（ｆ）。
蝋優に、窒化シリコン編を除去して集積−路用着板が形
成される。
成される。
上記のように、本発明による集積回路用基板の製造方法
においては、予め形成しておいたシリコン酸化−と、多
孔質シリコン１−ｍ化してできるシリコン誠化切とによ
って事績、ｄｌｌシリコンの鵬が騨蝋座膚によって絶縁
分−されるようｖｃ影形成れる。
においては、予め形成しておいたシリコン酸化−と、多
孔質シリコン１−ｍ化してできるシリコン誠化切とによ
って事績、ｄｌｌシリコンの鵬が騨蝋座膚によって絶縁
分−されるようｖｃ影形成れる。
し、ｔがって、多孔質シリコンの形成は、−化シリコン
逼の４の部分から１１ヒｄ Ｖｃ適する４−のみにしい
て形成すれば＾く、従来のように単結６シリコンの朧の
下−まで多孔質化し友り酸化し起りする必要はない。
逼の４の部分から１１ヒｄ Ｖｃ適する４−のみにしい
て形成すれば＾く、従来のように単結６シリコンの朧の
下−まで多孔質化し友り酸化し起りする必要はない。
また、窒化シリコン漠に形成する窓の大暑さは一多孔質
化する領域の面積上知も小さく形成しておく。これは陽
極化成において横方向についても多孔質化が進む丸めで
ある。
化する領域の面積上知も小さく形成しておく。これは陽
極化成において横方向についても多孔質化が進む丸めで
ある。
本発明による集積回路基板の製造方法によれば基板に溝
を形成する必要もないので、基板ハ反し損傷の生じるお
それが少なくなる。また、九とえ基板に反りが生じても
、第２図に示すように、基板の蝦も深い部分が陽極酸化
されるように時）４をｌｉ４整しておくことによって、
４４′４４に多孔質がでさま九、それＫよって酸化物の
形成がＩ＝Ｊ’馳とな口。
を形成する必要もないので、基板ハ反し損傷の生じるお
それが少なくなる。また、九とえ基板に反りが生じても
、第２図に示すように、基板の蝦も深い部分が陽極酸化
されるように時）４をｌｉ４整しておくことによって、
４４′４４に多孔質がでさま九、それＫよって酸化物の
形成がＩ＝Ｊ’馳とな口。
従って、４４１Ｌの反りによって絶縁・分離層が次１ま
で形成されないといった便米、７）間層は解決ざｆＬ句
。
で形成されないといった便米、７）間層は解決ざｆＬ句
。
そのため、−造工禰における歩−Ｉ！ｉμ人−に同上ｆ
る。
る。
更に、本発明によれば、Ｖ字形の鍔に形成する必要がな
いので、基４にの−晶閣が制約されることがなく、あら
ゆる結晶面を利用した素子４形成できる。
いので、基４にの−晶閣が制約されることがなく、あら
ゆる結晶面を利用した素子４形成できる。
第１図及び第２図は本発明の実施例を示す正面断面図で
ある。 １０・・・・・・単結晶シリコン、 １１・・・・・
・酸化、・Ａ。 １２・・・・・・多結晶シリコン、 １３・・・・・・
窒化シリコン嘆、 １４・・・・・・多孔質シリコン
、 １５・・・・・・シリコン酸化物 特許出−人 自動計測技術研究組合 ＊１ 図 第 ２ 図
ある。 １０・・・・・・単結晶シリコン、 １１・・・・・
・酸化、・Ａ。 １２・・・・・・多結晶シリコン、 １３・・・・・・
窒化シリコン嘆、 １４・・・・・・多孔質シリコン
、 １５・・・・・・シリコン酸化物 特許出−人 自動計測技術研究組合 ＊１ 図 第 ２ 図
Claims (1)
- ＊結晶シリコン基板の一表面にシリコン酸化膜に形成し
、鎖酸化膜表面に多結晶シリコン層を形成し、咳単結晶
シリコン基板を裏向から研磨して所定の厚さとし、該研
＃された単結晶シリコン基板の表面の一鄭を窒化膜で覆
い、該窒化膜ｔマスクとして７り化水素中で販単結晶シ
リコンを陽極化成して一分的に多孔質化し、鹸チ孔質化
したシリコンを酸化することによって、シリコン酸化物
、しよって囲まれて絶縁分−避ｎｆｃ複数の単結晶シリ
コンの１４を形成することを特徴とする集積回路用基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6747482A JPS58197740A (ja) | 1982-04-23 | 1982-04-23 | 集積回路用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6747482A JPS58197740A (ja) | 1982-04-23 | 1982-04-23 | 集積回路用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58197740A true JPS58197740A (ja) | 1983-11-17 |
| JPS6244411B2 JPS6244411B2 (ja) | 1987-09-21 |
Family
ID=13345990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6747482A Granted JPS58197740A (ja) | 1982-04-23 | 1982-04-23 | 集積回路用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197740A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5421958A (en) * | 1993-06-07 | 1995-06-06 | The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration | Selective formation of porous silicon |
| US5439843A (en) * | 1992-01-31 | 1995-08-08 | Canon Kabushiki Kaisha | Method for preparing a semiconductor substrate using porous silicon |
-
1982
- 1982-04-23 JP JP6747482A patent/JPS58197740A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5439843A (en) * | 1992-01-31 | 1995-08-08 | Canon Kabushiki Kaisha | Method for preparing a semiconductor substrate using porous silicon |
| US5421958A (en) * | 1993-06-07 | 1995-06-06 | The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration | Selective formation of porous silicon |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6244411B2 (ja) | 1987-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4104090A (en) | Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| US4398992A (en) | Defect free zero oxide encroachment process for semiconductor fabrication | |
| US3974006A (en) | Method of obtaining high temperature resistant assemblies comprising isolated silicon islands bonded to a substrate | |
| JPS58197740A (ja) | 集積回路用基板の製造方法 | |
| US3738883A (en) | Dielectric isolation processes | |
| JP2750163B2 (ja) | 誘電体分離型半導体装置の製造方法 | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS6244415B2 (ja) | ||
| JPS593851B2 (ja) | 誘電体分離方法 | |
| JPS5916341A (ja) | 集積回路用基板の製造方法 | |
| JPS6293954A (ja) | 誘電体分離基板の製造方法 | |
| JPS6359531B2 (ja) | ||
| JPS60147129A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JPS5839026A (ja) | 半導体装置及びその製造方法 | |
| JPS5963738A (ja) | 誘電体分離基板の製造方法 | |
| JPS5916342A (ja) | 集積回路用基板の製造方法 | |
| JPS5918657A (ja) | 集積回路用基板の製造方法 | |
| JPH0430449A (ja) | 半導体集積装置の製造方法 | |
| JP2664458B2 (ja) | 素子分離方法 | |
| JPS6298639A (ja) | 誘電体分離基板の製造方法 | |
| JPS61271842A (ja) | 半導体素子の製造方法 | |
| JPH0462952A (ja) | 誘電体分離半導体基板の製造方法 | |
| JPS62124753A (ja) | 絶縁層分離基板の製法 | |
| JPS5918656A (ja) | 集積回路用基板の製造方法 |