JPS5918657A - 集積回路用基板の製造方法 - Google Patents
集積回路用基板の製造方法Info
- Publication number
- JPS5918657A JPS5918657A JP12722782A JP12722782A JPS5918657A JP S5918657 A JPS5918657 A JP S5918657A JP 12722782 A JP12722782 A JP 12722782A JP 12722782 A JP12722782 A JP 12722782A JP S5918657 A JPS5918657 A JP S5918657A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- nitride film
- single crystal
- porous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、誘電体絶縁分離による集積回路用基板の製造
方法に係るもので、特に、絶縁分離領域となる、単結晶
シリコンの島を取り囲むシリコン酸化物の形成方法（で
関するものである。
方法に係るもので、特に、絶縁分離領域となる、単結晶
シリコンの島を取り囲むシリコン酸化物の形成方法（で
関するものである。
半導体ＪＡ積回路における素子の、分離の方法には種々
あるが、最も一般的に用いられているものはＰＮ接合分
離である。し〃・し、近時、誘電体絶縁分離が、耐圧、
容置、スピード、リークなどの特性の面におムてＰＮ接
合分離よりも優れているので、その利用が考えられてい
る。しかし、この誘電体絶縁分離においては、工数が多
くなること、歩留が低下すること、などが実用化の上で
大きな問題となっている。
あるが、最も一般的に用いられているものはＰＮ接合分
離である。し〃・し、近時、誘電体絶縁分離が、耐圧、
容置、スピード、リークなどの特性の面におムてＰＮ接
合分離よりも優れているので、その利用が考えられてい
る。しかし、この誘電体絶縁分離においては、工数が多
くなること、歩留が低下すること、などが実用化の上で
大きな問題となっている。
最も多く利用される誘電体絶縁分離技術では、シリコン
基板に７字形の溝を形成し、その上に多結晶シリコンを
１２００”Ｃ近い温度で約４００μ７ｎ堆精させている
。このときの熱によってウェハが反ったり、損傷する問
題があね、またそのために、シリコン基板を研磨したと
きに単結晶シリコンの島が設計通りにできず、削り過ぎ
となったり、溝の底部まで削るととができず完全に分離
されなかったりしてしまう二とが多い。
基板に７字形の溝を形成し、その上に多結晶シリコンを
１２００”Ｃ近い温度で約４００μ７ｎ堆精させている
。このときの熱によってウェハが反ったり、損傷する問
題があね、またそのために、シリコン基板を研磨したと
きに単結晶シリコンの島が設計通りにできず、削り過ぎ
となったり、溝の底部まで削るととができず完全に分離
されなかったりしてしまう二とが多い。
上記のような誘電体絶縁分離技術における問題ｔ−解決
する方法についても考えられている。一つは、多結晶シ
リコンを堆積させてもウェハの反りが小さくなるように
しようとするものである。もう一つの方法は、溝を形成
することなぐり電体の分離領域を形成しようとするもの
である。このような技術については、特開昭５３−７０
７７７号公報などに示されているが、いずれも工数を多
く要するので、コスト、歩留の点で不利となり、また、
誘電体形成のための酸化が十分に行なわれずに、￥ｓ１
！体絶縁分離の特性を十分に生かせないなどという問題
がある。
する方法についても考えられている。一つは、多結晶シ
リコンを堆積させてもウェハの反りが小さくなるように
しようとするものである。もう一つの方法は、溝を形成
することなぐり電体の分離領域を形成しようとするもの
である。このような技術については、特開昭５３−７０
７７７号公報などに示されているが、いずれも工数を多
く要するので、コスト、歩留の点で不利となり、また、
誘電体形成のための酸化が十分に行なわれずに、￥ｓ１
！体絶縁分離の特性を十分に生かせないなどという問題
がある。
本発明は、上記のような問題を解決して、極めて少ない
工数によって、信頼性が高く、特性の優れた誘電体絶縁
分離による集積回路用基板の得られる製造方法を提供す
ることを目的とする。
工数によって、信頼性が高く、特性の優れた誘電体絶縁
分離による集積回路用基板の得られる製造方法を提供す
ることを目的とする。
本発明による集積回路用基板の製造方法においては、単
結晶シリコンを部分的に酸化することによって上記の目
的を達成するものであり、更に、単結晶シリコンと多結
晶シリコンとの間に酸化１１にと９化膜の層を形成する
ことによって、酸化膜や多結晶シリコンを侵すことなく
、しかも、素子間の容量を小さくするとともに熱膨張１
系数の差を緩和するものである。
結晶シリコンを部分的に酸化することによって上記の目
的を達成するものであり、更に、単結晶シリコンと多結
晶シリコンとの間に酸化１１にと９化膜の層を形成する
ことによって、酸化膜や多結晶シリコンを侵すことなく
、しかも、素子間の容量を小さくするとともに熱膨張１
系数の差を緩和するものである。
以下、■１面に従って、本発明の実施例につき説明する
。図面（Ａ−Ｆ）は本発明の実施例を示す正面断面図で
ある。
。図面（Ａ−Ｆ）は本発明の実施例を示す正面断面図で
ある。
（■型巣結晶シリコン基板１０の一表面に窒化シリコン
（Ｓｉ３Ｎ ａ） の膜１１ｔ−約２００〜２００ＯＡ
の厚みで形成する（Ａ）。
（Ｓｉ３Ｎ ａ） の膜１１ｔ−約２００〜２００ＯＡ
の厚みで形成する（Ａ）。
８１３Ｎ 、の膜１１の上に二酸化シリコン５１０２の
膜１２を４０００〜８００１］Ａの厚みで形成する（１
．これらの窒化膜１１と酸化膜１２は誘電体として素子
を分離するために用いられるものである。
膜１２を４０００〜８００１］Ａの厚みで形成する（１
．これらの窒化膜１１と酸化膜１２は誘電体として素子
を分離するために用いられるものである。
窒化膜、酸化膜は通常気相成長によって形成される。
Ｓｉｎ、の膜１２の表面にシリコンを気相成長させると
、多結晶シリコン１３が形成される。多結晶シリコン１
３はシリコンウェハを支１′＃するのに十分な厚み、例
えば６インチウェハの場合には約４００μｍとなるよう
に形成される（Ｑ０単結晶シリコン基板１０を裏面から
研磨して集積回路素子を形成するのに適した厚みとする
。通常は５〜５０１１ ｍ以内とする。研磨した面に窒
化シリコン（Ｓｉ３Ｎ２）の膜１４を形成し、分１’ｒ
μ領域となる部分のみをエツチングによって除去する（
功。
、多結晶シリコン１３が形成される。多結晶シリコン１
３はシリコンウェハを支１′＃するのに十分な厚み、例
えば６インチウェハの場合には約４００μｍとなるよう
に形成される（Ｑ０単結晶シリコン基板１０を裏面から
研磨して集積回路素子を形成するのに適した厚みとする
。通常は５〜５０１１ ｍ以内とする。研磨した面に窒
化シリコン（Ｓｉ３Ｎ２）の膜１４を形成し、分１’ｒ
μ領域となる部分のみをエツチングによって除去する（
功。
この窒化膜１４は分離領域の形成のためのマスクとなる
もので、分離領域の面積よりも小さい面積の単結晶シリ
コン１０が露出するように形成しておくとよい。
もので、分離領域の面積よりも小さい面積の単結晶シリ
コン１０が露出するように形成しておくとよい。
次に、窒化膜１４をマスクとしてｐｍの不純物を単結晶
シリコン１０に注入棟たけ拡散によって、表面から窒化
膜１１に達するｐ２’ｌの領域を形成する（呻。この場
合、Ｐ型の領域は単結晶シリコンの両面から拡散させる
ようにしても良い。但し、他の手段を併せて用いればこ
のア壓不純物は必ずしも注入又は拡散せずにＮ ａのま
まで次の工程に進んでも良い。
シリコン１０に注入棟たけ拡散によって、表面から窒化
膜１１に達するｐ２’ｌの領域を形成する（呻。この場
合、Ｐ型の領域は単結晶シリコンの両面から拡散させる
ようにしても良い。但し、他の手段を併せて用いればこ
のア壓不純物は必ずしも注入又は拡散せずにＮ ａのま
まで次の工程に進んでも良い。
単結晶シリコン基板１００表面に窒化膜１４が部分的に
形成された状態において単結晶シリコン基板１０をフッ
化水素（Ｈ’Ｆ）中で陽極化成する。
形成された状態において単結晶シリコン基板１０をフッ
化水素（Ｈ’Ｆ）中で陽極化成する。
この陽匝化成によって、露出した単結晶シリコンとその
下側の部分は多孔質シリコンとなる。この場合に、Ｐ′
ｍの領域が形成されていると陽極化成が容易どなる。多
孔質シリコンは、素面から反対側の窒化膜１１まで達す
るようにして形成しておく。
下側の部分は多孔質シリコンとなる。この場合に、Ｐ′
ｍの領域が形成されていると陽極化成が容易どなる。多
孔質シリコンは、素面から反対側の窒化膜１１まで達す
るようにして形成しておく。
多孔質シリコンは酸化されやすい性質を有しているので
、多孔質シリコンが形成されたウエノ・を酸化すると、
多孔質シリコンの部分は酸化が進みシリコン酸化物１５
に変化する（功。このシリコン酸化物１５は、多孔質シ
リコンに対応する部分に、はｙ、同じ面積で形成される
。初めに形成された酸化膜１２とシリコン酸化物１５と
によって囲まれて絶Ｒ，卓れて分離された単結晶シリコ
ンの島１０が形成される。
、多孔質シリコンが形成されたウエノ・を酸化すると、
多孔質シリコンの部分は酸化が進みシリコン酸化物１５
に変化する（功。このシリコン酸化物１５は、多孔質シ
リコンに対応する部分に、はｙ、同じ面積で形成される
。初めに形成された酸化膜１２とシリコン酸化物１５と
によって囲まれて絶Ｒ，卓れて分離された単結晶シリコ
ンの島１０が形成される。
最後に、窒化膜１４を除去して集積回路用基板が形成さ
れる。
れる。
上記のように、本発明による集積回路用基板の製造方法
においては、予め形成しておいた酸化膜と窒化膜の層と
多孔質シリコンを酸化してできるシリコン酸化物とによ
って単結晶シリコンの島が誘電体層によって絶縁分離さ
れるように形成される。したがって、多孔質シリコンの
形成は、窒化シリコン膜の窓の部分から酸化膜上に形成
されｌξ窒化膜に達する範囲のみにおいて形成すれば良
く、従来のようた単結晶シリコンの島の下側まで多孔質
化したり酸化したりする必要はない。
においては、予め形成しておいた酸化膜と窒化膜の層と
多孔質シリコンを酸化してできるシリコン酸化物とによ
って単結晶シリコンの島が誘電体層によって絶縁分離さ
れるように形成される。したがって、多孔質シリコンの
形成は、窒化シリコン膜の窓の部分から酸化膜上に形成
されｌξ窒化膜に達する範囲のみにおいて形成すれば良
く、従来のようた単結晶シリコンの島の下側まで多孔質
化したり酸化したりする必要はない。
また、酸化膜と単結晶シリコンの間に窒化膜が形成され
ているので、陽極化成の際に酸化膜あるいは多結晶シリ
コンが侵されることがなく、必要な＠１囲のみが陽極化
成されて多孔質シリコンとなる。
ているので、陽極化成の際に酸化膜あるいは多結晶シリ
コンが侵されることがなく、必要な＠１囲のみが陽極化
成されて多孔質シリコンとなる。
＾１１述したが１．窒化シリコン膜に形成する窓の大き
さは、多孔質化する領吠の面積よりも小へく形成してお
く、これは、Ｐ型領域の形成のときや＼陽極化成による
多孔質化の際に、横方向にも広がυを持つためである。
さは、多孔質化する領吠の面積よりも小へく形成してお
く、これは、Ｐ型領域の形成のときや＼陽極化成による
多孔質化の際に、横方向にも広がυを持つためである。
本発明による集積回路用基板の製造方法によれば、基板
に溝を形成する必要がないので、基板の反り、損傷の生
じるおそれが少なくなる。また、たとえ基板に反りが生
じても、基板の最も深い部分が陽極化成されるように時
間ｔｆＡ整する仁とによって、確夾に多孔質化で鰭、ま
た、それによって酸化物の形成が可能となる。従って、
基板の反りによって絶縁分離層が異面まで形成されない
といった従来の問題は解決される。そのため、製造工程
における歩留は大幅に向上する。
に溝を形成する必要がないので、基板の反り、損傷の生
じるおそれが少なくなる。また、たとえ基板に反りが生
じても、基板の最も深い部分が陽極化成されるように時
間ｔｆＡ整する仁とによって、確夾に多孔質化で鰭、ま
た、それによって酸化物の形成が可能となる。従って、
基板の反りによって絶縁分離層が異面まで形成されない
といった従来の問題は解決される。そのため、製造工程
における歩留は大幅に向上する。
更に、窒化膜によって不要な陽極化成や侵食を防止でき
るので、素子の信頼性を高めることができる利点もある
。窒化膜と酸化膜を併せで用いるので容量が直列に接続
されることになり容量を減少させる点、熱膨張係数の差
を緩和できる点ｌどにおいても有利である。
るので、素子の信頼性を高めることができる利点もある
。窒化膜と酸化膜を併せで用いるので容量が直列に接続
されることになり容量を減少させる点、熱膨張係数の差
を緩和できる点ｌどにおいても有利である。
なお、本発明によれば、７字形の溝を形成する必要がな
いので、基板の結晶面方位が制約されることがなく、あ
らゆる結晶面を利用して素子を形成できる。また、誘電
体分離用基板材料として品種に関係なく前述のＣ工程ま
で終了して在庫出来るので工程日数の短１ａ−？ａ−２
１の管理等で判造上有利となる。
いので、基板の結晶面方位が制約されることがなく、あ
らゆる結晶面を利用して素子を形成できる。また、誘電
体分離用基板材料として品種に関係なく前述のＣ工程ま
で終了して在庫出来るので工程日数の短１ａ−？ａ−２
１の管理等で判造上有利となる。
【図面の簡単な説明】
図面は本発明の実施例の正面断＋ｄｉ図を示す。
１１・・・・・・窒化膜、 １２・・・・−・酸化膜
。 １４・・・・・・窒化ｊ嘆 特許出願人 自動計測技術研究組合 手続補正書（方式） ｔ 事件の表示 昭和５７年特許願第１２７２２７号 ２、 発明の名称 集積回路用基板の製造方法 ３、補正をする者 事件との関係 特許出頼人 代表者 杉 山 卓 ４、 代理人 （１） 明細書の図面の簡単な説明の欄（２） 図
面 ｌ 補正の内容 （１）明細書の図面の簡単な説明の欄を以下の通り訂正
します。 「４、図面の簡単な説明 第１図（Ａ−Ｆ）は本発明の実施例の正面断面図を示す
。 １１・・・・・・窒化膜、 １２・・・・・・酸化膜
１４・・・・・・窒化膜 」（２）図
面を別紙の通り補正します。
。 １４・・・・・・窒化ｊ嘆 特許出願人 自動計測技術研究組合 手続補正書（方式） ｔ 事件の表示 昭和５７年特許願第１２７２２７号 ２、 発明の名称 集積回路用基板の製造方法 ３、補正をする者 事件との関係 特許出頼人 代表者 杉 山 卓 ４、 代理人 （１） 明細書の図面の簡単な説明の欄（２） 図
面 ｌ 補正の内容 （１）明細書の図面の簡単な説明の欄を以下の通り訂正
します。 「４、図面の簡単な説明 第１図（Ａ−Ｆ）は本発明の実施例の正面断面図を示す
。 １１・・・・・・窒化膜、 １２・・・・・・酸化膜
１４・・・・・・窒化膜 」（２）図
面を別紙の通り補正します。
Claims (2)
- （１） ）Ｐ ｋｌ晶シリコン基板の一表面にシリコ
ン９化膜を形成し、酸シリ−ｘ ｙ窒化膜上に（／ ｖ
コン酸化膜を形成し、該シリコン酸化膜表面に多結晶シ
リコンＭ９：形成し、咳単結晶シリコン基板を裏面から
研磨して所定の厚さとし、該研磨された単結晶シリコン
差板の表面の一部を窒化膜で覆い、該窒化膜をマスクと
してフジ化水素中で該単結晶シリコンを１徹極化成して
部分的に多孔質化し、航多孔質化したシリコンを酸化す
ることによって、シリコン酸化物によつ−Ｃ囲まれて絶
縁分離された複数の単結晶シリコンの島を形成すること
を特徴とする４へ積回路用基板の製造方法。 - （２） 該嘔結晶シリコン基板がＮ型の導ｒｒｒ、屓
であり、該研磨されたｊｌｔ結晶シリコン基板の表面の
一部を窒化膜で覆った後に該窒化膜をマスクとしてＰ型
の導に型の領域を該単結晶シリコン基板に形成し、該窒
化膜をマスクとしてフジ化水素中で該単結晶シリコン基
板のＰ型の領域を陽極化成して部分的に多孔質化するこ
とを／Ｉ？徴とする特許請求の範囲第１項記載の堆積回
路用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12722782A JPS5918657A (ja) | 1982-07-21 | 1982-07-21 | 集積回路用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12722782A JPS5918657A (ja) | 1982-07-21 | 1982-07-21 | 集積回路用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5918657A true JPS5918657A (ja) | 1984-01-31 |
| JPS6249733B2 JPS6249733B2 (ja) | 1987-10-21 |
Family
ID=14954873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12722782A Granted JPS5918657A (ja) | 1982-07-21 | 1982-07-21 | 集積回路用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5918657A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5439843A (en) * | 1992-01-31 | 1995-08-08 | Canon Kabushiki Kaisha | Method for preparing a semiconductor substrate using porous silicon |
-
1982
- 1982-07-21 JP JP12722782A patent/JPS5918657A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5439843A (en) * | 1992-01-31 | 1995-08-08 | Canon Kabushiki Kaisha | Method for preparing a semiconductor substrate using porous silicon |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6249733B2 (ja) | 1987-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07263541A (ja) | 誘電体分離基板およびその製造方法 | |
| JPH07118505B2 (ja) | 誘電体分離基板の製造方法 | |
| US3974006A (en) | Method of obtaining high temperature resistant assemblies comprising isolated silicon islands bonded to a substrate | |
| JPS5918657A (ja) | 集積回路用基板の製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH01302740A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| US4411060A (en) | Method of manufacturing dielectrically-isolated single-crystal semiconductor substrates | |
| JPS6152572B2 (ja) | ||
| JPH03229443A (ja) | 半導体装置 | |
| JP3099446B2 (ja) | 誘電体分離領域を有する半導体基板 | |
| JPS5918656A (ja) | 集積回路用基板の製造方法 | |
| JPH05275666A (ja) | Ｓｏｉ構造体の製造方法 | |
| JPS6244415B2 (ja) | ||
| JPS6244411B2 (ja) | ||
| JPS6244412B2 (ja) | ||
| JPS62229855A (ja) | 半導体装置の製造方法 | |
| JPS6244413B2 (ja) | ||
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPH0430449A (ja) | 半導体集積装置の製造方法 | |
| JPS6248040A (ja) | 絶縁分離基板及びその製造方法 | |
| JPH0212854A (ja) | 誘電体分離型半導体集積回路基板の製造方法 | |
| JPS62124753A (ja) | 絶縁層分離基板の製法 | |
| JPS6056291B2 (ja) | 誘電体絶縁分離基板の製造法 | |
| JPS6153857B2 (ja) | ||
| JPS6298639A (ja) | 誘電体分離基板の製造方法 |