JPS5918656A - 集積回路用基板の製造方法 - Google Patents
集積回路用基板の製造方法Info
- Publication number
- JPS5918656A JPS5918656A JP12722682A JP12722682A JPS5918656A JP S5918656 A JPS5918656 A JP S5918656A JP 12722682 A JP12722682 A JP 12722682A JP 12722682 A JP12722682 A JP 12722682A JP S5918656 A JPS5918656 A JP S5918656A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- nitride film
- silicon
- crystal silicon
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/7627—Vertical isolation by full isolation by porous oxide silicon, i.e. FIPOS techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、誘電体絶縁分離による集積回路用基板の製造
方法に係るもので、特に、絶縁分離領域となる、単結晶
シリコンの島を取り凹むシリコン酸化物の形成方法に関
するものである。
方法に係るもので、特に、絶縁分離領域となる、単結晶
シリコンの島を取り凹むシリコン酸化物の形成方法に関
するものである。
半導体集積回路における素子の分離の方法には種りおる
が、Ｒｔモ一般的に用いられているものはＦＮ接合分離
である。しかし、近時、Ｕ電体絶縁分離が、耐圧、容量
、スピード、リークなどの特性の面においてＰＮ接合分
離よりも優れているので、その利用が考えられている。
が、Ｒｔモ一般的に用いられているものはＦＮ接合分離
である。しかし、近時、Ｕ電体絶縁分離が、耐圧、容量
、スピード、リークなどの特性の面においてＰＮ接合分
離よりも優れているので、その利用が考えられている。
しかし、この誘電体絶縁分離においては、工数が多くな
ること、歩留が低下すること、などが集用化の上で大き
な問題となっている。
ること、歩留が低下すること、などが集用化の上で大き
な問題となっている。
最も多く利用される誘電体絶縁分離技術では、シリコン
基板にＶ字形の溝を形成し、溝に酸化膜形成後その上に
多結晶シリコンｆｃ１２００℃近い温度で約４００μｍ
堆積させている。このときの熱によってウェハが反った
り、損傷する問題があシ、またそのために、シリボン基
板を研磨したときに単結晶シリコンの島が設計通りにで
きず、削り過ぎとなったり、溝の底部まで削ることがで
きず完全に分離されなかったりしてしまうことが多い。
基板にＶ字形の溝を形成し、溝に酸化膜形成後その上に
多結晶シリコンｆｃ１２００℃近い温度で約４００μｍ
堆積させている。このときの熱によってウェハが反った
り、損傷する問題があシ、またそのために、シリボン基
板を研磨したときに単結晶シリコンの島が設計通りにで
きず、削り過ぎとなったり、溝の底部まで削ることがで
きず完全に分離されなかったりしてしまうことが多い。
上記のような誘電体絶縁分離技術における問題を解決す
る方法についても考えられている。一つは、多結晶シリ
コンを堆積させてもウェハの反りが小さくなるようにし
ようとするものである。もう一つの方法は、溝を形成す
ることなく誘電体の分離領域を形成しようとするもので
ある。このような技術については、特開昭５３−７０７
７７号公報などに示されているが、いずれも工数を多く
要するので、コスト、歩留の点で不利となり、また、誘
↑こ体形成のための酸化が十分に行なわれずに、誘電体
絶縁分離の特性を十分に生かせないなどという問題があ
る。
る方法についても考えられている。一つは、多結晶シリ
コンを堆積させてもウェハの反りが小さくなるようにし
ようとするものである。もう一つの方法は、溝を形成す
ることなく誘電体の分離領域を形成しようとするもので
ある。このような技術については、特開昭５３−７０７
７７号公報などに示されているが、いずれも工数を多く
要するので、コスト、歩留の点で不利となり、また、誘
↑こ体形成のための酸化が十分に行なわれずに、誘電体
絶縁分離の特性を十分に生かせないなどという問題があ
る。
本発明は、上記のような問題を解決して、極めて少）い
工数によって、信頼性が高く、特性の優れた誘電体絶縁
分離による集積回路用基板が得られる製造方法ｔ−提供
することを目的とする。
工数によって、信頼性が高く、特性の優れた誘電体絶縁
分離による集積回路用基板が得られる製造方法ｔ−提供
することを目的とする。
本発明による集積回路用基板の製造方法においては、単
結晶シリコンを部分的に酸化するととによって上記の目
的を達成するものであり、更に、昨結晶シリコンと多結
晶シリコンとの間の酸化膜−や多結晶シリコンを侵すこ
となく酸化することのできるものである。
結晶シリコンを部分的に酸化するととによって上記の目
的を達成するものであり、更に、昨結晶シリコンと多結
晶シリコンとの間の酸化膜−や多結晶シリコンを侵すこ
となく酸化することのできるものである。
以下、図面に従って、本発明の実施例につき説明する。
図面（Ａ−Ｆ）は発明の実施例を示す正面断面図である
。
。
Ｎ厘単結晶シリコン基板１０の一吹面に窒′イヒシリコ
ン（５ｉａＮａ）のｊ漠１１を約２００〜２０００大の
厚みで形成する（Ａ）。
ン（５ｉａＮａ）のｊ漠１１を約２００〜２０００大の
厚みで形成する（Ａ）。
０１ａＮ４の膜１１の上に二酸化シリコンＳ１ａ ２の
膜１２を４００υ〜８００Ｑλの厚みで形成する（功。
膜１２を４００υ〜８００Ｑλの厚みで形成する（功。
これらの窒化膜１１と酸化膜１２は誘電体として素子を
分離するために用いられるものであるが、酸化膜は必ず
しも形成する必要はない。窒化膜、酸化膜は通常気相成
長によって形成される。
分離するために用いられるものであるが、酸化膜は必ず
しも形成する必要はない。窒化膜、酸化膜は通常気相成
長によって形成される。
Ｅｌｉｏ２の膜１２の表面にシリコンを気相成長させる
と、多結晶シリコン１３が形成される。多結晶シリコン
１３はシリコンウェハを支持するのに十分な厚み、例え
ば６インチウェハの場合にｅよ約４００１１ｍとなるよ
うに形成される（Ｃ１）。
と、多結晶シリコン１３が形成される。多結晶シリコン
１３はシリコンウェハを支持するのに十分な厚み、例え
ば６インチウェハの場合にｅよ約４００１１ｍとなるよ
うに形成される（Ｃ１）。
単結晶シリコン基板１０を裏面から研磨して集積回路素
子を形成するのＦＣ’＞Ｈした厚みとする。通常は５〜
５０μｍ以内とする。研磨した面に窒化シリｊン（８ｌ
−ｓｒ４）の膜１４を形成し、分離領域となる部分のみ
をエツチングによって除去する（錫。
子を形成するのＦＣ’＞Ｈした厚みとする。通常は５〜
５０μｍ以内とする。研磨した面に窒化シリｊン（８ｌ
−ｓｒ４）の膜１４を形成し、分離領域となる部分のみ
をエツチングによって除去する（錫。
この窒化膜１４は分離領域の形成のためのｉスフとなる
もので、分離領域の面積よりも小さい面積の単結晶シリ
コン１０が露出するように形成しておくとよい。
もので、分離領域の面積よりも小さい面積の単結晶シリ
コン１０が露出するように形成しておくとよい。
次に、窒化膜１４をマスクとしてＰ型の不純物を単結晶
シリコン１０に注入または拡散によって、表面から窒化
膜１１に達するＰ型の領域を形成する（旬。この場合Ｐ
型の領域は単結晶シリコンの両面から拡散させるように
しても良い。但し、他の手段を併せて用いればと、のＦ
塑不純物は必ずしも注入または拡散せず知Ｎ型のｔまで
次の工程に進んでも良い。
シリコン１０に注入または拡散によって、表面から窒化
膜１１に達するＰ型の領域を形成する（旬。この場合Ｐ
型の領域は単結晶シリコンの両面から拡散させるように
しても良い。但し、他の手段を併せて用いればと、のＦ
塑不純物は必ずしも注入または拡散せず知Ｎ型のｔまで
次の工程に進んでも良い。
単結晶シリコン基板１００表面に窒化膜１４が部分的に
形成された状βｋにおいて単結晶シリコン基板１０をフ
ッ化水素（ＨＦ）中で陽極化成する。
形成された状βｋにおいて単結晶シリコン基板１０をフ
ッ化水素（ＨＦ）中で陽極化成する。
この陽極化成によって、露出した単結晶７リコンとその
下側の部分は多孔質シリコンとなる。この場合に、Ｐ壓
の領域が形成されていると陽極化成が容易となる。多孔
質シリコンは、表面から反対側の窒化膜１１まで達する
ようにして形成しておく。
下側の部分は多孔質シリコンとなる。この場合に、Ｐ壓
の領域が形成されていると陽極化成が容易となる。多孔
質シリコンは、表面から反対側の窒化膜１１まで達する
ようにして形成しておく。
多孔質シリコンは酸化されやすい性質を有しているので
、多孔質シリコンが形成されたウェハを酸化すると、多
孔質シリコンの部分は酸化が進みシリコン酸化物１５に
変化する（巧。このシリコン酸化物１５は、多孔質シリ
コンに対応する部分に、はｙ同じ面積で形成される。初
めに形成された酸化膜１２と７，３．ヤ化物、５□、よ
っ−、：□ｉ、て絶縁されて分離された単結晶シリコン
の島１υが形成される。
、多孔質シリコンが形成されたウェハを酸化すると、多
孔質シリコンの部分は酸化が進みシリコン酸化物１５に
変化する（巧。このシリコン酸化物１５は、多孔質シリ
コンに対応する部分に、はｙ同じ面積で形成される。初
めに形成された酸化膜１２と７，３．ヤ化物、５□、よ
っ−、：□ｉ、て絶縁されて分離された単結晶シリコン
の島１υが形成される。
最後に、窒化膜１４ｔ−除去し゛〔集積回路用基板が形
成される。
成される。
なお、酸化）漠１２は必ずしも必要ではなく、窒化膜の
みで曝結晶シリコンと多結晶シリコンを分離しても良い
。
みで曝結晶シリコンと多結晶シリコンを分離しても良い
。
上記のように、本発明による集積回路用基板の製造方法
においては、予め形成しておい７ヒ窒化膜を含む絶縁層
と、多孔質シリコンを酸化してできるシリコン酸化物と
ζでよって単結晶シリコンの島がＪ ｉＪ体層によって
絶縁分離されるように形成式れる。したがって、多孔質
シリコンの形成は、窒化シリコン膜の窓の部分から酸化
膜上に形成された窒化膜に達する範囲のみにおいて形成
すれば良く、従来のように単結晶シリコンの島の下側ま
で多孔質化したり酸化したりする必要はない９また、酸
化膜と単結晶シリコンの間に窒化膜が形成されているの
で、陽極化成の際に酸化膜あるいは多結晶シリコンが侵
されることがなく、必要な範囲のみが陽極化成ちれて多
孔質シリコンとな前述したが、窒化シリコン膜に形成す
る窓の大きさけ、多孔質化する領域の面積よ如も小さく
形成しておく。これは、Ｐ型領域の形成のときや、陽極
化成による多孔質化の際に、横方向にも広がりを持つた
めである。
においては、予め形成しておい７ヒ窒化膜を含む絶縁層
と、多孔質シリコンを酸化してできるシリコン酸化物と
ζでよって単結晶シリコンの島がＪ ｉＪ体層によって
絶縁分離されるように形成式れる。したがって、多孔質
シリコンの形成は、窒化シリコン膜の窓の部分から酸化
膜上に形成された窒化膜に達する範囲のみにおいて形成
すれば良く、従来のように単結晶シリコンの島の下側ま
で多孔質化したり酸化したりする必要はない９また、酸
化膜と単結晶シリコンの間に窒化膜が形成されているの
で、陽極化成の際に酸化膜あるいは多結晶シリコンが侵
されることがなく、必要な範囲のみが陽極化成ちれて多
孔質シリコンとな前述したが、窒化シリコン膜に形成す
る窓の大きさけ、多孔質化する領域の面積よ如も小さく
形成しておく。これは、Ｐ型領域の形成のときや、陽極
化成による多孔質化の際に、横方向にも広がりを持つた
めである。
本発明による集積回路用基板の製造方法によれげ、基板
に溝を形成する必要がないので、基板の反り、損傷の生
じるおそれが少なくなる。また、たとえ基板に反りが生
じても、基板の最も深い部分が陽極化成されるように時
間を調整することに」：って、確実に多孔質化でき、ま
た、それによって酸化物の形成が可能となる。従って、
基板の反りによって絶縁分離層が表面まで形成されない
といった従来の問題は解決される。そのため、製造工程
における歩留は大幅に向上する。
に溝を形成する必要がないので、基板の反り、損傷の生
じるおそれが少なくなる。また、たとえ基板に反りが生
じても、基板の最も深い部分が陽極化成されるように時
間を調整することに」：って、確実に多孔質化でき、ま
た、それによって酸化物の形成が可能となる。従って、
基板の反りによって絶縁分離層が表面まで形成されない
といった従来の問題は解決される。そのため、製造工程
における歩留は大幅に向上する。
更に、窒化膜によって不要な陽極化成や侵食を防止でき
るので、素子の信頼性を高めることかできる利点もある
。窒化膜と酸化膜を併せて用いれば、容量を減少させる
点、熱膨張係数の差を緩和 ′できる点などにお
いても有利である。
るので、素子の信頼性を高めることかできる利点もある
。窒化膜と酸化膜を併せて用いれば、容量を減少させる
点、熱膨張係数の差を緩和 ′できる点などにお
いても有利である。
なお、本発明によれば、７字形の溝を形成する必要がな
いので、基板の結晶面方位が制約されることがなく、あ
らゆる結晶面を利用して素子を形成できる。また、誘電
体分離用基板材料として品種に関係なく前述の０工程ま
で終了して在庫出来るので工程日数の短縮や数量の管理
等で製造上有利となる。
いので、基板の結晶面方位が制約されることがなく、あ
らゆる結晶面を利用して素子を形成できる。また、誘電
体分離用基板材料として品種に関係なく前述の０工程ま
で終了して在庫出来るので工程日数の短縮や数量の管理
等で製造上有利となる。
図面は本発明の実施例の正面断面図を示す。
１１・・・・・・窒化膜、 １２・・・・・・酸化膜。
１４・・・・・・窒化膜
特許出願人 自動計測技術研究組合
手続補正書（方式）６゜
特許庁長官若杉和夫 殿
１、 事件の表示
昭和５７年特許願第１２７２２６号
２、発明の名称
集積回路用基板の製造方法
３、 補正をする者
事件との関係 特許出願人
代表者 杉 山 卓
４、 代理人
補正の対象
（１）明細書の図面の簡単な説明の欄
（２）図面
補正の内容
（１）明細書の図面の簡単な説明の欄を以下の通り訂正
します。 ［４、図面の簡単な説明 第１図（Ａ−ｐ）は本発明の実於例の正面断面図を示す
。 １１・・・・・・窒化膜、１２・・・・・・酸化膜。 １４・・・・・・窒化膜 」（２）図
面を別紙の通り補正します。
します。 ［４、図面の簡単な説明 第１図（Ａ−ｐ）は本発明の実於例の正面断面図を示す
。 １１・・・・・・窒化膜、１２・・・・・・酸化膜。 １４・・・・・・窒化膜 」（２）図
面を別紙の通り補正します。
Claims (2)
- （１）単結晶シリコン基板の一表面にシリコン窒化膜を
形成し、該シリコン窒化膜上に多結晶シリコン層を形成
し、該単結晶シリコン基板を裏面から研磨して所定の厚
さとし、該研磨された単結晶シリコン基板の表面の一部
を窒化膜で覆い、咳窒化膜をマスクとしてフッ化水素中
で該単結晶シリ、？Ｊυ コンｔ−陽極化成して部分的に多孔質化し、該諸イヒ質 葉化したシリコンを酸、化することによって、シリコン
酸化物によって囲まれて絶縁分離された複数の単結晶シ
リコンの島を形成することを特徴とする集積回路用基板
の製造方法。 - （２）該単結晶シリコン基板がＮ型の導電型であり、該
研磨された単結晶シリコン基板の表面の一部を窒化膜で
覆った後に該窒化膜をマスクとしてＰ型の導Ｍ、型の領
域を該単結晶シリコン基板に形成し、該窒化膜をマスク
としてフッ化水素中で該単結晶シリコン基板のＰ型の領
域を陽極化成して部分的に多孔質化することを特徴とす
る特許請求の範囲第１項記載の集積回路用基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12722682A JPS5918656A (ja) | 1982-07-21 | 1982-07-21 | 集積回路用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12722682A JPS5918656A (ja) | 1982-07-21 | 1982-07-21 | 集積回路用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5918656A true JPS5918656A (ja) | 1984-01-31 |
| JPS6244414B2 JPS6244414B2 (ja) | 1987-09-21 |
Family
ID=14954846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12722682A Granted JPS5918656A (ja) | 1982-07-21 | 1982-07-21 | 集積回路用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5918656A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5439843A (en) * | 1992-01-31 | 1995-08-08 | Canon Kabushiki Kaisha | Method for preparing a semiconductor substrate using porous silicon |
-
1982
- 1982-07-21 JP JP12722682A patent/JPS5918656A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5439843A (en) * | 1992-01-31 | 1995-08-08 | Canon Kabushiki Kaisha | Method for preparing a semiconductor substrate using porous silicon |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6244414B2 (ja) | 1987-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| US3454835A (en) | Multiple semiconductor device | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPS5918656A (ja) | 集積回路用基板の製造方法 | |
| JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| US4411060A (en) | Method of manufacturing dielectrically-isolated single-crystal semiconductor substrates | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JPS5918657A (ja) | 集積回路用基板の製造方法 | |
| JPS6152572B2 (ja) | ||
| JPS6244415B2 (ja) | ||
| JPH05275666A (ja) | Ｓｏｉ構造体の製造方法 | |
| JPH03229443A (ja) | 半導体装置 | |
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6244413B2 (ja) | ||
| JPS6244412B2 (ja) | ||
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS61144036A (ja) | 半導体装置およびその製造方法 | |
| JPH0212854A (ja) | 誘電体分離型半導体集積回路基板の製造方法 | |
| JPS6244411B2 (ja) | ||
| JPS62124753A (ja) | 絶縁層分離基板の製法 | |
| JP3614927B2 (ja) | 張り合わせ半導体基板の作製方法 | |
| JPS5839026A (ja) | 半導体装置及びその製造方法 | |
| JPS6231139A (ja) | 絶縁分離溝の埋込方法 | |
| JPH08222625A (ja) | 誘電体分離基板の製造方法 |