DE3219441C2 - - Google Patents

Info

Publication number
DE3219441C2
DE3219441C2 DE3219441A DE3219441A DE3219441C2 DE 3219441 C2 DE3219441 C2 DE 3219441C2 DE 3219441 A DE3219441 A DE 3219441A DE 3219441 A DE3219441 A DE 3219441A DE 3219441 C2 DE3219441 C2 DE 3219441C2
Authority
DE
Germany
Prior art keywords
layer
polycrystalline silicon
silicon
laser
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3219441A
Other languages
English (en)
Other versions
DE3219441A1 (de
Inventor
Yoichi Itami Hyogo Jp Akasaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP56079813A external-priority patent/JPS6022493B2/ja
Priority claimed from JP56080565A external-priority patent/JPS57196521A/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3219441A1 publication Critical patent/DE3219441A1/de
Application granted granted Critical
Publication of DE3219441C2 publication Critical patent/DE3219441C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683Continuous wave laser beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/2636Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903Dendrite or web or cage technique
    • Y10S117/904Laser beam
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/913Graphoepitaxy or surface modification to enhance epitaxy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/09Laser anneal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/093Laser beam treatment in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleitervorrichtungen nach dem Oberbegriff des Anspru­ ches 1.
Aus der Zeitschrift "IEEE Transactions on Electron Devices", Vol. ED-27, No. 3, März 1980, Seiten 573 bis 578 ist bereits ein Verfahren zur Herstellung von Halb­ leitervorrichtungen mit den folgenden Stufen bekannt.
Auf einer isolierenden Schicht (Al2O3) wird eine polykristalline Siliziumschicht ausgebildet, es wird dann die polykristalline Siliziumschicht mit einem Laserstrahl unter Veränderung der Kristallschicht bestrahlt, wobei man eine Schicht, die hauptsächlich Silizium enthält, auf der geänderten polykristallinen Siliziumschicht ausbil­ det. Schließlich wird die hauptsächlich Silizium enthal­ tende Schicht und die polykristalline Siliziumschicht mit einem Ionenstrahl zur Veränderung der Dotierung bestrahlt.
Aus der Zeitschrift "Japanese Journal of Applied Physics", Vol. 19, No. 1, Januar 1980, Seiten 23 bis 26 ist ein Verfahren zur Herstellung von Schichten für Halb­ leitervorrichtungen bekannt, bei dem man die folgenden Verfahrensschritte durchführt.
Bildung einer polykristallinen Siliziumschicht auf einer isolierenden oder amorphen Schicht (SiO2), Bestrahlen der polykristallinen Siliziumschicht mit einem Laser­ strahl unter Veränderung der Kristallschicht.
Auch ist ein Verfahren zur Herstellung einer Halbleiter­ vorrichtung unter Ausbildung einer monokristallinen oder im wesentlichen monokristallinen Halbleiterschicht auf einer Isolieschicht oder einer amorphen Schicht bekannt, bei welcher, wie dies in Fig. 1 gezeigt wird, eine poly­ kristalline Siliziumschicht 12 auf einer Isolierschicht 10 aus einem amorphen Material wie SiO2 nach der CVD- Methode gebildet wird, und die polykristalline Schicht 12 dann mit einem Laserstrahl 20 bestrahlt wird, um die letztere zu schmelzen und dadurch die Korngröße zu erhö­ hen und einen Teil der polykristallinen Struktur in eine monokristalline Struktur umzuwandeln.
Bei einer weiteren bekannten Verfahrensweise kann man die Kristallstruktur dadurch noch verbessern, daß man ein Gitter 11 auf einer amorphen isolierenden Schicht 10 bil­ det, wie dies in Fig. 2a gezeigt wird. Eine polykristal­ line Siliziumschicht 12 wird auf der isolierenden Schicht 10 mit dem Gitter gebildet und dann wird die Silizium­ schicht 12 mit einem Laserstrahl unter Ausbildung einer monokristallinen Siliziumschicht 13, wie in Fig. 2b ge­ zeigt wird, getempert. Bei diesem Verfahren wird die Kristallorientierung aufgrund des Vorhandenseins der Seitenwandungen der Vertiefungen des Gitters orientiert, und damit wird eine Verbesserung der Kristallisation ermöglicht.
Bei diesem bekannten Verfahren ist jedoch die Verbesse­ rung der Kristallisation durch die Tatsache beschränkt, daß die Korngröße der nach der CVD-Methode gebildeten polykristallinen Siliziumschicht durch das Tempern ver­ größert wird, wenn man die Bestrahlung mit dem Laser­ strahl vornimmt, und es ist schwierig, die gesamte poly­ kristalline Siliziumschicht, deren Korngröße in der Größenordnung von 0,1 µm liegt, auf einmal in eine mono­ kristalline Siliziumschicht zu überführen. Um das über einen großen Bereich ausgebreitete polykristalline Sili­ zium in monokristallines Silizium zu überführen, ist es erforderlich, einen Laser hoher Energie zu verwenden. Die Verwendung von Hochenergielaserstrahlen verursacht je­ doch, daß sich eine polykristalline Siliziumschicht von der amorphen SiO2-Schicht abtrennt und dadurch wird das angestrebte Ziel nicht erreicht.
Die der Erfindung zugrunde liegende Aufgabe besteht darin, die Nachteile der vorerwähnten üblichen Verfahren zu vermeiden und ein Verfahren zu zeigen, mittels dessen man eine hochgradig monokristalline Schicht auf einer isolierenden oder amorphen Schicht, auf welcher eine polykristalline Siliziumschicht auf der isolierenden oder amorphen Schicht aufgetragen ist, wachsen zu lassen, wo­ bei die Möglichkeit gegeben sein soll, die Korngröße zu erhöhen, indem man mit einem Laserstrahl derart tempert, daß die Kristallschicht einer darauf später geformten epitaxialen Schicht ansteigt.
Diese Aufgabe wird erfindungsgemäß durch die im Kenn­ zeichnungsteil des Anspruches 1 aufgeführten Merkmale gelöst.
Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen 2 und 3.
Im folgenden wird die Erfindung anhand von Ausführungs­ beispielen unter Hinweis auf die Zeichnung näher erläu­ tert. Es zeigt
Fig. 1 beschreibt ein übliches Verfahren zur Erhöhung der Korngröße von polykristallinem Silizium unter An­ wendung einer Schichttemperung;
Fig. 2a und 2b beschreiben eine übliche graphoepitaxiale Methode;
Fig. 3a bis 3d zeigen Querschnitte gemäß einer ersten Aus­ führungsform mit Merkmalen nach der Erfindung;
Fig. 4a bis 4d zeigen ähnliche Querschnitte gemäß einer zweiten Ausführungsform mit Merkmalen nach der Erfindung;
Fig. 5a bis 5e sind ähnliche Querschnitte gemäß einer drit­ ten Ausführungsform mit Merkmalen nach der Erfindung und
Fig. 6a bis 6h sind ähnliche Querschnitte und zeigen eine vierte Ausführungsform mit Merkmalen nach der Erfindung.
In den Fig. 3a bis 3d, die eine erste Ausführungsform der Erfindung beschreiben, wird beispielsweise eine Silizium­ oxid (SiO2)-Schicht 10 durch thermische Oxidation eines Halbleitersubstrats 14 aus einem Material wie einem mono­ kristallinen Silizium (Fig. 3a) gebildet. Das Material der Schicht 10 kann SiO2 sein, dessen spezifische Dielektrizität niedrig ist, wenn ein LSI oder IC in einem oberen Teil des Siliziumkristalls, der elektrisch von dem Substrat 14 ge­ trennt ist, inkorporiert wird. Wenn man den Energiespiel­ raum des Laser-Temperns erhöhen möchte, kann die Schicht 10 aus Siliziumnitrid (Si3N4) bestehen. Alternativ ist es mög­ lich, einen isolierenden Körper anstelle der Isolierschicht auf dem Halbleitersubstrat zu verwenden, oder man kann für diesen Zweck auch ein amorphes Material verwenden. Die Dic­ ke der SiO2-Schicht kann beliebig sein. Jedoch beträgt die Dicke zweckmäßigerweise 1 bis 2 µm bei der thermischen Oxi­ dation unter Bildung von SiO2 und unter Berücksichtigung der kapazitiven Kupplung desselben an das Substrat.
Anschließend wird eine dünne polykristalline Siliziumschicht 12 unter Anwendung einer CVD-Methode aufgetragen. Die Dicke der Schicht 12 liegt in der Größenordnung von 0,1 bis 0,3 µm. Dann wird die Schicht 12 mit einem Laserstrahl 20 zur Erhö­ hung der Korngröße bestrahlt. Die angewendete Laserenergie soll ausreichen, um die polykristalline Siliziumschicht 12 zu schmelzen und deren Korngröße zu erhöhen, wie dies in Fig. 3b gezeigt wird, wodurch man eine polykristalline Sili­ ziumschicht 13, enthaltend Monokristalle einer Größe im Be­ reich von 5 µm bis zu mehreren 10 µm erhält. Als Laser kann man einen solchen mit kontinuierlichen Wellen (CW), z. B. einen CW Argon-Laser verwenden.
Dann wird, wie dies in Fig. 3c gezeigt wird, eine epitaxia­ le Schicht 15, die hauptsächlich Silizium enthält, auf der Schicht 13 gebildet.
Es wird hier festgehalten, daß die Bedingungen des epitaxia­ len Wachstums auf der Schicht 15 in erheblichem Maße die Eigenschaften der später zu erhaltenden Schicht beeinflus­ sen. Die Bedingungen, unter denen besonders bevorzugte Kri­ stalle erhältlich sind, sind solche, bei denen man das epitaxia­ le Wachstum unter einem verminderten Druck in einer Atmos­ phäre, die hauptsächlich aus Dichlorsilan (SiH2Cl2)-Gas besteht, bei verhältnismäßig hohen Temperaturen (z. B. 1080°C) vornimmt. Die Dicke kann je nach der Struktur des herzu­ stellenden Gegenstandes und der Energie des Laserlichtes bestimmt werden und liegt im allgemeinen bei 0,5 bis 1,0 µm. Ist die Schicht zu dünn, so wird die Kontrolle des epi­ taxialen Wachstums unzureichend. Die polykristallinen Si­ liziumschichten 13 und 15 werden dann durch das Laserlicht aus einem CW-Laser ähnlich wie das Laserlicht 20 in Fig. 3a miteinander verschmolzen unter Ausbildung von monokristalli­ nem Silizium und somit unter Erhalt einer monokristallinen Siliziumschicht 16, wie dies in Fig. 3d gezeigt wird.
Indem man zunächst die dünne polykristalline Siliziumschicht 12 bildet und dann die Monokristallisation der Schicht 12 durch Lasertemperung erhöht, wird die Kristallgröße der auf der Schicht 12 gebildeten epitaxialen Schicht 15 sehr groß. Dadurch wird es bei der nächsten Lasertemperung mög­ lich, eine hochqualitative monokristalline Ausbreitung über eine große Fläche zu erzielen.
Gemäß einer zweiten Ausführungsform der Erfindung, die in den Fig. 4a bis 4d gezeigt wird, wird eine graphoepitaxiale Methode mit der ersten Ausführungsform vereint, um dadurch noch die Kristallisation zu verbessern. In Fig. 4a wird eine dünne polykristalline Siliziumschicht 12 auf einem Raster oder Gitter 11 auf der SiO2-Schicht 10 abgeschieden und dann mit Laser­ licht getempert. Dann führt man ein ähnliches Verfahren wie bei Fig. 3 durch unter Erhalt einer hoch­ qualitativen kristallinen Schicht 16.
Fig. 5a bis 5e beschreiben eine dritte Ausführungsform der Erfindung. Wie in Fig. 5a gezeigt wird, wird auf der epi­ taxialen Schicht 15, welche die äußerste Laminierungsschicht bildet auf dem monokristallinen Siliziumsubstrat 14, der Silizium­ oxid- oder Siliziumnitridschicht 10, der polykristallinen Siliziumschicht 13, enthaltend monokristallines Silizium und der epitaxialen Schicht 15, die hergestellt wurde ge­ mäß den Stufen gezeigt in Fig. 3a bis 3c, eine Anti­ oxidationsschicht 17 aus Siliziumnitrid (Si3N4) gebildet. Zu dieser Zeit ist es möglich, eine SiO2-Schicht (nicht gezeigt) unterhalb der Si3N4-Schicht 17 vorzusehen. Eine solche Schicht kann als Unterlage verwendet werden. Die Dicke der Si3N4-Schicht 17 liegt in der Größenordnung von 500 bis 1000 Å und die der SiO2-Schicht unter der Schicht 17, so­ fern vorhanden, liegt in der gleichen Größenordnung. Dann wird, wie in Fig. 5a gezeigt wird, ein Photolack 30 auf jeden Teil entsprechend den Abtrennflächen der zu bildenden Halbleitervorrichtung gebildet, und eine übliche Photogravier­ technik wird angewendet, um die Si3N4-Schicht 17 und die po­ lykristalline Siliziumschicht 15 unter der Schicht 17, die sich nicht unter dem Photolack 30 befindet, wegzuätzen. Nach dem Ätzen wird der Photolack 30 auf der Schicht 17 ent­ fernt, wie dies in Fig. 5b gezeigt wird. Dann wird, unter Verwendung der freigelegten Schicht 17 als Maskierung eine Oxidation durchgeführt, um die restlichen Teile der Silizium­ schichten 13, 15 zu oxidieren, so daß die Fläche der Sili­ ziumschicht 15 unter der Maskierung, d. h. die Silizium­ fläche von einer Oxidschicht 10 umgeben ist, wie dies in Fig. 5c gezeigt wird. Das vorerwähnte Verfahren ist als sog. isoplanare Methode bekannt.
Anschließend wird die verbliebene Si3N4-Schicht 17 entfernt und die Siliziumflächen 13, 15 werden, wie dies in Fig. 5d gezeigt wird, laserbehandelt und in eine monokristalline Siliziumfläche 16 überführt, wie dies in Fig. 5e gezeigt wird. Die zu schmelzende Fläche kann nur die Fläche der Siliziumfläche sein, die eine aktive Region wird, und diese Fläche liegt im allgemeinen in der Größe von 5 × 20 µm, wenn ein LSI gebildet wird. Es wurde festgestellt, daß die Monokristallisation einer Fläche der vorerwähnten Größe gemäß dieser Ausführungsform leicht erzielt werden kann. Es ist auch möglich, die Si3N4-Schicht als eine Antireflexions­ schicht zu verwenden und die Siliziumschicht in dem in Fig. 5c gezeigten Zustand zu behandeln.
Gemäß der dritten Ausführungsform ist es möglich, weil die Siliziumschicht 15, welche von der dicken SiO2-Schicht 10 umgeben ist, schmilzt und weil die Schicht 10 eine gute Wärmeleitfähigkeit aufweist und als Wärmestrahler wirkt, einer weniger starken Laser zu verwenden, das Verfahren zu vereinfachen und leichter durchführbar zu gestalten.
Fig. 6a bis 6b beschreiben eine vierte Ausführungsform der Erfindung. Dabei wird die Kristallisation im Vergleich zu der dritten Ausführungsform noch weiter verbessert, indem man diese mit der graphoepitaxialen Methode kombiniert. In Fig. 6a wird eine polykristalline Siliziumschicht 12 auf das Gitter 11 des SiO2 niedergeschlagen und laser-getempert. Anschließend wird gemäß einem gleichen Verfahren, wie dies bei der dritten Ausführungsform gemäß Fig. 5 dargestellt wird, eine monokristalline Siliziumfläche 16 mit guter Kri­ stallinität erhalten.
Wie bereits erwähnt, ist es ein wesentliches Merkmal der Erfindung, die anfänglich dünne polykristalline Silizium­ schicht vor der Ausbildung der epitaxialen Schicht auf der getemperten Schicht zu tempern. Obwohl es unmöglich ist, die Ziele der Erfindung zu erreichen unter Verwendung einer CVD-polykistallinen Siliziumschicht anstelle einer epi­ taxialen Schicht, kann man doch ein ausreichend polykri­ stallines Silizium mit einer genügend großen Korngröße durch epitaxiales Wachsen unter vermindertem Druck bei einer relativ hohen Temperatur erzielen. Große Monokristalle er­ hält man, indem man das so erhaltene polykristalline Sili­ zium mit einem Laser- oder Elektronenstrahl tempert.
Indem man weiterhin die polykristalline Siliziumschicht, deren Korngröße vergrößert wurde, umgibt und die umgebende Schicht mit Laser tempert, schmilzt das polykristalline Silizium und rekristallisiert und geht dadurch leicht in ein monokristallines Silizium über. Man kann leicht Elemen­ te wie MOS-Transistoren und/oder bipolare Transistoren innerhalb der so erhaltenen Si-Fläche und unter Anwendung bekannter Verfahren ausbilden. Daher wird es möglich, Halb­ leiterelemente für hohe Beanspruchungen von sehr kleiner Größe herzustellen.
Zwar erfordert die vorliegende Erfindung die Bildung eines Paares von übereinanderliegenden polykristallinen Silizium­ schichten und von zwei Laser- oder Elektronenstrahltemper­ behandlungen, das erhaltene monokristalline Silizium hat jedoch eine große Größe und sehr gute Qualität und ist solchem, das nach den üblichen SOS(Silizium-auf-Saphier)- oder SOI(Silizium-auf-Isolator)-Methoden erhältlich ist, überlegen.

Claims (4)

1. Verfahren zur Herstellung von Halbleitervorrichtungen mit den folgenden Stufen:
  • (a) Bildung einer polykristallinen Silicium­ schicht (10) auf einer isolierenden oder amorphen Schicht (14);
  • (b) Bestrahlen der polykristallinen Silicium­ schicht (10) mit einem Laser- oder Elektronenstrahl unter Vergrößerung der Korngröße der Kristallschicht; und
  • (c) epitaxiale Ausbildung einer Schicht (12), die hauptsächlich Silicium enthält, auf der geänder­ ten polykristallinen Siliciumschicht (10),
dadurch gekennzeichnet, daß man
  • (d) die epitaxial gewachsene Schicht (12) und die polykristalline Siliciumschicht (10) mit einem Laser- oder Elektronenstrahl unter Ausbildung von monokristallinem Silicium bestrahlt und in Stufe (c) die epitaxial gewachsene Schicht (12) in einer SiH2Cl2-Atmosphäre unter vermindertem Druck ausbildet.
2. Verfahren gemäß Anspruch 1, dadurch gekenn­ zeichnet, daß man die polykristalline Sili­ ciumschicht (10) in Stufe (a) auf der isolierenden oder amorphen Schicht (14) mit einem Raster bildet.
3. Verfahren gemäß Ansprüchen 1 oder 2, dadurch ge­ kennzeichnet, daß man als Isolierschicht (14) in (a) Siliciumoxid oder Siliciumnitrid ver­ wendet.
DE19823219441 1981-05-25 1982-05-24 Verfahren zur herstellung von halbleitervorrichtungen Granted DE3219441A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP56079813A JPS6022493B2 (ja) 1981-05-25 1981-05-25 半導体装置の製造方法
JP56080565A JPS57196521A (en) 1981-05-27 1981-05-27 Growing method of crystal

Publications (2)

Publication Number Publication Date
DE3219441A1 DE3219441A1 (de) 1982-12-16
DE3219441C2 true DE3219441C2 (de) 1989-07-20

Family

ID=26420813

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19823219441 Granted DE3219441A1 (de) 1981-05-25 1982-05-24 Verfahren zur herstellung von halbleitervorrichtungen
DE3249777A Expired DE3249777C2 (de) 1981-05-25 1982-05-24

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE3249777A Expired DE3249777C2 (de) 1981-05-25 1982-05-24

Country Status (2)

Country Link
US (1) US4448632A (de)
DE (2) DE3219441A1 (de)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302230A (en) * 1980-02-27 1994-04-12 Ricoh Company, Ltd. Heat treatment by light irradiation
JPS58115832A (ja) * 1981-12-28 1983-07-09 Fujitsu Ltd 半導体装置の製造方法
JPS59195871A (ja) * 1983-04-20 1984-11-07 Mitsubishi Electric Corp Mos電界効果トランジスタの製造方法
JPS59205712A (ja) * 1983-04-30 1984-11-21 Fujitsu Ltd 半導体装置の製造方法
US4619034A (en) * 1983-05-02 1986-10-28 Ncr Corporation Method of making laser recrystallized silicon-on-insulator nonvolatile memory device
US4592799A (en) * 1983-05-09 1986-06-03 Sony Corporation Method of recrystallizing a polycrystalline, amorphous or small grain material
US4559102A (en) * 1983-05-09 1985-12-17 Sony Corporation Method for recrystallizing a polycrystalline, amorphous or small grain material
JPS59208743A (ja) * 1983-05-13 1984-11-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS59229815A (ja) * 1983-06-13 1984-12-24 Hitachi Ltd 半導体基板の製造方法
JPS6089953A (ja) * 1983-10-22 1985-05-20 Agency Of Ind Science & Technol 積層型半導体装置の製造方法
JPH0712086B2 (ja) * 1984-01-27 1995-02-08 株式会社日立製作所 ダイヤフラムセンサの製造方法
US4564403A (en) * 1984-01-27 1986-01-14 Sony Corporation Research Center Single-crystal semiconductor devices and method for making them
JPS60202952A (ja) * 1984-03-28 1985-10-14 Fujitsu Ltd 半導体装置の製造方法
US4719183A (en) * 1984-10-03 1988-01-12 Sharp Kabushiki Kaisha Forming single crystal silicon on insulator by irradiating a laser beam having dual peak energy distribution onto polysilicon on a dielectric substrate having steps
JPS61121433A (ja) * 1984-11-19 1986-06-09 Sharp Corp 半導体基板
US5296089A (en) * 1985-12-04 1994-03-22 Massachusetts Institute Of Technology Enhanced radiative zone-melting recrystallization method and apparatus
US4889583A (en) * 1985-12-04 1989-12-26 Massachusetts Institute Of Technology Capping technique for zone-melting recrystallization of insulated semiconductor films
US5264072A (en) * 1985-12-04 1993-11-23 Fujitsu Limited Method for recrystallizing conductive films by an indirect-heating with a thermal-conduction-controlling layer
US5308594A (en) * 1985-12-04 1994-05-03 Massachusetts Institute Of Technology Edge-heat-sink technique for zone melting recrystallization of semiconductor-on-insulator films
DE3685732T2 (de) * 1985-12-20 1993-01-21 Agency Ind Science Techn Verfahren zur herstellung einer monokristallinen duennen schicht.
JPS62206816A (ja) * 1986-03-07 1987-09-11 Agency Of Ind Science & Technol 半導体結晶層の製造方法
US4752590A (en) * 1986-08-20 1988-06-21 Bell Telephone Laboratories, Incorporated Method of producing SOI devices
JPS63119218A (ja) * 1986-11-07 1988-05-23 Canon Inc 半導体基材とその製造方法
US4863878A (en) * 1987-04-06 1989-09-05 Texas Instruments Incorporated Method of making silicon on insalator material using oxygen implantation
US4902642A (en) * 1987-08-07 1990-02-20 Texas Instruments, Incorporated Epitaxial process for silicon on insulator structure
US5363799A (en) * 1987-08-08 1994-11-15 Canon Kabushiki Kaisha Method for growth of crystal
US5081062A (en) * 1987-08-27 1992-01-14 Prahalad Vasudev Monolithic integration of silicon on insulator and gallium arsenide semiconductor technologies
US5066610A (en) * 1987-11-20 1991-11-19 Massachusetts Institute Of Technology Capping technique for zone-melting recrystallization of insulated semiconductor films
US5238879A (en) * 1988-03-24 1993-08-24 Siemens Aktiengesellschaft Method for the production of polycrystalline layers having granular crystalline structure for thin-film semiconductor components such as solar cells
DE3814348A1 (de) * 1988-04-28 1989-11-09 Philips Patentverwaltung Verfahren zur herstellung einer polykristallinen halbleitenden widerstandsschicht aus silicium auf einem siliciumtraeger
US5190613A (en) * 1988-10-02 1993-03-02 Canon Kabushiki Kaisha Method for forming crystals
SG108807A1 (en) 1989-02-14 2005-02-28 Seiko Epson Corp A semiconductor device and its manufacturing method
SG99827A1 (en) * 1989-02-14 2003-11-27 Seiko Epson Corp A method of manufacturing a semiconductor device
JP2508247B2 (ja) * 1989-03-20 1996-06-19 三菱電機株式会社 マスクromの製造方法
US4972248A (en) * 1989-05-11 1990-11-20 Syracuse University Multi-layer circuit structure with thin semiconductor channels
DE69126228T2 (de) * 1990-03-24 1997-10-09 Canon Kk Optische Wärmebehandlungsmethode für Halbleiterschicht und Herstellungsverfahren von Halbleiteranordnung mit solcher Halbleiterschicht
JP2620895B2 (ja) * 1990-09-07 1997-06-18 モトローラ・インコーポレーテッド 電界放出装置を備えた電子装置
JPH06140631A (ja) * 1992-10-28 1994-05-20 Ryoden Semiconductor Syst Eng Kk 電界効果型薄膜トランジスタおよびその製造方法
JP3047656B2 (ja) * 1993-01-12 2000-05-29 株式会社村田製作所 InSb薄膜の製造方法
US5456763A (en) * 1994-03-29 1995-10-10 The Regents Of The University Of California Solar cells utilizing pulsed-energy crystallized microcrystalline/polycrystalline silicon
JP3421882B2 (ja) * 1994-10-19 2003-06-30 ソニー株式会社 多結晶半導体薄膜の作成方法
JP3234762B2 (ja) * 1996-02-26 2001-12-04 シャープ株式会社 半導体装置の製造方法
DE19643039A1 (de) * 1996-10-18 1998-04-23 Strunk Horst P Prof Dr Verfahren zur Veränderung der Kristallstruktur dünner Zonen sowie zur Kristallisation amorpher Schichten durch Druckwellen
DE10141352A1 (de) * 2001-08-23 2003-06-05 Osram Opto Semiconductors Gmbh Verfahren zur Oberflächenbehandlung eines Halbleiters
KR100425462B1 (ko) * 2001-09-10 2004-03-30 삼성전자주식회사 Soi 상의 반도체 장치 및 그의 제조방법
EP1326273B1 (de) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US7202143B1 (en) * 2003-10-23 2007-04-10 The Board Of Trustees Of The University Of Arkansas Low temperature production of large-grain polycrystalline semiconductors

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3304403A (en) * 1963-10-14 1967-02-14 Texas Instruments Inc Laser welding of contacts
DE1514288A1 (de) * 1964-12-11 1969-06-12 Philips Nv Verfahren zum Herstellen von Halbleitern
DE1540991A1 (de) * 1964-11-19 1970-02-19 Philips Nv Verfahren zur Herstellung eines Koerpers mit einem UEbergang zwischen zwei verschiedenen Materialien,insbesondere Halbleitermaterialien und durch dieses Verfahren hergestellte Koerper
CH598695A5 (de) * 1975-01-13 1978-05-12 Rca Corp
DE2825212B1 (de) * 1978-06-08 1979-07-12 Siemens Ag Verfahren zur Herstellung von Halbleiterbauelementen mittels eines kurzen,intensiven Laserlichtpulses
DE2535813C2 (de) * 1975-08-11 1980-11-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einkristalliner Schichten aus Halbleitermaterial auf einer elektrisch isolierenden Unterlage
DE3043676A1 (de) * 1979-11-22 1981-09-17 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren und vorrichtung zur herstellung von halbleitervorrichtungen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1043569A (en) * 1964-09-03 1966-09-21 Ferranti Ltd Improvements relating to the manufacture of semiconductor devices
US3585088A (en) * 1968-10-18 1971-06-15 Ibm Methods of producing single crystals on supporting substrates
JPS5377169A (en) * 1976-12-20 1978-07-08 Fujitsu Ltd Production of semiconductor device
US4147584A (en) * 1977-12-27 1979-04-03 Burroughs Corporation Method for providing low cost wafers for use as substrates for integrated circuits
US4152182A (en) * 1978-05-15 1979-05-01 International Business Machines Corporation Process for producing electronic grade aluminum nitride films utilizing the reduction of aluminum oxide
US4345967A (en) * 1980-03-04 1982-08-24 Cook Melvin S Method of producing thin single-crystal sheets

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3304403A (en) * 1963-10-14 1967-02-14 Texas Instruments Inc Laser welding of contacts
DE1540991A1 (de) * 1964-11-19 1970-02-19 Philips Nv Verfahren zur Herstellung eines Koerpers mit einem UEbergang zwischen zwei verschiedenen Materialien,insbesondere Halbleitermaterialien und durch dieses Verfahren hergestellte Koerper
DE1514288A1 (de) * 1964-12-11 1969-06-12 Philips Nv Verfahren zum Herstellen von Halbleitern
CH598695A5 (de) * 1975-01-13 1978-05-12 Rca Corp
DE2535813C2 (de) * 1975-08-11 1980-11-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einkristalliner Schichten aus Halbleitermaterial auf einer elektrisch isolierenden Unterlage
DE2825212B1 (de) * 1978-06-08 1979-07-12 Siemens Ag Verfahren zur Herstellung von Halbleiterbauelementen mittels eines kurzen,intensiven Laserlichtpulses
DE3043676A1 (de) * 1979-11-22 1981-09-17 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren und vorrichtung zur herstellung von halbleitervorrichtungen

Non-Patent Citations (9)

* Cited by examiner, † Cited by third party
Title
GB-Z: Solid-State Eclectronics, Bd.17, S.245-249 *
JP-Z: Japanese Journal of Applied Physics, Vol.19, No.1, 1980, S. L 23 bis L 26 *
US-Z: Appl. Phys. Letters, 26, 1975, S.569-571 *
US-Z: Applied Physics Letters, Vol. 38, No.4, 15. Februar 1981, S.248-250 *
US-Z: Electronics, Bd.37, 19. Oktober 1964, S. 96-101 *
US-Z: Electronics, May 26, 1977, S.99-104 *
US-Z: IBM Technical Disclosure Bulletin, Bd.7, No.3, August 1964, S.224 *
US-Z: IEEE Transactions on Electron Devices, Vol. ED.27, No.1, 1980, S.290-293 *
US-Z: IEEE Transactions on Electron Devices, Vol.ED-27, No.3, March 1980, S. 573-578 *

Also Published As

Publication number Publication date
DE3249777C2 (de) 1989-04-20
DE3219441A1 (de) 1982-12-16
US4448632A (en) 1984-05-15

Similar Documents

Publication Publication Date Title
DE3219441C2 (de)
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE2808257C3 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4430120B4 (de) Verfahren zur Erzeugung eines Dielektrikums
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE69333173T2 (de) Verfahren zur Herstellung eines Substrates mit einer Halbleiterschicht auf einem Isolator
EP0010596A1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE4229628A1 (de) Halbleitereinrichtung vom stapeltyp und verfahren zur herstellung einer solchen
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE3215101C2 (de) Verfahren zum Herstellen einer Öffnung mit abgeschrägten Kanten in einer Passivierschicht
DE2615754C2 (de)
DE3108146C2 (de)
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE1961634B2 (de) Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors
DE3634140C2 (de)
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
DE2738961A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation
DE3525550A1 (de) Verfahren zur herstellung von feldeffekttransistoren mit isoliertem gate und hoher ansprechgeschwindigkeit in integrierten schaltungen hoher dichte
DE10259728B4 (de) Verfahren zur Herstellung einer Grabenisolationsstruktur und Verfahren zum Steuern eines Grades an Kantenrundung einer Grabenisolationsstruktur in einem Halbleiterbauelement
DE19515346C2 (de) Verfahren zum selektiven Aufwachsen einer epitaxialen Schicht auf einem Halbleitersubstrat
DE3313163C2 (de)

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 3249712

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 3249712

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 3249777

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 3249777

AH Division in

Ref country code: DE

Ref document number: 3249777

Format of ref document f/p: P

AH Division in

Ref country code: DE

Ref document number: 3249777

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee