JPS61292935A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61292935A JPS61292935A JP13429885A JP13429885A JPS61292935A JP S61292935 A JPS61292935 A JP S61292935A JP 13429885 A JP13429885 A JP 13429885A JP 13429885 A JP13429885 A JP 13429885A JP S61292935 A JPS61292935 A JP S61292935A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- nitride film
- porous silicon
- porous
- island regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/7627—Vertical isolation by full isolation by porous oxide silicon, i.e. FIPOS techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、多孔質シリコン層を酸化することにより複
数のシリコン島領域を絶縁分離するようにした半導体装
置の製造方法に関する。
数のシリコン島領域を絶縁分離するようにした半導体装
置の製造方法に関する。
（従来の技術）
上記のような半導体装置の製造方法の従来例を第２図を
参照して説明する。
参照して説明する。
第２図（ａｌにおいて、１はＰ型シリコン基板であり、
まず、この基板１上に窒化膜２を被着する（第２図（ａ
））。
まず、この基板１上に窒化膜２を被着する（第２図（ａ
））。
次に、周知のホトリソエツチング技術にて分離開孔窓３
を窒化膜２に形成する。しかる後、その分離開孔窓３全
通してＰ型不純物のイオン注入を行うことにより、その
分離開孔窓３に対応する部分の基板１表面部内に高濃度
のＰ型層４を形成する（第２図（ｂ））。
を窒化膜２に形成する。しかる後、その分離開孔窓３全
通してＰ型不純物のイオン注入を行うことにより、その
分離開孔窓３に対応する部分の基板１表面部内に高濃度
のＰ型層４を形成する（第２図（ｂ））。
その後、イオン注入を行うことにより、窒化膜２下の基
板１表面部内にＮ型層のシリコン島領域５を形成する。
板１表面部内にＮ型層のシリコン島領域５を形成する。
この時、前記高濃度Ｐ型層４が形成されていた領域は、
基板１の他の領域と同様に低濃［Ｐ型領域に戻る（第２
図（Ｃ））。
基板１の他の領域と同様に低濃［Ｐ型領域に戻る（第２
図（Ｃ））。
次に、弗化水素酸などの強酸性ＷＩｗ！Ｌ中でＰ型シリ
コン基板１を所定の深さまで陽極化成処理することによ
り、シリコン基板１の表面側を、Ｎ型のシリコン島領域
５を除いて多孔質シリコン層６とする（第２図（ｄ））
。
コン基板１を所定の深さまで陽極化成処理することによ
り、シリコン基板１の表面側を、Ｎ型のシリコン島領域
５を除いて多孔質シリコン層６とする（第２図（ｄ））
。
しかる後、１０００〜１１００℃の高温で、かつ水蒸気
雰囲気中で多孔質シリコン層６の酸化処理を施し、この
多孔質シリコン層６を多孔質シリコン酸化膜６′とする
。これにより、複数のシリコン島領域（素子領域）５は
互いに多孔質シリコン酸化膜（分離領域）６′により電
気的に分離される（第２図（ｅ））。
雰囲気中で多孔質シリコン層６の酸化処理を施し、この
多孔質シリコン層６を多孔質シリコン酸化膜６′とする
。これにより、複数のシリコン島領域（素子領域）５は
互いに多孔質シリコン酸化膜（分離領域）６′により電
気的に分離される（第２図（ｅ））。
その後、シリコン島領域５上の窒化膜２を除去する（第
２図（ｆ））。
２図（ｆ））。
以上の後、シリコン島領域５には素子が形成される。
（発明が解決しようとする問題点）
しかしながら、上記のような従来の方法では、多孔質シ
リコン層６の酸化工程を、シリコン島領域５上に窒化膜
２を被着したまま行っているので、シリコンと窒化膜の
熱膨張係数の違いにより、シリコン島領域５に転位や欠
陥が入りやすいという欠点があった。
リコン層６の酸化工程を、シリコン島領域５上に窒化膜
２を被着したまま行っているので、シリコンと窒化膜の
熱膨張係数の違いにより、シリコン島領域５に転位や欠
陥が入りやすいという欠点があった。
そこで、従来は、その転位や欠陥の発生を少しでも抑え
るため、窒化膜２を薄く形成していた。
るため、窒化膜２を薄く形成していた。
しかるに、窒化膜２は化成処理中にエツチングされるた
め、窒化膜２が薄いと、化成処理時間を長くできず、幅
の広いシリコン島領域を分離できないという欠点があっ
た。
め、窒化膜２が薄いと、化成処理時間を長くできず、幅
の広いシリコン島領域を分離できないという欠点があっ
た。
（問題点を解決するための手段）
この発明は以上の問題点を解決するため、多孔質シリコ
ン層の酸化工程を、窒化膜を除去してから行う。
ン層の酸化工程を、窒化膜を除去してから行う。
（作 用）
このようにすると、熱膨張係数の違いによるシリコン島
領域に対する転位や欠陥の発生がなくなる。また、窒化
膜は従来より厚く形成することができる。
領域に対する転位や欠陥の発生がなくなる。また、窒化
膜は従来より厚く形成することができる。
（実施例）
以下この発明の一実施例を第１図を参照して説明する。
この発明の一実施例では、Ｎ型のシリコン島領域の形成
工程（第２図（ｃｌに示す工程）まで、第２図の従来の
方法に従って半導体装置の製造工程を進める。ただし、
この実施例では、窒化膜の膜厚は従来よりも厚（２００
０人程度とする。
工程（第２図（ｃｌに示す工程）まで、第２図の従来の
方法に従って半導体装置の製造工程を進める。ただし、
この実施例では、窒化膜の膜厚は従来よりも厚（２００
０人程度とする。
シリコン島領域の形成が終了したならば、次に、３０
ｍＡ／ ｃｄ 、 ４０％ＨＦ中で６〜８分陽極化成処
理することにより、第１図（ａ）に示すようにシリコン
基板１の表面側を、Ｎ型のシリコン島領域５を除いて多
孔質シリコン層６とする。
ｍＡ／ ｃｄ 、 ４０％ＨＦ中で６〜８分陽極化成処
理することにより、第１図（ａ）に示すようにシリコン
基板１の表面側を、Ｎ型のシリコン島領域５を除いて多
孔質シリコン層６とする。
その後、４０％ＨＦ中で、各シリコン島領域５上の窒化
膜２をエツチングし、第１図（ｂ）に示すように窒化ｆ
ｉ２を除去する。
膜２をエツチングし、第１図（ｂ）に示すように窒化ｆ
ｉ２を除去する。
そして、窒化膜２の除去が終了したならば、次に、１０
００〜１１００℃の高温で、かつ水蒸気雰囲気中で１〜
７気圧で多孔質シリコン層６を酸化処理することにより
、この多孔質シリコン層６を第１図（ｃｌに示すように
多孔質シリコン酸化膜６′とする。これにより、複数の
シリコン島領域５は互いに多孔質シリコン酸化膜６′に
より電気的に分離される。
００〜１１００℃の高温で、かつ水蒸気雰囲気中で１〜
７気圧で多孔質シリコン層６を酸化処理することにより
、この多孔質シリコン層６を第１図（ｃｌに示すように
多孔質シリコン酸化膜６′とする。これにより、複数の
シリコン島領域５は互いに多孔質シリコン酸化膜６′に
より電気的に分離される。
以上の後、シリコン島領域５には素子が形成される。
（発明の効果）
以上詳述したように、この発明の方法では、多孔質シリ
コン層の酸化工程を、シリコン島領域上の窒化膜を除去
してから行う。したがって、シリコンと窒化膜の熱膨張
係数の差により生じるシリコン島領域における転位や欠
陥の発生を抑制できる。また、前記熱膨張係数の差によ
り生じるシリコン基板の反りを低減でき、さらに、シリ
コン島領域の底面側とともに表面も酸化されるので、シ
リコン島領域の変形を防ぎトランジスタ特性の劣化を防
止することができる。また、この発明によれば、従来よ
与も窒化膜を厚く形成することが可能となるもので、し
たがって、陽極化成処理時間を長くし、多孔質シリコン
層を深くすることができ、その結果として従来より幅の
広いシリコン島領域を分離することが可能となる。
コン層の酸化工程を、シリコン島領域上の窒化膜を除去
してから行う。したがって、シリコンと窒化膜の熱膨張
係数の差により生じるシリコン島領域における転位や欠
陥の発生を抑制できる。また、前記熱膨張係数の差によ
り生じるシリコン基板の反りを低減でき、さらに、シリ
コン島領域の底面側とともに表面も酸化されるので、シ
リコン島領域の変形を防ぎトランジスタ特性の劣化を防
止することができる。また、この発明によれば、従来よ
与も窒化膜を厚く形成することが可能となるもので、し
たがって、陽極化成処理時間を長くし、多孔質シリコン
層を深くすることができ、その結果として従来より幅の
広いシリコン島領域を分離することが可能となる。
第１図はこの発明の半導体装置の製造方法の一実施例を
示す断面図、第２図は従来の半導体装置の製造方法の断
面図である。 １・・・シリコン基板、２・・・窒化膜、５・・・シリ
コン島領域、６・・・多孔質シリコン層、６′・・・多
孔質シリコン酸化膜。 第１図
示す断面図、第２図は従来の半導体装置の製造方法の断
面図である。 １・・・シリコン基板、２・・・窒化膜、５・・・シリ
コン島領域、６・・・多孔質シリコン層、６′・・・多
孔質シリコン酸化膜。 第１図
Claims (1)
- シリコン基板の表面部内に複数のシリコン島領域が形
成され、その各領域上に窒化膜を有する構造体を得る工
程と、その後、陽極化成処理を実施することにより、前
記シリコン基板の表面側を、シリコン島領域を除いて多
孔質シリコン層とする工程と、その後、前記窒化膜を除
去する工程と、その後酸化処理を施して前記多孔質シリ
コン層を多孔質シリコン酸化膜とすることにより、前記
シリコン島領域を絶縁分離する工程とを具備してなる半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13429885A JPS61292935A (ja) | 1985-06-21 | 1985-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13429885A JPS61292935A (ja) | 1985-06-21 | 1985-06-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61292935A true JPS61292935A (ja) | 1986-12-23 |
Family
ID=15125012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13429885A Pending JPS61292935A (ja) | 1985-06-21 | 1985-06-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61292935A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5439843A (en) * | 1992-01-31 | 1995-08-08 | Canon Kabushiki Kaisha | Method for preparing a semiconductor substrate using porous silicon |
| US10833175B2 (en) | 2015-06-04 | 2020-11-10 | International Business Machines Corporation | Formation of dislocation-free SiGe finFET using porous silicon |
-
1985
- 1985-06-21 JP JP13429885A patent/JPS61292935A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5439843A (en) * | 1992-01-31 | 1995-08-08 | Canon Kabushiki Kaisha | Method for preparing a semiconductor substrate using porous silicon |
| US10833175B2 (en) | 2015-06-04 | 2020-11-10 | International Business Machines Corporation | Formation of dislocation-free SiGe finFET using porous silicon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3171764B2 (ja) | 半導体装置の製造方法 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JPS61292935A (ja) | 半導体装置の製造方法 | |
| JP3074156B2 (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| JPS5923476B2 (ja) | 半導体装置の製造方法 | |
| JP2750163B2 (ja) | 誘電体分離型半導体装置の製造方法 | |
| JP2794565B2 (ja) | 溝形キャパシタの製造方法 | |
| JPH0370156A (ja) | 半導体装置の製造方法 | |
| JPS62108539A (ja) | Ｓｏｉ構造半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH05326497A (ja) | 半導体装置の製造方法 | |
| JPH1126448A (ja) | 半導体素子のフィールド酸化膜製造方法及びこれを含む半導体素子 | |
| KR100242380B1 (ko) | 반도체소자의 필드격리막 제조방법 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| KR19980084714A (ko) | 반도체소자의 분리영역 제조방법 | |
| JPS6210027B2 (ja) | ||
| JPS618948A (ja) | 半導体装置の製造方法 | |
| JPH09129876A (ja) | 半導体装置の製造方法 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPS62291941A (ja) | 半導体装置における素子間分離方法 | |
| JPH08298323A (ja) | 半導体装置の製造方法 | |
| JPH05851B2 (ja) | ||
| JPS61285754A (ja) | 半導体装置の製造方法 | |
| JPS61188944A (ja) | 半導体装置の製造方法 |