DE69203159T2 - Digitale spannungsgesteuerte Oszillatoren. - Google Patents
Digitale spannungsgesteuerte Oszillatoren.Info
- Publication number
- DE69203159T2 DE69203159T2 DE69203159T DE69203159T DE69203159T2 DE 69203159 T2 DE69203159 T2 DE 69203159T2 DE 69203159 T DE69203159 T DE 69203159T DE 69203159 T DE69203159 T DE 69203159T DE 69203159 T2 DE69203159 T2 DE 69203159T2
- Authority
- DE
- Germany
- Prior art keywords
- frequency
- output signal
- output
- ring oscillator
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 20
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
- H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf digitale spannungsgesteuerte Oszillatoren (VCO).
- Allgemein wird bei einem digitalen VCO die Frequenz des Originalsignals herunterdividiert und das so erhaltene Signal decodiert, so daß ein Signal mit einer erforderlichen Phase erhalten wird. Wenn man auf diese Weise ein Signal erzeugt, das eine erforderliche Phase aufweist, wird die Phase, die erhalten werden kann, mit der Frequenz des Originalsignals fo angegeben, sowie durch den Frequenzteilungsfaktor, der durch N dargestellt wird, durch nπ/N (n = 0, 1, ... 2N - 1), das heißt, 2N-Phasen können erhalten werden. Der herkömmliche VCO hat den Nachteil, daß bei einem größer werdenden Frequenzteilungsfaktor N die Frequenz niedriger wird oder die Originalsignalfrequenz höher sein sollte. Somit müßte die Taktfrequenz gesteigert werden, um den Phasenabstand des Ausgangssignals zu vermindern. Aus diesem Grund ist ein derartiger VCO beispielsweise nicht für das Farbunterträgersignal (3,58 MHz) eines NTSC-Videosignals in einem Fernsehempfänger verwendbar. Wenn insbesondere die Genauigkeit des Phasenabstandes um 1 Grad (0,78 nS) erhöht wird, ist eine Frequenz von 1/0,78 nS = 1,3 GHz erforderlich. Da ein Taktsignal mit einer solch extremen Frequenz erforderlich ist, ist eine Anwendung schwierig zu realisieren.
- Wenn eine Oszillatorschaltung, die einen Quarzoszillatorquarz verwendet, für den VCO in einer Phasenverriegelungsschaltung (PLL) verwendet wird, wird, da der variable Bereich so eng ist wie die Genauigkeit der Mittenfrequenz, eine Justierung der Mittenfrequenz notwendig. Wenn andererseits eine LC-Schwingungsschaltung für den VCO verwendet wird, besteht die Möglichkeit, daß die PLL eine Pseudoverriegelung erzeugt. Wenn der variable Bereich eingeengt wird, um diese Möglichkeit zu vermeiden, wird eine Justierung der Mittenfrequenz aus dem oben beschriebenen Grund notwendig.
- Ein VCO, der die Merkmale aufweist, die im Oberbegriff des Patentanspruchs 1 angegeben sind, ist im IEEE Journal of Solid-State Circuits, Vol. 25, No. 6, Dec. 1990, Seiten 1414 - 1425, R. Batruni et al "Mixed Digital/Analog Signal Processing for a Single Chip 2B1Q U-Interface Transceiver" offenbart. Mit dieser Schaltung kann die Phase eines Ausgangssignals, das die gleiche Frequenz wie die Schwingungsfrequenz des Ringoszillators hat, in bezug auf die Schwingungsfrequenz verschoben werden. Eine ähnliche Schaltung in der EP-A 0 40 39 90 offenbart.
- Erfindungsgemäß ist digitaler VCO vorgesehen, mit:
- einem Ringoszillator, der aus mehreren Invertern besteht, die seriell miteinander verbunden sind, wobei der Verzögerungsgrad eines jeden Inverters steuerbar ist;
- einer Frequenzsteuerschaltung zur Steuerung des Verzögerungsgrads der Inverter, um die Schwingungsfrequenz des Ringoszillators so zu steuern, daß sie einer Referenzfrequenz entspricht;
- einem Auswahlschalter zur Auswahl bestimmter Ausgangsanzapfungen von Ausgangsanzapfungen des Ringoszillators, wobei eine Ausgangsanzapfung für jeden Inverter vorgesehen ist, um das Ausgangssignal davon abzunehmen; und
- einer Schaltsteuereinrichtung zur Steuerung des Auswahlschalters;
- dadurch gekennzeichnet, daß die Schaltsteuereinrichtung eingerichtet ist, den Auswahlschalter so zu steuern, daß die Ausgangsanzapfungen, von denen das Ausgangssignal abgenommen wird, zyklisch geschaltet werden.
- Ausführungsformen der vorliegenden Erfindung sehen einen digitalen VCO vor, der in der Lage ist, sein Ausgangssignal mit einem Phasenabstand zu ändern, der kleiner als der Phasenabstand ist, der der Taktfrequenz entspricht.
- Durch eine Ausbildung einer PLL-Schaltung mit einem Ringoszillator, der als VCO verwendet wird, und durch zyklisches Schalten der Ausgangsanzapfungen, die von den Ausgangsanzapfungen des Ringoszillators ausgewählt werden, um Ausgangssignale abzunehmen, wobei die Phase gedreht wird, ist es möglich, daß die Frequenz des Ausgangssignals sich feinstufig ändern läßt. Somit kann ein Ausgangssignal mit einem sehr viel kleineren Phasenabstand als die Schwingungsperiode des Ringoszillators erhalten werden.
- Digitale VCOs, die die Erfindung verkörpern, sind für eine Vielzahl von Anwendungen nützlich, insbesondere für eine digitale PLL, bei der die Fähigkeit erforderlich ist, das Ausgangssignal mit einem feinstufigen Phasenabstand zu ändern.
- Es werden nun bevorzugte Ausführungsformen unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben, in denen:
- Fig. 1 ein Blockdiagramm einer ersten Ausführungsform eines digitalen VCOs nach der vorliegenden Erfindung ist;
- Fig. 2 ein Blockdiagramm eines Teils des digitalen VCOs ist, der in Fig. 1 gezeigt ist;
- Fig. 3 ein Schwingungsdiagramm ist, das die Arbeitsweise des in Fig. 1 gezeigten digitalen VCOs zeigt;
- Fig. 4 ein Blockdiagramm eines Schaltteils des digitalen VCOs ist, der in Fig. 1 gezeigt ist;
- Fig. 5 ein Arbeits-Schwingungsdiagramm ist, das eine Bedingung erklärt, bei der die Phase bei dem in Fig. 1 gezeigten digitalen VCO verzögert wird;
- Fig. 6 ein Blockdiagramm eines Teils des digitalen VCOs von Fig. 1 ist, bei dem Latch-Schaltungen vorgesehen sind;
- Fig. 7 ein Arbeits-Schwingungsdiagramm ist, für den Fall, wo Latch-Schaltungen vorgesehen sind, wie in Fig. 6 gezeigt ist;
- Fig. 8 eine Blockdiagramm eines Teils eines digitalen VCOs ist, der die Erfindung darstellt, das den Fall zeigt, wo ein zweistufiges Schalten durchgeführt wird;
- Fig. 9 ein Arbeits-Schwingungsdiagramm ist, für den Fall, wo ein zweistufiges Schalten bei der in Fig. 8 gezeigten Ausführungsform durchgeführt wird; und
- Fig. 10 ein Blockdiagramm einer weiteren Ausführungsform eines digitalen VCO nach der Erfindung ist.
- Fig. 1 zeigt ein Blockdiagramm einer ersten Ausführungsform eines digitalen VCOs gemäß der vorliegenden Erfindung. Der digitale VCO weist einen Ringoszillator 1 auf, eine Ringoszillator-Steuerung-PLL 2, einen Auswahlschalter 3 und eine Schaltsteuerschaltung 4.
- Der Ringoszillator 1 weist 15 Ausgangssignalanzapfungen 101 bis 115 auf, wie im Blockdiagramm des Hauptteils des digitalen VCOs gezeigt ist, der in Fig. 2 gezeigt ist. Von den Anzapfungen 101 bis 115 werden die Anzapfungen, von denen das Ausgangssignal abgenommen wird, zyklisch durch den Auswahlschalter 3 geschaltet, so daß die Frequenz des Ausgangssignals Vp geändert wird.
- Die Ringoszillatorsteuerung PLL 2 weist einen Referenz-Frequenzoszillator 5 auf, eine Phasenvergleichsladepumpe 6, und ein Tiefpaßfilter 7. Der Referenz-Frequenzoszillator 5 besteht aus einem VCO, bei dem ein Quarzoszillator verwendet wird und der genau die Referenzfrequenz für den Ringoszillator 1 erzeugt.
- Das Schwingungsausgangssignal Sv des Referenz-Frequenzoszillators 5 wird zur Phasenvergleichsladepumpe 6 geliefert. Die Phasenvergleichsladepumpe 6 empfängt ein festes Ausgangssignal Vf des Ringoszillators 1 über einen Pufferverstärker 10. In dieser Phasenvergleichsladepumpe 6 werden das Schwingungsausgangssignal Sv und das Ausgangssignal Vf mit der festen Phase bezüglich der Phase verglichen.
- Die Phasendifferenz zwischen den Signalen, die durch die Phasenvergleichsladepumpe 6 ermittelt wird, wird zum Tiefpaßfilter 7 geliefert, wo eine Steuerspannung Vc erzeugt wird. Die Steuerspannung Vc wird zu allen Inverterschaltungen 11a bis 11o geliefert, die den Ringoszillator 1 bilden.
- Die Inverterschaltungen 11a bis 11o sind jeweils so eingerichtet, daß sie als Inverter zum Steuern des Verzögerungsbetrags dienen, und zwar in Abhängigkeit von der dahin gelieferten Steuerspannung Vc. Wenn folglich eine Phasendifferenz vorhanden ist, kann diese durch die Steuerspannung Vc aufgehoben werden, wodurch die Referenzschwingungsfrequenz des Ringoszillators 1 so gesteuert wird, daß sie genau mit der Schwingungsfrequenz des Referenzfrequenzoszillators zusammenfällt, wobei der Quarzoszillator verwendet wird. Eine Pufferschaltung 9 ist zwischen allen Ausgangsanschlüssen der Inverterschaltungen 11a bis 11o und den Ausgangssignalanzapfungen 101 bis 115 vorgesehen, wodurch das Ausgangssignal des Ringoszillators von jeder der Ausgangsanzapfungen 101 bis 115 über die damit verbundene Pufferschaltung 9 abgenommen wird.
- Die Schaltsteuerschaltung 4 ist dazu vorgesehen, um die Anzapfungen zyklisch zu schalten, die von den Ausgangsanzapfungen 101 bis 115 des Ringoszillators 1 ausgewählt werden, von denen das Ausgangssignal abgenommen wird, so daß die Frequenz des Ausgangssignals geändert werden kann. Bei dieser Ausführungsform besteht sie aus einem Verhältnismultiplizierer 12, einem Frequenzteiler 13, einem Auf-Abwärts-Zähler (U/D) 14 und einem Decodierer 15.
- Der Verhältnismultiplizierer 12 ist ein Zähler, in welchem das Verhältnis der Anzahl der Impulse eines Ausgangsimpulses Z zur Anzahl der Impulse des Eingangstaktimpulses CK1 im Verhältnis zu einem vorprogrammierten Verhältniseingangssignals SIN bestimmt wird. Das Verhältniseingangssignal SIN ist beispielsweise in 7 Bits angegeben. Daher können bis zu 128 verschiedene Ausgangssignale Z eingerichtet werden.
- Die Intervalle der Impulse der Ausgangssignal-Impulsfolge des oben beschriebenen Ausgangssignals Z sind nicht immer gleich wegen der inneren Schaltungskonfiguration des Verhältnismultiplizierers 12. Um die Impulsintervalle der Ausgangssignal-Impulsfolge gleichmäßig zu machen, wird die Frequenz des Taktimpulses CK1 vorher mit M multipliziert, und das Ausgangssignal Z ist so eingerichtet, daß es um 1/M durch den Frequenzteiler 13 herunterdividiert wird. Der Taktimpuls CK2, der einer Frequenzteilung durch M im Frequenzteiler 13 unterzogen wurde, wird zum Decodierer 15 über den Auf-Abwärts-Zähler 14 geliefert, der ein Modulo-15-Zähler ist.
- Der oben beschriebene digitale VCO arbeitet in der folgenden Weise. Es sei angenommen, daß der Schalter für die Anzapfung 101 der 15 Ausgangsanzapfungen 101 bis 115 jetzt auf "EIN" steht. In diesem Zeitpunkt erscheint ein Signal der gleichen Schwingungsform wie die Schwingungsform am Ausgangsanschluß 101 als Ausgangssignal VP, wie im Arbeits-Schwingungsdiagramm von Fig. 3 gezeigt ist.
- Wenn dann die Ausgangsanzapfung 101 zur Ausgangssignalanzapfung 103 in der Zeit (a) geschaltet wird, was in Fig. 3 angedeutet ist, ändert sich die Schwingungsform des Ausgangssignal VP in die, die durch die gestrichelte Linie (A) in Fig. 3 angedeutet ist.
- Wenn weiter die Ausgangssignalanzapfung von 103 bis 105 im Zeitpunkt (b) geschaltet wird, wird sich die Schwingungsform zu der ändern, die durch die gestrichelte Linie (B) in Fig. 3 angedeutet ist.
- Durch Drehen der Anzapfungen, von denen das Ausgangssignal abgenommen wird, wie oben beschrieben wurde, wird die Frequenz des Ausgangssignal Vp von der Frequenz 1/t1, bevor die Schaltauswahl durchgeführt wurde, auf 1/t2 geändert, die eine niedrigere Frequenz als die vorherige ist. Die Höhe der Änderung der Frequenz wird dadurch bestimmt, mit welcher Frequenz das Schalten ausgeführt wird. Wenn die Richtung des Schaltens der Anzapfungen umgedreht wird, kann die Frequenz erhöht werden.
- Die oben beschriebene Änderung bezüglich der Frequenz wird nun beschrieben, wobei numerische Ausdrücke verwendet werden. Zuerst wird die Frequenz fz des Ausgangssignals Z des Geschwindigkeitsmultiplizierers 12 angegeben als
- fz = N/128fCK1 ...(1)
- wobei N einen 7-Bit-Eingangswert darstellt und fCK1 die Taktfrequenz darstellt.
- Folglich wird die Taktfrequenz fCK2, die in den Auf- Abwärts-Zähler 14 eingegeben wird, so ausgedrückt
- fCK2 = N/128MfCK1 ...(2)
- wobei M den Frequenzteilungsfaktor darstellt. Wenn die Differenz bezüglich der Frequenz des Ausgangssignals Vp durch ΔfVP dargestellt wird, wird diese ausgedrückt als
- ΔfVP = N/128M fCK1 fROSC tpCH ...(3)
- wobei fROSC die Schwingungsfrequenz des Ringoszillators 1 darstellt und tpCH den Phasenabstand des VCO darstellt, der ein Abstand ist, der zweimal so groß ist wie die Phasendifferenz tpd in Fig. 3 ist. Da der Ringoszillator 1 ein 15-stufiger Ringoszillator ist, wird als Folge davon der Phasenabstand angegeben durch
- tpCH = 1/(15 fROSC) ...(4)
- Da fCK1, fROSC, fpCH und M Konstanten sind, liefert der digitale VCO der in Fig. 1 gezeigten Ausführungsform eine Frequenzänderung im Verhältnis zum eingegebenen 7-Bit-Wert N.
- Obwohl bei der Konfiguration von Fig. 1 der Frequenzteiler 13 in der Stufe angeordnet ist, die auf den Verhältnismultiplizierer folgt, kann diese Ordnung umgekehrt werden, um das Ausgangssignal fCK2 der gleichen Frequenz bereitzustellen. Da jedoch die Intervalle der Ausgangsimpulse des Verhältnismultiplierzers 12 nicht gleich sind, wie oben beschrieben wurde, ist es besser, den Frequenzteiler 13 so anzuordnen, daß er auf den Verhältnismultiplizierer 12 folgt, da der Mißstand von Ungleichmäßigkeiten der Intervalle dadurch abgestellt wird.
- Der digitale VCO dieser Ausführungsform ist so eingerichtet, daß er einen feinstufigen Phasenabstand aufgrund des oben beschriebenen Betriebs vorsieht. Wenn jedoch der digitale VCO tatsächlich betrieben wird, kann die zeitliche Abstimmung des Schaltens ein Sorgen bereitendes Problem sein.
- Wenn beispielsweise das Schalten in der Richtung durchgeführt wird, um die Phase zu verzögern, die im Blockdiagramm von Fig. 4 und im Arbeits-Schwingungsdiagramm von Fig. 5 gezeigt ist, erscheint manchmal eine Zacke 16 im Ausgangssignal Vp, wenn das Ausgangssignal von der Anzapfung 101 zur Anzapfung 103 geschaltet wird. Die Existenz einer derartigen Zacke 16 erhöht die Gefahr einer fehlerhaften Invertierung des Flip-Flops, das eine Frequenzteilungsschaltung bildet, das in der folgenden Stufe vorgesehen ist. Dies stellt daher ein ernsthaftes Problem dar.
- Um zu verhindern, daß eine solche Zacke 16 erzeugt wird, können günstige Ergebnisse dadurch erhalten werden, wenn man eine erste Latch-Schaltung 17 und eine zweite Latch- Schaltung 18 vorsieht, wie im Blockdiagramm von Fig. 6 gezeigt ist.
- Durch Vorsehen der ersten Latch-Schaltung 17 wird, sogar dann, wenn ein Eingangssignal zum Schalten des Ausgangs von der Anzapfung 101 zur Anzapfung 103 in dem Zeitpunkt abgegeben wird, der durch den Pfeil (C) im Arbeits-Schwingungsdiagramm von Fig. 7 angedeutet ist, das Schalten in Wirklichkeit im Zeitpunkt (D) durchgeführt, das heißt mit einer vorgegebenen zeitlichen Verzögerung (dly) nach der Invertierung des Signals der Ausgangsanzapfung 101. Daher kann mit der Konfiguration von Fig. 6 die Erzeugung der Zacke 16, wie sie in Fig. 5 gezeigt ist, vermieden werden. Die zweite Latch-Schaltung 18 ist dazu vorgesehen, die erste Latch-Schaltung 17 daran zu hindern, daß diese bei einer Änderung des Ausgangssignals des Decodierers 15 arbeitet, wodurch eine Zeit für die erste Latch-Schaltung 17 vorgesehen wird, ihren Latch-Betrieb zu stabilisieren.
- Es wird nun eine zweite Ausführungsform der Erfindung mit Hilfe von Fig. 8 bis 10 beschrieben. Obwohl ein Verfahren, bei dem der Phasenabstand um einen Schritt in einem Zeitpunkt geändert wird, das heißt, der Phasenabstand um einen Betrag geändert wird, entsprechend den beiden Invertern in einem Zeitpunkt, oben beschrieben wurde, kann der Phasenabstand um zwei Schritte oder mehr in einem Zeitpunkt geändert werden, wie im Blockdiagramm des Hauptteils eines digitalen VCOs von Fig. 8 und im Arbeits-Schwingungsdiagramm von Fig. 9 gezeigt ist. Die Fig. 9 zeigt den Fall, wo ein Schalten in drei Schritten in einem Zeitpunkt von der Ausgangsanzapfung 101 zur Ausgangsanzapfung 107 durchgeführt wird.
- In dem Fall, wo das Schalten in mehreren Schritten in einem Zeitpunkt durchgeführt wird, wie oben beschrieben wurde, das heißt, in zwei Schritten oder mehr, ist es vorteilhaft, einen Addierer 20 und eine Latch-Schaltung 21 als Schaltsteuerschaltung 4 zu verwenden, wie im Blockdiagramm von Fig. 10 gezeigt ist. Der Addierer 20 weist zwei Eingänge auf, wobei einer mit einem festen Wert und der andere mit einem Wert SA als Summand beliefert wird. Der Summand SA ist ein Wert, der durch eine A/D-Umwandlung einer Fehlerspannung der PLL erhalten wird, beispielsweise ...-1, 0, +1, +2, ... . Bei der in Fig. 10 gezeigten Ausführungsform wird die Frequenz des Ausgangssignals Vp um sowohl den Wert des Summanden SA als auch um den der Frequenz eines Taktes CK3, der zur Latch-Schaltung 21 geliefert wird, variiert.
- Bei einem konventionellen digitalen VCO, bei dem ein programmierbarer n-Teilungszähler verwendet wird, kann der Phasenabstand nur bis zu einem Betrag reduziert werden, der mit der Periode des Taktimpulses vergleichbar ist. Da der digitale VCO, der die Erfindung verkörpert, einen Ringoszillator 1, wie oben beschrieben, verwendet, und so eingerichtet ist, daß die Ausgangsanzapfungen zyklisch geschaltet werden, kann das Ausgangssignal in einem kleineren Phasenabstand als bei dem konventionellen VCO variiert werden (beispielsweise in 1/15 des Abstandes).
- Da weiter die Schwingungsfrequenz des Ringoszillators veranlaßt wird, auf der Referenzfrequenz des Quarzoszillators oder dergleichen verriegelt zu werden, kann die Mittenfrequenz sauber eingehalten werden. Da weiter ein viel weiterer variabler Bereich im Vergleich zum üblicherweise verwendeten VCO erhalten werden kann, kann man leicht ein System erhalten, das nicht justiert werden muß. Wenn daher die PLL-Schaltungen aus Schaltungen wie Phasenoperatoren oder Tiefpaßfiltern (Verzögerungs-/Voreilfilter) bestehen, die digital gesteuert werden, um dem erwarteten Anstieg nach Anforderungen von digitalen Verarbeitungsschaltungen zu begegnen, sind die Ausführungsformen der vorliegenden Erfindung für eine Anwendung als digital steuerbare VCOs geeignet.
- Bei den Ausführungsformen der vorliegenden Erfindung, die oben beschrieben wurde, besteht die PLL-Schaltung aus einem Ringoszillator, der als VCO verwendet wird, und die Anzapfungen, die von den Ausgangsanzapfungen des Ringoszillators ausgewählt werden, um daraus das Ausgangssignal herauszunehmen, werden zyklisch geschaltet, um dadurch die Phase zu drehen. Daher kann die Frequenz des Signals, das aus dem Ringoszillator genommen wird, feinstufig variiert werden. Folglich ist es möglich, ein Ausgangssignal mit einem sehr viel kleineren Phasenabstand als die Schwingungsfrequenz des Ringoszillators zu erhalten, und einen digitalen VCO bereitzustellen, der einen feinstufigen Phasenabstand hat, ohne ein höheres Frequenztaktsignal zu verwenden. Somit ist es möglich, eine PLL zu realisieren, deren Phase genau beibehalten wird, und ein Ausgangssignal mit einer genauen Phase zu erhalten, wobei die gleichen Entwicklungsregeln und Transistorarten verwendet werden.
Claims (4)
1. Digitaler VCO, mit:
einem Ringoszillator (1), der aus mehreren Invertern
(11a... 11o) besteht, die seriell miteinander verbunden sind,
wobei der Verzögerungsgrad eines jeden Inverters (11a... 11o)
steuerbar ist;
einer Frequenzsteuerschaltung (2) zur Steuerung des
Verzögerungsgrads der Inverter (11a... 11o), um die
Schwingungsfrequenz des Ringoszillators (1) so zu steuern, daß sie
einer Referenzfrequenz entspricht;
einem Auswahlschalter (3) zur Auswahl bestimmter
Ausgangsanzapfungen von Ausgangsanzapfungen (101... 105) des
Ringoszillators (1), wobei eine Ausgangsanzapfung für jeden
Inverter (11a... 11o) vorgesehen ist, um das Ausgangssignal
davon abzunehmen; und
einer Schaltsteuereinrichtung (4) zur Steuerung des
Auswahlschalters (3);
dadurch gekennzeichnet, daß die
Schaltsteuereinrichtung (4) eingerichtet ist, den Auswahlschalter (3) so zu
steuern, daß die Ausgangsanzapfungen, von denen das
Ausgangssignal abgenommen wird, zyklisch geschaltet werden.
2. Digitaler VCO nach Anspruch 1, wobei die
Schaltsteuereinrichtung (4) einen Verhältnismultiplizierer (12),
einen Frequenzteiler (13), einen Auf-Abwärtszähler (14) und
einen Decodierer (15) aufweist.
3. Digitaler VCO nach Anspruch 1, wobei die
Schaltsteuereinrichtung einen Addierer (20), eine erste Latch-
Schaltung (21) und einen Decodierer (15) aufweist.
4. Digitaler VCO nach Anspruch 2 oder 3, mit einer
zweiten Latch-Schaltung (17), die ein Ausgangssignal des
Decodierers (15) synchron mit dem Ausgangssignal des
Ringoszillators
(1) verriegeln kann, so daß verhindert wird, daß
ein unerwünschter Impuls im Ausgangssignal erzeugt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3153897A JPH04351008A (ja) | 1991-05-28 | 1991-05-28 | ディジタルvco |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69203159D1 DE69203159D1 (de) | 1995-08-03 |
DE69203159T2 true DE69203159T2 (de) | 1995-11-23 |
Family
ID=15572502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69203159T Expired - Lifetime DE69203159T2 (de) | 1991-05-28 | 1992-05-27 | Digitale spannungsgesteuerte Oszillatoren. |
Country Status (5)
Country | Link |
---|---|
US (1) | US5233316A (de) |
EP (1) | EP0516379B1 (de) |
JP (1) | JPH04351008A (de) |
KR (1) | KR100214783B1 (de) |
DE (1) | DE69203159T2 (de) |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2854777B2 (ja) * | 1992-04-27 | 1999-02-03 | 株式会社東芝 | 位相同期ループ回路と信号抽出方法 |
US5416446A (en) * | 1992-12-08 | 1995-05-16 | At&T Corp. | Digital programmable frequency generator |
US5552733A (en) * | 1993-01-19 | 1996-09-03 | Credence Systems Corporation | Precise and agile timing signal generator based on a retriggered oscillator |
US5345186A (en) * | 1993-01-19 | 1994-09-06 | Credence Systems Corporation | Retriggered oscillator for jitter-free phase locked loop frequency synthesis |
KR970003810B1 (ko) * | 1993-04-14 | 1997-03-22 | 삼성전자 주식회사 | 어드레스 천이 검출회로를 내장하는 불휘발성 반도체 집적회로 |
JP3443896B2 (ja) * | 1993-10-08 | 2003-09-08 | 株式会社デンソー | デジタル制御発振装置 |
JP2900772B2 (ja) * | 1993-12-24 | 1999-06-02 | 株式会社デンソー | パルス位相差符号化回路とパルス発生回路との複合装置及びデジタル制御pll装置 |
US5394116A (en) * | 1993-12-29 | 1995-02-28 | At&T Corp. | Fractional phase shift ring oscillator arrangement |
US5471176A (en) * | 1994-06-07 | 1995-11-28 | Quantum Corporation | Glitchless frequency-adjustable ring oscillator |
JP2669347B2 (ja) * | 1994-06-15 | 1997-10-27 | 日本電気株式会社 | クロック信号抽出回路 |
US5675392A (en) * | 1995-06-21 | 1997-10-07 | Sony Corporation | Mixer with common-mode noise rejection |
US5689213A (en) * | 1995-08-23 | 1997-11-18 | Micron Technology, Inc. | Post-fabrication programmable integrated circuit ring oscillator |
TW337054B (en) * | 1995-09-28 | 1998-07-21 | Toshiba Co Ltd | Horizontal synchronous signal oscillation circuit |
US5550489A (en) * | 1995-09-29 | 1996-08-27 | Quantum Corporation | Secondary clock source for low power, fast response clocking |
US5689309A (en) * | 1996-01-11 | 1997-11-18 | Sony Corporation | Control circuit for mixing two video signals |
JP3695819B2 (ja) | 1996-01-16 | 2005-09-14 | 株式会社東芝 | 信号処理回路及びこれを用いた再生装置 |
US5633899A (en) * | 1996-02-02 | 1997-05-27 | Lsi Logic Corporation | Phase locked loop for high speed data capture of a serial data stream |
US6115769A (en) * | 1996-06-28 | 2000-09-05 | Lsi Logic Corporation | Method and apparatus for providing precise circuit delays |
JP4319259B2 (ja) | 1996-07-02 | 2009-08-26 | 株式会社東芝 | アクティブ・ワイドレンジpll装置、位相ロックループ方法及びディスク再生装置 |
JPH1070441A (ja) * | 1996-08-27 | 1998-03-10 | Mitsubishi Electric Corp | 半導体装置 |
US5731743A (en) * | 1996-10-07 | 1998-03-24 | David Sarnoff Research Center, Inc. | Frequency synthesizer having phase error feedback for waveform selection |
US5889436A (en) * | 1996-11-01 | 1999-03-30 | National Semiconductor Corporation | Phase locked loop fractional pulse swallowing frequency synthesizer |
US5872488A (en) * | 1996-11-15 | 1999-02-16 | Hewlett-Packard Company | Dual input voltage controlled oscillator with compensated bang/bang frequency |
US5920211A (en) * | 1997-03-27 | 1999-07-06 | Lsi Logic Corporation | Fully digital clock synthesizer |
GB2325803B (en) | 1997-05-30 | 1999-09-29 | Lsi Logic Corp | Digital frequency generation method and apparatus |
JP3768665B2 (ja) | 1997-12-12 | 2006-04-19 | キヤノン株式会社 | 周波信号生成回路及び振動型アクチュエータの駆動装置 |
US6114915A (en) * | 1998-11-05 | 2000-09-05 | Altera Corporation | Programmable wide-range frequency synthesizer |
DE19852428C1 (de) * | 1998-11-13 | 2000-05-25 | Siemens Ag | Schaltung zur Erzeugung von digitalen periodischen Signalen |
US6557066B1 (en) | 1999-05-25 | 2003-04-29 | Lsi Logic Corporation | Method and apparatus for data dependent, dual level output driver |
US6294937B1 (en) | 1999-05-25 | 2001-09-25 | Lsi Logic Corporation | Method and apparatus for self correcting parallel I/O circuitry |
KR100802969B1 (ko) * | 2000-11-30 | 2008-02-14 | 라이카 게오시스템스 아게 | 거리 측정 장치 내의 주파수 합성을 위한 방법 및 장치 |
DE10111402B4 (de) * | 2001-03-09 | 2006-01-19 | Harman Becker Automotive Systems (Becker Division) Gmbh | Verfahren und Phasenregelkreis zur Synchronisation auf einen in einem Nutzsignal enthaltenen Hilfsträger |
DE10115385A1 (de) * | 2001-03-28 | 2002-10-10 | Siemens Ag | Verfahren und Vorrichtung zur Takterhöhung einer Pulse-Output-DDS |
US6930524B2 (en) * | 2001-10-09 | 2005-08-16 | Micron Technology, Inc. | Dual-phase delay-locked loop circuit and method |
US6759911B2 (en) | 2001-11-19 | 2004-07-06 | Mcron Technology, Inc. | Delay-locked loop circuit and method using a ring oscillator and counter-based delay |
AU2003226972A1 (en) * | 2002-02-26 | 2003-09-09 | Telefonaktiebolaget Lm Ericsson (Publ) | A driver for at least three electrical loads, especially for electroluminescent ligth sources |
EP1339262A1 (de) * | 2002-02-26 | 2003-08-27 | Telefonaktiebolaget Lm Ericsson | Treiber für mindestens drei elektrische Lasten, insbesondere für Elektrolumineszenzlichtquellen |
US20070206712A1 (en) * | 2002-03-11 | 2007-09-06 | Stefan Gierl | Phase-locked loop for synchronization with a subcarrier contained in an intelligence signal |
US6621316B1 (en) | 2002-06-20 | 2003-09-16 | Micron Technology, Inc. | Synchronous mirror delay (SMD) circuit and method including a counter and reduced size bi-directional delay line |
US6727740B2 (en) * | 2002-08-29 | 2004-04-27 | Micron Technology, Inc. | Synchronous mirror delay (SMD) circuit and method including a ring oscillator for timing coarse and fine delay intervals |
US7064620B1 (en) * | 2003-05-09 | 2006-06-20 | Altera Corporation | Sequential VCO phase output enabling circuit |
US6937076B2 (en) * | 2003-06-11 | 2005-08-30 | Micron Technology, Inc. | Clock synchronizing apparatus and method using frequency dependent variable delay |
TWI227320B (en) * | 2003-12-22 | 2005-02-01 | Sunplus Technology Co Ltd | Radio frequency temperature sensor and temperature calibrating method therefor |
US7130226B2 (en) * | 2005-02-09 | 2006-10-31 | Micron Technology, Inc. | Clock generating circuit with multiple modes of operation |
WO2007139205A1 (en) | 2006-05-31 | 2007-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and ic label, ic tag, and ic card having the same |
US7636803B2 (en) * | 2006-09-28 | 2009-12-22 | Advanced Micro Devices, Inc. | Device and method for transferring data between devices |
JP2008205730A (ja) * | 2007-02-19 | 2008-09-04 | Nec Electronics Corp | Pll回路 |
US8014485B2 (en) * | 2007-05-17 | 2011-09-06 | Advanced Micro Devices, Inc. | Techniques for integrated circuit clock management using multiple clock generators |
US7921318B2 (en) * | 2007-05-17 | 2011-04-05 | Globalfoundries Inc. | Techniques for integrated circuit clock management using pulse skipping |
US7681099B2 (en) * | 2007-05-17 | 2010-03-16 | Advanced Micro Devices, Inc. | Techniques for integrated circuit clock signal manipulation to facilitate functional and speed test |
US7737752B2 (en) * | 2007-05-17 | 2010-06-15 | Globalfoundries Inc | Techniques for integrated circuit clock management |
TWI358902B (en) * | 2007-12-31 | 2012-02-21 | Ind Tech Res Inst | Signal delay circuit |
US7765445B2 (en) * | 2008-02-16 | 2010-07-27 | International Business Machines Corporation | Analog testing of ring oscillators using built-in self test apparatus |
US8575972B2 (en) * | 2009-03-23 | 2013-11-05 | Advanced Micro Devices, Inc. | Digital frequency synthesizer device and method thereof |
KR101970516B1 (ko) | 2012-12-24 | 2019-08-13 | 에스케이하이닉스 주식회사 | 클럭 생성 회로 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4494021A (en) * | 1982-08-30 | 1985-01-15 | Xerox Corporation | Self-calibrated clock and timing signal generator for MOS/VLSI circuitry |
EP0203208B1 (de) * | 1985-05-23 | 1988-11-23 | Deutsche ITT Industries GmbH | Frequenzsyntheseschaltung zur Erzeugung eines analogen Signals mit digital in Stufen einstellbarer Frequenz |
US4902986B1 (en) * | 1989-01-30 | 1998-09-01 | Credence Systems Corp | Phased locked loop to provide precise frequency and phase tracking of two signals |
US5018169A (en) * | 1989-06-21 | 1991-05-21 | National Semiconductor Corporation | High resolution sample clock generator with deglitcher |
US5119045A (en) * | 1990-05-07 | 1992-06-02 | Ricoh Company, Ltd. | Pulse width modulation circuit |
US5068628A (en) * | 1990-11-13 | 1991-11-26 | Level One Communications, Inc. | Digitally controlled timing recovery loop |
US5126691A (en) * | 1991-06-17 | 1992-06-30 | Motorola, Inc. | Variable clock delay circuit |
-
1991
- 1991-05-28 JP JP3153897A patent/JPH04351008A/ja active Pending
-
1992
- 1992-05-26 US US07/888,177 patent/US5233316A/en not_active Expired - Lifetime
- 1992-05-27 DE DE69203159T patent/DE69203159T2/de not_active Expired - Lifetime
- 1992-05-27 EP EP92304771A patent/EP0516379B1/de not_active Expired - Lifetime
- 1992-05-28 KR KR1019920009106A patent/KR100214783B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920022685A (ko) | 1992-12-19 |
KR100214783B1 (ko) | 1999-08-02 |
US5233316A (en) | 1993-08-03 |
JPH04351008A (ja) | 1992-12-04 |
EP0516379A2 (de) | 1992-12-02 |
EP0516379A3 (en) | 1993-06-09 |
DE69203159D1 (de) | 1995-08-03 |
EP0516379B1 (de) | 1995-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69203159T2 (de) | Digitale spannungsgesteuerte Oszillatoren. | |
DE60008688T2 (de) | Frequenzdetektor und Phasenregelkreisschaltung mit einem solchen Detektor | |
DE69202531T2 (de) | Phasenregelschleife. | |
DE60025937T2 (de) | Jitterarmer phasenregelkreis mit steuerung des tastverhältnisses | |
DE69029743T2 (de) | Pll-frequenzsynthesierer mit hartem begrenzer gesteuert durch einen direkten digital-synthesierer | |
DE69106159T2 (de) | Phasenregelschaltung und dadurch entstandener Frequenzvervielfacher. | |
DE19922805C2 (de) | Taktsignalsynthetisierer | |
DE3232155C2 (de) | Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Eingangssignal und einem Ausgangssignal | |
DE19922712C2 (de) | Phaseninterpolatorkalibrator und Verzögerungsinterpolationsschaltung | |
DE69027152T2 (de) | Hoch-Resolutionsabtast-Taktgenerator mit Deglitcher-Anordnung | |
DE69635573T2 (de) | Frequenzsynthetisierer | |
DE69125356T2 (de) | Verfahren zum Nachführen einer Trägerfrequenz. | |
DE1964912C3 (de) | Frequenz-Synthesizer | |
DE60212012T2 (de) | Taktschaltung, die während einer Umschaltung von Aktivtakt auf Bereitschafstakt die Phasenverschiebung unterdrücken kann | |
DE69737801T2 (de) | Phasenregelkreisschaltung | |
DE69500243T2 (de) | Phasenvergleicher für ein digitales Signal und ein Taktsignal, und entsprechender Phasenregelkreis | |
DE69300291T2 (de) | Frequenzregelschleife. | |
DE19709770B4 (de) | Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist | |
DE3881261T2 (de) | Phasenverriegelter Datendetektor. | |
DE60205518T2 (de) | Verfahren zum Umschalten der Betriebsart einer PLL-Schaltung und Schaltung zur Steuerung der Betriebsart einer PLL-Schaltung | |
DE4004195C2 (de) | Schaltungsanordnung zur Erzeugung eines mit einem Referenzsignal verkoppelten Signals | |
EP0520590A1 (de) | Schaltungsanordnung zur Frequenzsynthese | |
DE3906094C2 (de) | Digitale Phasen/Frequenz-Detektorschaltung | |
DE4008781C2 (de) | Phasenregelschleife mit Phasenschlupfsteuerung | |
DE2851175C2 (de) | Schaltung zur Frequenzsynthese |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |
Ref document number: 516379 Country of ref document: EP |