DE69106159T2 - Phasenregelschaltung und dadurch entstandener Frequenzvervielfacher. - Google Patents

Phasenregelschaltung und dadurch entstandener Frequenzvervielfacher.

Info

Publication number
DE69106159T2
DE69106159T2 DE69106159T DE69106159T DE69106159T2 DE 69106159 T2 DE69106159 T2 DE 69106159T2 DE 69106159 T DE69106159 T DE 69106159T DE 69106159 T DE69106159 T DE 69106159T DE 69106159 T2 DE69106159 T2 DE 69106159T2
Authority
DE
Germany
Prior art keywords
signal
delay
circuit
phase
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69106159T
Other languages
English (en)
Other versions
DE69106159D1 (de
Inventor
Roland Marbot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull SAS
Original Assignee
Bull SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull SAS filed Critical Bull SAS
Publication of DE69106159D1 publication Critical patent/DE69106159D1/de
Application granted granted Critical
Publication of DE69106159T2 publication Critical patent/DE69106159T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Description

  • Die Erfindung betrifft eine Phasenregelschaltung sowie einen dadurch entstehenden Frequenzvervielfacher.
  • Die herkömmliche Phasenregelschaltung wird häufig mit der Abkürzung PLL (Phase Locked Loop) bezeichnet. Ein PLL weist folgendes auf: einen Phasenkomparator, der das Eingang.signal und ein Gegenkopplungssignal empfängt; ein Filter, das das Ausgangssignal des Phasenkomparators empfängt, sowie einen spannungsgesteuerten Oszillator, der geläufig VCO genannt wird (Voltage Controlled Oscillator); dieser empfängt das Ausgangssignal des Filters, liefert das Ausgangssignal des PLL und steuert eine Gegenkopplungsschleife, um das an den Phasenkomparator angelegte Gegenkopplungssignal zu erzeugen. Das Filter weist bezüglich der Frequenz des Oszillators eine relativ niedrige Trennfrequenz auf. Der Oszillator ist allgemein ein Generator für freie Schwingungen bei einer Frequenz, die analog gesteuert wird, um in einem vorbestiimiten Frequenzband zu variieren. Nit diesem PLL wird ein Frequenzvervielfacher mit N gebildet, indem ein Frequenzteiler durch N in die Gegenkopplungsschleife eingefügt wird.
  • Durch die Verwendung eines PLL ergeben sich mehrere Hauptnachteile. Der erste Nachteil liegt in der relativ langen Zeitdauer zum Erhalt einer stabilen Phasenverriegelung auf der gewünschten Betriebsfrequenz des PLL. Dieser Nachteil zeigt sich im Moment der Inbetriebnahme des PLL oder bei einer Änderung der gewünschten Betriebsfrequenz des PLL. Die Dauer des Aufbaus eines stabilen Betriebs des PLL ist durch die Anwesenheit der Gegenkopplungsschleife bedingt und hängt von den elektrischen Charakteristika des PLL ab. Die wichtigste Charakteristik ist der Wert der Grenzfrequenz des Filters bezüglich der gewünschten Betriebsfrequenz des PLL. Die Aufbaudauer ist um so länger, je niedriger die Grenzfrequenz ist. Dagegen ist die Wirksamkeit der Phasenverriegelung um so besser, je niedriger die Grenzfrequenz des Filters ist. Folglich muß eine relativ lange Wartedauer zum Aufbau des korrekten Betriebs eines PLL zugestanden werden. Diese Wartedauer liegt gewöhnlich bei mehreren Millisekunden und entspricht damit dem Durchlauf zahlreicher Daten, die der PLL nicht verarbeiten kann.
  • Ein zweiter Nachteil der Verwendung eines PLL liegt in seiner Empfindlichkeit gegenüber den auf dem analogen Steuersignal des VCO induzierten elektrischen Geräuschen, die eine zeitweilige Instabilität (Jitter) der Ausgangsfrequenz des PLL erzeugen.
  • Als dritter Nachteil ist das Band der Betriebsfrequenzen des PLL aus zwei Gründen relativ schmal. Die beiden Eingangssignale des Phasenkomparators weisen einerseits nicht die gleiche Phase und die gleiche Frequenz auf. Die Realisierung eines Komparators mit breitem Frequenz- und Phasenband erweist sich in einer integrierten Schaltung als sehr schwierig und platzgreifend. Andererseits haben wir gesehen, daß die analoge Steuerung des Oszillators gegenüber elektrischen Geräuschen sehr empfindlich ist. Folglich würden die in einem breiten Frequenzband auftretenden Geräusche zu starke Frequenzschwankungen im Ausgangssignal induzieren und die Betriebsstabilität des PLL beeinträchtigen.
  • Die analoge Phasensteuerung des Oszillators eines PLL ist auch der Grund für einen vierten Nachteil. Dieser Nachteil wird aus dem folgenden Beispiel besonders deutlich. Gegenwärtig erzeugt die Aktivierung einer Übertragungsleitung in einer integrierten Schaltung eine relativ hohe Wärmeableitung, z.B. in der Größenordnung von 0,5 Watt. Will man folglich eine hohe Zahl von Verbindungen integrieren (z.B. 32), dann kann davon nur eine kleine Zahl (4 oder 8) aktiviert werden. Ein Verfahren beteht darin, die anderen Verbindungen ruhen zu lassen und sie zur Aktivierung selektiv in Betrieb zu nehmen. Da die Inbetriebnahme in sehr kurzer Zeit geschehen muß, müssen alle jeder Verbindung eigenen Einstellungen digital gespeichert werden. Die analoge Phasensteuerung eines PLL verbietet demnach eine schnelle Inbetriebnahme der Verbindungen. Dieser Nachteil kommt noch zu du obengenannten ersten Nachteil hinzu.
  • Die Erfindung hilft all diesen Nachteilen ab, indem sie eine Phasenregelschaltung und einen Frequenzvervielfacher präsentiert, die eine kurze Dauer zum Aufbau des korrekten Betriebs aufweisen, gegenüber elektrischen Geräuschen unempfindlich sind, auf ein breites Band von Betriebsfrequenzen anwendbar sind und mit einer digitalen Steuerung versehen sind.
  • Die Erfindung präsentiert eine Phasenregelschaltung mit einem Phasenkomparator, der ein Eingangssignal und ein Gegenkopplungssignal empfängt, dadurch gekennzeichnet, daß das Gegenkopplungssignal sowie die Ausgangssignale von einer Verzögerungsschaltung mit variabler Phasenverzögerung für das Eingangssignal erzeugt werden, deren Verzögerung durch das Ausgangssignal des Phasenkomparators gesteuert wird.
  • Daraus ergibt sich ein Frequenzvervielfacher nach der Erfindung, der einen Phasenkomparator aufweist, der ein Eingangssignal und ein Gegenkopplungssignal empfängt, dadurch gekennzeichnet, daß das Gegenkopplungssignal durch eine Verzögerungsschaltung erzeugt wird, die aufeinanderfolgende Phasenverzögerungen des Eingangssignals erzeugt, die von dem Ausgangssignal des Phasenkomparators gesteuert werden, und daß das Ausgangssignal des Vervielfachers durch einen Logikaddierer für die verzögerten Signale geliefert wird.
  • Die Nerkmale und Vorteile der Erfindung ergeben sich deutlich aus der folgenden beispielhaften Bechreibung unter Bezug auf die beigefügten Zeichnungen. In den Zeichnungen zeigen:
  • - Fig. 1 schematisch veranschaulichend eine Phasenregelschaltung nach der Erfindung;
  • - Fig. 2 verschiedene Wellenformen von Signalen die aus der in Fig. 1 dargestellten Phasenregelschaltung abgenommen wurden, um ihre Betriebsweise zu veranschaulichen;
  • - Fig. 3 schematisch einen Frequenzvervielfacher nach der Erfindung, der sich aus der Verwendung der in Fig. 1 dargestellten Phasenregelschaltung ergibt;
  • - Fig. 4 verschiedene Wellenformen von Signalen, die aus dem in Fig. 3 dargestellten Frequenzvervielfacher abgenommen wurden, um dessen Betriebsweise zu veranschaulichen;
  • - Fig. 5 schematisch veranschaulichend eine Ausführungsvariante eines Frequenzvervielfachers nach der Erfindung; und
  • - Fig. 6 Wellenformen von Signalen, die aus dem in Fig. 5 dargestellten Frequenzvervielfacher abgenommen wurden, um desen Betriebsweise zu veranschaulichen.
  • Fig. 1 veranschaulicht eine bevorzugte Ausführungsform einer Phasenregelschaltung 10 nach der Erfindung. Die Schaltung 10 umfaßt: einen Eingangsanschluß 10a; einen Phasenkomparator 11 mit einem ersten Eingangsanschluß 11a, der mit dem Eingangsanschluß 10a der Schaltung 10 verbunden ist, einem zweiten Eingangsanschluß 11b und zwei Ausgangsanschlüssen 11c, 11d; einen Aufwärts-/Abwärtszähler 12 mit zwei Eingangsanschlüssen 12a, 12b, die mit dem Ausgangsanschluß 11c bzw. 11d des Phasenkomparators 11 verbunden sind, sowie einem Ausgangsanschluß 12c; eine Phasenverzögerungsschaltung 13, die aus acht Verzögerungselementen 130-137 zusammengesetzt ist, die zwischen den beiden Eingangsanschlüssen 11a und 11b des Phasenkomparators 11 in Reihe geschaltet und jeweils mit einem Steueranschluß versehen sind, der mit dem Ausgangsanschluß 12c des Aufwärts-/Abwärtszählers 12 verbunden ist; sowie einen Ausgang 10b, der durch die jeweiligen Ausgangsanschlüsse der Verzögerungselemente 130- 137 gebildet ist.
  • Der Phasenkomparator 11 ist aus zwei Master-Slave-Kippgliedern 14 und 15 zusammengesetzt, die gegenüber den Vorderflanken empfindlich sind. Der Dateneingang des Kippgliedes 14 ist mit dem Eingangsanschluß 11a verbunden, sein Takteingang ist mit dem Eingangsanschluß 11b verbunden, und sein Ausgang ist iit dem Ausgangsanschluß 11d verbunden. Ähnlich sind der Dateneingang des Kippgliedes 15 mit dem Eingangsanschluß 11b, sein Takteingang mit dem Eingangsanschluß 11a und sein Ausgang mit dem Ausgangsanschluß 11c verbunden.
  • Der Eingangsanschluß 10a der Schaltung 10 empfängt ein Eingangssignal CL mit einer gegebenen Frequenz, das einer Periode T entspricht und gewöhnlich ein Taktsignal bildet. Fig. 2 stellt ein Beispiel einer Wellenform des Eingangssignals CL bezüglich der Zeitachse t dar. In Fig. 2 wird angenommen, daß das Eingangssignal CL zum Zeitpunkt t = 0 an den Eingangsanschluß 10a angelegt wird. Fig. 2 veranschaulicht die Wellenformen der Ausgangssignale CL0, CL1, CL2, CL3, ..., CL6 und CL7 der Verzögerungselemente 130 bzw. 131, 132, 133, ... 136 und 137 der Phasenverzögerungsschaltung 13. Die Signale CL0-CL7 werden an dem Ausgangsanschluß 10b der Schaltung 10 präsentiert. Der Gegenkopplungsanschluß 11b des Phasenkomparators 11 empfängt ein Gegenkopplungssignal FP, das aus dem Ausgangssignal CL7 der Verzögerungsschaltung 13 gebildet ist. Der Komparator 11 vergleicht also die Phase des Ausgangssignals CL7 mit derjenigen des Eingangssignals CL. Die beiden Ausgangsanschlüsse 11c und 11d des Phasenkomparators 11 liefern ein Inkrementierungssignal INC bzw. ein Dekrementierungssignal DEC. Der Aufwärts-/Abwärtszähler 12 liefert als Reaktion das an die Verzögerungselemente 130-137 angelegte Steuersignal CTL. Jedes Verzögerungselement ist auf herkömmliche Weise aus einer vorbestimmten Zahl von Elementverzögerungszellen zusammengesetzt. Das Steuersignal CTL stellt einen digitalen Wert dar, der an jedes Verzögerungselement angelegt wird, um dessen Verzögerungsdauer zu verändern. Der mögliche Schwankungsbereich für die Verzögerungsdauer eines Verzögerungselements im Lauf einer Periode T des Eingangssignals CL entspricht einem vorbestimmten Bruchteil 1/P des Bereichs der maximalen Schwankung der Dauer eines Verzögerungselements. Mit anderen Worten, eine gegebene ganze Zahl P von Perioden T ist erforderlich, um von dem einen zum anderen der Extremwerte des maximalen Schwankungsbereichs der Verzögerung eines Elements zu gelangen.
  • Im Betrieb wird das Eingangssignal CL nacheinander durch die acht Verzögerungselemente 130-137 verzögert. Die acht von den Elementen 130-137 erzeugten aufeinanderfolgenden Verzögerungen sind gleich und unterteilen im Prinzip die Periode T des Eingangssignals CL. Verhält es sich in der Praxis genauso, dann weisen die Signale CL und FB (CL7), die in den Phasenkomparator 11 gelangen und an die Naster-Slave-Kippglieder 14 und 15 angelegt werden, die gleiche Phase und die gleiche Frequenz auf. Damit weisen die von den Kippgliedern 14 und 15 gelieferten Signale DEC und INC den gleichen Logikwert auf. Der Aufwärts- /Abwärtszähler 12 wird damit nicht aktiviert und läßt das Steuersignal CTL unverändert. Alle Ausgangssignale CL0-CL7 sind zueinander und zu dem Eingangssignal CL korrekt um den gleichen Wert T/8 phasenverschoben. In der Praxis wird ein Toleranzspielraum m für die Phasenverschiebung zwischen dem Eingangssignal CL und dem Gegenkopplungssignal FB = CL7 bestimmt. Eine Phasenverschiebung innerhalb des Spielraums m läßt die Signale INC und DEC unverändert und gleicht demnach nicht einer zu korrigierenden Phasenverschiebung. Der Spielraum m kann beispielsweise durch die Aufbauzeiten der Kippglieder 14 und 15 und/oder die Relativverzögerungen zwischen den Dateneingangssignalen und den Takteingangssignalen jedes Kippgliedes bestimmt sein. Die Breite des Spielraums m bestimmt die Genauigkeit des durch den Komparator 11 durchgeführten Phasenvergleichs. Sie liegt typischerweise in der Größenordnung von 50 Ps für eine Periode T = 5 ns des Eingangssignals CL.
  • Falls das Gegenkopplungssignal FB gegenüber dem Eingangssignal CL in der Phase voreilt, weisen das Dekrementierungssignal DEC den Logikwert 0 und das Inkrementierungssignal den Wert 1 auf. Der Aufwärts-/Abwärtszähler 12 wird also inkrementiert, damit das Steuersignal CTL in der Folge und auf gleiche Weise die Dauern der durch die Elemente 130-137 erzeugten Verzögerungen erhöht. Ist allerdings das Gegenkopplungssignal FB zum Eingangssignal CL verzögert, dann hat das Inkrementierungssignal INC den Wert 0 und das Dekrementierungssignal den Wert 1. Der Aufwärts-/Abwärtszähler 12 wird dekrementiert, damit das Steuersignal CTL die Dauern der durch die Elemente 130-137 erzeugten Verzögerungen gleichmäßig vermindert. Folglich wird eine Phasenverschiebung über den Toleranzspielraum m hinaus auf Höhe aller Verzögerungselemente 130-137 korrigiert, um die gewünschten Phasenverschiebungen wiederherzustellen.
  • Die in der Phasenregelschaltung 10 nach der Erfindung verwendete digitale Phasensteuerung bildet einen wichtigen Vorteil. Wird das Eingangssignal CL unterbrochen, dann wird das Gegenkopplungssignal FB aus Prinzip ebenfalls unterbrochen. Die Kippglieder 14 und 15 des Phasenkomparators 11 empfangen also an ihrem Takteingang kein Signal mehr und behalten demnach jeweils den letzten Zustand der Übertragung. Ebenso behält der Aufwärts-/Abwärtszähler 12 seinen letzten Zustand und folglich den Zustand der Verzögerungselemente 131-138. Mit anderen Worten, die Schaltung 10 nach der Erfindung behält den letzten Zustand der Übertragung. Daraus folgt, daß durch das erneute Auftauchen der ersten Flanke des Eingangssignals CL unmittlbar die korrekten Ausgangssignale CL0-CL7 erzeugt werden, wenn sich die Frequenz des Eingangssignals CL nicht geändert hat. Ansonsten werden die Verzögerungen von dem Abwärts-/Aufwärtszähler 12 ab dem zweiten Zyklus des Eingangssignals CL reguliert, um die gewünschten Ausgangssignale CL0-CL7 zu erzeugen. Im Endergebnis kann die Dauer für den Aufbau des korrekten Betriebs einer Phasenregelschaltung nach der Erfindung Null oder schlimmstenfalls gleich der oben genannten Zahl P von Perioden T des Eingangssignals sein und zwischen den beiden Extremwerten des Schwankungsbereichs für die Dauer jedes Verzögerungselements verlaufen. Folglich wird die Schaltung nach der Erfindung in sehr kurzer Zeit in Betrieb gesetzt, oder eine Übertragungsleitung wird in sehr kurzer Zeit aktiviert.
  • Ein zweiter Hauptvorteil liegt in dem breiten Band von Betriebsfrequenzen der Phasenregelschaltung nach der Erfindung. Die Breite des Bandes hängt im wesentlichen von dem Bereich variabler Verzögerungen jedes Verzögerungselements 130-137 ab, was später unter Bezug auf den Frequenzvervielfacher nach der Erfindung deutlich wird.
  • Als weiteren großen Vorteil weisen das Eingangssignal CL und das Gegenkopplungssignal FB, die von dem Phaaenkomparator 11 verglichen werden, aus Prinzip die gleiche Frequenz auf. Der Aufbau des Komparators 11 kann, wie veranschaulicht, sehr einfach sein. Der Komparator kann sich ferner an ein großes Band von Betriebsfrequenzen anpassen. Zusammenfassend löst die Erfindung alle obengenannten Probleme, die sich durch die Verwendung eines herkömmlichen PLL stellen. Ein weiterer Vorteil, den eine Schaltung 10 nach der Erfindung bietet, liegt in ihrer Anpaßbarkeit an die verschiedenen Formen des Eingangssignals. Bei dem veranschaulichten Beispiel kann das zyklische Verhältnis des Eingangssignals beliebig sein.
  • Zahlreiche Ausführungsvarianten können an der beschriebenen und veranschaulichten Schaltung 10 vorgenommen werden. Insbesondere versteht sich, daß die Verzögerungsschaltung 13 eine beliebige Anzahl N von Verzögerungselementen aufweisen kann. Gegebenenfalls kann die Verzögerungsschaltung 13 aus einem einzigen Element mit variabler Verzögerung bestehen. In diesem Fall könnte die Schaltung 10 beispielsweise als Einrichtung zur Phasenverschiebung eines Eingangssignals CL um eine Periode T dienen, das in einem sehr breiten Frequenzbereich schwanken kann. Die Verzögerungselemente 130-137 können ferner eine andere Struktur als die oben beschriebene aufweisen. Es sind beispielsweise Elemente mit einer Verzögerung bekannt, die der Durchguerungszeit eines Logikgliedes entspricht. Die Durchquerungszeit wird durch die Stärke des Stroms, der das Glied durchfließt, oder durch den Wert der an das Glied angelegten Ladung gesteuert. In diesem Fall müßte der Aufwärts-/Abwärtszähler 12 durch eine an den Betrieb solcher Verzögerungselemente angepaßte Steuereinrichtung ersetzt sein. Das allgemeine Prinzip der Erfindung liegt also darin, daß die Verzögerungsleitung 13 durch das Ausgangssignal des Phasenkomparators 11 gesteuert wird. Der Vorteil des Aufwärts-/Abwärtszählers 12 und der Verzögerungselemente 130-137 liegt insbesondere in der einfachen Gestaltung ihrer Struktur und ihres Betriebs, ihrer Zuverlässigkeit und ihrer Anpassung an den beschriebenen Phasenkomparator. Wir haben die Vorteile dieses Phasenkomparators bereits gesehen. Selbstverständlich sind andere Strukturen möglich und können an diejenigen der Steuereinrichtung der Verzögerungsschaltung 13 besser angepaßt sein.
  • Fig. 3 veranschaulicht einen Frequenzvervielfacher 20 nach der Erfindung, der die in Fig. 1 dargestellte Phasenregelschaltung 10 verwendet. Der Vervielfacher 20 weist nur die Schaltung 10 auf, deren Eingangsanschluß 10a den Eingangsanschluß 20a des Vervielfachers 20 bildet und deren Ausgang 10b mit dem Eingang eines Logikaddierers 16 verbunden ist. Der Ausgang des Addierers 16 bildet den Ausgangsanschluß 20b des Frequenzvervielfachers 20. Fig. 3 und 4 veranschaulichen eine erfindungsgemäße Verwendungsvariante der Phasenregelschaltung 10. Nach dieser Variante umfaßt der Phasenkomparator 11 zwei Naster-Slave-Kippglieder 14' und 15', die an den Vorderflanken des Eingangssignals CL ausgelöst werden. Die Kippglieder 14' und 15' sind auf die gleiche Weise wie die Kippglieder 14 und 15 angeordnet, die an den Vorderflanken des Eingangssignals CL ausgelöst werden. Dank dieser Variante wird der Phasenvergleich alle Halbperioden T/2 des Eingangssignals CL durchgeführt. Folglich sind die Ausgangssignale CL0-CL7 nacheinander bezüglich jeder Flanke des Eingangsrechtecksignals CL um eine Dauer T/16 versetzt, die von jedem Verzögerungselement 130-137 erzeugt wird.
  • Der Addierer 16 besteht auf herkömmliche Weise aus einer baumförmigen Schaltung von sieben EXKLUSIV-ODER-Gliedern 160-166 mit zwei Eingängen. Die vier Glieder 160-163 empfangen die Ausgangssignale CL0 und CL4,bzw. CL1 und CL5, bzw. CL2 und CL6 bzw. CL3 und CL7. Die Glieder 160-163 liefern die in Fig. 4 dargestellten Ausgangssignale 2CL0-2CL3. Die Signale 2CL0-2CL3 sind Rechtecksignale mit der doppelten Frequenz des Eingangssignals CL. Die Glieder 164 und 165 empfangen die Ausgangssignale der Glieder 160, 162 bzw. 161, 163 und liefern die in Fig. 4 dargstellten Signale 4CL0 und 4CL1. Die Signale 4CL0 und 4CL1 sind Rechtecksignale mit der vierfachen Frequenz des Eingangssignals CL. Durch ihr Anlegen an dem letzten Glied 166 wird das Ausgangssignal 8CL0 an dem Ausgangsanschluß 20b des Vervielfachers 20 geliefert. Wie dies in Fig. 4 dargestellt ist, ist das Signal 8CL0 rechteckig und weist eine Frequenz auf, die achtmal höher als diejenige des Eingangssignals CL ist.
  • In der Praxis muß die Realisierung des Logikaddierers 16 in integrierten Schaltungen gleiche Fortpflanzungszeiten zwischen den Ausgängen der Verzögerungselemente 130-137 und dem Ausgang 20b des Addierers liefern. Diese Grenzbedingung gewährleistet die Qualität der Mehrfachfrequenz. Andererseits erfordert die Verwendung des veranschaulichten Addierers 16 Phasenverschiebungen von T/16 zwischen den Signalen CL und CL0-CL7. In dem Vervielfacher 20, der ein Eingangsrechtecksignal empfängt, werden diese Verschiebungen einfach durch acht Verzögerungselemente erzeugt, die nach dem Phasenvergleich in dem Komparator 11 bei jeder Halbperiode T/2 geregelt werden.
  • Der Frequenzvervielfacher 20 genießt alle Vorteile der Phasenregelschaltung 10 und eines Logikaddierers. Es seien insbesondere die Einfachheit, Zuverlässigkeit und Anpaßbarkeit an ein breites Betriebsfrequenzband genannt. Mit einem Eingangssignal CL mit einer Periode T, die zwischen 5 ns und 10ns variiert, und einer Verzögerungsschaltung 13 aus 10 Verzögerungselementen, die jeweils eine Verzögerung erzeugen können, die von 250 bis 500 ps variiert, läßt sich am Ausgang eines Frequenzvervielfachers nach der Erfindung beispielsweise eine Frequenz erhalten, die in einem Band von 1 bis 2GHz liegt.
  • Zu den unter Bezug auf die Phasenregelschaltung 10 beschriebenen Ausführungsvarianten kommen noch alle wohlbekannten Ausführungsvarianten des Logikaddierers 16 hinzu. Es ist auch klar, daß der Vervielfachungsfaktor von der Anzahl N von Verzögerungselementen in der Verzögerungsschaltung 13, vom Betrieb der Phasenregelschaltung 10 und der Struktur des Logikaddierers 16 abhängt. Die zwei Kippglieder 14' und 15' in dem Phasenkomparator 11 könnte man beispielsweise weglassen und bei jeder Periode T nach zwei Durchgängen in den Elementen 130-137 den Phasenvergleich vornehmen. Falls das Eingangssignal CL nicht rechteckig ist, dann könnte man beispielsweise sechzehn Verzögerungselemente in der Schaltung 10 von Fig. 1 vorsehen oder eine Schnittstelle zwischen der Schaltung 10 und dem Logikaddierer 16 in dem Frequenzvervielfacher 20 hinzufügen.
  • Fig. 5 veranschaulicht schematisch eine Ausführungsvariante des Frequenzvervielfachers 20. Alle Bauteile weisen die gleiche Struktur auf, wie sie oben unter Bezug auf Fig 3 beschrieben wurde. Mit anderen Worten, die Phasenregelschaltung 10 liefert an den Logikaddierer 16 alle Ausgangssignale der acht Verzögerungselemente 130-137. Der einzige Unterschied zwischen dieser Ausführungsvariante und der in Fig. 3 dargestellten liegt darin, daß eine Auswahleinrichtung wie ein Multiplexer 17 hinzugefügt ist und die Verbindungen zwischen den Verzögerungselementen 130-137 an den Multiplexer angepaßt sind. Der Multiplexer 17 liefert das Gegenkopplungssignal FB zum Gegenkopplungseingang des Phasenkomparators 11. Die Eingänge des Multiplexers 17 sind schematisch durch Umschalter dargestellt, die die Verzögerungselemente untereinander verbinden und der Leitung zugeordnet sind, die das Gegenkopplungssignal FB liefert. Der Vorteil des Nultiplexers 17 liegt darin, daß er den Vervielfachungsfaktor des Frequenzvervielfachers 20 variieren läßt. Bei dem gewählten, in Fig. 5 und 6 veranschaulichten Beispiel hält der Multiplexer 17 die Verbindung der sechs ersten Verzögerungselemente 130-135 aufrecht, um das Gegenkopplungssignal FB am Ausgang des Elements 135 abzunehmen (FB = CL5). Die Verzögerungselemente 136 und 137 sind durch den Multiplexer entfernt, aber ihre jeweiligen Ausgänge bleiben mit dem Addierer 16 verbunden und liefern ihm einen vorbestimmten festen Logikwert. Fig. 6 veranschaulicht die Wellenformen der unter diesen Bedingungen von dem Frequenzvervielfacher 20 abgenommenen Signale. Die Signale CL0-CL5 sind nacheinander bezüglich des Eingangssignals CL um die Dauer T/16 verzögert. Die Glieder 160-163 liefern Zwischensignale XCL0-XCL3 zu den Gliedern 164 und 165. Die Frequenz der Ausgangsssignale 3CL0 und 3CL1 der Glieder 164 und 165 beträgt das Dreifache derjenigen des Eingangssignals CL, und diejenige des Signals 6CL0 des Anschlusses 20c beträgt das Sechsfache der Frequenz des Eingangssignals CL. Selbstverständlich verfügt der Fachmann über weitere Ausführungsvarianten einer Auswahleinrichtung, um einen gewünschten Vervielfachungsfaktor für einen Frequenzvervielfacher nach der Erfindung zu erhalten.

Claims (10)

1. Phasenregelschaltung (10) mit einem Phasenkoiparator (11), der ein Eingangssignal (CL) und ein Gegenkopplungssignal (FB) empfängt, dadurch gekennzeichnet, daß das Gegenkopplungssignal sowie die Ausgangssignale von einer Verzögerungsschaltung (13) mit variabler Phasenverzögerung für das Eingangssignal erzeugt werden, deren Verzögerung durch das Ausgangssignal des Phasenkomparators gesteuert wird.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Verzögerungsschaltung (13) aus einer ganzen Zahl N von in Reihe geschalteten Verzögerungselementen (130-137) zusammengesetzt ist, die jeweils gleiche Verzögerungen erzeugen, die sich das Zeitintervall von zwei vorbestimmten periodisch wiederkehrenden Flanken des Eingangssignals (CL) teilen.
3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Verzögerungsschaltung (13) durch das Ausgangssignal des Phasenkomparators (11) über eine Steuereinrichtung (12) gesteuert wird.
4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Steuereinrichtung ein Aufwärts-/Abwärtszahler (12) ist und das Ausgangssignal des Phasenkomparators (11) aus einem Inkrementierungssignal (INC) und einem Dekrementierungssignal (DEC) zusammengesetzt ist, die an die Eingangsanschlüsse (12a bzw. 12b) des Aufwärts-/Abwärtszählers angelegt werden.
5. Schaltung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß der Phasenkomparator (11) wenigstens zwei Kippglieder (14, 15) umfaßt, die gegenüber einer der vorbestimmten periodisch wiederkehrenden Flanken empfindlich sind, deren Dateneingänge das Eingangssignal (CL) bzw. das Gegenkopplungssignal (FB) empfangen und deren Takteingänge das Gegenkopplungssignal bzw. das Eingangssignal empfangen.
6. Frequenzvervielfacher (20), der die durch einen der Ansprüche 1 bis 5 definierte Phasenregelschaltung verwendet und einen Phasenkomparator (11) aufweist, der ein Eingangssignal (CL) und ein Gegenkopplungssignal (FB) empfängt, dadurch gekennzeichnet, daß das Gegenkopplungssignal durch eine Verzögerungsschaltung (13) erzeugt wird, die aufeinanderfolgende Phasenverzögerungen des Eingangssignals erzeugt, die von dem Ausgangssignal des Phasenkomparators gesteuert werden, und daß das Ausgangssignal des Vervielfachers durch einen Logikaddierer (16) für die verzögerten Signale geliefert wird.
7. Vervielfacher nach Anspruch 6, dadurch gekennzeichnet, daß der Logikaddierer (16) eine baumförmige Schaltung von EXCLUSIV- ODER-Gliedern ist.
8. Vervielfacher nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Verzögerungsschaltung (13) aus einer ganzen Zahl N von in Reihe geschalteten Verzögerungselementen (130-137) zusammengesetzt ist, die jeweils gleiche Verzögerungen erzeugen, die sich das Zeitintervall teilen, das zwei vorbestimmte periodisch wiederkehrende Flanken des Eingangssignals (CL) trennt, und das Gegenkopplungssingal (FB) am Ausgang des letzten Verzögerungselements (137) abgenommen wird.
9. Vervielfacher nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Verzögerungsschaltung aus einer ganzen Zahl N von in Reihe geschalteten Verzögerungselementen (130-137) zusammengesetzt ist, und daß eine Auswahleinrichtung das Rückkopplungssignal (FB) eines der Verzögerungselemente abnimmt und das oder die folgenden Verzögerungselemente von diesem trennt.
10. Vervielfacher nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß die Verzögerungsschaltung (13) durch das Ausgangssignal des Phasenkomparators über eine Steuereinrichtung (12) gesteuert wird.
DE69106159T 1990-02-06 1991-01-30 Phasenregelschaltung und dadurch entstandener Frequenzvervielfacher. Expired - Fee Related DE69106159T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR909001366A FR2658015B1 (fr) 1990-02-06 1990-02-06 Circuit verrouille en phase et multiplieur de frequence en resultant.

Publications (2)

Publication Number Publication Date
DE69106159D1 DE69106159D1 (de) 1995-02-09
DE69106159T2 true DE69106159T2 (de) 1995-05-04

Family

ID=9393432

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69106159T Expired - Fee Related DE69106159T2 (de) 1990-02-06 1991-01-30 Phasenregelschaltung und dadurch entstandener Frequenzvervielfacher.

Country Status (8)

Country Link
US (3) US5260608A (de)
EP (1) EP0441684B1 (de)
JP (1) JP3098027B2 (de)
CA (1) CA2051121C (de)
DE (1) DE69106159T2 (de)
ES (1) ES2069229T3 (de)
FR (1) FR2658015B1 (de)
WO (1) WO1991012666A1 (de)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150855A (en) * 1990-02-06 2000-11-21 Bull, S.A. Phase-locked loop and resulting frequency multiplier
FR2689339B1 (fr) * 1992-03-24 1996-12-13 Bull Sa Procede et dispositif de reglage de retard a plusieurs gammes.
CZ197694A3 (en) * 1992-12-23 1995-09-13 Comstream Corp Method of phase shift and apparatus for making the same
US5422835A (en) * 1993-07-28 1995-06-06 International Business Machines Corporation Digital clock signal multiplier circuit
FR2710800B1 (fr) * 1993-09-27 1995-12-15 Sgs Thomson Microelectronics Ligne à retard numérique.
US5463337A (en) * 1993-11-30 1995-10-31 At&T Corp. Delay locked loop based clock synthesizer using a dynamically adjustable number of delay elements therein
FR2714550B1 (fr) * 1993-12-24 1996-02-02 Bull Sa Arbre de portes logiques OU-Exclusif et multiplieur de fréquence l'incorporant.
DE4422802C1 (de) * 1994-06-29 1995-07-20 Siemens Ag Schaltungsanordnung zur Frequenzvervielfachung
FR2723494B1 (fr) 1994-08-04 1996-09-06 Bull Sa Procede d'echantillonnage d'un signal numerique en serie
US5646564A (en) * 1994-09-02 1997-07-08 Xilinx, Inc. Phase-locked delay loop for clock correction
US5640523A (en) * 1994-09-02 1997-06-17 Cypress Semiconductor Corporation Method and apparatus for a pulsed tri-state phase detector for reduced jitter clock recovery
US5815016A (en) * 1994-09-02 1998-09-29 Xilinx, Inc. Phase-locked delay loop for clock correction
US5537068A (en) * 1994-09-06 1996-07-16 Intel Corporation Differential delay line clock generator
US5828250A (en) * 1994-09-06 1998-10-27 Intel Corporation Differential delay line clock generator with feedback phase control
US5455540A (en) * 1994-10-26 1995-10-03 Cypress Semiconductor Corp. Modified bang-bang phase detector with ternary output
US5506520A (en) * 1995-01-11 1996-04-09 International Business Machines Corporation Energy conserving clock pulse generating circuits
US5832279A (en) * 1995-06-07 1998-11-03 Lsi Logic Corporation Advanced programmable interrupt controller (APIC) with high speed serial data bus
US5721501A (en) * 1995-07-26 1998-02-24 Kabushiki Kaisha Toshiba Frequency multiplier and semiconductor integrated circuit employing the same
JP3561792B2 (ja) * 1995-09-06 2004-09-02 株式会社ルネサステクノロジ クロック発生回路
US5825824A (en) * 1995-10-05 1998-10-20 Silicon Image, Inc. DC-balanced and transition-controlled encoding method and apparatus
US5999571A (en) * 1995-10-05 1999-12-07 Silicon Image, Inc. Transition-controlled digital encoding and signal transmission system
US5974464A (en) * 1995-10-06 1999-10-26 Silicon Image, Inc. System for high speed serial video signal transmission using DC-balanced coding
US5744991A (en) * 1995-10-16 1998-04-28 Altera Corporation System for distributing clocks using a delay lock loop in a programmable logic circuit
US5786732A (en) * 1995-10-24 1998-07-28 Vlsi Technology, Inc. Phase locked loop circuitry including a multiple frequency output voltage controlled oscillator circuit
US5614868A (en) * 1995-10-24 1997-03-25 Vlsi Technology, Inc. Phase locked loop having voltage controlled oscillator utilizing combinational logic
JP3442924B2 (ja) * 1996-04-01 2003-09-02 株式会社東芝 周波数逓倍回路
JP3323054B2 (ja) * 1996-04-01 2002-09-09 株式会社東芝 周波数逓倍回路
WO1997040576A1 (en) * 1996-04-25 1997-10-30 Credence Systems Corporation Frequency multiplier
US5786715A (en) * 1996-06-21 1998-07-28 Sun Microsystems, Inc. Programmable digital frequency multiplier
JPH1022822A (ja) * 1996-07-05 1998-01-23 Sony Corp ディジタルｐｌｌ回路
US5821785A (en) * 1996-08-02 1998-10-13 Rockwell Int'l Corp. Clock signal frequency multiplier
TW340262B (en) * 1996-08-13 1998-09-11 Fujitsu Ltd Semiconductor device, system consisting of semiconductor devices and digital delay circuit
GB2355097B (en) * 1996-08-13 2001-05-23 Fujitsu Ltd Semiconductor device
JPH10117142A (ja) * 1996-10-11 1998-05-06 Fujitsu Ltd 位相同期ループ回路および半導体集積回路
US5933035A (en) * 1996-12-31 1999-08-03 Cirrus Logic, Inc. Digital clock frequency multiplication circuit and method
KR100214559B1 (ko) * 1997-02-20 1999-08-02 구본준 주파수 배가기
JPH10256883A (ja) * 1997-03-06 1998-09-25 Nec Ic Microcomput Syst Ltd デジタル逓倍回路
JP2954070B2 (ja) * 1997-03-26 1999-09-27 日本電気アイシーマイコンシステム株式会社 デジタルｐｌｌ回路
JP3319340B2 (ja) 1997-05-30 2002-08-26 日本電気株式会社 半導体回路装置
US6100736A (en) * 1997-06-05 2000-08-08 Cirrus Logic, Inc Frequency doubler using digital delay lock loop
US5889435A (en) * 1997-06-30 1999-03-30 Sun Microsystems, Inc. On-chip PLL phase and jitter self-test circuit
FR2766305B1 (fr) * 1997-07-16 2004-01-02 St Microelectronics Sa Procede de multiplication de la frequence d'un signal d'horloge avec controle du rapport cyclique, et dispositif correspondant
JPH11110065A (ja) 1997-10-03 1999-04-23 Mitsubishi Electric Corp 内部クロック信号発生回路
FR2770704B1 (fr) 1997-11-03 2000-04-14 Sgs Thomson Microelectronics Circuit verrouille en phase
US5982213A (en) 1997-11-14 1999-11-09 Texas Instruments Incorporated Digital phase lock loop
US6023182A (en) * 1997-12-31 2000-02-08 Intel Corporation High gain pulse generator circuit with clock gating
US5963071A (en) * 1998-01-22 1999-10-05 Nanoamp Solutions, Inc. Frequency doubler with adjustable duty cycle
JP3338367B2 (ja) * 1998-03-25 2002-10-28 沖電気工業株式会社 位相比較器
JPH11298306A (ja) * 1998-04-16 1999-10-29 Nec Corp 半導体装置および遅延設定方法
US6037812A (en) * 1998-05-18 2000-03-14 National Semiconductor Corporation Delay locked loop (DLL) based clock synthesis
US7564283B1 (en) 1998-06-22 2009-07-21 Xilinx, Inc. Automatic tap delay calibration for precise digital phase shift
US6040726A (en) * 1998-09-14 2000-03-21 Lucent Technologies Inc. Digital duty cycle correction loop apparatus and method
US6255878B1 (en) 1998-09-18 2001-07-03 Lsi Logic Corporation Dual path asynchronous delay circuit
JP3271602B2 (ja) * 1999-02-17 2002-04-02 日本電気株式会社 半導体集積回路装置およびその設計方法
CA2270516C (en) 1999-04-30 2009-11-17 Mosaid Technologies Incorporated Frequency-doubling delay locked loop
US6211708B1 (en) 1999-06-28 2001-04-03 Ericsson, Inc. Frequency doubling circuits, method, and systems including quadrature phase generators
EP1076435A1 (de) 1999-08-12 2001-02-14 STMicroelectronics S.r.l. Ein Detektor zur Erfassung von Synchronisierung in einem Datenfluss
US6275072B1 (en) * 1999-10-07 2001-08-14 Velio Communications, Inc. Combined phase comparator and charge pump circuit
EP1094608B1 (de) * 1999-10-18 2005-12-28 STMicroelectronics S.r.l. Verbesserte Verzögerungsregelschleife
US6594330B1 (en) 1999-10-26 2003-07-15 Agere Systems Inc. Phase-locked loop with digitally controlled, frequency-multiplying oscillator
US6952431B1 (en) 1999-10-28 2005-10-04 Rambus Inc. Clock multiplying delay-locked loop for data communications
US6674772B1 (en) * 1999-10-28 2004-01-06 Velio Communicaitons, Inc. Data communications circuit with multi-stage multiplexing
US6501311B2 (en) * 2000-01-24 2002-12-31 Broadcom Corporation System and method for compensating for supply voltage induced signal delay mismatches
JP3961195B2 (ja) * 2000-05-30 2007-08-22 株式会社東芝 半導体集積回路
US6768356B1 (en) * 2000-09-07 2004-07-27 Iowa State University Research Foundation, Inc. Apparatus for and method of implementing time-interleaved architecture
DE10057905A1 (de) * 2000-11-21 2002-06-06 Micronas Gmbh Phasenregelkreis mit Verzögerungselement
FR2817981B1 (fr) 2000-12-07 2003-02-14 Bull Sa Circuit multiplieur de fronts
US6535038B2 (en) 2001-03-09 2003-03-18 Micron Technology, Inc. Reduced jitter clock generator circuit and method for applying properly phased clock signals to clocked devices
US20040232954A1 (en) * 2001-07-06 2004-11-25 Van Zeijl Paulus Thomas Signal generator device, method for generating a signal and devices including such a signal generator device
CA2375291C (en) * 2002-03-08 2005-05-17 Sirific Wireless Corporation Generation of virtual local oscillator inputs for use in direct conversion radio systems
US6727764B2 (en) * 2002-03-08 2004-04-27 Sirific Wireless Corporation Generation of virtual local oscillator inputs for use in direct conversion radio systems
US6653876B2 (en) * 2002-04-23 2003-11-25 Broadcom Corporation Method and apparatus for synthesizing a clock signal using a compact and low power delay locked loop (DLL)
US6996650B2 (en) * 2002-05-16 2006-02-07 International Business Machines Corporation Method and apparatus for implementing multiple configurable sub-busses of a point-to-point bus
US6880026B2 (en) * 2002-05-16 2005-04-12 International Business Machines Corporation Method and apparatus for implementing chip-to-chip interconnect bus initialization
US8340215B2 (en) * 2002-07-26 2012-12-25 Motorola Mobility Llc Radio transceiver architectures and methods
JP2006503467A (ja) * 2002-10-16 2006-01-26 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ パルス発生器
US7372928B1 (en) 2002-11-15 2008-05-13 Cypress Semiconductor Corporation Method and system of cycle slip framing in a deserializer
US8085857B1 (en) 2003-09-25 2011-12-27 Cypress Semiconductor Corporation Digital-compatible multi-state-sense input
CN1879303B (zh) * 2003-12-10 2010-06-23 艾利森电话股份有限公司 倍频器
US7123063B2 (en) * 2004-04-28 2006-10-17 Broadcom Corporation Supply tracking clock multiplier
US7202719B2 (en) * 2004-09-30 2007-04-10 Motorola, Inc. Method and apparatus for frequency synthesis
KR100693895B1 (ko) 2005-08-16 2007-03-12 삼성전자주식회사 위상동기루프 회로를 구비한 클럭 체배기
EP1833173A1 (de) * 2006-03-06 2007-09-12 Seiko Epson Corporation Impulsgenerator und Verfahren zur Erzeugung von Impulsen, insbesondere zur Referenzsignalgeneration in Impulsradiosystemen
US7719338B2 (en) * 2007-06-05 2010-05-18 Seiko Epson Corporation Pulse generating circuit and UWB communication system
DE102007057990B3 (de) * 2007-12-03 2009-04-16 Knorr-Bremse Systeme für Nutzfahrzeuge GmbH Verfahren und Schaltungsanordnung zur Überwachung von durch elektrische Impulse angesteuerten Geräten
US9966937B2 (en) * 2011-04-29 2018-05-08 Marvell World Trade Ltd. Frequency multipliers
KR101811280B1 (ko) * 2017-03-28 2017-12-22 김태오 엘이디 조명장치가 구비된 진열장

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI41662C (fi) * 1964-06-09 1970-01-12 Ericsson Telefon Ab L M Laite pulssikoodimoduloitujen aikakertosignaalien vastaanottimessa
US3587043A (en) * 1969-04-29 1971-06-22 Rca Corp Character parity synchronizer
FR2313827A1 (fr) * 1975-06-02 1976-12-31 Materiel Telephonique Systeme de transmission de suites d'elements binaires
US3992612A (en) * 1975-10-14 1976-11-16 The United States Of America As Represented By The Secretary Of The Army Rate multiplier
US3993957A (en) * 1976-03-08 1976-11-23 International Business Machines Corporation Clock converter circuit
DE2945331C2 (de) * 1979-11-09 1984-05-30 Nixdorf Computer Ag, 4790 Paderborn Vorrichtung in einer Signal-oder Datenverarbeitungsanlage zur Einstellung einer Signalverarbeitungsschaltung
US4449119A (en) * 1981-12-14 1984-05-15 International Business Machines Corporation Self-clocking serial decoder
FR2527029A1 (fr) * 1982-05-14 1983-11-18 Thomson Csf Mat Tel Emetteur et recepteur de donnees en mode paquet
JPS59225640A (ja) * 1983-06-06 1984-12-18 Nitsuko Ltd クロツク位相同期方式
FR2567696B1 (fr) * 1984-07-13 1991-06-28 Thomas Alain Dispositif de cadrage automatique d'horloge locale par rapport a un signal de donnees et circuit d'echantillonnage en comportant application
US4637018A (en) * 1984-08-29 1987-01-13 Burroughs Corporation Automatic signal delay adjustment method
JPS62175011A (ja) * 1985-10-16 1987-07-31 Fujitsu Ltd Ｎ逓倍回路
CA1241384A (en) * 1985-10-18 1988-08-30 Stephen C. Carlton Serial-to-parallel converter for high-speed bit streams
JPH0744448B2 (ja) * 1986-03-31 1995-05-15 株式会社東芝 デジタル位相同期ル−プ回路
US4795985A (en) * 1986-04-01 1989-01-03 Hewlett-Packard Company Digital phase lock loop
FR2604043B1 (fr) * 1986-09-17 1993-04-09 Cit Alcatel Dispositif de recalage d'un ou plusieurs trains de donnees binaires de debits identiques ou sous-multiples sur un signal de reference d'horloge synchrone
US4922141A (en) * 1986-10-07 1990-05-01 Western Digital Corporation Phase-locked loop delay line
EP0274606A3 (de) * 1986-11-21 1989-05-03 Siemens Aktiengesellschaft Anordnung zum Bilden einer in integrierter CMOS-Schaltungstechnik realisierten Laufzeitkette und eines Phasenvergleichsgliedes
JPH01501752A (ja) * 1987-01-05 1989-06-15 グラマン　エアロスペース　コーポレーション 高速データクロック同期プロセッサ
JPS63258112A (ja) * 1987-04-15 1988-10-25 Fujitsu Ltd 逓倍回路
JPS63292185A (ja) * 1987-05-25 1988-11-29 日本電気株式会社 デジタル入出力回路
US4873491A (en) * 1987-10-19 1989-10-10 Wilkins Jeffrey K Phase shift circuit utilizing a variable time delay line
US4901076A (en) * 1987-10-29 1990-02-13 International Business Machines Corporation Circuit for converting between serial and parallel data streams by high speed addressing
JPH01152815A (ja) * 1987-12-09 1989-06-15 Nec Corp 周波数逓倍回路
US4789996A (en) * 1988-01-28 1988-12-06 Siemens Transmission Systems, Inc. Center frequency high resolution digital phase-lock loop circuit
JP2531742B2 (ja) * 1988-05-17 1996-09-04 株式会社東芝 電圧制御発振回路
JPH0773219B2 (ja) * 1988-06-16 1995-08-02 富士通株式会社 並直列変換装置
JPH01319321A (ja) * 1988-06-20 1989-12-25 Nec Ic Microcomput Syst Ltd デジタル周波数逓倍回路
US5043596A (en) * 1988-09-14 1991-08-27 Hitachi, Ltd. Clock signal supplying device having a phase compensation circuit
DE3887890D1 (de) * 1988-10-13 1994-03-24 Siemens Ag Verfahren und Schaltungsanordnung zum Empfang eines binären Digitalsignals.
US5087829A (en) * 1988-12-07 1992-02-11 Hitachi, Ltd. High speed clock distribution system
JP2635789B2 (ja) * 1989-01-17 1997-07-30 株式会社東芝 信号遅延回路及び該回路を用いたクロック信号発生回路
US5118975A (en) * 1990-03-05 1992-06-02 Thinking Machines Corporation Digital clock buffer circuit providing controllable delay
US5120989A (en) * 1991-02-04 1992-06-09 The United States Of America As Represented By The Secretary Of The Army Simplified clock distribution in electronic systems
US5079519A (en) * 1991-02-14 1992-01-07 Notorola, Inc. Digital phase lock loop for a gate array
JPH0590914A (ja) * 1991-02-22 1993-04-09 Mitsubishi Electric Corp 電圧制御型発振器
JP2861465B2 (ja) * 1991-05-16 1999-02-24 日本電気株式会社 周波数逓倍回路
US5216301A (en) * 1991-12-20 1993-06-01 Artisoft, Inc. Digital self-calibrating delay line and frequency multiplier

Also Published As

Publication number Publication date
DE69106159D1 (de) 1995-02-09
EP0441684A1 (de) 1991-08-14
US5838178A (en) 1998-11-17
JPH04505539A (ja) 1992-09-24
EP0441684B1 (de) 1994-12-28
JP3098027B2 (ja) 2000-10-10
CA2051121C (fr) 1996-08-20
FR2658015B1 (fr) 1994-07-29
FR2658015A1 (fr) 1991-08-09
ES2069229T3 (es) 1995-05-01
CA2051121A1 (fr) 1991-08-07
WO1991012666A1 (fr) 1991-08-22
US5548235A (en) 1996-08-20
US5260608A (en) 1993-11-09

Similar Documents

Publication Publication Date Title
DE69106159T2 (de) Phasenregelschaltung und dadurch entstandener Frequenzvervielfacher.
DE60008688T2 (de) Frequenzdetektor und Phasenregelkreisschaltung mit einem solchen Detektor
DE3232155C2 (de) Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Eingangssignal und einem Ausgangssignal
DE69202531T2 (de) Phasenregelschleife.
DE69932583T2 (de) Phasenregelkreis
DE69700270T2 (de) Frequenzvervielfacher, bei dem das Multiplikationsverhältnis in der ersten Stufe grösser ist als in den nachfolgenden Stufen
DE3886589T2 (de) Voll integrierter spannungsgesteuerter Ringoszillator hoher Geschwindigkeit.
DE69130134T2 (de) Selbstregulierender Taktgenerator
DE69526419T2 (de) Zeitverzögerungsschaltung
DE3116603C2 (de)
DE19753473C2 (de) Frequenzmultiplizierer
DE69229076T2 (de) Synchronisierbare Stromversorgungssteuerung und damit versehenes System
DE69604647T2 (de) Spannungsgesteuerter Oszillator und Phasenregelschaltung mit diesem Oszillator
DE69027152T2 (de) Hoch-Resolutionsabtast-Taktgenerator mit Deglitcher-Anordnung
DE19822373C2 (de) Frequenzvervielfachungsschaltung und -verfahren
DE69820326T2 (de) Frequenzteiler
EP0012899A1 (de) Digitale Phasenregelschaltung mit einer Hilfsschaltung
DE2541163A1 (de) Phasen- und/oder frequenzkomparator
DE60219527T2 (de) Takterzeugungsschaltung
DE20113507U1 (de) Ringregister-gesteuerter DLL mit Feinverzögerungsleitung und direktem Zeitversatzerfassungsdetektor
DE69425363T2 (de) Signalverarbeitungsapparat mit PLL-Schaltungen
DE69300291T2 (de) Frequenzregelschleife.
DE69500243T2 (de) Phasenvergleicher für ein digitales Signal und ein Taktsignal, und entsprechender Phasenregelkreis
DE69309838T2 (de) Überlagerungsoszillator und Frequenzschaltverfahren dazu
DE3321601A1 (de) Steuerschaltung fuer eine phasenstarre schleife

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee